Nothing Special   »   [go: up one dir, main page]

KR100980423B1 - 반도체 집적회로의 입출력 장치 - Google Patents

반도체 집적회로의 입출력 장치 Download PDF

Info

Publication number
KR100980423B1
KR100980423B1 KR1020080132792A KR20080132792A KR100980423B1 KR 100980423 B1 KR100980423 B1 KR 100980423B1 KR 1020080132792 A KR1020080132792 A KR 1020080132792A KR 20080132792 A KR20080132792 A KR 20080132792A KR 100980423 B1 KR100980423 B1 KR 100980423B1
Authority
KR
South Korea
Prior art keywords
impedance
code
input
signal
output
Prior art date
Application number
KR1020080132792A
Other languages
English (en)
Other versions
KR20100074384A (ko
Inventor
이동욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080132792A priority Critical patent/KR100980423B1/ko
Publication of KR20100074384A publication Critical patent/KR20100074384A/ko
Application granted granted Critical
Publication of KR100980423B1 publication Critical patent/KR100980423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 입출력 패드를 통해 입력된 라이트 데이터를 기준 전압과 비교하여 수신하기 위한 리시버; 상기 리시버의 출력에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 검출하여 미스매치 검출신호를 생성하기 위한 미스매치 검출부; 상기 미스매치 검출신호를 이용하여 임피던스 보상코드를 생성하기 위한 임피던스 보상코드 생성부; 및 상기 임피던스 보상코드에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 보상하기 위한 임피던스 보상부를 구비한 반도체 집적회로의 입출력 장치를 제공한다.
반도체 집적회로, 임피던스 미스매치

Description

반도체 집적회로의 입출력 장치{INPUT/OUTPUT APPARATUS OF SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로의 입출력 장치에 관한 것이다.
반도체 집적회로는 PVT(Process/Voltage/Temperature) 변동에 의한 임피던스 표준화를 위해 온 다이 터미네이션(On Die Termination)을 채용하고 있다.
상기 온 다이 터미네이션은 DQ의 임피던스를 목표값으로 매칭시키는 동작이다.
도 1은 종래의 기술에 따른 반도체 집적회로의 입출력 장치의 블록도이다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 반도체 집적회로의 입출력 장치는 데이터를 수신하기 위한 리시버(RX), 수신된 데이터를 래치하기 위한 래치(LT), 입출력 패드(DQ)의 임피던스 매칭을 위한 온 다이 터미네이션 블록(ODT), 임피던스 조정 정보 저장을 위한 퓨즈 셋, 임피던스 조정을 위한 임피던스 미스매치 조정부(mismatch adjusting unit)(RTT_CTRL), 데이터 출력을 위한 드라이버(DRV) 및 입출력 패드(DQ)의 임피던스 측정을 통해 상기 퓨즈 셋을 제어하기 위 한 테스트 장비를 구비한다.
상술한 종래의 기술은 캘리브레이션 코드(ZQC_CODE<0:N>)를 이용하여 온 다이 터미네이션 블록(ODT)을 통해 각 입출력 패드(DQ)의 임피던스를 ZQ 패드(도시 생략)와 연결된 외부 저항과 동일한 임피던스로 매칭시키도록 동작하였다.
상술한 임피던스 매칭 동작은 내부적으로 이루어지므로, 실질적으로 입출력 패드(DQ)의 임피던스가 상기 ZQ 패드와 연결된 외부 저항의 임피던스와 일치하지 않는 임피던스 미스매치(mismatch)가 발생할 수 있다.
따라서 각 입출력 패드(DQ) 마다 상기 퓨즈 셋을 구성하고, 테스트 장비를 통해 입출력 패드(DQ)의 임피던스 미스매치를 측정하여 퓨즈 셋을 제어하고, 그에 따라 임피던스 미스매치 조정부(RTT_CTRL)를 동작시킴으로써 임피던스 미스매치를 보상하였다.
그러나 상술한 종래의 방식은 별도의 테스트 장비를 작업자가 제어하는 작업을 통해서만 임피던스 미스매치 보상이 가능하고, 테스트 장비의 해상도에 따라 미스매치 보상의 편차가 크게 발생하며, 입출력 패드(DQ) 마다 퓨즈 셋을 구성해야 하므로 퓨즈 셋으로 인한 회로 면적 증가를 초래하는 문제점이 있다.
본 발명은 별도의 테스트 장비 없이 자동으로 임피던스 미스매치를 보상할 수 있도록 반도체 집적회로의 입출력 장치를 제공함에 그 목적이 있다.
본 발명은 균일한 임피던스 미스매치 보상이 가능하도록 한 반도체 집적회로의 입출력 장치를 제공함에 다른 목적이 있다.
본 발명은 임피던스 미스매치 조정을 위한 회로 면적을 감소시킬 수 있도록 한 반도체 집적회로의 입출력 장치를 제공함에 또 다른 목적이 있다.
본 발명에 따른 반도체 집적회로의 입출력 장치는 입출력 패드를 통해 입력된 라이트 데이터를 기준 전압과 비교하여 수신하기 위한 리시버; 상기 리시버의 출력에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 검출하여 미스매치 검출신호를 생성하기 위한 미스매치 검출부; 상기 미스매치 검출신호를 이용하여 임피던스 보상코드를 생성하기 위한 임피던스 보상코드 생성부; 및 상기 임피던스 보상코드에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 보상하기 위한 임피던스 보상부를 구비함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 입출력 장치는 제 1 코드에 따라 정해진 임피던스로 입출력 패드를 통해 데이터를 출력하도록 구성된 드라이버; 상기 입출력 패드를 통해 입력된 데이터를 기준 전압과 비교하여 수신하도록 구성된 리시버; 및 상기 리시버의 출력에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미 스매치를 검출하고, 검출결과에 따라 생성한 제 2 코드에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 보상하도록 구성된 임피던스 보상 회로부를 구비함을 다른 특징으로 한다.
본 발명에 따른 반도체 집적회로의 입출력 장치는 자동으로 임피던스 미스매치 보상이 가능하므로 임피던스 미스매치 조정 작업의 편의도 및 작업 효율을 향상시킬 수 있다.
또한 본 발명에 따른 반도체 집적회로의 입출력 장치는 규격화된 내부 회로 구성을 통해 임피던스 미스매치 조정작업을 수행하므로 서로 다른 반도체 집적회로 칩 들 간에 균일한 임피던스 미스매치 보상이 가능하다.
또한 본 발명에 따른 반도체 집적회로의 입출력 장치는 임피던스 미스매치 보상을 위한 퓨즈 셋이 필요없으므로 레이아웃 마진을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 입출력 장치의 바람직한 실시예를 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 집적회로의 입출력 장치의 블록도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 반도체 집적회로의 입출력 장치는 리시버(110), 드라이버(120), 온 다이 터미네이션 블록(130), 라이트 데이터 래치부(140), 임피던스 미스매치 검출부(150), 임피던스 보상부(160) 및 제어신호 생성부(170)를 구비한다.
상기 리시버(110)는 입출력 패드(DQ)를 통해 입력된 데이터를 수신하도록 구성된다.
상기 드라이버(120)는 캘리브레이션 코드(ZQC_CODE<0:N>)에 의해 임피던스가 설정되고, 출력 인에이블 신호(DOE)에 응답하여 리드 데이터(READ_DATA_OUT)를 입출력 패드(DQ)로 출력하도록 구성된다.
상기 온 다이 터미네이션 블록(130)은 온 다이 터미네이션 인에이블 신호(ODT_EN)에 응답하여 상기 캘리브레이션 코드(ZQC_CODE<0:N>)에 맞도록 상기 입출력 패드(DQ)의 임피던스를 설정하도록 구성된다.
상기 라이트 데이터 래치부(140)는 데이터 스트로브 신호(DQS)에 따라 상기 리시버(110)를 통해 수신된 데이터를 래치하도록 구성된다.
상기 임피던스 미스매치 검출부(150)는 임피던스 스트로브 신호(RTT_STROBE)에 따라 상기 리시버(110)를 통해 수신된 데이터를 래치하여 미스매치 검출신호(COMPARE_OUT)를 생성하도록 구성된다.
상기 임피던스 보상부(160)는 임피던스 제어 인에이블 신호(ENABLE_P<0:2>, ENABLE_N<0:2>)에 응답하여 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>)에 따라 입출력 패드(DQ)의 임피던스 미스매치를 보상하도록 구성된다.
상기 임피던스 보상코드 생성부(170)는 임피던스 스트로브 신호(RTT_STROBE)에 따라 미스매치 검출신호(COMPARE_OUT)를 이용하여 상기 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>)를 생성하도록 구성된다.
도 3은 도 2의 임피던스 보상부의 회로도이다.
도 3에 도시된 바와 같이, 임피던스 보상부(160)는 복수개의 풀 업 레그(pull up leg)(161a ~ 161c) 및 풀다운 레그(pull down leg)(163a ~ 163c)를 구비한다. 상기 풀 업 레그(161a ~ 161c)는 동일하게 구성할 수 있다. 상기 풀다운 레그(163a ~ 163c)는 동일하게 구성할 수 있다.
본 발명의 실시예에서는 상기 풀 업 레그(161a ~ 161c)와 풀 다운 레그(163a ~ 163c)가 각각 3개로 구성된 예를 든 것이며, 그 수가 많을수록 미스매치 보상능력은 향상된다. 따라서 레이아웃을 고려하여 그 수를 적절히 조정할 수 있다. 물론 풀 업 레그(161a ~ 161c)와 풀 다운 레그(163a ~ 163c)의 수가 증가할수록 그에 비례하여 임피던스 제어 인에이블 신호(ENABLE_P<0:2>, ENABLE_N<0:2>) 및 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>)의 비트수도 증가한다.
상기 풀 업 레그(161a)는 임피던스 제어 인에이블 신호(ENABLE_P<0:2>)에 따라 활성화되고, 풀 다운 레그(163)는 임피던스 제어 인에이블 신호(ENABLE_N<0:2>)에 따라 활성화된다.
상기 풀 업 레그(161)와 풀 다운 레그(163) 각각은 기본적으로 120옴(ohm)의 임피던스를 갖도록 설계되며, 상기 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>)에 따라 입출력 패드(DQ)의 임피던스 미스매치를 보상하는 방향으로 임피던스 조정이 이루어진다. 상기 임피던스 제어 인에이블 신호(ENABLE_P<0:2>, ENABLE_N<0:2>)를 선택적으로 활성화시킴에 따라 상기 임피던스 보상부(160)의 임피던스를 120옴, 60옴, 40옴 등과 같이 변화시킬 수 있다.
도 4는 도 3의 풀 업 레그의 회로도이다.
도 4에 도시된 바와 같이, 상기 풀 업 레그(161a)는 신호 처리 회로부(161-1), 복수개의 트랜지스터(WP ~ WP*4) 및 복수개의 저항(RP*32 ~ RP*8)을 구비한다.
상기 신호 처리 회로부(161-1)는 인버터(IV1) 및 낸드 게이트(ND1)로 이루어진 회로가 상기 임피던스 보상코드(RP_CODE<0:2>)의 비트 수만큼 구비된다.
상기 신호 처리 회로부(161-1)는 임피던스 제어 인에이블 신호(ENABLE_P<0>)가 활성화된 경우, 임피던스 보상코드(RP_CODE<0:2>)를 임피던스 풀 업 보상신호(RTT_UPCODE<0:2>)로서 복수개의 트랜지스터(WP ~ WP*4)로 출력한다.
도 5는 도 3의 풀다운 레그의 회로도이다.
도 5에 도시된 바와 같이, 상기 풀 다운 레그(163a)는 신호 처리 회로부(163-1), 복수개의 저항(RN*32 ~ RN*8) 및 복수개의 트랜지스터(WN ~ WN*4)를 구비한다.
상기 신호 처리 회로부(163-1)는 낸드 게이트(ND11) 및 인버터(IV11)로 이루어진 회로가 상기 임피던스 보상코드(RN_CODE<0:2>)의 비트 수만큼 구비된다.
상기 신호 처리 회로부(163-1)는 임피던스 제어 인에이블 신호(ENABLE_N<0>)가 활성화된 경우, 임피던스 보상코드(RN_CODE<0:2>)를 임피던스 풀 다운 보상신호(RTT_DNCODE<0:2>)로서 복수개의 트랜지스터(WN ~ WN*4)로 출력한다.
이때 풀 업 레그(161a) 및 풀 다운 레그(163a)에 구비된 트랜지스터들 및 저항들의 부호는 해당 사이즈를 기준으로 부여한 것이다. 즉, 트랜지스터(WP*4)의 경우 트랜지스터(WP)에 비해 4배의 사이즈로 설계되며, 저항(RP*32)의 경우 저항(RP*8)에 비해 4배의 사이즈로 설계된다.
또한 도면에는 나타내지 않았지만, 온 다이 터미네이션 블록(130)에도 상기 도 4 및 도 5와 같은 풀 업 레그와 풀 다운 레그가 존재한다. 임피던스 보상부(160)의 풀 업 레그(161a) 및 풀 다운 레그(163a)는 상기 온 다이 터미네이션 블록(130)에서 캘리브레이션 코드(ZQC_CODE<0:N>)의 상위 일부 비트를 입력 받는 풀 업 레그 및 풀 다운 레그의 트랜지스터 및 저항의 조합으로 구성할 수 있다.
도 6은 도 2의 임피던스 보상코드 생성부의 회로도이다.
도 6에 도시된 바와 같이, 임피던스 보상코드 생성부(170)는 보상코드 조정 활성화부(171) 및 신호 생성부(172)를 구비한다.
상기 보상코드 조정 활성화부(171)는 개시 펄스 신호(INITP), 임피던스 스트로브 신호(RTT_STROBE) 및 미스매치 검출신호(COMPARE_OUT)에 따라 보상코드 조정 활성화 신호(ENABLE)를 생성하도록 구성된다.
상기 보상코드 조정 활성화부(171)는 인버터(IV21), 트랜지스터(M21, M22), 래치(171-1), 제 1 플립플롭(171-2), 제 2 플립플롭(171-3), 낸드 게이트(ND21) 및 XOR 게이트(XOR21)를 구비한다.
상기 보상코드 조정 활성화부(171)는 개시 펄스 신호(INITP)가 발생됨에 따라 상기 보상코드 조정 활성화 신호(ENABLE)를 초기화시킨다. 그리고 보상코드 조정 활성화부(171)는 임피던스 스트로브 신호(RTT_STROBE)에 응답하여 보상코드 조정 활성화 신호(ENABLE)를 활성화시킨다. 또한 보상코드 조정 활성화부(171)는 이전 미스매치 검출신호(COMPARE_OUT)와 현재 미스매치 검출신호(COMPARE_OUT)가 다른 값인 경우 즉, 미스매치 검출신호(COMPARE_OUT)의 변동을 검출하여 상기 보상코 드 조정 활성화 신호(ENABLE)를 다시 초기화시킨다.
상기 신호 생성부(172)는 보상코드 조정 활성화 신호(ENABLE), 미스매치 검출신호(COMPARE_OUT) 및 임피던스 스트로브 신호(RTT_STROBE)에 따라 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>)를 생성하도록 구성된다.
상기 신호 생성부(172)는 지연 소자(DLY), 인버터(IV31), 낸드 게이트(ND31 ~ ND34), 제 1 카운터(172-1) 및 제 2 카운터(172-2)를 구비한다.
상기 신호 생성부(172)는 상기 보상코드 조정 활성화 신호(ENABLE)가 활성화된 상태에서 임피던스 스트로브 신호(RTT_STROBE)의 활성화 구간 동안 미스매치 검출신호(COMPARE_OUT)에 따라 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>) 중에서 어느 하나를 증가시킨다. 또한 상기 제 1 카운터(172-1) 및 제 2 카운터(172-2)의 카운팅 값은 리셋 신호(RST)에 의해 초기화될 수 있다.
임피던스 미스매치 보상이 이루어지는 동안 상기 미스매치 검출신호(COMPARE_OUT)는 동일한 논리값을 유지하게 된다. 이후 입출력 패드(DQ)의 전압 레벨이 상승과 하강 중 어느 하나를 반복하여 기준 전압(VERF) 레벨을 초과하게 되면 임피던스 미스매치 보상이 완료된다. 임피던스 미스매치 보상이 완료된 상태이면 임피던스 보상부(160)의 임피던스 변화 단위량에 비해 보상해야할 임피던스 값이 작은 상태이다. 따라서 이후의 미스매치 검출신호(COMPARE_OUT)는 이전과 다른 논리 레벨로 변하게 된다.
상기 미스매치 검출신호(COMPARE_OUT)가 이전과 다른 논리 레벨로 변함에 따라 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>) 또한 이전과 반대로 변하므로 입출력 패드(DQ)의 전압 레벨이 이전과 반대 방향으로 기준 전압(VERF) 레벨을 초과하게 된다. 이와 같은 과정을 통해 임피던스 미스매치 보상이 완료되어도 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>)는 현재의 값을 유지하지 못하고 계속하여 토글링하게 된다.
따라서 미스매치 검출신호(COMPARE_OUT)의 변동을 검출하여 상기 보상코드 조정 활성화 신호(ENABLE)를 초기화시킴으로써 불필요한 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>)의 토글링(Toggling)을 방지한다.
도 7은 본 발명에 따른 반도체 집적회로의 입출력 장치의 동작 타이밍도이다.
먼저, PVT 변동을 완벽하게 보상한 이상적인 반도체 집적회로의 경우, 비동작 상태 즉, 데이터 출력 또는 입력이 이루어지지 않은 상태에서는 입출력 패드(DQ)의 전압 레벨과 기준 전압(VERF)이 동일해야 한다.
그러나 실제 상황에서는 도 7에 도시된 바와 같이, 입출력 패드(DQ)의 전압 레벨과 기준 전압(VERF)은 소정 레벨 차이가 존재하게 된다.
따라서 본 발명은 상술한 원리를 이용한 것으로 반도체 집적회로의 비동작 상태에서 입출력 패드(DQ)와 기준 전압(VERF)의 전압 레벨 미스매치를 검출하여 보상하도록 한 것이다.
도 6을 참조하면, 보상코드 조정 활성화부(171)는 임피던스 스트로브 신호(RTT_STROBE)가 발생함에 따라 로우 레벨의 제 1 플립플롭(171-2)의 출력 신호(XOR_ENABLE)가 낸드 게이트(ND21)에 인가되고 그에 따라 보상코드 조정 활성화 신호(ENABLE)를 하이 레벨로 활성화시킨다.
이후, 두 번째 임피던스 스트로브 신호(RTT_STROBE)가 발생함에 따라 상기 제 1 플립플롭(171-2)의 출력 신호(XOR_ENABLE)는 하이 레벨로 천이된다. 이때 미스매치 검출신호(COMPARE_OUT)와 이전 미스매치 검출신호(COMPARE_SHIFT)는 동일한 레벨(로우 레벨)이고 그에 따라 XOR 게이트(XOR21)의 출력 신호(COMPARE_XOR)가 로우 레벨이므로 보상코드 조정 활성화 신호(ENABLE)를 활성화 상태로 유지시킨다.
한편, 도 6의 신호 생성부(172)는 미스매치 검출신호(COMPARE_OUT)와 상기 임피던스 스트로브 신호(RTT_STROBE)를 지연시킨 지연 임피던스 스트로브 신호(RTT_STROBE_D)를 논리곱하여 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>) 중 어느 하나를 증가시킨다.
이때 미스매치 검출신호(COMPARE_OUT)는 임피던스 스트로브 신호(RTT_STROBE)에 의해 생성되므로(도 2 참조) 두 신호간에 소정 시차가 존재하게 된다. 따라서 상기 소정 시차를 고려하여 지연 임피던스 스트로브 신호(RTT_STROBE_D)와 미스매치 검출신호(COMPARE_OUT)를 조합하여 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>)를 조정하도록 하였다.
미스매치 검출신호(COMPARE_OUT)는 입출력 패드(DQ)의 전압 레벨이 기준 전압(VERF)에 비해 높은지 또는 낮은지를 검출한 신호로서, 미스매치 검출신호(COMPARE_OUT)가 로우 레벨이면, 입출력 패드(DQ)의 전압 레벨이 기준 전압(VERF)에 비해 낮음과 동시에 임피던스 보상부(160)의 풀 업 임피던스가 크다는 것을 의미하고, 미스매치 검출신호(COMPARE_OUT)가 하이 레벨이면 그 반대를 의미 한다.
따라서 미스매치 검출신호(COMPARE_OUT)가 로우 레벨인 경우, 제 1 카운터(172-1)가 동작하여 임피던스 보상코드(RP_CODE<0:2>)를 증가시킨다.
상기 임피던스 보상코드(RP_CODE<0:2>)의 증가에 비례하여 입출력 패드(DQ)의 전압 레벨이 상승하게 된다.
임피던스 스트로브 신호(RTT_STROBE)가 발생할 때마다 상기 임피던스 보상코드(RP_CODE<0:2>)의 증가가 반복되고 그에 따라 입출력 패드(DQ)의 전압 레벨이 계속 상승하게 된다.
상술한 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>) 조정을 반복하다 보면, 소정 시점에서 입출력 패드(DQ)의 전압 레벨이 기준 전압(VERF)과 거의 일치하게 된다. 실제로는 기준 전압(VERF)에 비해 높아지게 된다.
상기 입출력 패드(DQ)의 전압 레벨이 기준 전압(VERF)에 비해 높아졌으므로 미스매치 검출신호(COMPARE_OUT)는 하이 레벨로 천이하게 된다.
상기 미스매치 검출신호(COMPARE_OUT)가 하이 레벨인 시점에서 이전 미스매치 검출신호(COMPARE_SHIFT)는 로우 레벨이므로, 보상코드 조정 활성화부(171)의 XOR 게이트(XOR21)의 출력 신호(COMPARE_XOR)는 하이 레벨로 천이된다.
상기 XOR 게이트(XOR21)의 출력 신호(COMPARE_XOR)가 하이 레벨이고, 제 1 플립플롭(171-2)의 출력 신호(XOR_ENABLE) 또한 하이 레벨로 유지되고 있으므로 보상코드 조정 활성화 신호(ENABLE)는 로우 레벨로 초기화된다.
상기 보상코드 조정 활성화 신호(ENABLE)가 로우 레벨로 초기화되었으므로 임피던스 스트로브 신호(RTT_STROBE)의 발생에 따라 미스매치 검출신호(COMPARE_OUT)의 논리 값이 계속 변하더라도 임피던스 보상코드(RP_CODE<0:2>, RN_CODE<0:2>)는 최종 값 즉, 임피던스 보상 완료 시점의 값으로 유지된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 도 1은 종래의 기술에 따른 반도체 집적회로의 입출력 장치의 블록도,
도 2는 본 발명에 따른 반도체 집적회로의 입출력 장치의 블록도,
도 3은 도 2의 임피던스 보상부의 회로도,
도 4는 도 3의 풀 업 레그의 회로도,
도 5는 도 3의 풀다운 레그의 회로도,
도 6은 도 2의 임피던스 보상코드 생성부의 회로도,
도 7은 본 발명에 따른 반도체 집적회로의 입출력 장치의 동작 타이밍도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110: 리시버 120: 드라이버
130: 온 다이 터미네이션 블록 140: 라이트 데이터 래치부
150: 임피던스 미스매치 검출부 160: 임피던스 보상부
170: 임피던스 보상코드 생성부

Claims (23)

  1. 입출력 패드를 통해 입력된 라이트 데이터를 기준 전압과 비교하여 수신하도록 구성된 리시버;
    상기 리시버의 출력에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 검출하여 미스매치 검출신호를 생성하도록 구성된 미스매치 검출부;
    상기 미스매치 검출신호를 이용하여 임피던스 보상코드를 생성하도록 구성된 임피던스 보상코드 생성부; 및
    상기 임피던스 보상코드에 따라 상기 입출력 패드의 임피던스를 가변시킴으로써 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 보상하도록 구성된 임피던스 보상부를 구비하는 반도체 집적회로의 입출력 장치.
  2. 제 1 항에 있어서,
    외부 저항과 내부 저항의 비교를 통해 생성된 코드 신호에 따라 상기 입출력 패드의 온 다이 터미네이션(on die termination)을 수행하도록 구성된 온 다이 터미네이션 블록을 더 구비하는 것을 특징으로 하는 반도체 집적회로의 입출력 장치.
  3. 제 1 항에 있어서,
    상기 임피던스 보상코드 생성부는
    스트로브 신호의 활성화 구간 동안 상기 미스매치 검출신호에 따라 상기 임 피던스 보상코드의 코드 값을 가변시키도록 구성된 반도체 집적회로의 입출력 장치.
  4. 제 3 항에 있어서,
    상기 임피던스 보상코드 생성부는
    상기 스트로브 신호에 응답하여 보상코드 조정 활성화 신호를 활성화시키도록 구성된 보상코드 조정 활성화부, 및
    상기 보상코드 조정 활성화 신호가 활성화된 상태에서 상기 스트로브 신호의 활성화 구간 동안 상기 미스매치 검출신호에 따라 상기 임피던스 보상코드의 코드 값을 가변시키는 신호 생성부를 구비하는 반도체 집적회로의 입출력 장치.
  5. 제 4 항에 있어서,
    상기 보상코드 조정 활성화부는
    상기 미스매치 검출신호의 현재 값과 이전 값의 비교 결과에 따라 보상코드 조정 활성화 신호를 비활성화시키도록 구성된 반도체 집적회로의 입출력 장치.
  6. 제 5 항에 있어서,
    상기 보상코드 조정 활성화부는
    상기 스트로브 신호의 활성화에 응답하여 래치된 신호를 상기 스트로브 신호에 따라 시프트시키는 제 1 플립플롭,
    상기 스트로브 신호의 활성화에 응답하여 상기 미스매치 검출신호의 현재 값을 시프트시키는 제 2 플립플롭,
    상기 미스매치 검출신호의 현재값과 상기 제 2 플립플롭의 출력을 제 1 논리 연산하는 제 1 논리 소자, 및
    상기 제 1 플립플롭의 출력과 상기 제 1 논리 소자의 출력을 제 2 논리 연산하는 제 2 논리 소자를 구비하는 반도체 집적회로의 입출력 장치.
  7. 제 4 항에 있어서,
    상기 신호 생성부는
    상기 미스매치 검출신호에 응답하여 기설정된 코드 신호를 카운팅하여 제 1 임피던스 보상코드로서 출력하도록 구성된 제 1 카운터,
    반전된 상기 미스매치 검출신호에 응답하여 기설정된 코드 신호를 카운팅하여 제 2 임피던스 보상코드로서 출력하도록 구성된 제 2 카운터, 및
    상기 보상코드 조정 활성화 신호 및 상기 스트로브 신호의 활성화에 응답하여 상기 미스매치 검출신호를 원래의 위상과 반대의 위상으로 상기 제 1 카운터 및 상기 제 2 카운터에 전달하도록 구성된 복수개의 논리 소자를 구비하는 반도체 집적회로의 입출력 장치.
  8. 제 5 항에 있어서,
    상기 미스매치 검출부는
    상기 스트로브 신호에 응답하여 상기 리시버의 출력 신호를 래치하여 상기 미스매치 검출신호로서 출력하도록 구성된 반도체 집적회로의 입출력 장치.
  9. 제 8 항에 있어서,
    상기 미스매치 검출부는
    상기 스트로브 신호를 클럭 신호로 이용하여 상기 리시버의 출력 신호를 래치하는 플립 플롭으로 구성된 반도체 집적회로의 입출력 장치.
  10. 제 5 항에 있어서,
    상기 임피던스 보상부는
    상기 입출력 패드와 연결된 복수개의 레그 회로를 구비하며, 상기 임피던스 보상코드에 따라 상기 복수개의 레그 회로의 임피던스가 정해지고, 임피던스 제어 인에이블 신호에 따라 상기 복수개의 레그 회로를 선택적으로 동작시키도록 구성된 반도체 집적회로의 입출력 장치.
  11. 제 10 항에 있어서,
    상기 임피던스 보상코드는 제 1 임피던스 보상코드 및 제 2 임피던스 보상코드를 포함하고,
    상기 임피던스 제어 인에이블 신호는 제 1 임피던스 제어 인에이블 신호 및 제 2 임피던스 제어 인에이블 신호를 포함하며,
    상기 복수개의 레그 회로는 상기 제 1 임피던스 보상코드에 따라 임피던스가 정해지고, 상기 제 1 임피던스 제어 인에이블 신호에 따라 활성화되는 적어도 둘 이상의 풀 업 레그(pull up leg), 및
    상기 제 2 임피던스 보상코드에 따라 임피던스가 정해지고, 상기 제 2 임피던스 제어 인에이블 신호에 따라 활성화되는 적어도 둘 이상의 풀 다운 레그(pull down leg)를 구비하는 반도체 집적회로의 입출력 장치.
  12. 제 11 항에 있어서,
    상기 풀 업 레그는
    상기 제 1 임피던스 제어 인에이블 신호에 따라 상기 제 1 임피던스 보상코드를 통과시키는 로직 회로,
    전원단에 연결되고 상기 로직 회로로부터 전달된 상기 제 1 임피던스 보상코드에 따라 동작하는 복수개의 트랜지스터,
    상기 복수개의 트랜지스터에 일단이 각각 연결되고 타단이 상기 입출력 패드에 공통 연결된 복수개의 저항을 구비하는 반도체 집적회로의 입출력 장치.
  13. 제 11 항에 있어서,
    상기 풀 다운 레그는
    상기 제 2 임피던스 제어 인에이블 신호에 따라 상기 제 2 임피던스 보상코드를 통과시키는 로직 회로,
    접지단에 연결되고 상기 로직 회로로부터 전달된 상기 제 2 임피던스 보상코드에 따라 동작하는 복수개의 트랜지스터,
    상기 복수개의 트랜지스터에 일단이 각각 연결되고 타단이 상기 입출력 패드에 공통 연결된 복수개의 저항을 구비하는 반도체 집적회로의 입출력 장치.
  14. 제 1 코드에 따라 정해진 임피던스로 입출력 패드를 통해 데이터를 출력하도록 구성된 드라이버;
    상기 입출력 패드를 통해 입력된 데이터를 기준 전압과 비교하여 수신하도록 구성된 리시버; 및
    상기 리시버의 출력에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 검출하고, 검출결과에 따라 생성한 제 2 코드에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 보상하도록 구성된 임피던스 보상 회로부를 구비하는 반도체 집적회로의 입출력 장치.
  15. 제 14 항에 있어서,
    상기 제 1 코드에 따라 상기 입출력 패드의 온 다이 터미네이션(on die termination)을 수행하도록 구성된 온 다이 터미네이션 블록을 더 구비하는 것을 특징으로 하는 반도체 집적회로의 입출력 장치.
  16. 제 14 항에 있어서,
    상기 임피던스 보상 회로부는
    상기 리시버의 출력에 따라 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 검출하여 미스매치 검출신호를 생성하도록 구성된 미스매치 검출부,
    상기 미스매치 검출신호를 이용하여 상기 제 2 코드를 생성하도록 구성된 코드 생성부, 및
    상기 제 2 코드에 따라 상기 입출력 패드의 임피던스를 가변시킴으로써 상기 입출력 패드의 임피던스와 목표 임피던스의 미스매치를 보상하도록 구성된 임피던스 보상부를 구비하는 반도체 집적회로의 입출력 장치.
  17. 제 16 항에 있어서,
    상기 미스매치 검출부는
    스트로브 신호에 응답하여 상기 리시버의 출력 신호를 래치하여 상기 미스매치 검출신호로서 출력하도록 구성된 반도체 집적회로의 입출력 장치.
  18. 제 16 항에 있어서,
    상기 코드 생성부는
    스트로브 신호의 활성화 구간 동안 상기 미스매치 검출신호에 따라 상기 제 2 코드의 코드 값을 가변시키도록 구성된 반도체 집적회로의 입출력 장치.
  19. 제 18 항에 있어서,
    상기 코드 생성부는
    상기 미스매치 검출신호의 현재 값과 이전 값의 비교 결과에 따라 상기 제 2 코드의 변경을 방지하도록 구성된 반도체 집적회로의 입출력 장치.
  20. 제 16 항에 있어서,
    상기 임피던스 보상부는
    상기 입출력 패드와 연결된 복수개의 레그 회로를 구비하며, 상기 제 2 코드에 따라 상기 복수개의 레그 회로의 임피던스가 정해지고, 상기 복수개의 레그 회로를 임피던스 제어 인에이블 신호에 따라 선택적으로 동작시킴으로써 상기 입출력 패드의 임피던스를 가변시키도록 구성된 반도체 집적회로의 입출력 장치.
  21. 제 20 항에 있어서,
    상기 제 2 코드는 제 1 임피던스 보상코드 및 제 2 임피던스 보상코드를 포함하고,
    상기 임피던스 제어 인에이블 신호는 제 1 임피던스 제어 인에이블 신호 및 제 2 임피던스 제어 인에이블 신호를 포함하며,
    상기 복수개의 레그 회로는 상기 제 1 임피던스 보상코드에 따라 임피던스가 정해지고, 상기 제 1 임피던스 제어 인에이블 신호에 따라 활성화되는 적어도 둘 이상의 풀 업 레그(pull up leg), 및
    상기 제 2 임피던스 보상코드에 따라 임피던스가 정해지고, 상기 제 2 임피 던스 제어 인에이블 신호에 따라 활성화되는 적어도 둘 이상의 풀 다운 레그(pull down leg)를 구비하는 반도체 집적회로의 입출력 장치.
  22. 제 21 항에 있어서,
    상기 풀 업 레그는
    상기 제 1 임피던스 제어 인에이블 신호에 따라 상기 제 1 임피던스 보상코드를 통과시키는 로직 회로,
    전원단에 연결되고 상기 로직 회로로부터 전달된 상기 제 1 임피던스 보상코드에 따라 동작하는 복수개의 트랜지스터,
    상기 복수개의 트랜지스터에 일단이 각각 연결되고 타단이 상기 입출력 패드에 공통 연결된 복수개의 저항을 구비하는 반도체 집적회로의 입출력 장치.
  23. 제 21 항에 있어서,
    상기 풀 다운 레그는
    상기 제 2 임피던스 제어 인에이블 신호에 따라 상기 제 2 임피던스 보상코드를 통과시키는 로직 회로,
    접지단에 연결되고 상기 로직 회로로부터 전달된 상기 제 2 임피던스 보상코드에 따라 동작하는 복수개의 트랜지스터,
    상기 복수개의 트랜지스터에 일단이 각각 연결되고 타단이 상기 입출력 패드에 공통 연결된 복수개의 저항을 구비하는 반도체 집적회로의 입출력 장치.
KR1020080132792A 2008-12-24 2008-12-24 반도체 집적회로의 입출력 장치 KR100980423B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080132792A KR100980423B1 (ko) 2008-12-24 2008-12-24 반도체 집적회로의 입출력 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132792A KR100980423B1 (ko) 2008-12-24 2008-12-24 반도체 집적회로의 입출력 장치

Publications (2)

Publication Number Publication Date
KR20100074384A KR20100074384A (ko) 2010-07-02
KR100980423B1 true KR100980423B1 (ko) 2010-09-07

Family

ID=42636906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132792A KR100980423B1 (ko) 2008-12-24 2008-12-24 반도체 집적회로의 입출력 장치

Country Status (1)

Country Link
KR (1) KR100980423B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9509309B2 (en) 2015-01-07 2016-11-29 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077933A (ko) 2015-12-28 2017-07-07 에스케이하이닉스 주식회사 반도체 장치
CN112765081A (zh) * 2021-01-26 2021-05-07 维沃移动通信有限公司 接口控制方法、装置和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060116638A (ko) * 2005-05-11 2006-11-15 삼성전자주식회사 반도체 장치에서의 임피던스 콘트롤 회로 및 임피던스콘트롤 방법
KR100821585B1 (ko) 2007-03-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060116638A (ko) * 2005-05-11 2006-11-15 삼성전자주식회사 반도체 장치에서의 임피던스 콘트롤 회로 및 임피던스콘트롤 방법
KR100821585B1 (ko) 2007-03-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9509309B2 (en) 2015-01-07 2016-11-29 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20100074384A (ko) 2010-07-02

Similar Documents

Publication Publication Date Title
US7773440B2 (en) ZQ calibration controller and method for ZQ calibration
KR100902104B1 (ko) 반도체 메모리장치
KR100853466B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
JP5069507B2 (ja) データ入出力ドライバのインピーダンスを調整可能な半導体装置
US7961001B1 (en) Impedance adjusting device
KR101045086B1 (ko) 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치
US7969182B2 (en) Semiconductor devices having ZQ calibration circuits and calibration methods thereof
US9077332B2 (en) Impedance control circuit and semiconductor device including the same
US7804323B2 (en) Impedance matching circuit and semiconductor memory device with the same
KR100904482B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
US8120381B2 (en) Impedance adjusting device
KR100886644B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR20080114085A (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
TWI390545B (zh) 校準電路，包含該校準電路之半導體記憶裝置，及操作該校準電路之方法
KR100980423B1 (ko) 반도체 집적회로의 입출력 장치
US20130162286A1 (en) Impedance code generation circuit and semiconductor memory device including the same
KR100821585B1 (ko) 반도체 메모리 장치의 온 다이 터미네이션 회로
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100853467B1 (ko) 반도체메모리소자
US7567093B2 (en) Semiconductor memory device with on-die termination circuit
US12113650B2 (en) Semiconductor apparatus including calibration circuit
KR20090023833A (ko) 온 다이 터미네이션 장치
KR20100109143A (ko) 빠른 동작을 하는 캘리브래이션 회로
KR20090061313A (ko) 온 다이 터미네이션 장치의 터미네이션 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee