KR100905567B1 - 인쇄회로기판의 제조방법 - Google Patents
인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR100905567B1 KR100905567B1 KR1020070055624A KR20070055624A KR100905567B1 KR 100905567 B1 KR100905567 B1 KR 100905567B1 KR 1020070055624 A KR1020070055624 A KR 1020070055624A KR 20070055624 A KR20070055624 A KR 20070055624A KR 100905567 B1 KR100905567 B1 KR 100905567B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- photosensitive material
- thin film
- copper plating
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 기판 변형에 관계없이 인쇄회로기판의 정합력을 향상시킬 수 있고 미세회로를 구현할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
구리 박막,
Description
도 1a 내지 도 1d는 종래 기술에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
12, 102 : 절연층 14 : 구리 박막
16, 106 : 비아홀 18, 108 : 무전해 동도금층
20, 110 : 무전해 동도금층 104 : 동박
107 : 비아 랜드
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 특히 기판 변형에 관계 없이 인쇄회로기판의 정합력을 향상시킬 수 있고 미세회로를 구현할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
전자 제품의 경박단소화 및 다 기능화에 맞추어 전자 제품에 장착되는 패키지(Package)의 박형화가 필요하게 되었고 이에 패키지의 중요한 구성부품의 하나인 기판에 대해 박형화 및 고밀도화가 요구되고 있는 추세이다.
도 1a 내지 도 1d는 종래 기술에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이 절연층(102)의 양면에 동박(104)이 적층 된 동박적층판인 원판(100)을 준비한다.
이후, 드릴링 공정을 통해 도 1b에 도시된 바와 같이 원판(100)을 관통하는 비아홀(106)을 형성한다.
비아홀(106)을 형성한 후에는 비아홀(106)이 가공된 인쇄회로기판의 도금을 위한 전처리 공정인 디버링(Deburring)과 디스미어(Desmear)를 수행한다.
인쇄회로기판에 드릴 가공 시 고속회전하는 드릴비트가 동박과 절연수지층을 가공하게 되어 절연수지는 가루가 되어 나오면서 열에 녹아 홀 벽이나 내층 동박벽에 붙어 스미어(Smear)가 된다.
이때, 전성이 좋은 동박(Cu)은 드릴비트의 축 방향 하중에 의해 홀의 코너에서 버(Burr)가 튀어나오게 된다. 이러한, 버와 스미어는 기계적인 방법(Buffing) 또는 화학적 방법(Etching)으로 제거한다.
이후, 무전해 동도금 공정 및 전해 동도금 공정을 통해 도 1c에 도시된 바와 같이 비아홀(106) 내벽과 동박(104) 위에 무전해 동도금층(108) 및 전해 동도금층(110)을 형성한다.
무전해 동도금층(108) 및 전해 동도금층(110)을 형성한 후에는 회로패턴 형성을 위한 전처리 공정 및 패턴 공정을 수행한다.
이때, 전처리 공정은 회로패턴을 형성하기 위해 전해 동도금층(110) 위에 도포 되는 포토 레지스트가 전해 동도금층(110)에 잘 부착되도록 동도금층(110)에 조도를 형성하는 공정을 의미한다.
이러한, 전처리 공정은 디버링(Deburring) 공정, 디스미어(Desmear) 공정 및 소프트 에칭 공정으로 이루어진다.
이후, 전해 동도금층(110) 위에 포토 레지스트(도시하지 않음)을 도포한 후 노광 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 드라이 필름이 제거된 부분의 전해 동도금층(110), 무전해 동도금층(108) 및 동박(104)을 제거하여 도 1d에 도시된 바와 같이 절연층(102)의 양면에 회로패턴(112)을 형성한다.
그러나, 이와 같은 종래 기술에 따른 인쇄회로기판의 제조방법은 회로 공정을 진행하기 전에 비아홀(106)을 형성하므로 비아홀 가공 공정에서 비아홀이 형성될 때 동박의 잔류 응력이 변하면서 인쇄회로기판의 변형이 발생하여 이미 형성된 비아홀(106)의 위치가 변경되고 회로 공정에서 비아 랜드(107)는 위치 변경 전의 비아홀에 맞추어 형성되므로 비아 랜드(107)와 비아홀(106) 사이의 편심을 야기하여 인쇄회로기판의 정합력이 저하되는 문제가 있다.
또한, 종래 기술에 다른 인쇄회로기판의 제조방법은 동박(104) 위에 무전해 동도금층(108) 및 전해 동도금층(110)을 형성한 이후 에칭액으로 전해 동도금층(110), 무전해 동도금층(108) 및 동박(104)을 에칭하여 회로패턴(112)을 형성하기 때문에 회로패턴(112) 형성 시 회로패턴(112)의 상부가 과 에칭되거나 회로패턴(112)의 하부가 미 에칭되어 원하는 회로패턴들 간의 폭 즉, 피치를 구현하기 어려워 미세회로를 구현하지 못하는 문제가 있다.
따라서, 본 발명은 기판 변형에 관계없이 인쇄회로기판의 정합력을 향상시킬 수 있고 미세회로를 구현할 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 a) 절연층의 양면에 구리 박막이 적층 된 원판을 준비한 후 상기 구리 박막의 일부분을 제거하여 회로패턴을 형성하는 단계; b) 상기 원판을 관통하는 비아홀을 형성한 후 상기 원판에 무전해 동도금층을 형성하는 단계; 상기 회로패턴 및 비아홀을 제외한 나머지 부분의 상기 무전해 동도금층을 제거하는 단계; 및 d) 상 기 무전해 동도금층 위에 전해 동도금층을 형성하여 원하는 회로 높이까지 도금하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서는 먼저, 도 2a에 도시된 바와 같이 절연층(12)의 양면에 구리 박막(14)이 적층 된 원판(10)을 준비한다.
이때, 절연층(12)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리섬유 및 유리 부직포 등의 보강기재가 혼합된다.
그리고, 원판(10)은 절연층(12)의 양면에 구리 박막(14)을 올린 후 프레스로 가열, 가압하여 구리 박막(14)을 절연층(12)의 양면에 적층 시킴으로써 형성된다.
이후, 구리 박막(14) 표면의 먼지를 제거하고 회로패턴 형성 전 구리 박막(14) 표면 거칠기를 부여하기 위한 회로 전처리 공정으로써 회로패턴 형성을 위한 감광성 물질이 구리 박막(14)에 잘 부착되도록 구리 박막(14) 표면에 조도를 형성하기 위한 소프트 에칭 공정 등의 회로패턴 형성을 위한 전처리 공정을 수행한 다.
이후, 원판(10)을 준비한 후에는 구리 박막(14) 위에 포토 레지스터나 드라이 필름(Dry Film)과 같은 감광성 물질을 도포한다.
구리 박막(14) 위에 감광성 물질을 도포한 후에는 회로패턴이 형성된 아트워크 필름을 감광성 물질 위에 밀착시킨 후 자외선에 노광시킨다.
이에 따라, 자외선에 노광 된 감광성 물질을 경화되고 자외선에 노광 되지 않은 감광성 물질을 경화되지 않게 된다.
이후, 탄산나트륨(1%의 Na2CO3)이나 탄산 칼륨(K2CO3) 등의 현상액으로 자외선에 경화되지 않은 부분을 용해시켜 제거한다.
이에 따라, 감광성 물질은 회로패턴으로 형성될 부분만 구리 박막(14) 위에 남게 된다.
이후, 제 1 에칭액으로 감광성 물질이 제거되어 노출된 구리 박막(14)을 에칭하여 제거한다.
이에 따라, 절연층(12)의 양면에는 도 2b에 도시된 바와 같이 구리 박막(14)으로 구성된 회로패턴이 형성되게 된다.
회로패턴을 형성한 후에는 구리 박막(14) 위에 남아 있는 감광성 물질을 제거한다.
이후, CNC(Computer Numerical Control) 드릴 혹은 레이저 드릴을 이용하여 도 2c에 도시된 바와 같이 원판(10)을 관통하는 PTH(Plate Through Hole) 또는 BVH(Blind Via Hole) 등의 비아홀(16)을 형성한다.
비아홀(16)을 형성한 후에는 드릴링 공정 시 발생하는 구리 박막(14)의 버(Burr) 및 비아홀 내벽의 먼지 입자와 구리 박막(14) 표면의 먼지, 지문 등을 제거하는 디버링(Deburring) 공정과 비아홀(16) 형성 시 기판을 구성하는 수지가 녹아 비아홀 내벽에 부착된 스미어(Smear)를 제거하는 디스미어(Desmear) 공정을 수행한다.
이후, 무전해 동도금 공정을 통해 도 2d에 도시된 바와 같이 절연층(12)의 양면에 구리 박막(14)에 의해 회로패턴이 형성된 원판(10)에 무전해 동도금층(18)을 형성한다.
이때, 무전해 동도금층(18)은 비아홀(16) 내벽, 구리 박막(14) 상부 및 측면과 구리 박막(14)이 덮여지지 않아 노출된 절연층(12) 위에 각각 형성된다.
무전해 동도금층(18)을 형성한 후에는 무전해 동도금층(18) 위에 포토 레지스터나 드라이 필름과 같은 감광성 물질을 도포한다.
이후, 회로패턴이 형성된 아트워크 필름을 감광성 물질 위에 밀착시킨 후 자외선에 노광시킨다.
이에 따라, 자외선에 노광 된 감광성 물질을 경화되고 자외선에 노광 되지 않은 감광성 물질을 경화되지 않게 된다.
이후, 탄산나트륨(1%의 Na2CO3)이나 탄산 칼륨(K2CO3) 등의 현상액으로 자외선에 경화되지 않은 부분을 용해시켜 제거한다.
이에 따라, 비아홀(16) 상부 및 구리 박막(14)으로 형성된 회로패턴의 윗부분을 제외한 나머지 부분의 감광성 물질을 제거한다.
이후, 제 1 에칭액과 다른 제 2 에칭액으로 감광성 물질이 제거되어 노출된 무전해 동도금층(18)을 에칭하여 제거한다.
이에 따라, 도 2e에 도시된 바와 같이 무전해 동도금층(18)은 비아홀(16) 내벽 및 구리 박막(14)으로 형성된 회로패턴 위에만 남게 된다.
이후, 전해 동도금 공정을 통해 도 2f에 도시된 바와 같이 무전해 동도금층(18) 및 구리 박막(14) 위에 전해 동도금층(20)을 형성하여 원하는 회로 높이까지 도금한다.
이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 비아홀(16)을 형성하는 드릴 공정 전에 패턴 공정을 진행함으로써 드릴 공정과 전처리 공정에서 발생 되는 기판의 변형이 회로패턴에 영향을 미치지 않기 때문에 비아홀(16)에 형성되는 비아 랜드(Via Land)와 비아홀(16)의 편심을 크게 줄일 수 있게 되어 정합력이 우수한 인쇄회로기판을 제조할 수 있게 된다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 두께가 얇은 구리 박막(14)으로 회로패턴을 형성한 이후 구리 박막(14) 위에 무전해 동도금층(18) 및 전해 동도금층(20)을 형성하여 회로패턴을 형성하기 때문에 미세회로를 구현할 수 있게 된다.
상술한 바와 같이, 본 발명은 비아홀을 형성하기 전에 패턴 공정을 진행함으로써 비아홀 가공 공정 및 패턴 전처리 공정에서 발생 되는 기판의 변형이 회로패턴에 영향을 미치지 않기 때문에 비아 랜드와 비아홀의 편심을 크게 줄일 수 있게 되어 정합력이 우수한 인쇄회로기판을 제조할 수 있다.
또한, 본 발명은 두께가 얇은 구리 박막으로 회로패턴을 형성하므로 회로의 에칭 팩터(Etching Factor)가 증가하게 되고 회로패턴 위에 무전해 동도금층 및 전해 동도금층을 형성하기 때문에 에칭 팩터 값이 유지되어 미세회로를 구현할 수 있다.
Claims (3)
- a) 절연층의 양면에 구리 박막이 적층 된 원판을 준비한 후 상기 구리 박막의 일부분을 제거하여 회로패턴을 형성하는 단계;b) 상기 원판을 관통하는 비아홀을 형성한 후 상기 원판에 무전해 동도금층을 형성하는 단계;c) 상기 회로패턴 및 비아홀을 제외한 나머지 부분의 상기 무전해 동도금층을 제거하는 단계; 및d) 상기 무전해 동도금층 위에 전해 동도금층을 형성하여 원하는 회로 높이까지 도금하는 단계를 포함하고,상기 a) 단계는,a-1) 상기 절연층의 양면에 상기 구리 박막을 적층 시키는 단계;a-2) 상기 구리 박막 위에 감광성 물질을 도포하는 단계;a-3) 상기 회로패턴이 형성된 아트워크 필름을 상기 감광성 물질 위에 밀착시킨 후 자외선에 노광시키는 단계;a-4) 현상액으로 노광 되지 않은 부분의 감광성 물질을 제거하는 단계;a-5) 상기 감광성 물질이 제거되어 노출된 상기 구리 박막을 에칭액으로 제거하는 단계; 및a-6) 상기 구리 박막 위의 감광성 물질을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 c) 단계는,c-1) 상기 무전해 동도금층 위에 감광성 물질을 도포하는 단계;c-2) 상기 회로패턴이 형성된 아트워크 필름을 상기 감광성 물질 위에 밀착시킨 후 자외선에 노광시키는 단계;c-3) 현상액으로 노광 되지 않은 부분의 감광성 물질을 제거하는 단계;c-4) 상기 감광성 물질이 제거되어 노출된 상기 무전해 동도금층을 에칭액으로 제거하는 단계; 및c-5) 상기 무전해 동도금층 위의 감광성 물질을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070055624A KR100905567B1 (ko) | 2007-06-07 | 2007-06-07 | 인쇄회로기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070055624A KR100905567B1 (ko) | 2007-06-07 | 2007-06-07 | 인쇄회로기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080107634A KR20080107634A (ko) | 2008-12-11 |
KR100905567B1 true KR100905567B1 (ko) | 2009-07-02 |
Family
ID=40367811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070055624A KR100905567B1 (ko) | 2007-06-07 | 2007-06-07 | 인쇄회로기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100905567B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114615813B (zh) * | 2022-03-12 | 2023-12-15 | 福建世卓电子科技有限公司 | 线路层局部薄与局部厚的柔性线路板生产工艺 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669634A (ja) * | 1992-08-17 | 1994-03-11 | Hitachi Chem Co Ltd | プリント配線板の製造方法 |
JPH06188562A (ja) * | 1992-12-17 | 1994-07-08 | Nippondenso Co Ltd | プリント配線板の製造方法 |
JPH08186373A (ja) * | 1994-12-28 | 1996-07-16 | Nec Toyama Ltd | プリント配線板の製造方法 |
KR20060066971A (ko) * | 2004-12-14 | 2006-06-19 | 디케이 유아이엘 주식회사 | 양면 연성회로기판 제조방법 |
-
2007
- 2007-06-07 KR KR1020070055624A patent/KR100905567B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669634A (ja) * | 1992-08-17 | 1994-03-11 | Hitachi Chem Co Ltd | プリント配線板の製造方法 |
JPH06188562A (ja) * | 1992-12-17 | 1994-07-08 | Nippondenso Co Ltd | プリント配線板の製造方法 |
JPH08186373A (ja) * | 1994-12-28 | 1996-07-16 | Nec Toyama Ltd | プリント配線板の製造方法 |
KR20060066971A (ko) * | 2004-12-14 | 2006-06-19 | 디케이 유아이엘 주식회사 | 양면 연성회로기판 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20080107634A (ko) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4405993B2 (ja) | 高密度プリント回路基板の製造方法 | |
CN107484356B (zh) | 一种厚铜夹心铝基板的制作方法 | |
US7277005B2 (en) | Printed circuit board including embedded resistor and method of fabricating the same | |
KR20070052965A (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
JP5379281B2 (ja) | プリント基板の製造方法 | |
KR100861619B1 (ko) | 방열 인쇄회로기판 및 그 제조방법 | |
KR100222752B1 (ko) | 레이저를 이용한 다층 인쇄회로기판의 제조방법 | |
KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100327705B1 (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
KR100897650B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
KR100905567B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100754061B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100584974B1 (ko) | 액상 타입의 포토레지스트를 이용한 인쇄회로기판의제조방법 | |
KR101022903B1 (ko) | 매립패턴을 갖는 인쇄회로기판 및 그 제조방법 | |
KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
JP2004146668A (ja) | 多層プリント配線板及びその製造方法 | |
KR100807487B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100789522B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
KR100789521B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2008198922A (ja) | プリント配線板の製造方法 | |
KR100815323B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100619349B1 (ko) | 인쇄회로기판의 회로패턴 형성방법 | |
KR20090106723A (ko) | 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법 | |
JP2009032957A (ja) | プリント基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120409 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |