Nothing Special   »   [go: up one dir, main page]

KR100852251B1 - 실장 단자 기판 및 이것을 사용한 표시장치 - Google Patents

실장 단자 기판 및 이것을 사용한 표시장치 Download PDF

Info

Publication number
KR100852251B1
KR100852251B1 KR1020070072545A KR20070072545A KR100852251B1 KR 100852251 B1 KR100852251 B1 KR 100852251B1 KR 1020070072545 A KR1020070072545 A KR 1020070072545A KR 20070072545 A KR20070072545 A KR 20070072545A KR 100852251 B1 KR100852251 B1 KR 100852251B1
Authority
KR
South Korea
Prior art keywords
conductive film
mounting terminal
mounting
opening
width
Prior art date
Application number
KR1020070072545A
Other languages
English (en)
Other versions
KR20080008988A (ko
Inventor
쇼헤이 야스다
타카후미 하시구치
세이야 우에다
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20080008988A publication Critical patent/KR20080008988A/ko
Application granted granted Critical
Publication of KR100852251B1 publication Critical patent/KR100852251B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

실장 단자의 협피치화에 있어서, COG실장 등의 얼라인먼트 오차 마진을, 종래보다도 크게 할 수 있는 실장 단자 기판을 제공한다. 구체적으로는, 종래 보다도 큰 개구부를 가지는 실장 단자 구조를 제공한다. 또 이와 같은 실장 단자 기판을 이용한 표시 장치를 제공한다. 유리 기판(1)위에 엇갈림 배치로 열을 이루는 실장 단자(3)와, 실장 단자(3)에 접속되어, 절연막(4)으로 덮인 게이트 전극(2)과, 실장 단자(3)위의 절연막(4)이 제거된 개구부(5)를 가지고, 열방향의 실장 단자(3) 사이에 게이트 배선(2)이 배치된다. 실장 단자(3)는 크기가 다른 하층 도전 막(6) 및 상층 도전 막(7)으로 이루어지고, 상층 도전 막(6)의 열방향의 폭 e1은, 개구부(5)로 노출하는 하층 도전 막(6)을 덮도록 하층 도전 막(6)의 열방향의 폭 d1보다도 크게 설치되고, 개구부(5)의 열방향의 폭 h1이하이다.
COG실장, 실장 단자, 유리 기판, 절연막

Description

실장 단자 기판 및 이것을 사용한 표시장치{Mounting Terminal Substrate and Display Device Using the Same}
본 발명은 기판 위에 실장 단자를 가지는 실장 단자 기판 및 이것을 사용한 표시장치에 관한 것이다. 예를 들면 액정표시장치에 적절히 사용할 수 있는 것이다.
액정표시장치는, 박형, 경량, 저소비 전력이며, 많은 기기의 표시 장치로서 사용되고 있다. 중형, 소형의 액정표시장치에서는, 실장 단자가 형성된 유리 기판위에, 직접 액정 구동용 드라이버 IC를 실장하는 COG(Chip On Glass)실장이 많이 이용되고 있다. COG실장은, 실장 단자와 드라이버 IC의 전도를, 이방성 도전 막(ACF: Anisotropic Conductive Film, 이하, ACF라고 적는다)을 통해 행하는 경우가 많다. ACF은 절연성의 열경화형 접착제 안에, 수지제 볼에 Au이나 Ni을 코팅한 도전 입자가 분산되고 있다. 드라이버 IC의 단자에는 Au등의 돌기 전극(이하, 범프라고 기술함)이 형성되어 있다. COG실장은, 배선이나 실장 단자 영역을 보호하는 절연막이 부분적으로 제거된 실장 단자 위의 개구부와 범프를 위치 맞춤하여, 열압 착함으로써 도전 입자를 통해 전도가 행해진다(예를 들면 특허문헌 1). 또한 대형의 액정표시장치에서는, 드라이버 IC가 실장된 배선 필름 기판인 TAB(Tape Automated Bonding)을, 유리 기판 위에 일렬로 나열하여 형성된 실장 단자와, ACF를 통해 실장하는 TAB실장이 많이 이용되고 있다(예를 들면 특허문헌 2).
[특허문헌 1] 일본국 공개특허공보 특개 2002-196703호
[특허문헌 2] 일본국 공개특허공보 특개평 9-90397호
최근, 휴대 기기용의 소형의 액정표시장치는, 고해상도에 따라 화소(도트)피치는 작아져 40∼60㎛정도가 된다. 이러한 협소 피치로는 TAB실장이 곤란하게 된다. 실장 단자 사이의 협소 피치화에 대하여, 예를 들면 실장 단자를 2열로 엇갈림 배치로 하여, 단자 피치를 배선 피치의 2배로 한 COG실장이 행해지고 있다. 그러나, 엇갈림 배치의 경우에서도, 협소 피치로 배열한 실장 단자는 단자 피치가 대략 35㎛정도가 된다.
이 실장 단자가 다수 배치된 열 방향의 피치의 협소화에 따라, 실장 단자의 열방향의 폭이나, 드라이버 IC의 전도를 취하기 위해, 실장 단자위에 설치하는 절연막의 개구부의 열방향의 폭을 축소할 필요가 있다. 이 결과, COG실장에 있어서, 드라이버 IC에 설치된 범프와 실장 단자 위의 개구부와의 얼라인먼트 오차 마진이 작아지고, COG실장의 위치 어긋남이 크면 범프가 개구부로 움푹 들어가지 않는다는 문제가 발생하였다. 범프가 개구부로 움푹 들어가지 않고, 개구부 주위의 절연막 위에 올라앉으면 이하와 같은 문제가 생겼다.
ACF를 통한 실장에 있어서, 범프와 실장 단자간의 겹침 면적이 감소하므로, 전도에 기여하는 도전 입자수의 감소에 따라 전도 불량의 발생이 증가한다. 또한, 실장 직후는 전도가 취해지고 있어도, 개구부 내의 도전 입자가 쇠약해지지 않고, 범프나 실장 단자와 충분히 압착할 수 없으면, 사용중에 전도 불량이 발생한다는 신뢰성의 문제가 있었다.
또한 ACF를 통하지 않고, 범프와 실장 단자를 직접 접촉시켜서 전도를 취하는 실장에 있어서, 범프와 실장 단자의 접점부는, 개구부 주위의 절연막 위에 있는 실장 단자의 단부로만 한정되므로, 접촉 면적 대폭적인 감소에 의해 범프와 실장 단자간의 저항이 증가한다는 전도 저항의 문제가 있었다.
본 발명은 상기의 과제를 해결하기 위해 행해진 것으로서, 실장 단자의 협소 피치화에 대하여, COG실장 등에 있어서의 얼라인먼트 오차 마진을, 종래보다도 크게 할 수 있는 실장 단자 기판을 제공하는 데에 있다. 구체적으로는, 종래로부터도 큰 개구부를 가지는 실장 단자 구조를 제공하는 데에 있다. 또한 이러한 실장 단자 기판을 사용한 표시장치를 제공하는 데에 있다.
본 발명의 실장 단자 기판은, 기판 위에 설치된 엇갈림 배치로 열을 이루는 실장 단자와, 열방향의 실장 단자 사이에 배치된 절연막으로 피복된 배선과, 실장 단자 위의 절연막이 제거된 개구부를 구비하고, 실장 단자는 하층 도전 막 및 상층 도전 막으로 이루어지고, 상층 도전 막의 열방향의 폭은, 개구부로 노출하는 하층 도전 막을 덮도록 하층 도전 막의 열방향의 폭보다도 크게, 개구부의 열방향의 폭 이하로 한 것이다.
본 발명에 의하면, COG실장 등에 있어서의 얼라인먼트 오차 마진을 크게 할 수 있고, 전도의 신뢰성에 뛰어난 실장 단자 기판 및 이것을 사용한 표시장치를 얻을 수 있다.
이하, 본 발명의 실시예를 도면에 의거하여 설명한다. 또한, 이하의 실시예에 관하여 설명하기 위한 전체 도면에 있어서, 동일 부호는, 동일 또는 상당 부분을 나타내고 있으며, 원칙으로서, 중복하는 설명은 생략한다.
(실시예 1)
도 1은, 실시예 1에 있어서의 액정표시장치의 실장 단자 기판의 개략을 나타내는 평면도이다. 도 2는, 실시예 1에 있어서의 실장 단자 기판의 게이트 실장 단자 영역을 나타내는 평면도이다. 도 3은, 도 2의 A-A절단면에 있어서의 단면도이다.
도 1에 있어서, 액정표시장치의 일부를 구성하고, 액정층을 통해 컬러필터 기판과 대향하는 실장 단자 기판(100)에는, 화소 영역(50)이 설치되어 복수가 직교하는 게이트 배선(2)과 소스 배선(21)과, 그 각 교점에 배치되는 화소(1화소만 도시)에, 박막트랜지스터 등으로 이루어지는 스위칭 소자(51)와 화소 전극(52)등이 형성되어 있다. 화소 영역(50)으로부터는, 복수의 게이트 배선(2)과 소스 배선(21)이 인출되어, 화소 영역(50)의 하측의 한 변을 따라, 게이트 배선(2)에 접속된 복수의 게이트 실장 단자(3)로 이루어지는 게이트 실장 단자 영역(30)과, 소스 배선(21)에 접속된 복수의 소스 실장 단자(31)로 이루어지는 소스 실장 단자 영역(32)이 형성되어 있다. 또한 실시예 1에서는, 소스 배선(21)과 소스 실장 단자(31)의 접속은, 그 사이에 설치된 변환부(22)에 의해, 게이트 배선(2)과 동일 층으로 형성된 변환 소스 배선(23)으로 변환되어서, 소스 실장 단자(31)와 접속되고 있다. 이와 같이 하여, 게이트 실장 단자(3)와 소스 실장 단자(31)는 층 구조가 같아지게 된다.
또한 게이트 배선(2) 및 변환 소스 배선(23)은, 게이트 실장 단자 영역(30) 및 소스 실장 단자 영역(32)근방에서는, 배선 피치가 18㎛의 협피치 간격으로 배선되어 있다. 이 협피치로 실장한 것에 대응하기 위해, 게이트 실장 단자(3) 및 소스 실장 단자(31)는, 2열의 엇갈림 배치로서, 그 단자 피치 p는, 게이트 배선(2) 및 변환 소스 배선(23)의 배선 피치의 2배의 36㎛로 되어 있다. 게이트 실장 단자 영역(30) 및 소스 실장 단자 영역(32)에, 외곽 부재로서 게이트 배선(2)의 구동용의 게이트 드라이버와 소스 배선(21)의 구동용의 소스 드라이버가 일체화된 드라이버 IC(11)가 ACF를 통한 COG실장에 의해 실장되고 있다.
다음에 게이트 실장 단자 영역(30)에 대해서, 도 2 및 도 3을 사용하여 상세를 설명한다. 또한, 소스 실장 단자 영역(32)도 게이트 실장 단자 영역(30)과 층 구조는 동일하다. 도 2 및 도 3과 같이, 유리 기판(1) 위에, 게이트 배선(2)과 접 속된 게이트 실장 단자(3)가, 2열의 엇갈림 배치로 형성되어 있다. 게이트 설치 실장 단자(3)는, 크기가 다른 하층 절연막(6)과 상층 도전 막(7)으로 구성되어 있다. 하층 도전 막(6)은, Al, Mo등의 금속막으로 이루어지는 게이트 배선(2)과 동일 층으로 이루어져 동시 형성되고 있다. 상층 도전 막(7)은, ITO 등의 도전성 산화막으로 이루어지는 화소 전극(52)과 동일층으로 이루어져 동시 형성되고 있다.
절연막(4)은 게이트 실장 단자 영역(30)의 게이트 배선(2)을 피복하여, 게이트 배선(2)의 단락이나 부식을 방지하도록 되어 있다. 그리고, 드라이버 IC(11)와의 접속으로 인해, 게이트 실장 단자(3)위는, 절연막(4)이 제거된 개구부(5)가 설치된다.
여기에서, 복수의 게이트 실장 단자(3)가 늘어서는 열방향(도 2의 가로방향)에 있어서, 게이트 실장 단자(3)의 열방향의 폭(이하, 이 열방향의 폭을 간단히 폭이라고 기술한다)은, 개구부(5)의 폭 h1보다도 작다. 상층 도전 막(7)의 폭 e1은, 개구부(5)의 폭 h1이하이며, 하층 도전 막(6)의 폭 d1은 상층 도전 막(7)의 e1보다도 작게 형성되고 있다.
상층 도전 막(7)은, 개구부(5)로 노출하는 하층 도전 막(6)을 덮는 구성으로 하고 있다. 이에 따라 하층 도전 막(6)과 상층 도전 막(7)을 선택 에칭이 가능한 재료로 하고, 하층 도전 막(6)을 에칭하는 용액으로, 상층 도전 막(7)은 에칭되지 않는 구성으로 함으로써, 이후의 공정에 있어서, 상층 도전 막(7)을 하층 도전 막(6)의 에칭 보호막으로서 기능하도록 할 수 있다.
구체적인 예로서, 반투과형 액정표시장치의 제조 공정에 있어서, 최종공정에 서 Al로 이루어지는 반사 화소전극을 형성하는 경우가 있다. 게이트 배선(2) 및 하층 도전 막(6)이 이 반사 전극과 같은 Al으로 형성되어 있을 경우, 개구부(5)에 하층 도전 막(6)이 노출하고 있으면, 이 반사 화소 전극의 습식 에칭 시에, 하층 도전 막(6)도 에칭되어버리는 문제가 발생한다. 본 구성에서는, ITO로 이루어지는 투과 화소전극과 동일층으로 상층 도전 막(7)을 동시 형성한다. 반사 화소전극의 습식 에칭시에, ITO는 에칭하지 않는 Al에칭액을 사용하면, 하층 도전 막(6)은 상층 도전 막(7)으로 덮이고 있으므로, 하층 도전 막(6)이 에칭되는 경우는 없다.
또한 상층 도전 막(7)을 ITO등의 산화 도전 막으로 함으로써, 상층 도전 막(7)이 Al, Mo, Cr등의 금속막으로 형성되는 것보다도, 표면 산화에 의한 접속 저항의 증가나, 대기중의 수분이나 ACF(13)등의 수지에 포함되는 염소 등의 불순물에 의한 부식이 적어져, COG실장에 있어서의 신뢰성의 향상을 도모할 수 있다.
절연막(4)은, 질화고름 또는 산화막으로 이루어지는 게이트 절연막(4a)과, 스위칭 소자(51)위에 형성되는 질화막 또는 산화막으로 이루어지는 보호막(4b)과, 화소의 고개구율화, 절연막 평탄화와 기생 용량 저감을 위해 설치되는 두꺼운 유기 수지막(4c)으로 이루어지는 3층 구조로 되어 있다. 두꺼운 유기 수지막(4c)으로 인해, 개구부(5)의 깊이 d는 2∼6㎛가 된다. 다만, 절연막(4)은, 유기 수지막(4c)을 반드시 포함할 필요는 없다.
범프(12)의 높이는, 일반적으로 15∼20㎛이며, 개구부(5)의 깊이 d보다도 크기 때문에, 범프(12)가 개구부(5)로 움푹 들어갈 수 있으면, 상층 도전 막(7)과 접촉할 수 있다.
그러나, 실시예 1에 있어서도, COG실장에 있어서 열방향의 얼라인먼트 오차가 커서, 범프(12)가 개구부(5)안으로 움푹 들어갈 수 없기 때문에, 열방향의 절연막(4)에 올라앉았을 경우에, 이하의 문제가 생길 가능성이 있다.
ACF(13)을 통한 COG실장에 있어서는, 개구부(5)의 깊이 d가, ACF(13)안의 도전 입자(14)의 지름 3∼4㎛정도 이상이면, 도전 입자(14)가 거의 변형하지 않고, 게이트 실장 단자(3) 및 범프(12)와의 압착이 충분하지 않기 때문에, 전도 불량이 발생한다. 또는 전도는 취해지고 있어도 신뢰성이 문제가 된다. 예를 들면 개부부(5)의 깊이 d가 3㎛이상이고, 범프(12)가 열방향의 절연막(4)에 올라앉았을 경우에 문제가 된다.
또한 ACF(13)을 통하지 않고, 범프(12)와 게이트 실장 단자(3)를 직접 접촉시켜 전도를 취하는 COG실장에 있어서는, 열방향의 절연막(4) 위에 상층 도전 막(7)이 없기 때문에, 전도가 취해지지 않게 된다. 예를 들면 개구부(5)의 깊이 d가 0.5㎛정도에서도, 범프(12)가 절연막(4)에 올라앉았을 경우에 문제가 된다.
따라서, 실시예 1에 있어서, 범프(12)와의 열방향의 얼라인먼트 오차 마진을 크게 하기 위해, 개구부(5)의 폭 h1은 될 수 있는 한 크게 설계한다. 단, 게이트 실장 단자 영역(30)에 있는 절연막(4)을 전부 제거하면, 어긋남 배치의 구성에서는, 게이트 실장 단자(3) 사이에 배치되는 게이트 배선(2)이 노출하므로, 게이트 배선(2)의 단락이나 부식의 가능성이 있다. 게이트 배선(2)을 절연막(4)으로 확실하게 덮는 제약에 있어서, 최대의 개구부(5)의 폭 h1로 할 필요가 있다.
그래서, 개구부(5)의 얼라인먼트 오차와, 절연막(4)의 에칭 오차를 고려하 여, 게이트 배선(2)을 절연막(4)으로 확실하게 덮도록, 개구부(5)는 게이트 배선(2)과 간격 a를 두고 배치한다. 여기에서는, 간격 a는 3㎛이다. 게이트 배선(2)의 폭 m은 4㎛이므로, 개구부(5) 사이의 간격 s1은 10㎛가 된다. 게이트 실장 단자(3)의 단자 피치 p는 36㎛이므로, 개구부(5)의 폭 h1은 26㎛가 된다.
범프(12)의 피치도 36㎛이며, 범프(12)의 폭은 18㎛이다. 개구부(5)의 폭 h1은 26㎛이며, 범프(12)의.폭보다 8㎛크므로, COG실장에 있어서의 열방향의 얼라인먼트 오차 마진은 ±4㎛를 확보할 수 있다.
또한 ACF(13)안으로 분산된 도전 입자(14)가 기판면 방향으로 연속되는 것에 의한 게이트 실장 단자(3) 또는 범프(12) 사이의 단락은 게이트 실장 단자(3) 또는 범프(12)를 작게 하여 간격을 넓히는 것으로 방지할 수 있다. 단, 범프(12)는, 범프 제조 기술의 제약이나, 범프(12)와 게이트 실장 단자(3)와의 전도를 확보하기 위해 필요한 최소면적이 있기 때문에, 그다지 작게 할 수 없다. 한편, 게이트 실장 단자(3)사이의 간격은, 개구부(5)사이의 간격 s1과는 독립하여 설정할 수 있다. 도전 입자(14)에 의한 단락이 발생하지 않는 최소의 간격은, ACF(13)안의 도전 입자(14)의 지름이나 밀도에 의존하지만, 12㎛정도이다. 따라서, 개구부(5)사이의 간격 s1의 10㎛보다도 큰 값이기 때문에, 상층 도전 막(7)의 폭 e1은 개구부(5)의 폭 h1이하가 된다.
실시예 1에 있어서는, 상층 도전 막(7)의 폭 e1은 23㎛로 했다. 하층 도전 막(6)의 폭 d1은 17㎛로 하고, 하층 도전 막(6)의 단은 상층 도전 막(7)의 단보다 3㎛내측으로 하여, 상층 도전 막(7)이 하층 도전막(6)을 확실하게 덮도록 했다.
이 결과, 게이트 배선(2)과 하층 도전 막(6)은 동일층에서 동시 형성되지만, 하층 도전 막(6)과 게이트 배선(2)과의 간격 b1은 8㎛가 확보된다. 이것은, 패턴형성에 습식 에칭을 사용하는 제조 공정에 있어서, 일반적인 최소의 간격 3㎛보다도 크기 때문에, 게이트 배선(2)과 하층 도전 막(6)과의 단락을 거의 없앨 수 있다.
게이트 실자 단자(3)로부터 연장하고 있는 연장 배선(2a)은, 여기에서는 도시하지 않은 정전기 대책용의 가드 저항 또는 보호 다이오드를 통해 쇼트 링에 접속하기 위한 것이다. 또는, 간이 점등 검사용 단자에 접속하기 위한 것이다. 따라서, 연장 배선(2a)은 설치하지 않는 경우도 있다. 이 경우, 엇갈림 배치의 게이트 배선(2)이 긴 쪽의 열(도 2에서는 하측의 열)의 게이트 실장 단자(3) 사이에는 연장 배선(2a)이 없는 구성이 되므로, 이 열의 개구부(5)의 폭 h1은 더 크게 설계하는 것도 가능하다. 단, 동일한 드라이버 IC(11)의 COG실장에 있어서의 열방향의 얼라인먼트 오차 마진은, 게이트 실장 단자(3) 사이에 게이트 배선(2)이 있는 열의 좁은 쪽의 개구부(5)의 폭 h1로 제약된다.
또한, 개구부(5)의 게이트 배선(2)방향의 길이(열방향과 직교하는 방향의 길이. 이하, 간단히 길이라고 적는다)는, 열방향 만큼 협피치는 아니기 때문에, COG실장에 있어서의 얼라인먼트 오차 마진이 큰 설계를 할 수 있다. 따라서, 길이 방향은 종래 구조와 같아도 되고, 게이트 실장 단자(3)의 하층 도전 막(6)의 길이보다도 작은 개구부(5)의 길이로 하여, 절연막(4) 위에 상층 도전 막(7)의 단부가 올라앉는 구조로 하고 있다. 이 길이 방향에 있어서도, 상층 도전 막(7)은 개구부(5)로 노출하는 하층 도전 막(6)을 덮는 구조로 한다.
여기에서는, 개구부(5)의 길이는 120㎛이며, 범프(12)의 길이는 110㎛이므로, COG실장에 있어서의 길이 방향의 얼라인먼트 오차 마진은 ±5㎛이다. 이것은, 열방향의 얼라인먼트 오차 마진의 ±4㎛보다도 큰 값이 된다.
다음에 실시예 1의 COG실장에 있어서의 얼라인먼트 오차 마진이, 종래 구조보다도 큰 것에 대해서, 종래 구조와 비교하여 설명한다. 도 4는, 종래의 실장 단자 기판의 게이트 실장 단자 영역을 나타내는 평면도이다. 도 5는, 도 4의 B-B절단면에 있어서의 단면도이다.
종래 구조의 게이트 실장 단자(3)의 단자 피치 p는, 실시예 1과 마찬가지로 36㎛이다. 게이트 배선(2)과 하층 도전 막(6)은 마찬가지로 Al, Mo등으로 이루어지는 금속막으로 동시 형성된다. 여기에서는, 패턴 형성에 습식 에칭을 사용하고 있기 때문에, 게이트 배선(2)과 하층 도전 막(6)의 최소의 간격 b2는 3㎛이다. 게이트 배선(2)의 폭m이 4㎛이므로, 하층 도전 막(6)의 최대의 폭 d2는 26㎛가 된다.
종래 구조도 게이트 실장 단자(3) 위의 절연막(4)에 개구부(5)를 형성하지만, 개구부(5)의 폭 b2는 하층 도전 막(6)의 폭 d2보다도 작은 구조이다. 이러한 구조로 하는 것은, 개구부(5)로 노출하는 재료는 하층 도전 막(6)뿐으로, 유리 기판(1)이 개구부(5)로 노출되지 않기 때문에, 유리 기판(1)의 불필요한 에칭을 없앨 수 있기 때문이다. 개구부(5)의 단은, 얼라인먼트 오차와 절연막(4)의 에칭 오차를 고려하여, 하층 도전 막(6)의 단으로부터 간격 c의 3㎛내측에 배치하고 있다.
이 결과, 종래 구조에서는, 개구부(5)의 폭 h2는 20㎛, 개구부(5)사이의 간격 s2는 16㎛가 된다. 범프(12)의 폭은 18㎛이므로, COG실장에 있어서의 얼라인먼 트 오차 마진은 ±1㎛밖에 확보할 수 없다. 이에 대하여 실시예 1에 있어서의 개구부(5)의 폭 h1은 26㎛이며, COG실장에 있어서의 얼라인먼트 오차 마진은 ±4㎛확보할 수 있기 때문에, 종래 구조보다도 ±3㎛ 큰 마진을 확보할 수 있는 효과가 있다.
또한 종래 구조에서는, 게이트 배선(2)과 하층 도전 막(6)의 간격 b2는 최소 3㎛로 하고 있기 때문에, 게이트 배선(2)과 하층 도전 막(6)이 단락할 가능성이 있다. 한편, 실시예 1에서는, 하층 도전 막(6)은 상층 도전 막(7)보다도 작게 형성하므로, 게이트 배선(2)과 하층 도전 막(6)의 간격 b1은 8㎛로 크고, 게이트 배선(2)과 하층 도전 막(6)의 단락을 종래 구조보다 적게 할 수 있는 효과가 있다.
또한 종래 구조의 개구부(5)의 폭 h2는, ACF(13)을 통한 COG실장에서는, 상층 도전 막(7)사이의 간격의 제약도 받는다. ACF(13)안으로 분산된 도전 입자(14)에 의한 게이트 실장 단자(3)의 단락을 방지하기 위해 최소의 간격은, 실시예 1과 마찬가지로, 12㎛정도이다. 따라서, 단자 피치 p가 36㎛이므로, 상층 도전 막(7)의 폭 e2는 24㎛이하로 할 필요가 있다.
또한 상층 도전 막(7)의 폭 e2는, 개구부(5)로 노출하는 하층 도전 막(6)을 덮도록, 개구부(5)의 폭 h2보다 크게 형성하여, 상층 도전 막(7)의 단부가 절연막(4)위에 놓여지는 구조로 하고 있다. 이 때문에, 개구부(5) 및 상층 도전 막(7)의 얼라인먼트 오차와 에칭 오차를 고려하면, 개구부(5)의 단은 상층 도전 막(7)의 단보다 간격을 적어도 2∼3㎛ 내측에 배치할 필요가 있어, 개구부(5)의 폭 h2는 18∼20㎛이하가 된다. 이 상층 도전 막(7)사이의 간격의 제약도 고려하면, 범프(12) 의 폭은 18㎛이므로, COG실장에 있어서의 열방향의 얼라인먼트 오차 마진은 없거나, 또는 ±1㎛밖에 확보할 수 없게 된다.
이와 같이, 개구부(5)의 폭 h2가 하층 도전 막(6)의 폭 d2보다도 작은 종래 구조에서는, 개구부(5)의 폭 h2는, 엇갈림 배치에 의한 게이트 배선(2)과 하층 도전 막(6)의 간격 b2와, 상층 도전 막(7)사이의 간격의 제약을 받는다. 한편, 실시예 1에서는, 개구부의 폭 h1은, 게이트 배선(2)을 절연막(4)으로 확실하게 덮는 간격 a의 제약뿐이다. 따라서, 일반적인 제조 프로세스, 설계 룰에 있어서는, 개구부(5)의 폭은 h1>h2가 된다.
또한 실시예 1에서는, 게이트 실장 단자(3) 사이에는 게이트 배선(2)을 덮는 절연막(4)에 의한 단차가 있기 때문에, 이것이 단락 방지를 위한 장벽으로서도 기능한다. 따라서, 같은 게이트 실장 단자(3)사이의 간격을 비교했을 경우, 실시예 1쪽이, 종래 구조보다도 게이트 실장 단자(3)사이의 단락을 보다 방지할 수 있는 효과가 있다.
또한 실시예 1에서는, 절연막(4)의 개구부(5)는, ACF(13)안의 도전 입자(14)의 지름보다도 큰 깊이 d인 것이 바람직하다. 또한, 범프(12)의 높이보다 작은 것이 바람직하다. 이 경우, 도전 입자(14)가 절연막(4)의 깊이 d를 가로질러 게이트 실장 단자(3)사이에서 기판 면 방향으로 연속해서 접속되는 경우는 거의 없으며, 게이트 실장 단자(3)사이의 단락의 발생을 없앨 수 있다.
또 실시예 1에서는, 소스 실장 단자 영역(32)은, 게이트 배선(2)과 동일 층에서 형성된 변환 소스 배선(23)이 그대로 소스 실장 단자(31)의 하층 도전 막(6) 으로서 형성되고 있기 때문에, 게이트 실장 단자 영역(30)과 같은 층 구조로 되어 있다. 이러한 층 구조로 함으로써, 게이트 실장 단자 영역(30)과 소스 실장 단자 영역(32)의 단자높이를 동일하게 할 수 있다. 동일한 드라이버 IC(11)에 접속되는 게이트 실장 단자(3)와 소스 실장 단자(31)의 높이가 다른 경우보다도, 범프(12)와 게이트 실장 단자(3) 및 소스 실장 단자(31)의 간격을 균일하게 할 수 있으므로, ACF(13)를 통한 COG실장에서는, 도전 입자(14)의 압착을 균일하게 할 수 있다. 또는, ACF(13)을 통하지 않고, 범프(12)와 게이트 실장 단자(3) 및 소스 실장 단자(31)를 직접 접촉시키는 COG실장에서는, 접촉 응력을 균일하게 할 수 있다. 따라서, COG실장에 있어서의 전도의 신뢰성을 향상시킬 수 있다는 효과가 있다.
(실시예 2)
실시예 2는, 절연막(4)의 최상층이 유기 수지막(4c)이며, 상층 도전 막(7)이 ITO로 된 구성이다. 이 경우, 유기물 위에 형성된 ITO와, 무기물 위에 형성된 ITO는 막질이 다르고, 에칭 레이트가 다르다. 유기물 위에 형성된 ITO는, 무기물 위에 형성된 ITO보다도 에칭 레이트가 2∼8배나 빠르게 된다.
ITO의 에칭 레이트가 크게 다르기 때문에, 실시예 1에 있어서는, 유기 수지막(4c)위에 형성되는 ITO로 이루어지는 화소 전극(52)과, ITO로 이루어지는 상층 도전 막(7)의 양쪽을 치수 정밀도가 양호하도록 가공하기 위해서는, ITO의 에칭을 2회로 나눌 필요가 있다. 에칭 레이트가 빠른 화소 전극(52)을 에칭 형성한 후, 레지스트 마스크로 화소 전극(52)을 보호하고, 개구부(5)안의 유리 기판(1) 위에 남아있는 ITO를 추가 에칭에 의해 제거하고 있다.
이에 대하여 실시예 2는, 에칭 공정의 삭감을 위해, 1회의 ITO의 에칭으로 하는 것이며, 무기물인 유리 기판(1)위에 ITO잔막(7a)의 개구부(5)의 형태로 자기 정합적으로 남기는 구조로 하는 것이다.
도 6은, 실시예 2에 있어서의 게이트 실장 단자 영역을 나타내는 단면도이다. ITO로 이루어지는 상층 도전 막(7)은, 유기 수지막(4c)위의 ITO의 에칭이 종료하고, 다소의 추가 에칭을 한 시점에서도, 개구부(5)안의 유리 기판(1)이 노출하는 영역에서는, 상층 도전 막(7)의 레지스트 마스크 위치부터 개구부(5)의 하단까지 ITO잔막(7a)이 남는 형상이 된다. 유기 수지막(4c)위의 ITO는 에칭 레이트가 빠르기 때문에 확실하게 에칭되지만, 개구부(5)안의 ITO는 에칭 레이트가 느리기 때문에, ITO잔막(7a)부분을 포함하는 상층 도전 막(7)이 개구부(5)의 폭 h1에 맞추어 자기 정합적으로 형성된다. 이 경우, ITO잔막(7a)이 있어도, 게이트 실장 단자(3) 사이에 있는 유기 수지막(4c)위의 ITO는 확실하게 에칭되고 있으므로, 적은 에칭 공정에서도, 게이트 실장 단자(3)사이의 단락을 방지할 수 있는 효과가 있다.
또한 ITO잔막(7a)에 의해, 유리 기판(1)이 개구부(5)로 노출하지 않으므로, 이후의 공정에 있어서, 유리 기판(1)의 불필요한 에칭을 방지할 수 있는 효과가 있다.
(실시예 3)
도 7은, 실시예 3에 있어서의 게이트 실장 단자 영역을 나타내는 단면도이다. 절연막(4)을 구성하는 유기 수지막(4c) 위에, 또한 산화막이나 질화막으로 이루어지는 무기 절연막(4d)을 형성한 것이다. 절연막(4)의 최상층을 무기 절연 막(4d)으로 하는 것으로, ITO로 이루어지는 화소 전극(52) 및 상층 도전막(7)의 에칭 레이트의 균일성과 치수 정밀도의 향상을 도모한 것이다. 이러한 구성에 의해, ITO는 무기물 위에 형성되므로, 에칭 레이트는 늦어지지만, 1회의 ITO의 에칭으로도, 화소 전극(52) 및 상층 도전막(7)을, ITO잔막(7a)이 없이 본래의 설계 위치에 정밀하게 형성할 수 있다는 효과가 있다.
또한 개구부(5)의 측면에는, 유기 수지막(4c)이 노출하고 있기 때문에, 이 측면의 ITO는 에칭 레이트가 높아 확실하게 제거되고 있으며, 적은 에칭 공정에서도, 게이트 실장 단자(3)사이의 ITO잔막(7a)에 의한 단락을 방지할 수 있는 효과가 있다.
(실시예 4)
도 8은, 실시예 4에 있어서의 게이트 실장 단자 영역을 나타내는 평면도이다. 실시예 1에서는, 도 2에 나타내는 바와 같이, 게이트 실장 단자(3)의 길이 방향은 열방향 만큼 협피치는 아니기 때문에, 종래 구조와 마찬가지로, 하층 도전 막(6)의 길이보다도 작은 개구부(5)의 길이로서, 상층 도전 막(7)의 단부가 절연막(4) 위에 올라가는 구조로 하고 있었다. 실시예 4에서는, 도 8에 나타내는 바와 같이, 게이트 실장 단자(3)의 길이 방향에 있어서도, 실시예 1의 열방향과 같은 구조로 한 것이다. 단, 게이트 실장 단자(3)로부터 게이트 배선(2) 및 연장 배선(2a)이 연장하고 있는 영역만은, 하층 도전 막(6)과 동일층으로 이루어지는 게이트 배선(2) 및 연장 배선(2a)을 상층 도전 막(7)으로 덮어 보호하기 위해, 상층 도전 막(7)의 단부가 절연막(4) 위에 올라가는 종래 구조로 하고 있다. 이와 같이, 게이 트 실장 단자(3)의 길이 방향도 열방향과 같은 구조로 함으로써, 실시예 1과 같은 크기, 배치의 개구부(5)로, 엇갈림 배치에 있어서의 열 사이의 상층 도전 막(7)의 길이 방향의 간격 f를 크게 할 수 있는 효과가 있다. 또는, 같은 간격 f이면, 개구부(5)의 길이를 실시예 1보다도 크게 할 수 있다.
이상의 실시예에서는, COG실장에 대해서 서술했지만, 드라이버 IC에 한정되지 않고, 범프를 가지는 배선 기판, 배선 필름 기판 등의 외부 부재와의 실장에 있어서도 본 발명은 적용할 수 있다. 또한 본 발명의 실장 단자 구조를 가지는 실장 단자 기판으로서, 일반적인 반도체 기판이나 전자회로 기판에도 적용할 수 있다.
또한 액정표시장치에 대해 설명했지만, 전기 루미네선스(EL) 표시장치, 일렉트로 크로믹 표시장치, 미립자나 오일 등을 사용한 전자 페이퍼 등의 표시장치에도 적용할 수 있다.
도 1은 본 발명의 실시예 1에 있어서의 액정표시장치의 실장 단자 기판의 개략을 나타내는 평면도이다.
도 2는 본 발명의 실시예 1에 있어서의 게이트 실장 단자 영역을 나타내는 평면도이다.
도 3은 도 2의 A-A절단면에 있어서의 단면도이다.
도 4는 종래의 게이트 실장 단자 영역을 나타내는 평면도이다.
도 5는 도 4의 B-B절단면에 있어서의 단면도이다.
도 6은 본 발명의 실시예 2에 있어서의 게이트 실장 단자 영역을 나타내는 단면도이다.
도 7은 본 발명의 실시예 3에 있어서의 게이트 실장 단자 영역을 나타내는 단면도이다.
도 8은 본 발명의 실시예 4에 있어서의 게이트 실장 단자 영역을 나타내는 평면도이다.
[부호의 설명]
1 : 유리 기판 2 : 게이트 배선
2a : 연장 배선 3 : 게이트 실장 단자
4, 4a, 4b, 4c, 4d : 절연막 5 : 개구부
6 : 하층 도전 막 7 : 상층 도전 막
7a : ITO잔막 11 : 드라이버 IC
12 : 범프 13 : ACF
14 : 도전 입자 21 : 소스 배선
22 : 변환부 23 : 변환 소스 배선
30 : 게이트 실장 단자 영역 31 : 실장 단자 단자
32 : 소스 실장 단자 영역 100 : 실장 단자 기판
d1, d2 : 하층 도전 막의 열방향의 폭
e1, e2 : 상층 도전 막의 열방향의 폭
h1, h2 : 개구부의 열방향의 폭

Claims (11)

  1. 기판과,
    상기 기판 위에 설치된 엇갈림 배치로 열을 이루고, 하층 도전막 및 상층 도전막으로 이루어지는 실장 단자와,
    열방향의 상기 실장 단자 사이에 배치된 절연막으로 덮인 배선과,
    상기 실장 단자 위에 상기 절연막이 제거된 개구부를 구비하고,
    상기 상층 도전 막의 열방향의 폭은, 상기 개구부로 노출하는 상기 하층 도전 막을 덮도록 상기 하층 도전 막의 열방향의 폭보다도 크고, 상기 개구부의 열방향의 폭 이하인 것을 특징으로 하는 실장 단자 기판.
  2. 제 1항에 있어서,
    배선과 하층 도전 막이 동일층으로 형성되어 있는 것을 특징으로 하는 실장 단자 기판.
  3. 제 1항에 있어서,
    절연막이 유기 수지막을 포함하는 것을 특징으로 하는 실장 단자 기판.
  4. 제 3항에 있어서,
    유기 수지막 위에 무기 절연막이 형성되어 있는 것을 특징으로 하는 실장 단자 기판.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    하층 도전 막과 상층 도전 막은 선택 에칭이 가능한 것을 특징으로 하는 실장 단자 기판.
  6. 제 1항에 있어서,
    상층 도전 막은 도전성 산화막인 것을 특징으로 하는 실장 단자 기판.
  7. 제 1항에 있어서,
    상층 도전 막의 열방향의 폭은, 개구부의 열방향의 폭으로 자기 정합적으로 형성되어 있는 것을 특징으로 하는 실장 단자 기판.
  8. 제 1항에 있어서,
    기판 위의 실장 단자는 동일한 높이가 되도록 동일한 층 구조인 것을 특징으로 하는 실장 단자 기판.
  9. 제 1항에 있어서,
    개구부보다도 작은 돌기 전극을 가지는 외부 부재가 실장되어, 상기 개구부 내에서 상기 실장 단자와 상기 돌기 전극이 접속되어 있는 것을 특징으로 하는 실장 단자 기판.
  10. 제 9항에 있어서,
    개구부의 실장 단자면까지의 깊이는, 상기 실장 단자와 돌기 전극을 접속하는 이방성 도전 막으로 분산된 도전 입자의 지름보다도 크고, 상기 돌기 전극의 높이보다도 작은 것을 특징으로 하는 실장 단자 기판.
  11. 기판과,
    상기 기판 위에 설치된 엇갈림 배치로 열을 이루고, 하층 도전막 및 상층 도전막으로 이루어지는 실장 단자와,
    열방향의 상기 실장 단자 사이에 배치된 절연막으로 덮인 배선과,
    상기 실장 단자 위에 상기 절연막이 제거된 개구부를 구비하고,
    상기 상층 도전 막의 열방향의 폭은, 상기 개구부로 노출하는 상기 하층 도전 막을 덮도록 상기 하층 도전 막의 열방향의 폭보다도 크고, 상기 개구부의 열방향의 폭 이하인 것을 특징으로 하는 실장 단자 기판을 이용한 것을 특징으로 하는 표시 장치.
KR1020070072545A 2006-07-21 2007-07-20 실장 단자 기판 및 이것을 사용한 표시장치 KR100852251B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006198939A JP4816297B2 (ja) 2006-07-21 2006-07-21 実装端子基板及びこれを用いた表示装置
JPJP-P-2006-00198939 2006-07-21

Publications (2)

Publication Number Publication Date
KR20080008988A KR20080008988A (ko) 2008-01-24
KR100852251B1 true KR100852251B1 (ko) 2008-08-14

Family

ID=39118468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070072545A KR100852251B1 (ko) 2006-07-21 2007-07-20 실장 단자 기판 및 이것을 사용한 표시장치

Country Status (5)

Country Link
US (1) US7599039B2 (ko)
JP (1) JP4816297B2 (ko)
KR (1) KR100852251B1 (ko)
CN (1) CN100592145C (ko)
TW (1) TWI360009B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031362A (ja) * 2007-07-24 2009-02-12 Mitsubishi Electric Corp 配線基板、その製造方法、及び表示装置
JP2009098266A (ja) * 2007-10-15 2009-05-07 Mitsubishi Electric Corp 表示装置
JP2009277745A (ja) * 2008-05-13 2009-11-26 ▲しい▼創電子股▲ふん▼有限公司 基板電極構造及び基板電極と駆動素子を使用した接合構造
JP2010192802A (ja) 2009-02-20 2010-09-02 Sony Corp 実装基板および表示装置
JP5597928B2 (ja) * 2009-03-12 2014-10-01 株式会社リコー 印刷形成した接続部を有する回路基板及びその製造方法
JP2011211245A (ja) * 2011-07-27 2011-10-20 Sony Chemical & Information Device Corp 接続構造体の製造方法及び接続構造体並びに接続方法
CN102314009A (zh) * 2011-09-09 2012-01-11 深圳市华星光电技术有限公司 液晶显示模组及液晶显示面板
WO2013047661A1 (ja) * 2011-09-30 2013-04-04 京セラ株式会社 表示装置
CN102540510A (zh) * 2011-10-12 2012-07-04 深圳市华星光电技术有限公司 液晶显示模组及液晶显示面板
JP2014095795A (ja) 2012-11-09 2014-05-22 Japan Display Inc 液晶表示装置およびその製造方法
JP2015108765A (ja) * 2013-12-05 2015-06-11 パナソニック液晶ディスプレイ株式会社 表示装置
CN103956365B (zh) * 2014-04-30 2017-02-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104332475B (zh) * 2014-09-02 2018-09-21 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
KR102374713B1 (ko) * 2014-12-18 2022-03-15 엘지디스플레이 주식회사 표시패널 및 이를 구비하는 유기 전계발광 표시장치
CN104540315B (zh) 2014-12-31 2018-01-30 深圳市华星光电技术有限公司 软性印刷电路板和液晶显示器
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102349281B1 (ko) * 2015-10-28 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치
KR102525982B1 (ko) * 2015-12-28 2023-04-27 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102587229B1 (ko) * 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
CN105954898B (zh) * 2016-07-01 2019-02-22 武汉华星光电技术有限公司 显示面板及测试方法
KR20180007738A (ko) * 2016-07-13 2018-01-24 삼성디스플레이 주식회사 표시 장치
CN106842735B (zh) * 2017-04-05 2019-10-25 深圳市华星光电半导体显示技术有限公司 用于邦定覆晶薄膜引脚的面板引脚结构及液晶显示装置
KR102341412B1 (ko) 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
CN107608147A (zh) 2017-10-11 2018-01-19 深圳市华星光电半导体显示技术有限公司 一种玻璃基板的布线结构、玻璃基板及显示装置
JP2019095694A (ja) * 2017-11-27 2019-06-20 株式会社ジャパンディスプレイ 表示装置
CN108133665A (zh) * 2017-12-18 2018-06-08 武汉华星光电半导体显示技术有限公司 平板显示装置结构
CN108732829A (zh) * 2018-05-23 2018-11-02 武汉华星光电半导体显示技术有限公司 电连接结构、显示面板及其导电连接部件的连接绑定方法
KR20210002285A (ko) 2019-06-28 2021-01-07 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN111465211A (zh) * 2020-06-02 2020-07-28 安徽方兴光电新材料科技有限公司 一种交错式bonding金属线路
JP7547866B2 (ja) * 2020-08-26 2024-09-10 セイコーエプソン株式会社 電気光学装置、及び電子機器
WO2022259416A1 (ja) * 2021-06-09 2022-12-15 シャープディスプレイテクノロジー株式会社 表示装置
TWI830563B (zh) * 2022-12-30 2024-01-21 友達光電股份有限公司 電子裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005679A (ko) * 1997-06-30 1999-01-25 이형도 플립칩 실장용 패키지의 제조방법
JPH1174096A (ja) 1997-08-28 1999-03-16 Hitachi Medical Corp Ｘ線高電圧装置
KR20030035787A (ko) * 2001-10-29 2003-05-09 후지쯔 가부시끼가이샤 전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체
JP2005150557A (ja) 2003-11-19 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置およびその実装構造
JP2006258922A (ja) 2005-03-15 2006-09-28 Casio Comput Co Ltd 回路基板、回路基板への半導体装置の実装方法及び液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990397A (ja) 1995-09-28 1997-04-04 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JPH11191672A (ja) * 1997-12-25 1999-07-13 Victor Co Of Japan Ltd プリント配線基板
JP3856414B2 (ja) * 1997-12-25 2006-12-13 日本ビクター株式会社 プリント配線基板の製造方法及びプリント配線基板
JP2002196703A (ja) * 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd 半導体素子の実装構造及びその構造を有する液晶表示装置
JP2003068795A (ja) * 2001-08-24 2003-03-07 Sharp Corp 表示装置およびその製造方法
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
JP4202300B2 (ja) * 2004-06-24 2008-12-24 三菱電機株式会社 液晶表示装置及び液晶表示装置の検査方法
JP4890100B2 (ja) * 2006-05-25 2012-03-07 ゲットナー・ファンデーション・エルエルシー 画像表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005679A (ko) * 1997-06-30 1999-01-25 이형도 플립칩 실장용 패키지의 제조방법
JPH1174096A (ja) 1997-08-28 1999-03-16 Hitachi Medical Corp Ｘ線高電圧装置
KR20030035787A (ko) * 2001-10-29 2003-05-09 후지쯔 가부시끼가이샤 전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체
JP2005150557A (ja) 2003-11-19 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置およびその実装構造
JP2006258922A (ja) 2005-03-15 2006-09-28 Casio Comput Co Ltd 回路基板、回路基板への半導体装置の実装方法及び液晶表示装置

Also Published As

Publication number Publication date
CN101174036A (zh) 2008-05-07
US7599039B2 (en) 2009-10-06
JP4816297B2 (ja) 2011-11-16
TW200811559A (en) 2008-03-01
CN100592145C (zh) 2010-02-24
TWI360009B (en) 2012-03-11
KR20080008988A (ko) 2008-01-24
US20080180627A1 (en) 2008-07-31
JP2008028145A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
KR100852251B1 (ko) 실장 단자 기판 및 이것을 사용한 표시장치
KR100352566B1 (ko) 액티브 매트릭스 액정 표시 장치
US9954013B2 (en) Display device and method of manufacturing the same
US7705454B2 (en) Semiconductor device
KR20000077275A (ko) 검사용 콘택 패드를 구비한 액정 표시장치
KR20090010900A (ko) 배선 기판, 그 제조 방법 및 표시장치
EP2437239A1 (en) Active matrix substrate and display device having the same
US8138612B2 (en) Semiconductor device
JP4554983B2 (ja) 液晶表示装置
US7576424B2 (en) Semiconductor device
JP4329661B2 (ja) 半導体装置、回路基板および電気光学装置
US11985763B2 (en) Electronic device
JP2007042777A (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP2005236123A (ja) Ｉｃ接続構造および液晶表示装置
JP5217299B2 (ja) 半導体装置および電子デバイス
KR100773408B1 (ko) 반도체 장치
KR100755354B1 (ko) 반도체 장치
JP4720992B2 (ja) 半導体装置
KR100759309B1 (ko) 반도체 장치
JP2009076645A (ja) 半導体装置
JP2009043830A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 12