Nothing Special   »   [go: up one dir, main page]

KR100780688B1 - Ｔｓｏｐ 타입 패키지 - Google Patents

Ｔｓｏｐ 타입 패키지 Download PDF

Info

Publication number
KR100780688B1
KR100780688B1 KR1020050055000A KR20050055000A KR100780688B1 KR 100780688 B1 KR100780688 B1 KR 100780688B1 KR 1020050055000 A KR1020050055000 A KR 1020050055000A KR 20050055000 A KR20050055000 A KR 20050055000A KR 100780688 B1 KR100780688 B1 KR 100780688B1
Authority
KR
South Korea
Prior art keywords
lead frame
dies
package
rotated
die
Prior art date
Application number
KR1020050055000A
Other languages
English (en)
Other versions
KR20060135235A (ko
Inventor
하철진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050055000A priority Critical patent/KR100780688B1/ko
Publication of KR20060135235A publication Critical patent/KR20060135235A/ko
Application granted granted Critical
Publication of KR100780688B1 publication Critical patent/KR100780688B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

개시된 TSOP 타입 패키지는, "S"자 형상이 90°회전한 중심부 및 90°회전한 "S"자의 대칭점과 동일한 레벨로 연장된 양단부를 포함한 리드 프레임과, 90°회전한 "S"자의 대칭점 양측 리드 프레임에 서로 반대 방향을 향하도록 부착된 복수의 다이와, 복수의 다이 각각과 리드 프레임 사이를 각각 전기적으로 연결하는 복수의 와이어 및 리드 프레임의 일부분과, 복수의 다이 및 와이어를 밀봉하는 EMC를 포함함으로써, 다이가 실장되는 리드 프레임의 중심부를 90°회전한 "S" 자와 유사하게 형성하여 서로 다른 방향을 향하도록 다이를 실장함으로써 패키지의 전체 두께를 줄일 수 있는 효과를 제공한다.
TSOP, 패키지

Description

ＴＳＯＰ 타입 패키지{TSOP type package}
도 1은 종래의 TSOP 타입 패키지를 나타낸 단면도,
도 2는 본 발명의 제1실시예에 따른 TSOP 타입 패키지를 나타낸 단면도,
도 3은 본 발명의 제2실시예에 따른 TSOP 타입 패키지를 나타낸 단면도,
도 4 및 도 5는 도 2의 TSOP 타입 패키지 중 다이가 적층형으로 형성된 모습을 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
100... TSOP 타입 패키지 110,111... 리드 프레임
120,121... 다이 130... 와이어
본 발명은 TSOP 타입 패키지에 관한 것으로서, 특히 에프비지에이 타입의 패키지에 적용되는 플래너 스택 방법을 채용한 TSOP 타입 패키지에 관한 것이다.
오늘날 반도체 산업은 저렴한 가격에 더욱 경량화, 소형화, 다기능화 및 고성능화가 요구되고 있다. 이와 같은 요구를 충족시키기 위하여 요구되는 중요한 기술 중의 하나가 바로 반도체 패키지 기술이다.
이러한 반도체 패키지 기술 중 그 두께가 얇으며, 소형의 시스템에 널리 사용되고 있는 패키지로, 도 1에 도시된 바와 같은 TSOP(thin small outline package) 타입 패키지가 있다.
도면을 참조하면, TSOP 타입 패키지(10)는 DDP(dual die package) 기술을 사용한 적층형 패키지로서, 칩 실장 밀도를 높이기 위하여 리드 프레임(lead frame;11)의 양면에 다이(12)를 실장한 후, 이를 EMC(epoxy molding compound;13)로 밀봉한 구조를 갖는다.
여기서, 미설명 부호 14는 접착제이고, 15는 와이어(wire)이다.
그런데, 이와 같은 TSOP 타입 패키지의 두께를 더 줄이기 위하여는 다이(12)의 두께를 줄이거나 리드 프레임(11)의 두께를 더 얇게 하여야 하는데, 이는 다이(12)나 리드 프레임(11)의 파손을 야기 시킬 수 있는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 다이나 리드 프레임의 두께 변화없이 패키지의 두께를 더 얇게 할 수 있는 개선된 TSOP 타입 패키지를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 TSOP 타입 패키지는, "S"자 형상이 90°회전한 중심부 및 상기 90°회전한 "S"자의 대칭점과 동일한 레벨로 연장된 양단부를 포함한 리드 프레임; 상기 90°회전한 "S"자의 대칭점 양측 리드 프레임에 서로 반대 방향을 향하도록 부착된 복수의 다이; 상기 복수의 다이 각각과 상기 리 드 프레임 사이를 각각 전기적으로 연결하는 복수의 와이어; 및 상기 리드 프레임의 일부분과, 상기 복수의 다이 및 상기 와이어를 밀봉하는 EMC를 포함한다.
여기서, 상기 "S"자 형상이 90°회전한 중심부는 하프 에칭에 의하여 형성된 것이 바람직하다.
또한, 상기 복수의 다이는 각각 적층식으로 마련된 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 TSOP 타입 패키지를 나타낸 단면도이다.
도면을 참조하면, TSOP 타입 패키지(100)는 리드 프레임(110)과, 복수의 다이(120)와, 복수의 다이(120) 각각과 리드 프레임(110) 사이를 전기적으로 연결하는 복수의 와이어(130) 및 EMC(150)를 포함한다.
리드 프레임(110)은 일자로 형성된 중심부를 일측은 아래로, 타측은 위로 볼록하게 하여, 90°회전한 "S" 자와 유사하게 형성하고, 90°회전한 "S"의 양단부는 "S"자의 중앙 연결부에 있는 대칭점과 동일한 레벨로 연장된다. 즉, 원래 가공 전과 같이 일자로 연장되는 형상을 갖는다.
이와 같이 중심부를 90°회전한 "S" 자와 유사하게 형성하는 방법은 물리적으로 리드 프레임(110)을 굴절시키는 방법에 의하는데, 이와 다르게 도 3과 같이 다른 실시예로서 화학적 방법에 의하여 리드 프레임(111)의 중심부를 하프 에칭(half etching)하여 형성시킬 수도 있다.
다이(120)는 회로 패턴이 형성된 것으로서, 리드 프레임(110) 상에 실장되는 데, 이 리드 프레임(110) 중 90°회전한 "S" 자의 아래로 볼록한 부분 및 위로 볼록한 부분에 서로 다른 방향을 향하면서 실장된다. 즉, "S" 자의 대칭점 양측에 서로 다른 방향을 향하도록 실장된다.
이 서로 다른 방향을 향하도록 실장된 다이(120)에는 도 4와 같이 동일한 크기의 다이(120)가 복수개 적층될 수도 있고, 도 5와 같이 크기가 다른 다이(121)가 적층되어 리드 프레임(110)에 실장된 다이(120)의 일부분에 일측이 부착되고, 타측이 서로 방향이 다르게 적층된 다이(120) 측의 리드 프레임(110)에 부착되어 적층될 수도 있다.
EMC(150)는 외부 환경으로부터 다이(120,121)를 보호하기 위한 것으로서, 리드 프레임(110,111) 상에 실장된 다이(120,121)와, 리드 프레임(110,111)의 일부분 및 다이(120,121)와 리드 프레임(110,111)을 전기적으로 연결하는 와이어(130)를 밀봉한다.
여기서, 미설명 부호 140은 접착제이다.
이와 같은 구조의 TSOP 타입 패키지는 리드 프레임의 중심부를 상기와 같은 형태로 가공하여, 그 가공 부분에 다이를 실장시키므로 리드 프레임이나 다이의 두께 변화 없이 패키지의 두께를 종래보다 얇게 할 수 있다.
상술한 바와 같이 본 발명의 TSOP 타입 패키지에 의하면, 다이가 실장되는 리드 프레임의 중심부를 90°회전한 "S" 자와 유사하게 형성하여 서로 다른 방향을 향하도록 다이를 실장함으로써 패키지의 전체 두께를 줄일 수 있는 효과를 제공한 다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (3)

  1. 하프 에칭된 상면 및 하프 에칭된 하면을 갖는 리드 프레임;
    상기 상면 및 상기 하면에 각각 서로 반대 방향을 향하여 부착된 복수개의 다이들;
    상기 각 다이와 상기 리드 프레임을 전기적으로 연결하는 복수의 와이어들; 및
    상기 리드 프레임의 일부분, 상기 다이들 및 상기 와이어들을 밀봉하는 EMC를 포함하는 TSOP 타입 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 복수의 다이들은 각각 적층 배치된 것을 특징으로 하는 TSOP 타입 패키지.
KR1020050055000A 2005-06-24 2005-06-24 Ｔｓｏｐ 타입 패키지 KR100780688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055000A KR100780688B1 (ko) 2005-06-24 2005-06-24 Ｔｓｏｐ 타입 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055000A KR100780688B1 (ko) 2005-06-24 2005-06-24 Ｔｓｏｐ 타입 패키지

Publications (2)

Publication Number Publication Date
KR20060135235A KR20060135235A (ko) 2006-12-29
KR100780688B1 true KR100780688B1 (ko) 2007-11-30

Family

ID=37813281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055000A KR100780688B1 (ko) 2005-06-24 2005-06-24 Ｔｓｏｐ 타입 패키지

Country Status (1)

Country Link
KR (1) KR100780688B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028938B2 (ja) * 2020-09-30 2022-03-02 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132475A (ja) * 1992-10-16 1994-05-13 Nippon Steel Corp 半導体パッケージ
KR20020064593A (ko) * 2001-02-02 2002-08-09 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US6495908B2 (en) 2001-04-12 2002-12-17 Siliconware Precision Industries, Co., Ltd.. Multi-chip semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132475A (ja) * 1992-10-16 1994-05-13 Nippon Steel Corp 半導体パッケージ
KR20020064593A (ko) * 2001-02-02 2002-08-09 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US6495908B2 (en) 2001-04-12 2002-12-17 Siliconware Precision Industries, Co., Ltd.. Multi-chip semiconductor package

Also Published As

Publication number Publication date
KR20060135235A (ko) 2006-12-29

Similar Documents

Publication Publication Date Title
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US7732901B2 (en) Integrated circuit package system with isloated leads
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US8957515B2 (en) Integrated circuit package system with array of external interconnects
US8623708B1 (en) Integrated circuit packaging system with grid-array mechanism and method of manufacture thereof
CN102290393B (zh) 具有导线架的集成电路封装系统及其制造方法
US8946878B2 (en) Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor
KR100780688B1 (ko) Ｔｓｏｐ 타입 패키지
US10707193B2 (en) Semiconductor device package having a mounting plate with protrusions exposed from a resin material
US8410597B2 (en) Three dimensional semiconductor device
US20130334674A1 (en) Integrated circuit packaging system with tiebar-less design and method of manufacture thereof
KR100833184B1 (ko) 적층형 반도체 패키지
US20090001593A1 (en) Integrated circuit package system with overhanging connection stack
KR100818083B1 (ko) 적층형 패키지
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
KR102605702B1 (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
US8492887B2 (en) Integrated circuit packaging system with leadframe and method of manufacture thereof
JP5283946B2 (ja) 半導体装置およびそれに用いる複合リードフレーム
JP2004296833A (ja) 半導体装置
KR20080067048A (ko) 반도체 패키지
KR20080074662A (ko) 스택 패키지
KR101217126B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR100753409B1 (ko) 초박형 패키지 및 그 제조방법
KR20100098896A (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 스택 패키지
JP2008072067A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee