Nothing Special   »   [go: up one dir, main page]

KR100736635B1 - 베어칩 내장형 인쇄회로기판 및 그 제조 방법 - Google Patents

베어칩 내장형 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100736635B1
KR100736635B1 KR1020060012512A KR20060012512A KR100736635B1 KR 100736635 B1 KR100736635 B1 KR 100736635B1 KR 1020060012512 A KR1020060012512 A KR 1020060012512A KR 20060012512 A KR20060012512 A KR 20060012512A KR 100736635 B1 KR100736635 B1 KR 100736635B1
Authority
KR
South Korea
Prior art keywords
bare chip
printed circuit
circuit board
tape
electrode
Prior art date
Application number
KR1020060012512A
Other languages
English (en)
Inventor
한경진
김형태
김문일
이재걸
이두환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060012512A priority Critical patent/KR100736635B1/ko
Priority to DE102007005920A priority patent/DE102007005920A1/de
Priority to FI20075088A priority patent/FI20075088L/fi
Priority to CN200710007584A priority patent/CN100576977C/zh
Priority to JP2007029627A priority patent/JP2007214572A/ja
Priority to US11/703,814 priority patent/US8184448B2/en
Application granted granted Critical
Publication of KR100736635B1 publication Critical patent/KR100736635B1/ko
Priority to US13/067,131 priority patent/US8929091B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

베어칩 내장형 인쇄회로기판 및 그 제조 방법이 개시된다. (A) 기판 내부에 베어칩을 전극 패드가 노출 되도록 내장하는 단계, (B) 전극 패드 표면에 전극 범프를 형성하는 단계를 포함하는 베어칩 내장형 인쇄회로기판의 제조 방법은 기존의 베어칩 상태에서 진행되던 재배선 공정을 인쇄회로기판의 일반 제조공정 라인에서 진행하는 것을 가능하게 하여 공정의 단순화 및 저비용의 베어칩 내장형 인쇄회로기판의 양산체제를 구축할 수 있는 장점이 있다.
베어칩, 후막, 확산 방지층, 티타늄

Description

베어칩 내장형 인쇄회로기판 및 그 제조 방법{Bare chip embedded PCB and method of the same}
도 1은 종래기술에 따른 소자 내장형 인쇄회로기판의 단면도.
도 2a는 본 발명의 바람직한 제1 실시예에 따른 베어칩 내장형 인쇄회로기판의 제조 방법의 순서도.
도 2b는 본 발명의 바람직한 제1 실시예에 따른 베어칩 내장형 인쇄회로기판의 제조 공정도.
도 3a는 본 발명의 바람직한 제2 실시예에 따른 베어칩 내장형 인쇄회로기판의 제조 방법의 순서도.
도 3b는 본 발명의 바람직한 제2 실시예에 따른 베어칩 내장형 인쇄회로기판의 제조 공정을 나타내는 개념도.
도 4는 본 발명의 바람직한 제3 실시예에 따른 베어칩의 저면도.
도 5는 본 발명의 바람직한 제4 실시예에 따른 베어칩 내장형 인쇄회로기판 제조 방법의 개념도.
도 6은 본 발명의 바람직한 제5 실시예에 따른 베어칩 내장형 인쇄회로기판의 단면도.
<도면의 주요부분에 대한 부호의 설명>
31: 절연기판 32: 테이프
33: 베어칩 34:전극 패드
35: 충진재 36: 금속층
36a: 확산 방지층 36b: 후막
38: 관통홀 39: 전극 범프
100: 인쇄회로기판
본 발명은 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 전자 소자 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근 전자기기들의 부품 사이즈는 작아지고, 하나의 제품에 여러 가지 기능을 구비한 고사양 제품에 대한 요구는 증대되고 있다. 이러한 소비자의 욕구에 부응하기 위해 기존의 표면에 실장 되던 부품들이 기판 내부로 내장되고 있다. 하지만 이러한 내장(Embedding) 기술은 비용증가의 문제를 초래하게 되며, 이러한 비용증가는 소형화 및 전기적 특성의 향상을 통해 보상되어야 하는 실정이다. 즉, 내장(Embedding) 기판의 상용화를 활성화하기 위해서는 보다 저렴한 내장(Embedding) 기술이 필요하다.
현재까지의 내장기술은 대부분, 칩 피니쉬 메탈(IC finish metal)로 일반적으로 사용되는 얇은 (1um 정도 두께의) 알루미늄 패드(Al pad)상에 내장 후 레이져 가공이 어려운 측면 및 레이져 가공에서의 회로형성 공차의 문제 때문에, 칩 전면에 에리어 에레이 타입(Area array type)으로 분포된 금이나 구리의 범프가 형성되어 있는 웨이퍼 레벨 패키지(Wafer Level Package) 상태에서 적용되어 왔다. 그런데, 이러한 에리어 어레이 타입(Area array type)으로의 재배선 뿐만 아니라, 금속 범프(Metal Bump)를 형성하는 데 소요되는 경비로 인해, 전체적인 패키지 가격이 상승되게 된다.
도 1은 종래기술에 따른 소자 내장형 인쇄회로기판의 단면도로서, 전극 범프(27)가 형성된 칩(22)이 코어기판(23)내부에 내장된 모습을 보여준다.
도면과 같이 종래에는 소자를 내장하기 위해서는 소자의 패드에 전극 범프(27)를 형성하는 단계를 거쳤고, 이는 통상적으로 외주 업체를 통해서 이루어졌다. 따라서 이러한 범핑(bumping) 공정으로 인하여 추가적인 비용 및 시간이 소요되었다.
본 발명은 전극 패드에 범핑 공정을 생략하고도 베어칩을 그 자체로서 내장할 수 있는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 일측면은, (A) 기판 내부에 베어칩을 전극 패드가 노출 되도록 내장하는 단계, (B) 전극 패드 표면에 전극 범프를 형성하는 단계를 포함하는 베어칩 내장형 인쇄회로기판의 제조 방법이 제공된다.
(B) 단계는 회로 패턴을 형성하는 단계를 포함하할 수 있다. 회로 패턴을 전극 범프와 동시에 형성함으로써, 제조 단계를 줄일 수 있게된다. 또한, 회로 패턴과 상기 전극 범프는 전기적으로 연결될 수도 있다.
본 발명의 다른 측면은, (a) 관통홀이 형성된 절연기판 일면에 테이프를 부착하고, 관통홀 내부의 테이프에 베어칩을 전극 패드 방향으로 부착하는 단계, (b) 관통홀 내부에 충진재를 채우고, 테이프를 제거하는 단계, (c) 테이프가 제거된 면의 절연기판 및 충진재 표면에 금속층을 형성하는 단계; 및 (d) 금속층의 일부를 제거하여 전극 범프를 형성하는 단계를 포함하는 베어칩 내장형 인쇄회로기판의 제조 방법이 제공된다.
(b)단계와 (c) 단계 사이에 상기 절연기판 및 상기 충진재 일면을 클리닝하는 단계를 더 포함하는 것이 바람직하다. 이는 베어칩 주변의 충진재 및 절연기판을 평탄화시켜 금속층이 쉽게 도금되도록 하고 내장 기판의 신뢰성을 향상시키기 위함이다.
(c)단계는, (c1) 절연기판 일면에 확산 방지층을 적층하는 단계, (C2) 확산 경제층 상면에 후막을 적층하는 단계를 포함하는 것이 바람직하다. 일반적으로 알루미늄 재질의 전극 패드 상면에 구리층을 도금할 경우 경계면에서 확산(diffusion)이 일어나게 된다. 따라서 이를 방지하기 위해서 티타늄, 백금 등의 확산 방지층을 형성하는 것이 바람직하다. 이러한 확산 방지층은 나아가서 얇은 전극 패드와 두꺼운 전극 범프 사이의 접착을 향상시키는 기능을 하는 것으로 알려져 있다.
한편, (d)단계는 회로 패턴을 동시에 형성하는 단계를 포함하는 것이 바람직하다. 즉 금속층을 제거할 때, 전극 범프 뿐만 아니라 회로 패턴도 동시에 형성함으로써 하나의 공정을 통하여 두가지의 성과를 얻을 수 있게 된다.
본 발명의 다른 측면은, 관통홀이 형성된 절연기판과, 관통홀 내부를 채우는 충진재와, 일면에 형성된 전극 패드가 충진재 표면으로 노출되도록 충진재에 내장된 베어칩과, 전극 패드의 표면에 부착된 전극 범프를 포함하는 베어칩 내장형 인쇄회로기판이 제공된다.
금속층은 전극 패드 표면에 위치하는 확산 방지층과 확산 방지층 상면에 위치하는 후막을 포함하는 것이 바람직하며, 확산 방지층은 티타늄을 포함하는 것이 바람직하다.
이와 같은 인쇄회로기판의 구조는 전극 범프가 인쇄회로기판 표면에 노출되어 있어, 이후 적층 공정시 쉽게 비아홀과 연결이 가능하도록 한다.
이하, 본 발명에 따른 베어칩 내장형 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2a는 본 발명의 바람직한 제1 실시예에 따른 베어칩 내장형 인쇄회로기판의 제조 방법의 순서도이며, 도 2b는 본 발명의 바람직한 제1 실시예에 따른 베어칩 내장형 인쇄회로기판의 제조 공정도이다. 도 3b를 참조하면, 기판(21), 전극 패드(24), 베어칩(23), 충진재(25), 회로 패턴(28), 전극 범프(29)가 도시되어 있다.
도 2a의 S11은 기판 내부에 베어칩을 전극 패드가 노출되도록 내장하는 단계이다. 이러한 베어칩(23)은 도 2b의 (a)와 같이 충진재(25)를 이용하여 삽입할 수 있으나, 드릴을 이용하여 홈을 판 후 접착제를 이용하여 삽입할 수도 있다. 중요한 것은 기판(21) 표면으로 베어칩(23)의 전극 패드(24)가 노출되도록 하는 것이다.
도 2a의 S12는 전극 패드 표면에 전극 범프를 형성하는 단계이다. 전극 범프(29)는 도금으로 형성되는 것이 일반적이나, 스퍼터나, 기타 스크린 프린트에 의해서 형성될 수도 있다. 이러한 전극 범프(24)를 형성하기 전에 확산 방지층을 전극 패드 표면에 형성할 수도 있다.
한편, 회로 패턴(28)을 전극 범프(29)와 동시에 또는 단계를 달리하여 형성할 수 있으며, 회로 패턴(28)은 직접 전극 범프(29)와 연결될 수도 있다.
도 3a는 본 발명의 바람직한 제2 실시예에 따른 베어칩 내장형 인쇄회로기판의 제조 방법의 순서도이며, 도 3b는 본 발명의 바람직한 제2 실시예에 따른 베어칩 내장형 인쇄회로기판의 제조공정을 나타내는 개념도, 도 4는 본 발명의 바람직한 제3 실시예에 따른 베어칩의 평면도이다. 도 3b와 도 4를 참조하면, 절연기판 (31), 테이프(32), 베어칩(33), 전극 패드(34), 충진재(35), 금속층(36), 확산 방지층(36a), 후막(36b), 관통홀(38), 전극 범프(39), 인쇄회로기판(100)이 도시되어 있다.
도 3a의 S21단계는 도 3b의 (a)에 해당하는 것으로서 관통홀(38)이 형성된 절연기판(31) 일면에 테이프(32)를 부착하고, 관통홀(38) 내부의 테이프(32)에 베어칩(33)을 전극 패드(34) 방향으로 부착하는 단계이다
절연기판(31)은 일반적으로 프리프레그(Prepreg)를 사용하는 것이 바람직하다. 프리프레그는 레진과 유리섬유를 혼합한 것으로서 인쇄회로기판의 절연 재료로 일반적으로 사용된다. 그러나 절연의 목적을 달성할 수 있다면 절연기판(31)로 다른 재료를 사용하더라도 무방하다.
이러한 절연기판(31)이 준비되면 베어칩(33)이 삽입될 관통홀(38)을 천공한다. 천공 방법으로는 기계적 드릴이 바람직하다. 관통홀(38)은 베어칩(33)이 삽입될 공간보다 조금 더 크게 형성하는 것이 바람직하며, 과도하게 크게 형성할 필요는 없다. 과도한 크기의 관통홀(38)은 베어칩(33)이 삽입된 이후 빈 공간을 채울 충진재(35)를 많이 필요로 하게 되며, 절연기판(31)의 강도를 떨어뜨릴 우려가 있다.
이후 절연기판(31)에 테이프(32)를 부착한다. 테이프(32)는 적어도 일면이 접착성이 있는 것이 바람직하다. 이는 절연기판(31)과 쉽게 접착하고 관통홀(38) 내부에 베어칩(33)을 고정하기 위함이다.
테이프(32)가 절연기판(31) 일면에 부착되면 개방된 관통홀(38) 타면으로 베어칩(33)을 삽입하여 테이프(32)에 부착 고정한다. 이때 베어칩(33)의 전극 패드(34)를 테이프(32) 방향으로 하는 것이 중요하다. 이는 후에 금속층(36)을 전극 패드(34) 상면에 형성하기 위함이다.
베어칩(33)은 웨이퍼에서 잘라낸 칩으로 패키징 직전의 상태이다. 도 4에 도시된 바와 같이 베어칩(33)의 일면에는 외부 전극과 연결될 전극 패드(34)가 다수 형성되어 있다.
도 3a의 S22 단계는 도 3b의 (b), (c)에 해당하는 것으로서, 관통홀(38) 내부에 충진재(35)를 채우고, 테이프(32)를 제거하는 단계이다.
S21단계에서 베어칩(33)이 테이프(32) 면에 부착 고정되면, 이후 충진재(35)를 관통홀(38) 내부에 채운다. 충진재(35)로는 에폭시를 일반적으로 사용하나, 절연성 및 접착성의 성질을 가진 재료라면 다른 것을 사용하더라도 무방하다.
이후 충진재(35)가 경화되면, 테이프(32)를 제거한다. 테이프(32)가 제거된 면은 도 3b의 (c)와 같이 베어칩(33)의 전극 패드(34)가 외부로 노출되게 된다.
도 3a의 S23단계는 금속층(36)을 형성하는 단계로, 도 3b의 (d), (e)에 해당한다. 금속층(36)는 전극 범프(39)를 형성하기 위한 정도로 두껍게 도금하여야한 다.
따라서, 무전해 도금이나 스퍼터(Sputter)를 이용하여 시드층(Seed layer)이 될 확산 방지층(36a)을 형성한다. 확산 방지층(36a)은 시드층의 역할뿐만 아니라 확산 방지층(36a) 상면에 도금될 후막(36b)과 전극 패드(34) 사이에 발생하는 확산을 방지하는 역할도 한다.
일반적으로 전극 패드(34)는 알루미늄이 사용되며, 후막(36b)은 구리가 사용된다. 알루미늄과 구리는 금속의 속성상 직접 접촉할 경우 경계면에서 확산(diffusion)이 일어나 응력에 쉽게 부서지는 성질이 있다.
따라서, 상기와 같은 확산 방지층(36a)은 필수적이라 하겠다. 이러한 확산 방지층(36a)은 티타늄이 일반적으로 사용된다. 그러나, 동일한 목적을 달성할 수 있는 금속이라면 다른 재료를 사용하더라도 크게 문제가 되지 않는다.
티타늄으로 확산 방지층(36a)을 형성할 경우 액상에서 석출이 어렵기 때문에 스퍼터 등의 드라이 프로세스(Dry process)를 이용하여 형성하는 것이 일반적이다.
이러한 확산 방지층(36a)이 형성되면 전해 도금을 활용하여 상대적으로 단시간에 후막(5μm)을 형성한다.
도 3b의 (f)는 도 3a의 S24단계에 해당하는 것으로서 확산 방지층(36a)과 후막(36b)을 포함하는 금속층(36)을 사진 식각(Phatolithography) 공정으로 에칭 가공하여 절연기판(31) 및 충진재(35)에 베어칩(33)이 내장된 상태로 전극 범프(39)를 형성하게 된다. 이로서 인쇄회로기판(100)이 완성된다. 한편 에칭시 회로 패턴 을 동시에 형성할 수 있다.
이상의 도 3b의 제조 공정은 서브트렉티브(Subtractive) 공법에 의한 것이나,세미 에디티브(Semi-additive) 공법을 이용하여 동일한 목적을 달성할 수 있는 바 이하에서는 세미 에디티티브 공법을 이용한 방법을 상세히 설명하겠다.
도 5는 본 발명의 바람직한 제4 실시예에 따른 베어칩 내장형 인쇄회로기판의 제조 방법의 개념도이다. 도 5를 참조하면, 절연기판(31), 베어칩(33), 전극 패드(34), 충진재(35), 확산 방지층(36a), 후막(36b), 금속층(36), 전극 범프(39), 드라이 필름(41), 패턴(44), 회로 패턴(49), 인쇄회로기판(100)이 도시되어 있다.
본 실시예는 도 3b의 (d) 단계까지는 도 3b의 실시예와 동일하므로 생략한다. 이후의 공정을 설명하면 다음과 같다.
도 5의 (g)단계는 확산 방지층(36a) 상면에 감광성의 드라이 필름(41)을 부착하고, 노광 및 현상 공정을 거친 후 패턴(44)을 형성한 형태를 보여준다. 이때, 본 실시예에서는 회로 패턴(49)과 전극 범프(39)가 형성될 부분을 동시에 현상한다.
현상된 부분에는 확산 방지층(36a)가 드러나게 된다. 확산 방지층(36a)는 금속층이므로 이후 도 5의 (h)단계에서 전해 도금으로 후막(36b)를 형성한다.
이후 드라이 필름(41)을 제거한 뒤(도 5의 (i)), 에칭을 하여 확산 방지층(36a)를 제거(도 5의 (j))하면 전극 패드(34) 표면에는 전극 범프(39)가 형성되고, 절연기판(31) 상면에는 회로 패턴(49)가 형성된다.
이상의 서브트렉티브 공법과 세미 에디티브 공법은 모두 회로 패턴을 형성하기 위한 일반적인 방법이다. 베어칩의 전극 범프는 이러한 공정을 진행하는 도중에 자연스럽게 형성되게 되어 별도의 전극 범프를 형성하기 위한 공정이 필요하지 않게 된다.
도 3b의 (f)와 도 5의 (j)의 인쇄회로기판(100)은 RCC(Resin Coated Copper)나 프리프레그(Prepreg)를 이용하여 적층 공정을 계속 진행할 수 있다. 또한 적층 후 레이져 드릴이나 기계적 드릴을 이용하여 비아를 형성하고, 비아 내부를 도금하여 전극 범프와 회로 패턴을 연결하는 배선공정이 완료되면 베어칩이 내장된 인쇄회로기판이 완성된다.
도 6은 본 발명의 바람직한 제5 실시예에 따른 베어칩이 내장된 인쇄회로기판의 단면도이다. 도 6을 참조하면 절연기판(31), 베어칩(33), 전극 패드(34), 충진재(35), 금속층(36), 확산 방지층(36a), 후막(36b), 관통홀(38), 전극 범프(39), 인쇄회로기판(100)이 도시되어 있다.
절연기판(31) 내부의 관통홀(38)은 충진재로 채워져 있다. 절연기판(31)은 프리프레그(Prepreg)를 일반적으로 사용한다. 관통홀(38)은 기계적인 방법으로 형성하는 것이 바람직하다. 관통홀(38) 내부는 충진재(35)가 채워져 있으며, 충진재(35)는 에폭시를 사용할 수 있다. 충진재(35)는 절연성 및 접착성을 동시에 가지는 것이 바람직하다.
한편, 충진재(35) 내부에는 베어칩(33)이 내장되어 있다. 베어칩(33)은 전극 패드(34)가 형성된 면이 충진재(35) 표면으로 드러나는 것이 바람직하다. 전극 패드 상면에는 전극 범프(39)가 형성되어 있다. 결과적으로 전극 범프(39)는 인쇄회로기판(100) 표면에 돌출된 형상이 된다. 이와 같은 형상은 이후 적층 공정시 적층 되는 절연기판 내부에 전극 펌프(39)가 돌출되므로 레이져 드릴 등의 가공으로 비교적 쉽게 비아홀을 형성할 수 있다.
전극 범프(39)는 금속층으로 2개 이상의 층이 결합되는 것이 바람직한데, 전극 패드(34)와 접촉하는 확산 방지층(36a)과 확산 방지층(36a) 상면에 위치하는 후막(36b)을 포함할 수 있다. 특히 확산 방지층(36a)는 티타늄 등의 재질을 사용하는 것이 바람직하다. 티타늄은 전극 패드(34)의 일반적인 재질인 알루미늄과 후막(36b)의 일반적 재질인 구리 사이에 위치하여 확산(Diffusion)이 일어나는 것을 방지한다. 구리와 알루미늄 사이에 확산이 일어날 경우 접촉면이 깨어질 수 있다.
후막(36b)은 일반적으로 전해 도금으로 형성되는 데, 전해 도금은 비교적 단시간에 두꺼운 층을 형성할 수 있는 장점이 있다. 이러한 후막(36b)은 일반적으로 구리층으로 이루어진다. 그러나 동일한 효과를 나타낸다면 다른 금속을 사용하는 것도 가능할 것이다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기 술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이와 같은 구성을 갖는 본 발명에 의하면, 기존의 베어칩 상태에서 진행되던 재배선 공정을 인쇄회로기판의 일반 제조공정 라인에서 진행하는 것을 가능하게 하여 공정의 단순화 및 저비용의 베어칩 내장형 인쇄회로기판의 양산체제를 구축할 수 있는 장점이 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. (a) 관통홀이 형성된 절연기판 일면에 테이프를 부착하고, 상기 관통홀 내부의 테이프에 베어칩을 전극 패드 방향으로 부착하는 단계;
    (b) 상기 관통홀 내부에 충진재를 채우고, 상기 테이프를 제거하는 단계;
    (c) 상기 테이프가 제거된 면의 상기 절연기판 및 상기 충진재 표면에 금속층을 적층하는 단계; 및
    (d) 상기 금속층의 일부를 제거하여 전극 범프를 형성하는 단계를 포함하는 베어칩 내장형 인쇄회로기판의 제조 방법에 있어서,
    상기 (c)단계는,
    (c1) 절연기판 일면에 확산 방지층을 적층하는 단계;
    (C2) 상기 확산 경제층 상면에 후막을 적층하는 단계를 포함하는 베어칩 내장형 인쇄회로기판의 제조 방법.
  7. 삭제
  8. 삭제
  9. 관통홀이 형성된 절연기판과;
    상기 관통홀 내부를 채우는 충진재와;
    일면에 형성된 전극 패드가 상기 충진재 표면으로 노출되도록 상기 충진재에 내장된 베어칩과;
    상기 전극 패드의 표면에 부착된 전극 범프를 포함하는 베어칩 내장형 인쇄회로기판에 있어서,
    상기 전극 범프는 상기 전극 패드 표면에 위치하는 확산 방지층과 상기 확산 방지층의 표면에 적층되는 후막을 포함하는 베어칩 내장형 인쇄회로기판.
  10. 제 9항에 있어서,
    상기 확산 방지층은 티타늄을 포함하는 베어칩 내장형 인쇄회로기판.
KR1020060012512A 2006-02-09 2006-02-09 베어칩 내장형 인쇄회로기판 및 그 제조 방법 KR100736635B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020060012512A KR100736635B1 (ko) 2006-02-09 2006-02-09 베어칩 내장형 인쇄회로기판 및 그 제조 방법
DE102007005920A DE102007005920A1 (de) 2006-02-09 2007-02-06 Leiterplatte mit einem eingebetteten Nacktchip und Verfahren derselben
FI20075088A FI20075088L (fi) 2006-02-09 2007-02-07 Piirilevy, johon on upotettu paljas mikrosiru ja menetelmä sitä varten
CN200710007584A CN100576977C (zh) 2006-02-09 2007-02-08 裸芯片嵌入式pcb及其制造方法
JP2007029627A JP2007214572A (ja) 2006-02-09 2007-02-08 ベアチップ内蔵型印刷回路基板及びその製造方法
US11/703,814 US8184448B2 (en) 2006-02-09 2007-02-08 Bare chip embedded PCB
US13/067,131 US8929091B2 (en) 2006-02-09 2011-05-11 Method of manufacturing a printed circuit board (PCB)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012512A KR100736635B1 (ko) 2006-02-09 2006-02-09 베어칩 내장형 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100736635B1 true KR100736635B1 (ko) 2007-07-06

Family

ID=37832239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012512A KR100736635B1 (ko) 2006-02-09 2006-02-09 베어칩 내장형 인쇄회로기판 및 그 제조 방법

Country Status (6)

Country Link
US (2) US8184448B2 (ko)
JP (1) JP2007214572A (ko)
KR (1) KR100736635B1 (ko)
CN (1) CN100576977C (ko)
DE (1) DE102007005920A1 (ko)
FI (1) FI20075088L (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
KR101420514B1 (ko) * 2012-10-23 2014-07-17 삼성전기주식회사 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
KR20170026557A (ko) * 2014-07-04 2017-03-08 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 유닛 및 파워 모듈

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576976C (zh) * 2007-11-21 2009-12-30 健鼎（无锡）电子有限公司 直接埋入被动组件的电路板制造方法
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
US8120158B2 (en) 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US9407997B2 (en) 2010-10-12 2016-08-02 Invensense, Inc. Microphone package with embedded ASIC
CN102693968B (zh) 2012-05-25 2014-12-03 华为技术有限公司 芯片堆叠封装结构
US9202162B2 (en) 2012-11-09 2015-12-01 Maxim Integrated Products, Inc. Embedded radio frequency identification (RFID) package
CN104576883B (zh) 2013-10-29 2018-11-16 普因特工程有限公司 芯片安装用阵列基板及其制造方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
CN105050338B (zh) * 2015-07-07 2017-12-26 深圳市迅捷兴科技股份有限公司 内层带有镶嵌物的电路板压合结构及其制造方法
JP2018056314A (ja) * 2016-09-28 2018-04-05 京セラ株式会社 印刷配線板の製造方法および印刷配線板
CN107124822A (zh) * 2017-05-30 2017-09-01 邹时月 一种裸芯片嵌入式电路板的制造方法
CN107046771A (zh) * 2017-05-30 2017-08-15 邹时月 一种埋入式电路板的制造方法
CN211045436U (zh) * 2019-07-07 2020-07-17 深南电路股份有限公司 线路板
CN113766731A (zh) * 2020-06-02 2021-12-07 苏州旭创科技有限公司 一种电路板组件的组装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133712A (ja) 2001-10-19 2003-05-09 Kyocera Corp 回路基板
JP2003147049A (ja) 2000-12-28 2003-05-21 Ngk Spark Plug Co Ltd 埋め込み樹脂及びそれを用いた配線基板
JP2004007006A (ja) 2003-09-16 2004-01-08 Kyocera Corp 多層配線基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293637A (en) 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4635356A (en) 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US5563449A (en) * 1995-01-19 1996-10-08 Cornell Research Foundation, Inc. Interconnect structures using group VIII metals
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US6162652A (en) * 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
JP2000124248A (ja) * 1998-10-16 2000-04-28 Fujitsu Ltd 半導体装置の製造方法
WO2001019148A1 (fr) * 1999-09-02 2001-03-15 Ibiden Co., Ltd. Carte de circuit imprime et procede de fabrication associe
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP4851652B2 (ja) * 2000-02-09 2012-01-11 日本特殊陶業株式会社 配線基板及びその製造方法
CN100336426C (zh) 2000-02-25 2007-09-05 揖斐电株式会社 多层印刷电路板以及多层印刷电路板的制造方法
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6770965B2 (en) 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
JP2004055967A (ja) * 2002-07-23 2004-02-19 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TWI260056B (en) * 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
TWI275149B (en) * 2005-05-09 2007-03-01 Phoenix Prec Technology Corp Surface roughing method for embedded semiconductor chip structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003147049A (ja) 2000-12-28 2003-05-21 Ngk Spark Plug Co Ltd 埋め込み樹脂及びそれを用いた配線基板
JP2003133712A (ja) 2001-10-19 2003-05-09 Kyocera Corp 回路基板
JP2004007006A (ja) 2003-09-16 2004-01-08 Kyocera Corp 多層配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
KR101420514B1 (ko) * 2012-10-23 2014-07-17 삼성전기주식회사 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
US9485878B2 (en) 2012-10-23 2016-11-01 Samsung Electro-Mechanics Co., Ltd. Substrate structure having electronic components and method of manufacturing substrate structure having electronic components
KR20170026557A (ko) * 2014-07-04 2017-03-08 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 유닛 및 파워 모듈
KR102300972B1 (ko) 2014-07-04 2021-09-09 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 유닛 및 파워 모듈

Also Published As

Publication number Publication date
FI20075088A0 (fi) 2007-02-07
CN101018456A (zh) 2007-08-15
US8929091B2 (en) 2015-01-06
US20070181988A1 (en) 2007-08-09
US8184448B2 (en) 2012-05-22
US20110277320A1 (en) 2011-11-17
DE102007005920A1 (de) 2007-09-06
JP2007214572A (ja) 2007-08-23
FI20075088L (fi) 2007-08-10
CN100576977C (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
KR100736635B1 (ko) 베어칩 내장형 인쇄회로기판 및 그 제조 방법
JP5010737B2 (ja) プリント配線板
US9226382B2 (en) Printed wiring board
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2005310946A (ja) 半導体装置
KR20100009849A (ko) 전자소자 내장형 인쇄회로기판 제조방법
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101022912B1 (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
CN103871998A (zh) 单层无芯基板
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR100783462B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조방법
KR20090049330A (ko) 패키지 기판 제조방법
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR101086835B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
TWI420996B (zh) 印刷電路板及其製造方法
CN108305864A (zh) 新型端子
KR20100126991A (ko) 능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13