Nothing Special   »   [go: up one dir, main page]

KR100729973B1 - 상호 절연된 시트 및 포일 재료 피스의 도전성 표면을 전해 처리하는 방법 및 장치 - Google Patents

상호 절연된 시트 및 포일 재료 피스의 도전성 표면을 전해 처리하는 방법 및 장치 Download PDF

Info

Publication number
KR100729973B1
KR100729973B1 KR1020027005026A KR20027005026A KR100729973B1 KR 100729973 B1 KR100729973 B1 KR 100729973B1 KR 1020027005026 A KR1020027005026 A KR 1020027005026A KR 20027005026 A KR20027005026 A KR 20027005026A KR 100729973 B1 KR100729973 B1 KR 100729973B1
Authority
KR
South Korea
Prior art keywords
piece
electrode
electrodes
conductive surface
foil material
Prior art date
Application number
KR1020027005026A
Other languages
English (en)
Other versions
KR20020042730A (ko
Inventor
휘벨에곤
Original Assignee
아토테크 도이칠란드 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크 도이칠란드 게엠베하 filed Critical 아토테크 도이칠란드 게엠베하
Publication of KR20020042730A publication Critical patent/KR20020042730A/ko
Application granted granted Critical
Publication of KR100729973B1 publication Critical patent/KR100729973B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/16Apparatus for electrolytic coating of small objects in bulk
    • C25D17/28Apparatus for electrolytic coating of small objects in bulk with means for moving the objects individually through the apparatus during treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • C25D7/0621In horizontal cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrolytic Production Of Metals (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

본 발명의 방법 및 장치는, 회로 기판과 포일 (LP) 을 전해 처리하기 위하여, 시트 및 포일이 처리 유닛을 통하여 반송되어 처리액 (3) 과 접촉되는데 사용된다. 시트 및 포일은 반송 동안에, 음극화 전극 (6) 과 양극화 전극 (7) 을 각각 구비하는 하나 이상의 전극 배열체를 통과하도록 안내되고, 이 음극화 전극과 양극화 전극도 처리액과 접촉하게 된다. 이 음극화 전극과 양극화 전극은 전류/전압원 (8) 에 각각 접속되어, 전류가 전극 (6, 7) 과 도전성 표면 (4) 을 통과하여 흐르게 된다.
전해 처리, 전극 배열체

Description

상호 절연된 시트 및 포일 재료 피스의 도전성 표면을 전해 처리하는 방법 및 장치{METHOD AND DEVICE FOR THE ELECTROLYTIC TREATMENT OF ELECTRICALLY CONDUCTING SURFACES OF MUTUALLY ISOLATED SHEET AND FOIL MATERIAL PIECES}
본 발명은, 특히, 회로기판과 도전성 포일 (foil) 을 형성하기 위하여, 상호 절연된 시트 및 포일 재료 피스의 도전성 표면을 전해 처리하기 위한 방법 및 장치와 그 방법의 응용에 관한 것이다.
금속을 증착시키거나, 예를 들면, 금속 에칭 방법과 같은 다른 전해 처리를 실시하여, 회로 기판 및 도전성 포일을 제조하는데, 전기 도금 처리를 이용한다. 이 목적을 위하여, 여러 해 동안, 소위 연속 시스템 (continuous system) 을 이용해 왔는데, 이는, 이 시스템을 통하여 수평방향으로 재료를 반송하고, 이 재료를 그 반송 동안에, 처리 유체 (fluid) 에 접촉시키는 것이다.
이러한 연속 시스템은 예를 들면, DE 36 234 481 A1에 개시되어 있다. 이 유닛은 애노드, 코팅되어질 회로기판에 대한 전류공급기 및 반송 수단을 갖는다. 이 반송 수단은 회로 기판의 측면 에지를 안전하게 잡고, 반송 방향으로 이동시키는 연속적, 회전 동작하는 개별적인 클램프 열 (row) 로서 구성된다. 이들 클램프를 통과하여 회로 기판에 전류가 공급된다. 이 목적을 위하여, 이들 클램프는 브러쉬 정렬부를 통과하여 전류를 공급받는다.
또 다른 유형의, 연속 시스템에서의 회로기판을 반송하는 방법 및 전기접촉이 DE 32 36 545 C3에 개시되어 있다. 이 경우에는, 클램프를 대신하여 콘택트 휠 (contact wheel) 을 이용하는데, 이 휠들은 이동되는 회로 기판 상에서 회전하면서, 이 방법으로 회로 기판과의 전기 접촉을 제공한다. 큰 금속화 전류 (metallising current) 를 회로기판에 수시로 전달하기 위해서는, 상술한 시스템 모두가 정밀하게 구성되어야 한다. 매우 높은 금속화 전류의 경우에는, 기본 접촉 저항이 콘택트부 (클램프, 콘택트 휠) 에 발생하여, 그 접촉 지점에 전류 흐름에 의한 매우 높은 정도의 열이 때때로 발생되어 그 접촉 금속 표면을 손상시킬 수 있기 때문에, 여전히 만족스러운 해결책이 아니다. 특히, 이러한 단점은, 처리되어질 재료가, 회로 기판과 도전성 포일의 경우와 같이, 절연성 코어 층상에 통상적으로 구리로 형성된 초박의 도전성 층을 갖는 경우에 나타난다. 상당히 큰 전류를 이용하는 경우에, 이 박층이 쉽게 "번 스루 (burn through)" 될 수 있다. 또한, DE 36 32 545 C3의 장치는, 이 콘택트 휠 상에 금속을 증착시키기 때문에, 그 베어링 면상에 증착된 금속층이 문제를 야기할 수 있다는 부가적인 단점을 갖는다. 따라서, 휠을 해체한 후 그 증착된 금속층을 제거해야지만 이러한 문제를 해결할 수 있다.
이 장치의 근본적인 단점은 전기적으로 상호 절연된 구조체를 처리할 수 없고, 전체표면이 도전성인 표면만을 전해 처리할 수 있다는 점이다.
이러한 문제에 대한 해결책으로서, 회로 기판상의 전기적으로 상호 절연된 영역을 전해 처리하는 방법이 WO 97/37062 A1에 개시되어 있다. 이에 따르면, 처리용액과 접촉되어진 회로기판들이 전류원으로부터 급전받는 거치형 브러쉬 전극들과 연속적으로 접촉되어서, 개개의 도전성 구조체에 전위가 공급될 수 있다. 전위는, 바람직하게 금속 와이어로 형성되는 브러쉬들과, 그 브러쉬들 사이에 배치되어 있는 애노드 사이에 인가된다.
이 장치는, 브러쉬상에 약 90%의 금속이 증착되고 금속화되어질 영역상에는 10%의 금속만이 증착되기 때문에, 브러쉬가 단시간내에 금속으로 완전히 피복되어버린다는 단점을 갖고 있다.
따라서, 단시간의 동작 후에, 그 브러쉬들에서 금속을 다시 제거해야만 한다. 이를 위하여, 그 브러쉬를 장치로부터 다시 해체한 후 금속을 없애야 하거나, 재생될 브러쉬들의 전기화학적 극성 반전에 의해 브러쉬상의 금속을 다시 제거하는 것을 지원하는 정밀한 구성의 장치가 제공되는 것이 요청된다. 또한, 브러스 단부들은 회로 기판상의 미세 구조체를 쉽게 손상시킬 수 있다. 이와 마찬가지로, 브러쉬 재료들이 빨리 마모됨으로써, 극미세 입자들이 마멸되어 배스 (bath) 내에 유입되고, 이로 인해 금속화처리 동안 손상을 초래한다. 특히, 예를 들면, 0.1mm 인 길이나 폭을 가진 극소형 구조체를 금속화시키기 위해서는, 초박의 와이어를 가진 브러쉬를 이용해야 한다. 특히, 이들은 빨리 마모된다. 그 후, 이 브러쉬의 마모로부터 발생한 입자들이 배스와 회로 기판의 홀들 (hole) 내에 유입되어, 상당한 결함을 유발한다.
회로 기판 재료상에 전기절연 구조체를 금속화시키기 위한 다른 공지된 방법들로는, 무전류 금속화 처리 (currentless metallising process) 를 이용하는 것이다. 그러나, 이 방법은 매우 대량의 화학 물질을 이용하기 때문에, 느리고, 비싸며 구현하기가 어렵다. 그 이용된 물질은 환경오염을 자주 일으킨다. 따라서, 이 방법에서는 그 물질들을 처분하는데 추가적으로 많은 비용이 소요된다. 또한, 도전성 구조체만을 금속화하는 것을 보장하지 못한다. 이 경우, 그 사이에 존재하는 전기 절연면상에도 금속이 증착되어, 품질 불합격 (rejection) 을 초래함이 종종 관찰되고 있다.
금속 스트립 (metal strips) 과 금속 와이어의 전해 에칭, 피클링 (pickling) 및 금속화 방법들이 알려져 있으며, 이 방법들은 스트립과 와이어의 전기접촉 없이 실시된다.
와이어, 튜브, 및 니켈과 알루미늄으로 형성되는 다른 반제품 (semi-finished product) 을 연속 코팅하기 위한 방법이 EP 0 093 681 B1 에 개시되어 있다. 이 방법에서는, 먼저, 그 반제품을 제 1 배스 컨테이너내에 반송한 후, 제 2 배스 컨테이너로 반송한다. 제 1 배스 컨테이너에서는, 반제품을 음극화 (negatively polarized) 전극을 통과시키도록 안내하고, 제 2 배스 컨테이너에서는, 양극화 (positively polarized) 전극을 통과시키도록 안내한다. 금속화 배스는 배스 컨테이내에 위치한다. 반제품이 도전성이고 동시에 2 개의 금속화 배스와 접촉시킨 결과로서, 전류원에 의해 접속되는 전극들 간에 회로가 완성된다. 제 1 배스 컨테이너에서의 음극화 전극과 반대로, 이 반제품은 양의 극성을 띤다. 한편, 제 2 배스 컨테이너에서의 양극화 전극과 반대로, 이 반제품은 음의 극성을 띠어, 반제품에 금속을 증착시킬 수 있다.
금속성 스트립, 특히, 특수 강 스트립인 티타늄, 알루미늄 또는 니켈로 형성되는 스트립을 전해 피클링하기 위한 방법이 EP 0 838 542 A1 에 개시되어 있으며, 스트립과 전극들 사이에 도전성 접촉이 없이 전류가 배스를 통과하여 흐른다. 이 전극들은 스트립 반대편에 배치되며, 음의 극성 또는 양의 극성을 갖는다.
그라파이트 (graphite), 알루미늄 또는 이들의 합금으로 형성되는 기판을 금속으로 연속 코팅하기 위한 방법이 EP 0 395 542 A1에 개시되어 있으며, 이 기판은, 서로 접속되어 있고, 활성화 배스 (activation bath) 와 금속화 배스 (metallising bath) 를 구비하는 2개의 컨테이너를 통과하여 연속적으로 안내되며, 제 1 컨테이너에는 캐소드가 배치되어 있고, 제 2 컨테이너에는 애노드가 배치되어 있다. 이 방법을 이용하여, 로드 (rods), 튜브 (tubes), 와이어, 스트립 및 다른 반제품을 기판으로서 코팅할 수 있다.
마지막으로, 스틸 스트립을 전해 처리하기 위한 장치가 일본 특허 요약서, C-315, Nov. 20, 1985, Vol. 9, No. 293, JP 60-135600 A에 개시되어 있다. 이러한 목적의 전해 배스를 통과하여 반대 극성 전극들 사이에 이 스트립을 안내한다. 대향하여 배치되고 반대 극성을 갖는 전극들 사이에 전류가 흐르는 것을 방지하기 위해, 배스내에 안내되는 평면에서, 전극들 사이에 차폐판이 제공된다.
따라서, 본 발명에서 다루고 있는 문제는, 이러한 알려진 전해 처리 방법의 단점을 회피하고, 특히, 회로 기판 및 도전성 포일을 형성하기 위하여, 상호 절연된 시트 및 포일 재료 피스의 도전성 표면을 저렴한 비용으로 연속으로 전해 처리하고, 또한 장치 비용의 절감과, 적합한 효율성으로 실시할 수 있는 방법을 확보하는 것을 충족시킬 수 있는 장치 및 방법을 제공하는 것이다. 특히, 본 방법 및 장치는 전기 절연된 금속 구조체를 전해 처리하는데 적합해야 한다.
이러한 문제를 청구항 제 1 항에 따른 방법, 청구항 제 15 항, 제 16 항 및 제 18 항에 따른 방법의 응용 및 청구항 제 19 항에 따른 장치에 의해 해결한다. 본 발명의 바람직한 실시형태는 종속항에서 개시한다.
본 발명은 특히, 회로 기판과 도전성 포일을 형성하기 위하여, 상호 절연되는 시트 및 포일 재료 피스의 도전성 표면을 전해 처리하고, 그 도전성 표면들은 직접적으로 전기 접촉하지 않는, 방법 및 장치를 제공한다. 그 결과, 재료 피스상의 전체표면 영역과 전기적으로 상호 절연된 구조화 영역들 모두를 처리할 수 있다. 회로 기판에서 외부에 배치된 영역들과 보어홀 (borehole) 측벽 모두를 처리할 수 있다.
본 발명에 따른 방법을 구현하기 위하여, 재료 피스를 처리 유닛을 통하여 반송하여, 처리 유체와 접촉시킨다. 가능한 한 가지 방법으로는, 이 재료 피스를 수평 반송 방향으로 반송하는 것이 있다. 이러한 경우의 반송 평면은 모두 수직으로 직립하고, 수평방향으로 배향될 수 있다. 이러한 구성은, 예를 들면, 회로 기판과 도전성 포일을 형성하기 위하여 통상적으로 이용하는 소위 연속 (continuous) 시스템에서 구현된다. 이 목적을 위하여, 예를 들면, 롤러 또는 실린더와 같은 종래 기술의 회로 기판 기술에 의해 재료 피스를 반송한다.
본 발명에 따른 장치는 다음 특징들을 갖는다.
a) 예를 들면, 재료 피스가 내부로 도입될 수 있는 처리 컨테이너, 또는 액체를 그 재료 표면에 공급할 수 있는 적합한 노즐들 (nozzle) 로서, 그 재료 피스를 처리 유체와 접촉시키기 위한 하나 이상의 장치;
b) 예를 들면, 롤러, 실린더, 또는 클램프와 같은 다른 지지 소자들로서, 그 절연 재료 피스를 처리 유닛을 통하여, 바람직하게는 반송 평면에서 수평 반송 방향으로 반송하는데 적합한 반송 장치;
c) 하나 이상의 음극화 전극과 하나 이상의 양극화 전극을 각각 구비하는 하나 이상의 전극 배열체로서, 이 하나 이상의 음극화 전극과 하나 이상의 양극화 전극이 처리 유체와 접촉할 수 있고, 이들 전극들은 재료 피스의 1면 처리를 위하여 반송 라인의 일측상에만 배치되거나, 재료 피스의 2면 처리를 위하여 반송 라인의 양측상에 배치되고, 전극 배열체의 전극들이 반송 라인의 일측상에 배향되어 있는 하나 이상의 전극 배열체;
d) 이 전극 배열체들의 반대 극성 전극들 사이에 있는 하나 이상의 절연 측벽; 및
e) 이 전극 배열체에 전기접속되어, 전극 배열체의 전극들을 통한 전류 흐름을 형성하는 하나 이상의 전류/전압원으로서, 직류정류기 (galvano-rectifier) 또는 비교 전류/전압원 또는 단극성 (unipolar) 또는 이중극성 (bipolar) 전류펄스를 형성하기 위한 전류/전압원을 이용할 수 있는 하나 이상의 전류/전압원을 구비하는 것을 특징으로 한다.
본 발명에 따른 방법을 구현하기 위하여, 재료 피스들은 처리 유닛을 통하여 반송되어, 하나 이상의 전극 배열체를 통과하도록 안내되는 동안에 처리 유체와 접촉하며, 이 하나 이상의 전극 배열체는 하나 이상의 음극화 전극과 하나 이상의 양극화 전극을 각각 구비한다. 또한, 이 양극화 및 음극화 전극들을 처리 유체와 접촉되고, 전류/전압원에 접속되어, 재료 피스상의 도전성 영역이 두 전극들의 반대편에 배치되는 경우, 한편으로는 전류가 음극화 전극과 재료 피스상의 도전성 영역 사이를 흐르고, 다른 한편으로는 전류가 양극화 전극과 그 동일한 재료 피스상의 도전성 영역을 흐른다. 전극 배열체의 전극들은 재료 피스의 일측상에 배향되는 방식으로 배치된다. 하나 이상의 절연측벽은 이 전극들 사이에 배치된다.
재료 피스를 2면 처리하는 것이 요구되는 경우에는, 전극들이 그 재료의 양쪽면상에 배치되어야 한다. 재료 피스를 1면 처리하는 경우에는, 그 재료의 일면상에 전극을 갖는 것이 적절하다.
이 전극들은 예를 들면, 직류정류기에 의해 전기 접속된다. 복수의 전극 배열체를 이용할 경우, 모든 전극 배열체들을 동일한 직류정류기에 접속시킬 수 있다. 그러나, 일정 조건에서는, 하나의 직류정류기에 개별 전극 배열체를 각각 접속시키는 것이 바람직할 수도 있다. 이 직류정류기를 전류원 또는 전압원으로서 동작시킬 수도 있다. 전기적으로 상호 절연된 구조체들을 처리하는 경우에는, 이 직류정류기가 전압제어되는 것이 바람직하고, 전체표면 층을 처리하는 경우에는, 전류제어되는 것이 바람직하다.
음극화 전극 또는 양극화 전극의 반대편에 동시에 배치되는 그 재료 피스의 표면영역상에서 처리되어질 도전성 층에 의해 도전성 접속이 존재하게 되는 결과로서, 이들 표면영역은 그 전극들과 관련하여 양의 극성 또는 음의 극성을 각각 갖게 된다. 그 결과, 전기화학적 프로세스가 이들 위치에서 활성화하도록 설정된다. 재료 피스들의 전기 접촉이 그 재료 피스에 전류 흐름을 형성하기 위해 요구되지 않는다. 이 재료 피스는 매개 전도체 (intermediate conductor) 로서 작용한다. 전극, 및 그 재료 피스상에서 이 전극의 반대편에 배치되는 표면영역은 전해 국부 셀 (partial cell) 로서 이용될 수도 있다. 이러한 국부 셀의 두개의 전극들중 하나가 그 재료 피스 자체에 의해 형성되고, 그 두개의 전극들중 다른 하나가 전극 배열체의 전극에 의해 형성된다. 그 재료 피스가 음극화 전극 및 양극화 전극의 반대편에 배치되는 결과로, 이러한 형태의 2개의 전해 국부 셀의 직렬 접속이 이루어지고, 이 국부 셀들은 전류/전압원 예를 들면, 직류정류기로부터의 급전을 받는다.
회로 기판 기술에 이용되는 공지의 방법 및 장치와 비교할 때, 본 발명에 따른 방법 및 장치의 이점은 처리되어질 재료 피스에 전류 흐름을 형성하기 위한 장치 비용이 종래의 방법 및 장치에서 보다 현저하게 감소한다는 점이다. 본 발명의 경우에는, 접촉소자들을 설치할 필요가 없다. 따라서, 재료 피스들이 접촉없이 극성화된다. 그 결과, 금속의 증착, 특히, 작은 층 두께를 가진 금속의 증착을 매우 경제적으로 구현할 수 있다. 또한, 배열체를 매우 단순하게 구성할 수도 있다.
따라서, 본 발명에 따른 방법 및 장치는 전기적으로 상호 절연된 금속 아일랜드 (island) (구조체) 들을 저렴하게 전해 처리하는 것이 가능해진다.
브러쉬 배열체로, 상호 절연된 금속 아일랜드를 금속화하기 위하여, 회로 기판 기술에 제안되어온 방법들과 비교하여, 본 발명에 따른 방법 및 장치는 소량의 금속만을, 음극화 전극상에 낭비하지않고, 증착할 수 있다는 이점을 갖는다. 그 영역상에서 금속을 그 음극화 전극으로부터 다시 제거해야만 하는 회수작업도 수일에 한번 내지 수주에 한번만 하면 된다. 또한, 금속화되어질 표면과 접촉하는 동안 마모되어 버려, 그 마모 입자가 처리 배스를 오염시키는 브러쉬 전극의 문제도 발생하지 않는다.
서로 반대극성을 갖는 전극 배열체의 전극들은, 실질적으로, 직류가 이들 전극들 사이를 직접적으로 흐르지 않는 방식으로, 상호 차단되어, 전류 량이 매우 크게 증가하기 때문에, 본 방법은 종래의 방법 및 장치에 비하여, 효율성이 몇배 증가한다. 또한, 본 발명에 따르면, 절연 측벽을 전극 배열체의 반대 극성 전극들 사이에 설치한 경우에만, 본 방법의 적합한 유효 레벨을 유지시킨채, 전극 들간의 간격을, 처리되어질 구조체들의 크기에 따라 조절한다는 점에서 전기 절연 구조체상에서의 순효과 (net effect) 를 얻을 수 있다. 작은 구조체의 경우에는, 작은 간격이 요청되고, 더 큰 구조체의 경우에는, 간격 또한 더욱 크게 한다. 절연 측벽에 의하여, 그 반대 극성 전극 사이에 직류 (쇼트 회로 전류) 가 흐르는 것을 방지하기 때문에, 상술한 것과 마찬가지로, 한 전극으로부터, 마찬가지로, 다른 전극과 대향하여 배치된, 처리되어질 기판상의 영역으로 직류가 흐른다.
또한, 접촉 수단이 필요없기 때문에, 그 재료 피스의 도전성 표면층이 가열되어 손상받거나 심지어 파괴되는 일 없이, 처리되어질 재료 피스에 어렵지 않게, 매우 높은 전류를 전달할 수 있는 이점이 있다. 회로 기판과 도전성 포일 재료는, 예를 들면, 약 18 ㎛ 인 두께를 갖는 외부 금속 적층체를 일반적으로 가진다. 또한, 최근에는, 예를 들면, 약 0.5㎛인 두께를 갖는 층과 같이, 금속으로 형성된 더욱 초박의 층을 갖는 초복합 전기 회로를 형성하기 위한 재료를 이용하여 왔다. 이들 층은 종래의 콘택트 기술로는 쉽게 "번 스루"하지만, 층내에서 균일한 전류 분포가 되도록 설정할 수 있는 본 발명의 방법에 따르면, 그러한 위험이 나타나지 않는다. 주변의 처리 유체에 의해 코팅되어질 재료 피스의 효율적인 냉각으로 인하여, 처리되어질 재료층의 특정 전류 부하를 예를 들면, 100 A/㎜2으로 매우 높게 설정할 수 있다.
본 방법 및 장치는, 전기도금, 에칭, 산화공정, 환원공정, 크리닝, 예를 들면, 무전류 금속화 공정을 개시하기 위한 자체 비전해 공정에서의 전해 지원공정 등의 어떠한 전해 공정을 구현하는 것에도 이용할 수 있다. 또한, 예를 들면, 가스가 재료 피스의 표면상에서 형성, 즉, 음극 반응에서 수소가스가 및/또는 양극 반응에서 산소가스가 형성될 수 있다. 또한, 별도의 이들 공정을 동시에 수행할 수도 있고, 다른 방법, 예를 들면, 금속화 공정, 또는 다른 전기화학적 공정과 함께 수행할 수도 있다.
본 발명에 따른 방법 또는 장치의 응용영역에는,
Figure 112005049401210-pct00001
금속 박층의 증착;
Figure 112002011731739-pct00002
구조체의 선택적인 전기 도금(아일랜드 전기도금);
Figure 112005049401210-pct00003
예를 들면, 희생 영역 (sacrificial region) 으로부터 얻어지는 금속으로 표면층을 보강시키기 위하여, 한 희생영역으로부터 다른 영역으로 시트 또는 포일내의 금속으로 형성되는 표면층의 이동;
Figure 112002011731739-pct00004
에칭에 의해 구조체를 박형화 (thinning);
Figure 112005049401210-pct00005
에칭에 의해 전체표면층을 제거 및 박형화, 예를 들면, 스루홀 도금 (through hole plating) 을 실시하기 이전에, 회로 기판 재료의 표면으로부터 수 ㎛의 층을 제거 (보어링 (boring) 의 동시 전해 디버링 (simultaneous electrolytic deburring));
Figure 112002011731739-pct00006
구조체들을 선택 에칭 (아일랜드 에칭);
Figure 112002011731739-pct00007
전체표면 또는 선택 펄스 에칭;
Figure 112005049401210-pct00008
큰 표면 또는 작은 구조체상에 펄스 전류에 의한 금속의 증착;
Figure 112002011731739-pct00009
금속 표면의 전해 산화 및 환원;
Figure 112002011731739-pct00010
(예를 들면, 수소 또는 산소의 전해 형성에 의해) 음극 반응 또는 양극 반응 공정에 의해 전해 클리닝; 및
Figure 112002011731739-pct00011
전해 보조에 의한 에칭 클리닝 및 전해 보조 공정에 유리한 다른 공정이 있다.
특히, 본 방법 및 장치는, 예를 들면, 5 ㎛까지인 두께를 가진 층인 금속 박층을 증착하는데 우수하게 이용될 수 있다. 이러한 형태의 층 증착은, 종래의 연속 시스템을 이용하는 경우, 콘택트 기술의 필요함으로 인하여, 이들 시스템을 매우 정교하게 형성해야 하기 때문에, 매우 고가의 비용이 든다.
본 발명에 따른 방법을 구현하기 위하여, 다음 조건들,
Figure 112002011731739-pct00012
처리되어질 재료 피스의 기초 도전성 층으로부터 형성되는 재료의 종류;
Figure 112005049401210-pct00013
코팅 금속의 종류;
Figure 112002011731739-pct00014
전해 공정의 종류와 파라미터, 예를 들면, 전류 밀도;
Figure 112005049401210-pct00015
처리 유체의 조성; 및
Figure 112005049401210-pct00016
처리 장치의 기하학적 특성, 예를 들면, 반송 방향으로의 전극 간격의 폭을 설정할 수 있다.
상술한 파라미터들의 조합들을 최적으로 선택함으로써, 전해 프로세스를 제어할 수 있다. 예를 들면, 특정 금속 증착 배스를 선택함으로써, 이러한 경우에는 금속 용해 프로세스가 제한되기 때문에, 이미 증착되어진 금속이 에칭되어 없어지지 않도록 작용할 수 있다. 동시에, 이는, 이 배스내에 금속 증착을 제한하도록 에칭 배스를 적절하게 선택함으로써 달성될 수도 있다.
재료 피스상의 금속 표면을 에칭하기 위한 방법을 구현하기 위하여, 그 재료 피스는 먼저 하나 이상의 양극화 전극을 통과시킨 후, 하나 이상의 음극화 전극을 통과시키도록 안내된다.
본 방법 및 장치는 재료 피스를 먼저 하나 이상의 음극화 전극을 통과시킨 후, 하나 이상의 양극화 전극을 통과시키도록 안내하여, 금속 전체표면층을 금속화하는데 이용할 수도 있다. 또한, 공지된 많은 방법 및 장치와 대조적으로, 전기적으로 상호 절연된 금속 아일랜드가 설치되어 있는 재료 피스상에 금속을 어려움 없이 증착할 수도 있다. 바람직하게는, 전해 금속화하도록 이 재료 피스를 이용하는데, 이 피스들은 그 전해 금속화동안에 불용성인 면을 가진다. 예를 들면, 본 발명에 따른 방법 및 장치에 따르면, 금속으로 형성되는 최종 층은 회로 기판 또는 도전성 포일상에, 예를 들면, 구리상에 주석을 코팅하여, 형성할 수 있다.
본 방법 및 장치의 또 다른 유용한 응용은, 통상적으로 그 층의 두께가 약 18 ㎛ 인 회로 기판 재료상에 외부 구리층을 추가 공정 이전에 박형화하는 것을 구비한다는 점이다. 예를 들면, 단지 3 내지 5 ㎛ 두께인 구리층으로 피복되는 회로 기판 재료는 가장 미세한 도전성 회로를 형성하는데 가장 적합하다. 그 결과, 회로 기판 형성 공정에서의 레이저 보어링 (laser boring) 및 에칭의 비용이 현저히 감소한다. 본 발명에 따른 방법 및 장치로, 이러한 구리 박층을 금속화에 의해 어려움없이 형성하는 것이 가능하다. 또한, 매우 큰 층 두께를 가진 구리층으로부터 구리를 에칭하여 제거하는 것은 질적으로 그리고 경제적으로 큰 의미를 갖는다. 구리 초박층을 형성함으로써, 구리 구조체가 일련의 에칭 공정 동안에 언더에칭 (under-etch) 되는 것이 방지된다. 이러한 형태의 재료는 종래의 방법 및 장치에 의해 제조되는 것이 어렵기 때문에, 본 방법 및 장치는 종래의 기술에 비하여 상당한 이점을 제공한다. 물론, 이러한 경우, 매우 고가의 박형 구리 포일이 상술한 이점에 대응하여 구현되어야 한다.
본 방법 및 장치의 또 다른 응용은 전해 에칭에 의해 보어링 (boring) 한 후 회로 기판과 도전성 포일 재료를 디버링 (deburring) 하는 것을 구비하는 것이다. 최근까지는, 기계적인 방법, 예를 들면, 버 (burr) 를 제거한 로터리 브러쉬에 기초한 장치를 이용해 왔다. 그러나, 전반적으로, 포일 재료가 그 기계적인 처리에 의해 부서지기 때문에, 이러한 형태의 기계적인 방법은 포일 재료에 대해서는 유용하지 못하다.
다음, 본 발명에 따른 방법 및 장치의 원리를, 다음 도면을 통하여 설명한 다.
도 1은 본 발명에 따른 장치를 설명하는 개략도이다.
도 2는 본 발명에 따른 방법의 원리를 설명하는 개략도이다.
배스 컨테이너 (1) 가 도 1에서 도시되며, 적합한 처리 유체 (3) 로 레벨 (2) 까지 충전된다. 회로 기판 또는 도전성 포일 재료 피스 (LP), 예를 들면, 이미 금속화되어, 도전성 트랙 표면 (4) 과 보어링들을 가진 다층 적층체 (다층체) 를, 예를 들면, 롤러 또는 실린더 (도시 생략) 와 같은 적합한 반송 수단 (3) 에 의해 수평 방향 (5' 또는 5") 으로 처리 유체 (3) 를 통과하도록 안내한다. 또한, 전류/전압원 (8) 에 접속되는 배스 컨테이너에는 2개의 전극 (6 및 7) 이 있다. 이 전극 (6) 은 음극성이고, 전극 (7) 은 양극성이다. (예를 들면, 플라스틱 재료로 형성되는) 절연 측벽 (9) 을 반송 방향에 대하여 수직방향으로 2개의 전극 (6, 7) 사이에 배치하여, 2개의 전극 (6, 7) 을 서로 전기적으로 차단시킨다. 이 측벽 (9) 은 이 측벽과 접촉하는 재료 피스 (LP) 와 매우 밀접하게 대향하여 도입되어 접촉하도록 하거나, 재료 피스 (LP) 옆을 통과하는 경우 재료 피스 (LP) 까지 최소한도로 도달하는 것이 바람직하다.
이 재료 피스 (LP) 가 전극 (6, 7) 을 통과하여 이동하고 있는 동안, 음극화 전극 (6) 의 반대편에 배치되는 영역 (4* a) 에서는 이 재료 피스가 실제적으로 양극화되고, 양극화 전극 (7) 의 반대편에 배치되는 영역 (4* k) 에서는 이 재료 피스가 음극화된다.
이 재료 피스 (LP) 가, 전극 (6, 7) 을 통과하여 예를 들면, 방향 (5') 으로 안내되는 경우, 표면 (4) 이 에칭된다. 이러한 경우에, 구조체 (4*) 의 좌측 영역 (4* a) 은 도 1에 도시된 위치에서 양극화되기 때문에, 금속이 도전성 트랙 구조체로부터 에칭된다. 이와 반대로, 구조체 (4*) 의 우측 영역 (4* k) 은 양극화 전극 (7) 을 향하여 배향되기 때문에, 양극화되게 된다. 처리유체 (3) 가 추가의 전기화학적 활성화 산화환원 페어를 포함하지 않는 경우, 이 영역 (4* k) 에서 수소가 발생한다. 따라서, 이를 요약하면, 금속이 표면 (4) 으로부터 제거된다. 단일 표면 (4) 의 경우에, 이 표면이 서로 반대 극성을 갖는 전극 (6, 7) 의 유효 영역에 동시에 배치되는 한, 이러한 과정이 계속 진행된다.
재료 피스 (LP) 를 금속화할 경우, 그 재료 피스를 방향 (5") 으로 반송해야만 한다. 이러한 경우에, 금속화 배스가 처리 유체 (3) 로서 이용된다. 먼저, 재료피스 (LP) 의 우측 에지가 음극화 전극 (6) 의 영역으로 진입한 후, 양극화 전극 (7) 의 영역으로 진입한다. 구조체 (4*) 의 우측 부분 (4* k) 은 도 1에 도시된 위치에 양극화 전극 (7) 의 반대편에 배치되기 때문에, 음극화된다. 한편, 구조체 (4*) 의 좌측 영역 (4* a) 은 음극화 전극 (6) 의 반대편에 배치되기 때문에, 양극화된다. 예를 들면, 기본 도전성 층으로서 구리로 형성되는 도전성 트랙 구조체가 주석 이온을 포함하는 수용성 주석 배스 (3) 로부터의 주석으로 처리되는 경우, 구조체 (4*) 의 좌측 영역 (4* a) 상에는 단지 산소만이 발생한다. 한편, 주석이 우측 부분 (4* k) 상에 증착된다. 따라서, 이를 요약하면, 주석이 구리 구조체상에 증착된다.
전해 유체 (3) 를 가진 배스 컨테이너 (1) 가 설치되어 있는, 도 1에 도시한 것과 동일한 배열을 도 2에 도시한다. 전해 유체 (3) 의 레벨은 2로 표시된 레벨이다. 도 1과 함께, 재료 피스 (LP) 상의 전극 (6, 7) 의 전기장 효과가 개략적으로 재생성된다. 전극 (6 및 7) 사이에 절연 측벽 (9) 을 위치시킨다. 금속 구조체 (4* a 및 4* k) 를 서로 전기 접속시킨다. 이 음극화 전극 (6) 의 반대편에 배치되는 금속 구조체 (4* a 및 4* k) 에서는 좀더 양극성인 전위가 생성되기 때문에, 구조체의 이들 영역은 양극화된다. 반대편에 배치된 양극화 전극 (7) 에 의해, 구조체 (4* k) 에서는 좀더 음극성인 전위가 생성되기 때문에, 구조체의 이들 영역은 음극화된다. 상술한 배열에서는, 전해 유체 (3) 가 금속화 배스인 경우에, 구조체 (4* k) 를 금속화시킨다. 동시에, 음극 처리가 양극화 구조체 (4* a) 에서 발생한다. 전해 유체 (3) 가 주석 배스인 경우, 이 구조체들은 구리로 형성되며, 이 구리는 용해되지 않는다. 이를 대신하여, 산소가 구조체 (4* a) 에서 발생한다.
전해 공정 동안에는, 가용성 및 불용성 전극 모두를 전극으로서 이용할 수 있다. 통상적으로, 금속화 방법에서는 가용성 전극을 이용하여, 금속화 용액에서의 금속화 공정에서 이용되는 금속을 용해시킴으로써 다시 재형성시킨다. 따라서, 증착되어질 금속으로 형성되는 전극을 이용한다. 또한, 전류가 흐르는 동안에는, 불용성 전극을 처리 유체내에 도입시킨다. 예를 들면, 납전극, 백금 티타늄 전극, 티타늄, 또는 이리듐 산화물로 피복되어 있는 귀금속 전극을 이용할 수 있다.
본 방법 및 장치를 전해 금속화에 이용하는 경우, 금속 이온들을 포함하는 금속화 배스를 이용한다. 가용성 양극화 전극을 이용하는 경우, 그 금속 이온들은 이들 전극의 용해에 의해 공급한다. 이와 반대로, 불용성 전극을 이용하는 경우, 금속 이온들이 별도의 적합한 추가 캐미컬에 의해 공급되어야만 하거나, 예를 들면, 금속 부분이 산화환원 페어의 추가 이온에 의해 용해되고, 이온이 금속화 배스내에 포함되는데 이용되는 WO 9518251 A1 에 개시되어 있는 장치에 의해 금속 이온들이 공급되어야만 한다. 이러한 경우에, Fe2+/Fe3+ 또는 다른 산화환원 페어를 구리 배스내에 포함시킨다.
본 방법 및 장치의 다른 변형에서는, 전극이 재료 피스의 일측상에만 배향되도록 하는 방법으로, 전극을 전극 배열체내에 증착할 수도 있다. 이러한 경우에, 2개의 전극 사이에 직류가 흐르는 것을 방지하기 위해서는, (예를 들면, 50 ㎛인 두께의 폴리이미드 막으로 형성되는) 하나 이상의 절연 측벽을 전극들 사이에 설치하여, 이 측벽이 그 재료 피스의 바로 근처로 이동하는 것이 바람직하다. 전해 배스를 통과하여 반송되는 동안, 절연 측벽이 그 재료 피스와 접촉하는 방식으로 이 절연 측벽을 배치하거나, 절연 측벽이 그 재료 피스의 표면측까지 최소한 직접 도달하는 것이 바람직하다. 그 결과, 음의 전극으로부터 양의 전극을 매우 우수하게 차단하는 것이 달성된다.
금속화되어질 작은 구조체가 전해 처리를 위하여 하나 이상의 음극화 전극 및 하나 이상의 양극화 전극 모두에 배치되어야 하기 때문에, 그 구조체의 확정 크기로 주어지는, 이 전극들 사이의 간격은 특정 값을 초과해서는 안 된다. 그 결과, 상한값도 절연 측벽의 두께와 관련하여 확정된다. 경험에 의한 방법으로서, 절연 측벽의 두께를, 대부분 처리되어질 구조체 한도의 대략 반에 대응시키는 것으로 가정하면, 재료의 반송 방향으로 각각의 크기를 비교하는 것이 바람직하다. 약 100 ㎛인 폭을 갖는 구조체의 경우에는, 측벽의 두께가 50 ㎛ 를 초과하지 말아야 한다. 더욱 협소한 구조체의 경우에는, 대응적으로, 박형의 측벽을 이용한다.
하나가 나머지 하나의 뒤에 배치되는 추가 전극 배열체들의 전극들 사이에 직류가 흐르는 것을 방지하기 위하여, 추가 절연 측벽을 별도의 전극 배열체 사이에 설치할 수도 있다.
또한, 다른 변형 방법 및 장치에서는, 전극 배열체의 전극들이 재료 피스의 상이한 표면들과 배향하도록 하는 방식으로 그 전극들을 배치할 수도 있다. 이러한 경우에, 재료 피스들 자체는 전극들 사이의 절연측벽으로서 기능하여, 그 전극들이 재료 피스를 초과하여 돌출하지 않는 경우에는, 전극 배열체의 전극들 사이에 다른 절연 측벽을 이용할 필요가 없게 할 수 있다. 재료 피스의 양측 표면상에 도전성 영역이 서로 전기 접속하는 경우에도, 이러한 변형 방법 및 장치를 적용할 수 있다. 이러한 배열체는, 예를 들면, 일측상에서 기능하는 도전성 포일 및 스루홀 도금 회로 기판을 처리하는데 적합하다. 예를 들면, 전체표면이 도전성인 표면을 가진 재료 피스가 그 기능면의 반대편에 위치되는 면상에 이용된다는 사실의 결과로서, 음극화 전극을 그 도전성층의 반대편에 배치하고, 양극화 전극을 그 기능면의 반대편에 배치하여, 그 기능면의 도전성 구조체상에 금속을 증착시킬 수도 있다. 이와 동시에, 반대편에 배치된 도전성 층으로부터 금속을 제거한다.
본 발명에 따른 방법을 구현하는 경우, 직류가 전극 배열체의 양극화 전극과 음극화 전극 사이를 흐를 수 없도록 주의를 해야 한다. 이 목적을 위하여, 전극 배열체의 반대 극성 전극들을 재료 피스의 표면과 상이하게 배향하는 경우, 상술한 절연 측벽 또는 재료 피스 자체를 이용할 수 있다. 직류가 흐르는 것을 방지하기 위한 제 3의 가능성은, 재료 피스가 처리 유체내에서 넣어져 있지는 않지만, 적합한 노즐에 의해 유체와 접촉하는 경우에 발생한다. 이러한 경우에, 개별 전극과 접촉상태에 있는 유체 영역이 서로 접촉하지 않는 경우에는, 전극들을 재료 피스의 일측상으로 배향시킨 전극 배열체의 전극들간의 절연측벽을 전체적으로 없앨 수 있다.
전극 배열체는, 재료 피스가 바람직하게는 반송 평면의 전체 처리 폭에 걸쳐, 처리유닛에 반송되는 방향과 직교방향으로 또는 대각선방향으로 연장되어 있을 수 있다. 전극 배열체의 이러한 공간적인 연장은, 반송 방향에서 관찰하는 경우, 전해 처리의 지속시간에 상당한 영향을 준다. 긴 전극 배열체들은 전체표면 처리를 위하여 이용될 수 있다. 이와 반대로, 짧은 전극 배열체는 매우 미세한 구조체를 처리하는 경우에 이용될 수 있다.
도 1 을 통하여 이를 더욱 상세하게 설명한다. 재료 피스 (LP) 가 좌측으로부터 우측으로 이동하는 경우 (반송 방향 5"; 경우: 전기 도금), 구조체 4* 의 선단 우측 에지는 구조체의 후면 영역보다 더 오래 전기 도금된다. 그 결과, 불규칙한 층 두께가 얻어진다. 층의 최대 두께는 반송 방향 (5', 5") 의 전극 배열체의 길이에 실질적으로 의존하며, 또한, 반송 속도, 전류 밀도, 및 반송 방향 (5', 5") 의 표면 (4) 의 크기에 의존한다. 이와 동시에, 초기에 큰 층 두께를 갖는 경우에, 반송 방향 (5', 5") 으로 긴 전극 배열체 및 긴 표면 (4) 은, 절대 측정시, 층 두께에 있어 큰 차이를 야기시킨다. 전극 배열체가 반송 방향 (5', 5") 으로 더 짧은 길이를 갖는 경우, 층 두께의 차이는 더 작아진다. 이와 동시에, 처리 시간이 감소된다. 따라서, 전극 배열체의 크기를 필요에 따라 채택할 수 있다. 예를 들면, 0.1 mm 패드 또는 50 ㎛ 폭의 도전성 트랙인, 가장 미세한 도전성 트랙 구조체의 경우에, 전극 배열체들의 길이는 서브 밀리미터 영역으로 되어야 한다.
본 방법의 효과를 증가시키기 위해, 2 이상의 전극 배열체를 한 처리 유닛내에 제공할 수도 있고, 재료 피스를 이 전극 배열체를 연속해서 통과하도록 안내할 수도 있다. 이들 전극 배열체의 전극은 연장된 형태를 가질 수 있고, 반송 평면과 실질적으로 평행하게 배치할 수 있다. 이 전극은 반송 방향과 실질적으로 직교하거나, 반송 방향에 대하여 α≠90°를 형성하도록 배향될 수 있다. 이 전극은 재료 피스에 의해 커버링되는 반송 평면의 전체폭에 걸쳐 연장되어 있는 것이 바람직하다.
전극들이 반송 방향에 대하여 α≠90°를 형성하는 배열로 인하여, 반송 방향과 평행하면서 반송 방향과 직교하게 배향되는 전기 절연된 금속 구조체는, α
Figure 112006096511811-pct00017
90° (±25°) 인 경우보다, 원하는 전해 반응을 더 오래 받을 수 있다. 각이 α
Figure 112006096511811-pct00018
90°이면, 반송 방향으로 배향되고, 주어진 반송 속도와 주어진 전극 길이를 갖는 도전성 트랙은 적절한 시간량동안 전해 처리되지만, 반송 방향과 직교하게 배향되는 도전성 트랙은 단시간동안만 전극 배열체내에서 처리된다. 이는, 구조체가 전극 배열체의 양극화 전극과 음극화 전극의 반대편에 동시에 배치되는 경우에만 전해 처리가 가능해지기 때문이다. 이러한 구조체의 경우, 전극 배열체와 평행하게 배향되기 때문에, 콘택트 시간이 짧다. 전극 배열체가 반송 방향과 평행 (α
Figure 112006096511811-pct00019
0° (±25°)) 하게 배향되는 경우에는, 그와 반대로 된다.
또한, 본 발명에 따른 장치는 연장된 형태의 전극을 가진 복수의 전극 배열체를 가질 수 있고, 상이한 전극 배열체들의 전극들은 반송 방향에 대하여 상이한 각도를 형성한다. 특히, 2 이상의 연장된 전극 배열체의 배열이 유리하게 되고, 처리 유닛내의 재료 피스의 반송 방향과 전극 배열체들 사이의 각도는 α≠90°가 되고, 그 전극 배열체는 서로에 대하여 대략 직교하게 배치되어 있다. 바람직하게는, α1
Figure 112006096511811-pct00020
45° (제 1 전극 배열체) 로서, 특히, 20° 내지 70°이고, α2
Figure 112006096511811-pct00021
45° (제 2 전극 배열체) 로서, 특히 110° 내지 160° 이다.
더욱 바람직한 본 방법에서는, 전극들이 반송 평면과 실질적으로 평행하게 오실레이팅 방식으로 이동시킬 수 있다. 또한, 서로 평행하게 인접하여 배치되고 연장된 형태의 전극을 갖는 복수의 전극 배열체가 설치될 수 있고, 이 전극들 사이에 절연 측벽이 개별적으로 배치될 수도 있으며, 이들 인접한 전극은 별도의 전류/전압원으로부터 개별적으로 제공될 수도 있다. 금속화 용액이 이용되는 경우에, 먼저, 재료 피스의 절연 구조체상에 금속이 증착된다. 반송 동안에 전측이 되는 구조체의 영역은 후측 구조체보다 금속화 영역에 더 오랜기간동안 놓여지기 때문에, 전측상의 금속층의 두께가 더 두껍다. 다음, 제 1 배열체의 제 2 전극 또는 제 2 배열체의 제 3 전극 및 추가의 반대 극성 전극을 구비하는 제 2 전극 배열체를 재료 피스가 통과하는 경우, 재료 피스의 전측 영역으로부터는, 많은 금속이 다시 제거되고, 후측 구조체상에서는, 많은 금속이 제거되기 보다는 증착된다. 따라서, 이를 종합해보면, 2개의 전극 배열체의 처리 동안에 구조체상에서 금속층 두께의 평균화가 달성된다.
특히, 이러한 배열체를 갖는 금속층 두께의 균일화를 달성하기 위하여, 제 1 전극 배열체의 반대편에 배치되는 구조체상의 전류 밀도가, 제 2 전극 배열체의 반대편에 배치되는 구조체상의 전류밀도의 대략 2 배만큼 큰 값으로 조절될 수 있다.
또한, 또 다른 바람직한 방법에서는, 재료 피스를 하나 이상의 전극 배열체를 통과하도록 안내한 후, 반송 평면과 직교하는 축에 대하여 180°만큼 회전될 수 있고, 동일한 전극 배열체 또는 또 다른 전극 배열체에 전달될 수도 있다. 그 결과, 임의의 방식으로 배향되는 구조체의 전해 처리 동안에, 좀더 균일한 층 두께 분포가 달성된다.
또한, 또 다른 바람직한 방법에서는, 전극 배열체가 절연 측벽에 의해 둘러싸여질 수 있다. 복수의 인접 전극 배열체가 이용되는 경우, 이들 절연 측벽은 전극 배열체들 사이에 배치된다. 반송 평면을 향하여 배향되는 개구부들은 전극 배열체들을 둘러싸는 이들 절연 측벽을 통과하여 그리고, 전극들 사이에 배치되는 절연 측벽을 통과하여 형성된다.
이들 개구부는, 필요에 따라 여러 크기의 폭을 가질 수 있다. 예를 들면, 이들 개구부는 반송 방향에 대하여, 재료 피스상에 금속을 증착하기 위한 방법이 이용되는 경우에는, 음극화 전극과 관련한 개구부가 양극화 전극과 관련한 개구부보다 더 작거나, 재료 피스상에 금속표면을 에칭하기 위한 방법이 적용되는 경우에는, 음극화 전극과 관련한 개구부가 양극화 전극과 관련한 개구부보다 더 큰 폭을 각각 갖는다.
본 실시형태로 인하여, 처리되어질 재료 피스상에서, 음극화 전극의 반대편에 배치되는 영역에서의 전류밀도가 양극화 전극의 반대편에 배치되는 영역에서의 전류 밀도와 상이하게 되는 것이 달성될 수 있다. 이러한 차이로 인하여, 이들 영역에서, 특정 전해 처리를 지원하거나 다른 처리를 억제하도록, 상이한 값의 전위가 설정될 수 있다. 따라서, 이러한 방식으로 재료 피스상에 더 큰 두께로 금속을 증착하기 위해서도, 예를 들면, 금속의 경쟁 용해에 대하여 금속의 증착 속도를 올릴 수 있다. 상술한 경우에, 음극화 전극의 반대편에 배치되는 재료 피스상의 영역에는, 전류 밀도 및 그에 따른 전위가 증가하기 때문에, 물의 분해 (산소의 발생)가 경쟁 반응으로서 발생한다. 그 결과, 양극화 전극에 대응하는 재료 피스의 영역에는, 소량의 금속이 증착되기 보다는 분해된다. 물론, 금속이 에칭되는 적용에 대해서는 이와 반대로 된다.
음극화 전극상에 금속이 증착되는 것을 방지하기 위해서는, 이 음극화 전극들을 이온-감응 멤브레인 (membrane) 으로 차단하여, 이 음극화 전극을 둘러싸는 곳에 전해 스페이스를 형성할 수 있다. 이 이온 감응 멤브레인을 이용하지 않는 경우에는, 하루 또는 일주일을 기본으로, 음극화 전극상에 증착된 금속을 다시 제거해야만 한다. 이 목적을 위하여, 예를 들면, 음극화된 표면 전극은, 이들 전극을 스트립 (stripping) 하기 위한 곳에 배치될 수 있고, 이러한 경우, 금속화 전극은 양극성으로 된다. 제조 중지 동안에, 처리되어질 재료 피스 대신에, 전극 배열체내에 이들 스트립 전극을 도입시킬 수도 있다. 또한, 음극화 전극의 외부적인 스트립 (stripping) 을 이용하여 주기적인 교체를 간단히 할 수도 있다.
또한, 재료 피스의 처리를 위하여, 단극성 또는 이중극성 전류 펄스 열이 전극에 흐르는 방식으로 전극 배열체의 전극에 인가된 전압을 복조하는데 유리할 수 있다.
다음 도면을 통하여 본 발명을 추가로 상세히 설명한다.
도 3은 전극 배열체의 구성을 나타내는 개략도이다.
도 4는 도 3에 따른 장치에서의 처리 후에 구조체의 층 두께 구성을 나타낸다.
도 5는 전극 배열체의 2 개의 전극을 나타내는 개략도이다.
도 6은 여러 전극 배열체와 관련한 복수의 전극을 나타내는 개략도이다.
도 7은 연속 시스템에서 재료 피스에 대한 반송 경로를 따른 복수의 전극 배열체의 특정 배열을 나타낸다.
도 8a는 수직 반송 평면을 가진 연속 시스템의 단면도이다.
도 8b는 수직 반송 평면을 가진 연속 시스템의 평면도이다.
도 9는 수평 반송 평면으로 재료 피스가 반송되는 연속 시스템의 측단면도이다.
도 10은 실링막을 설명하는 개략적인 전면도이다.
도 11은 구리 구조체를 가진 재료 피스, 및 복수의 전극 배열체로부터의 전극들의 돌출부를 도시하는 평면도이다.
도 12는 연속 시스템에서 재료 피스에 대한 반송 경로를 따른 복수의 전극 배열체의 또 다른 특정 배열을 나타낸다.
도 1과 도 2에 따른 전극 배열체는 큰 표면의 금속표면을 처리하는데 매우 적합하다. 전극 배열체를 이용한 전해 처리의 지속시간, 반송 속도에 더하여, 반송 방향에서의 전극 길이를 결정한다. 처리되어질 표면이 큰 표면 또는 큰 구조체의 경우에는, 최소한 공정 결정 전극을 고려한다면, 반송 방향에서의 전극 길이가 큰 것을 선택한다.
제 1 전극에서 첫번째로 달성되는 처리 효과가 전극 배열체의 제 2 전극에서의 처리에 의해 다시 바꾸어질 수 없거나, 적어도 완전히 바꾸어질 수 없는 적합한 공정 파라미터에 의해 고려되는 경우, 본 발명에 따른 복수의 전극 배열체는 반송 방향으로 연속 배치될 수 있고, 즉, 재료 피스를 복수의 전극 배열체를 연속으로 통과하도록 안내한다. 개별 전극 배열로 달성되는 각각의 처리 결과가 축적된다. 반송 방향에서의 전극 배열체의 길이는 처리되어질 구조체의 크기에 따라 적응시켜야 한다. 작은 구조체를 처리하는 경우, 이 길이도 작은 것으로 선택해야 한다. 복수의 전극 배열체는, 요청되는 처리 결과에 따라 대응적으로 더 큰 것으로 선택되어야 한다. 처리 결과는 전극 배열체의 다음 개별 전극에 의해 다시 바꾸어지지 않아야 하는 것이 항상 필요조건이다. 예를 들면, 이미 증착된 금속층은 다음 음극화 전극을 통과하는 경우, 다시 제거되지 말아야 한다.
처리 되어질 구조체가 매우 작은 경우에, 전극을 최초로 또는 최후로 통과하도록 안내되는 처리되어질 구조체의 에지 영역 처리가 가장 1 순위이다. 그러나, 이들 에지 영역은 가능한 균일한 방식으로 전해 처리되어야만 한다. 이 목적을 위하여, 타겟 방식으로 전극 배열체에서 전기화학적 "반대 방향" 반응 (예를 들면, 금속화, 스트립) 을 설정할 수 있는 가능성을 유용하게 사용할 수 있다. 도 3을 참조하여, 가장 작은 구조체 (0.1 mm인 폭) 의 매우 균일한 전해 처리를 설 명한다.
도 3에는, 2개의 전극 배열체를 가진 구성이 각각의 양극화 전극 및 음극화 전극 (6', 7', 6", 7") 을 갖도록 재형성된다. 예를 들면, 구리로 형성되는 도전성 트랙 구조체인, 표면 (4) 을 가진 재료 피스 (LP) 가, 도시되지 않은 전해 유체를 통과하여 반송 방향 (5) 으로 안내된다. 본 예에서는, 주석 배스가 전해 유체로서 사용된다.
음극화 전극 (6', 6") 은 이온 감응 다이어프램 (16) 에 의해 주변 전해 스페이스로부터 차단된다. 그 결과, 전해액으로부터 전극 (6', 6") 상에 주석이 증착되는 것이 방지된다. 절연 측벽 (9', 9") 은 전극 (6' 및 7') 또는 (6" 및 7") 사이에 각각 위치된다. 절연 측벽 (17) 은 두개의 전극 배열체들 사이에 배치된다. 또한, 다이어프램 (16) 을 없앨 수도 있다. 이러한 경우에, 때때로, 음극화 전극은 스트립 (stripping) 시킬 필요가 있다.
표면 (4) 은 전극 (6' 및 7') 이 위치되는 제 1 전극 배열체내에서 금속화된다. 표면 (4) 을 좌측에서 우측으로 전극 배열체를 통과하도록 안내한다는 점의 결과로서, 표면 (4) 의 우측 에지는 좌측 에지보다 전해 반응을 더 오랜 시간동안 받게 되어, 증착된 금속량 및 이에 따른 금속층의 두께가 좌측 에지보다 더 크게 된다. 이러한 밸런스의 결함에 대해 적어도 일부분을 보상하기 위해서는, 재료 피스 (LP) 를, 제 1 전극 배열체를 통과한 후, 제 2 전극 배열체를 통과하도록 안내한다. 이 배열체에는, 음극화 전극 (6") 과 양극화 전극 (7") 의 순서가 제 1 전극 배열체의 음극화 전극 (6') 과 양극화 전극 (7') 에 관계하여 변화되어, 표면 (4) 의 개별적인 좌측 에지가 개별적인 우측 에지보다 전극 (7") 의 전기화학적 (전기 도금) 효과를 더 오랜 시간동안 받게 된다. 표면 (4) 의 우측 에지는 음극화 전극 (6") 을 통과할 때 양극화됨에 따라, 표면 (4) 의 좌측 에지보다 양극화 반응을 더 오랜 시간동안 받게 되어, 이러한 경우, 우측 에지상의 금속이 바람직하게 다시 제거된다. 그 결과, 실질적으로 균일한 주석 박층이 증착된다.
얻어진 금속층 두께 (d) 가 코팅되어질 표면 (4) 의 길이 한도 (a) 의 함수로서 나타나는 도 4의 다이어그램을 참조하면, 이 결과를 이해할 수 있다. 이 다이어그램은 제 2 전극 배열체에서의 전류가 제 1 전극 배열체에서의 전류의 1/2 만큼 크고 전기화학적 반응 (금속 용해, 금속 증착) 의 전류 생성량이 100%에 근접하다는 조건으로 도시되었다.
재료 피스가 제 1 전극 배열체를 통과한 후에 측정될 수 있는 층 두께 분포는 곡선 I에 의해 표시된다. 표면 (4) 의 좌측 에지상에는 (a = 0), 금속이 실제 증착되지 않았지만, 우측 에지상에는 (a = A), D인 층두께가 얻어진다. 제 2 전극 배열체를 통과하는 경우 2가지 프로세스가 발생하는데, 좌측 에지에는, 실제적으로 금속만이 증착된다 (곡선 II에 의해 표시되어지는 부분 프로세스). 따라서, 이 영역에는, D/2인 층 두께가 얻어진다. 또한, 우측 에지에는, 실제적으로 금속만이 제거된다 (곡선 III에 의해 표시되어지는 부분 프로세스). 따라서, 이 위치에서의 층두께는 처음 d=D로부터 d=D/2로 감소된다. 이와 마찬가지로, 구조체상의 중간 영역은 실질적으로 d=D/2인 층두께를 갖는다. 최종 형성된 층 두께 분포는 곡선 Ⅳ으로 표시된다.
처리 배스를 최적화함으로써 금속화가 더욱더 개선될 수 있고, 금속 용해를 허용하지 않는 금속 증착용 배스를 이용함으로써, 전체적으로, 더 큰 금속층 두께가 얻어질 수 있다. 이러한 경우에, 제 1 및 제 2 전극 배열체의 전류값은 동일한 크기를 가져야 한다. 이러한 경우에, 도 4에 도시된 곡선 III은, 금속이 용해되지 않기 때문에, 가로 좌표와 일치한다. 따라서, 층 두께 (D) 는 금속 구조체의 총 표면에 걸쳐 일정한 값 (곡선 Ⅳ') 이 얻어진다.
도 3에 따른 좀 더 간략한 배열은, 전극 (7', 7") 을 가진 중심영역이 하나의 전극을 가진 한 영역을 형성하도록 결합되는 방식으로 달성된다. 또한, 이러한 경우에, 한편으로 전극 (6') 과 전극 (7', 7") 을 구비하는 부분 전극 배열체와, 다른 한편으로 전극 (7', 7") 과 전극 (6") 을 구비하는 부분 전극 배열체에 상이한 전류가 생성될 수 있는 전극에 전류를 급전하기 위해서는, 2개의 전류/전압원이 요청된다. 이러한 경우에, 분할 측벽 (17) 이 필요없게 된다. 이러한 경우에, 전극 배열체의 기계적인 어셈블리가 좀더 간략해진다.
본 발명의 바람직한 실시형태의 전극 배열체의 구조적인 어셈블리를 도 5에 나타낸다. 표면 (4) 을 가진 재료 피스 (LP) 는 전극 배열체 바로 아래부분에 도시된다 (재료 피스 (LP) 의 하측상에 배치되는 표면 (4) 은 재료 피스의 바로 아래부분상의 제 2 전극 배열체에 의해 전해처리된다). 이 재료 피스 (LP) 는 반송 방향 (5) 으로 안내된다. 전극 배열체는 전극 (6; 음극) 및 전극 (7; 양극) 을 구비한다. 전극 (6 및 7) 사이에는, 이러한 경우에 배치되는 절연 측벽 (9) 이 재료 피스 (LP) 상에 위치되어, 전극 (6 및 7) 으로부터 방사되는 필드 라인을 효과적으로 전기 차단하는 작용을 한다. 전극 (6 및 7) 은, 그 안에 전해액 (3) 이 위치되는 음극 스페이스 (10) 와 양극 스페이스 (11) 에 의해 둘러싸여진다. 스페이스 (10 및 11) 는 재료 피스 (LP) 가 안내되는 반송 평면을 향하여 개구되어 있다. 재료 피스 (LP) 의 미소 영역상에 전극 영향의 집중화는 전극 (6 및 7) 사이에서 측부 절연 측벽 (13, 14) 및 절연 측벽 (9) 을 통과하여 형성되는 2개의 작은 개구부 (12k, 12a) 에 의해 달성된다. 그 결과, 작은 표면 (4) 의 전해 처리가 고르게 되기 때문에 매우 유리하다. 이와 반대로, 큰 개구부 (12a, 12k) 를 선택하는 경우에는, 작은 구조체의 전해 처리가 불규칙하게 된다.
또한, 도 5에서 검출할 수 있는 바와 같이, 전해 유체 (3) 는 (화살표 (15) 로 표시된) 위로부터 전극 배열체로 공급된다. 높은 유속으로 인하여, 전기화학적 반응 속도가 올라갈 수 있다.
삭제
도 6에는, 복수의 인접한 전극 (6, 7', 7") 을 가진, 본 발명에 따른 또 다른 배열체가 도시된다. 전극 (6, 7', 7") 은 전류/전압원 (8', 8") , 예를들면, 직류정류기에 접속된다. 절연 측벽 (9) 은 전극들 사이에 위치된다. 처리되어질 재료 피스 (LP) 는 반송 평면에서 반송 방향 (5) 으로 이동된다. 전극 (6, 7) 을 둘러싸는 각각의 전해 스페이스는 반송 평면을 향하여 배향되고, 절연 측벽 (9) 에 의해 형성되는 개구부 (12a, 12k) 를 갖는다. 이들 개구부 (12a, 12k) 는 그 크기가 서로 다르다. 그 결과, 상이한 크기를 갖는 전류 밀도가 설정되고, 이에 따라 개구부 (12a, 12k) 의 반대편에 배치되는 재료 피스 (LP) 상의 표면 (4, 4*) 에는 상이한 전위가 설정된다.
금속 표면 (4) 이 제공되는 재료 피스 (LP) 가 금속 증착 용액내에서 처리되는 상황에서는, 다음과 같은 상황이 발생한다.
음극화 전극 (6) 상의 개구부 (12k) 가 양극화 전극 (7) 상의 개구부 (12a) 보다 작다는 점의 결과로서, 음극화 전극 (6) 의 반대편에 배치되는 영역 (4* a) 에서의 전류 밀도 및 그에 따른 전위는, 양극화 전극 (7', 7") 의 반대편에 배치되는 영역인, 처리된 영역 (4*) 의 영역 (4* k) 에서의 전류 밀도 및 그에 따른 전위보다 더 크게 설정된다. 그 결과, 음극화 전극 (6) 의 영역에서의 양극화 부분 프로세스 동안에, 금속 용해에 더하여, 경쟁 산소 발생도 발생하여, 영역 (4* a) 에서 제거되는 금속량은 영역 (4* k) 에서 증착되는 금속량 보다도 작다. 이를 요약하면, 따라서, 금속층이 형성되게 된다.
도 7에는, 연속 시스템에서의 재료 피스에 대한 반송 경로를 따른 복수의 전극 배열체 (18) 의 특정 배열이 평면도로 나타난다. 도 1의 배열체에서의 전극은 연속적인 파선에 의해 개략적으로 도시된다. 전극 배열체 (18) 는 반송 방 향 (5) 과 약간 대각선 방향으로 설정되어, 전해 유닛의 대응 길이에서 연장된다.
각각의 전극 배열체 (18) 는 처리되어질 재료 피스의 표면의 일부분을 처리하기 위해서만 제공한다. 따라서, 처리 시간이 상당히 증가한다. 전해 유닛이 예를 들면, 1.40m인 길이와 0.2m인 폭을 갖는 경우, 4개의 전극 배열체 (18) 를 가진 상술한 구성에서는, 1400 mm x 4/200 mm =28 인 처리 시간이 증가한다. 따라서, 1mm 인 전극 배열체 (18) 의 활성 길이의 경우에, 예를 들면, 0.1 m/min 의 반송속도에서 대략 17초인 처리 시간이 발생한다. 10A/dm2 의 레벨에서의 평균 증착 전류 밀도로 인하여, 증착된 구리의 층 두께는 대략 0.6 ㎛가 된다. 복수의 전극이 재료 피스의 부분 영역을 처리하는데 사용되는 경우, 그 층 두께는 전극의 수만큼 증배한다.
연속 시스템 (1) 은 도 8a의 단면도에 도시되어 있다. 이러한 경우에, 재료 피스 (LP) 가 예를 들면, 클램프와 같은 그리핑 (gripping) 기구 (19) 에 의해 또는 본 도면에서는 도시되지 않은 실린더에 의해, 수직으로 유지된 상태에서 반송된다. 재료 피스 (LP) 는 측부로부터 컨테이너 (1) 로 도입되며, 이 컨테이너는 처리 배스, 예를 들면, 금속화 용액 (3) 을 구비한다. 이 용액은 펌프 (21) 에 의해 컨테이너로부터 적절한 파이프라인 (20) 을 통과하여 연속으로 회수되고, 이 용액이 컨테이너 (1) 에 다시 공급되기 전에, 필터 (22) 를 통과하여 안내된다. 또한, 용액 (3) 에 소용돌이를 부여하도록, 공기가 파이프라인 (23) 을 통과하여 컨테이너 (1) 에 도입될 수 있다.
도 8b에는, 도 8a에 도시된 유닛이 평면도로 도시되고, 부품만이 이부분에서 설명된다. 재료 피스 (LP) 가 반송 방향 (5) 으로 안내된다. 용액이 전해 에칭에 적합한 경우에는, 처리 유체 (3) 가 컨테이너 (1) 의 내부에 배치된다. 재료 피스 (LP) 는 개구부 (24) 를 통과하여 및 스퀴즈 롤러 (25) 를 통과하여 컨테이너에, 그리고, 스퀴즈 롤러들 (26) 사이에 및 개구부 (27) 를 통과하여 콘테이너 외부에 다시 한번 도입된다.
콘테이너 (1) 에는, 재료 피스 (LP) 에 대한 반송 평면의 양측상에 및 연속적으로 배치되는 복수의 전극 배열체가 있으며, 이 전극 배열체는 음극화 전극 (6', 6', 6'", ...) 및 양극화 전극 (7', 7', 7'", ...) 으로부터 각각 형성된다. 절연 측벽 (9) 은 이 전극들 사이에 배치된다. 이들 절연 측벽 (9) 은, 재료 피스 (LP) 를 통과할 때 절연 측벽들이 재료 피스와 접촉한다는 점에서, 개별 전극 스페이스의 전기장을 서로 완전 차단할 수 있게 하는 탄성 실링막 (31) 을 갖는다. 전극 (6', 6', 6'", ..., 7', 7', 7'", ...) 이 직류정류기 (8) 에 접속되고, 도 8b의 우측상에 도시된 전극과 정류기와의 접속부는 설명하지 않는다. 또한, 각각의 전극 배열체는 별도의 정류기로부터 제공될 수 있다.
재료 피스 (LP) 를 예를 들면, 양극화 전극을 먼저 통과한 다음 음극화 전극을 통과하도록 안내하는 경우, 금속이 전해 제거된다.
도 9에는, 수평가동 유닛 (수평 반송 평면을 가진 연속 시스템) 이 측면도로 도시된다. 컨테이너 (1) 는 처리 유체 (3) 를 구비한다. 처리되어질 재료 피스 (LP) 를 수평 반송 방향 (5) 으로 전극 배열체를 통과하도록 처리액 (3) 에 안내한다. 이 전극 배열체는 음극화 전극 (6', 6', 6'", ...) 및 양극화 전극 (7', 7', 7'", ...) 을 교대로 구비한다. 이 전극 배열체는, 재료 피스 (LP) 가 반송 평면으로 안내되는 반송 평면의 양측상에 배치된다.
본 발명의 경우에는, 실링 립 (lip) 을 가진 절연 롤러 (28) 가 사용되어, 전극 (6', 6', 6'", ..., 7', 7', 7'", ...) 을 서로 절연시킨다. 또한, 절연 롤러 (28) 대신에, 실링 막 (31) 을 가진 절연 측벽 (9) 이 사용될 수도 있다.
도 9의 우측부분에는, 절연측벽 (9) 과 실링 막 (31) 에 대한 전극 (6'", 7'") 의 다른 실시형태 및 배열이 도시되어 있다.
도 10에는, 전극 배열체의 전극들 사이의 절연의 세부 내용을 전면도로 나타낸다. 더 두꺼운 회로 기판 (LP) 의 처리 동안에 확실한 실링을 달성하기 위해, 실링 막 (31) 이 절연측벽상에서 스프링로딩 (spring-load) 된다. 따라서, 통과하는 회로 기판 (LP) 의 측부에 발생할 수 있는 갭이 방지된다.
도 11은 연속시스템에서 반송되는 구조화된 재료 피스, 예를 들면, 서로 전기접속되는 금속 구조체 (이 구조체는 도시하지 않음) 가 설치되는 금속 희생 영역 (29) 및 영역 (30) 을 갖는 회로 기판 적층체 (LP) 의 평면도이다. 이 재료 피스 (LP) 를 처리 유체와 접촉시킴으로써, 그리고 본 발명에 따른 전극 배열체를 통과하도록 안내함으로써 예를 들면, 수평 가동 유닛내에서 처리될 수 있다. 전극 배열체의전극 (6, 7) 은 재료 피스 (LP) 상의 돌출부에서 설명된다. 양극화 전극 (7) 은 구조화 영역 (30) 상에 배향되어 "
Figure 112005049401210-pct00022
"으로 표시되고, 음극화 전극 (6) 은 희생 영역 (29) 상에 배향되어, "θ"로 표시된다. 절연 측벽 (9) 은 전극 (6 및 7) 사이에 배치된다. 절연 측벽 (9) 과 전극 (6 및 7) 은 도 11의 도면에서만 도시되어 있고, 이 세부 내용은 도 11의 돌출부의 면을 통과하여 설명되는 영역에 관한 것이다.
재료 피스가 반송 방향 (5' 및 5") 들중 하나로 안내된다. 금속으로 형성되는 희생 영역 (29) 은 음극화 전극 (6) 을 통과하도록 연속으로 안내되어, 용해된다. 한편, 구조화 영역 (30) 은 양극화 전극 (7) 을 통과하도록 안내되기 때문에 금속화된다. 이러한 배열에 의해, 구조화된 (30) 영역이 이로부터 만들어지는 금속과 일치하도록 금속이 증착되어질 수 있다.
본 발명에 따른 다른 바람직한 장치는 도 12에 도시되어 있다. 금속 피스를 반송 방향 (5) 으로 전극 배열체를 통과시키도록 안내하며, 이 전극 배열체는 연장된 전극 (6', 6', 6'", ..., 및 7', 7', 7'", ...) 을 각각 구비한다. 전극을 가진 전극 배열체는 반송 방향 (5) 에 대하여 각도 (α1) 또는 각도 (α2) 를 형성한다. 그 결과, 반송 방향 (5) 에 대하여 상이하게 배향되는 구조체의 처리 시간의 효과가 보상된다. 회로기판의 경우에, 통상적으로, 도전성 트랙은 기판의 측면 에지와 평행하거나 또는 직교하고, 그에 따라 반송 방향과 평행하게 또는 직교하게 연장되어 있기 때문에, 모든 배향의 이들 도전성 트랙이 동일한 길이를 갖는 한, 상술한 전극 배열체의 배향에 의해, 모든 배향의 도전성 트랙에 대하여 동일한 처리 시간이 얻어질 수 있다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 배스 컨테이너 2 : 처리 유체 (3) 의 레벨
3 : 처리 유체
4 : 재료 피스 (LP) 상의 금속 구조체/표면
4* : 처리된 금속 구조체/표면 (4)
4* a : 양극성으로 처리된 금속 구조체/표면 (4)
4* k : 음극성으로 처리된 금속 구조체/표면 (4)
5, 5', 5" : 반송 방향 6, 6', 6", 6'" : 음극화 전극
7, 7', 7", 7'" : 양극화 전극 8, 8', 8" : 전류/전압원
9 : 절연 측벽 10 : 음극 스페이스
11 : 양극 스페이스
12 : 배스 컨테이너로의 전극 배열체의 개구부
12k : 음극화 전극으로의 개구부 12a : 양극화 전극으로의 개구부
13 : 전극 배열체의 절연 측벽 14 : 전극 배열체의 절연 측벽
15 : 처리 유체 (3) 의 흐름 방향 16 : 다이어프램
17 : 2 개의 전극 배열체들 사이의 절연 측벽
18 : 전극 배열체 19 : 클램프
20 : 전해선 21 : 펌프
22 : 필터 23 : 공기 공급기
24 : 도입 개구부 25 : 스퀴즈 롤러
26 : 스퀴즈 롤러 27 : 배출 개구부
28 : 절연 롤러 29 : 희생 영역
30 : 구조화 영역 31 : 실링막
LP : 시트/포일 재료 피스

Claims (28)

  1. 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법에 있어서,
    상기 재료 피스가,
    a) 처리 유닛을 통하여 반송되어, 처리 유체 (3) 와 접촉되고;
    b) 반송 동안에, 하나 이상의 음극화 전극 (6) 과 하나 이상의 양극화 전극 (7) 을 각각 구비하는 하나 이상의 전극 배열체를 통과하도록 안내되고;
    c) 상기 재료 피스 (LP) 의 일측상에 상기 전극들 (6, 7) 이 배향되고, 상기 전극들 (6, 7) 사이에 하나 이상의 절연 측벽 (9) 이 배치되는 방식으로 전극 배열체의 상기 전극들 (6, 7) 이 배치되고,
    상기 하나 이상의 음극화 전극 (6) 과 상기 하나 이상의 양극화 전극 (7) 은 상기 처리 유체 (3) 와 접촉되고, 전류/전압원 (8) 에 접속되어, 전류가 상기 전극 (6, 7) 및 상기 도전성 표면 (4) 을 통과하여 흐르는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  2. 제 1 항에 있어서,
    상기 하나 이상의 절연 측벽 (9) 은, 처리 유닛을 통한 반송 동안에 상기 재료 피스 (LP) 와 접촉하거나, 적어도 재료 피스 (LP) 까지 직접 도달하는 방식으로 배치되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 재료 피스 (LP) 는 2 이상의 상기 전극 배열체를 연속해서 통과하도록 안내되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 재료 피스 (LP) 는 반송 평면에서 반송 방향 (5) 으로 반송되고, 상기 전극들 (6, 7) 은 연장된 형태를 갖고 상기 반송 평면과 평행하게 배치되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  5. 제 4 항에 있어서,
    상기 전극들 (6, 7) 은 상기 재료 피스 (LP) 의 전체폭에 걸쳐 연장되어 있고, 상기 반송 방향 (5) 과 실질적으로 직교하는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  6. 제 4 항에 있어서,
    상기 전극들 (6, 7) 은 상기 반송 방향 (5) 에 대하여 각도 α≠90°를 형성하는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  7. 제 4 항에 있어서,
    상기 재료 피스 (LP) 는 연장된 형태로 상기 전극들 (6, 7) 을 갖는 2 이상의 상기 전극 배열체를 통과하도록 안내되고, 상이한 전극 배열체들의 상기 전극들 (6, 7) 은 반송 방향 (5) 에 대하여 상이한 각도를 형성하는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  8. 제 4 항에 있어서,
    상기 전극들 (6, 7) 은 상기 반송 평면과 평행한 오실레이팅 방식으로 이동되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  9. 제 4 항에 있어서,
    상기 전극 배열체는 절연 측벽들 (13, 14) 에 의해 둘러싸이고, 개구부가 상기 재료 피스 (LP) 의 표면을 향하여 배향되는 상기 전극 배열체로의 상기 개구부들 (12k, 12a) 은, 상기 절연 측벽 (13, 14) 및 상기 전극 (6, 7) 들 사이에 배치되는 절연 측벽 (9) 에 의해 형성되고, 상기 개구부들 (12k, 12a) 은, 각각, 상기 반송 방향 (5) 에서 관찰할 때, 상기 방법이 상기 재료 피스 (LP) 상에 금속을 증착하도록 적용되는 경우에는, 음극화 전극 (6) 과 관련한 개구부 (12k) 가 양극화 전극 (7) 과 관련한 개구부 (12a) 보다 작은 폭을 갖고, 상기 방법이 상기 재료 피스 (LP) 상에 상기 금속 표면 (4) 을 에칭하도록 적용되는 경우에는, 음극화 전극 (6) 과 관련한 개구부 (12k) 가 양극화 전극 (7) 과 관련한 개구부 (12a) 보다 큰 폭을 갖는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  10. 제 4 항에 있어서,
    상기 하나 이상의 전극 배열체를 통과한 후, 상기 재료 피스 (LP) 는 상기 반송 평면과 직교하는 축에 대하여 180°만큼 회전되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    서로 평행하게 인접해서 배치되는 복수의 전극 배열체들은 연장된 형태의 전극들 (6, 7) 이 제공되고, 서로 인접해 있는 상기 전극들 (6, 7) 은 전류/전압원 (8) 에 각각 접속되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  12. 제 11 항에 있어서,
    제 1 전극 배열체의 반대편에 배치되는 표면 (4) 에서의 전류 밀도는, 제 2 전극 배열체의 반대편에 배치되는 표면 (4) 에서의 전류 밀도에 2 배만큼 크게 설정되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 음극화 전극 (6) 을 둘러싸는 전해 스페이스 (10) 는 이온 감응 멤브레인 (16) 에 의해 차단되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  14. 제 1 항 또는 제 2 항에 있어서,
    단극성 또는 이중극성 전류 펄스열이 상기 전극들 (6, 7) 및 상기 표면 (4) 을 통과하여 흐르는 방식으로 전류가 변조되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 의 도전성 표면 (4) 을 전해 처리하는 방법.
  15. 제 1 항 또는 제 2 항에 있어서,
    상호 절연된 시트 및 포일 재료 피스 (LP) 는 상호 전기 절연된, 도전성 표면 (4) 을 포함하는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 방법.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 방법은 상기 재료 피스 (LP) 상에 금속을 증착하기 위해 사용되며,
    상기 증착은 하나 이상의 음극화 전극 (6) 을 먼저 통과한 후에 하나 이상의 양극화 전극 (7) 을 통과하도록 재료 피스 (LP) 를 안내하는 단계를 포함하는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 방법.
  17. 제 16 항에 있어서,
    상기 재료 피스 (LP) 의 도전성 표면 (4) 은 주석으로 이루어지며,
    상기 방법은 상기 재료 피스 (LP) 의 도전성 표면 (4) 상의 주석을 증착하기 위해 사용되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 방법.
  18. 제 1 항 또는 제 2 항에 있어서,
    상기 도전성 표면 (4) 은 금속 표면이며,
    상기 방법은 하나 이상의 양극화 전극 (7) 을 먼저 통과한 후에, 하나 이상의 음극화 전극 (6) 을 통과하도록 재료 피스 (LP) 를 안내하여, 상기 재료 피스 (LP) 상의 금속 표면 (4) 을 에칭하기 위해 사용되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 방법.
  19. 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치에 있어서,
    a) 상기 재료 피스 (LP) 를 처리 유체 (3) 와 접촉시키기 위한 하나 이상의 장치;
    b) 처리 유닛을 통하여 반송 평면에서 반송 방향 (5) 으로 상기 절연 재료 피스 (LP) 를 반송하기에 적합한 반송 장치;
    c) 상기 처리 유체와 접촉할 수 있는 하나 이상의 음극화 전극 (6) 과 하나 이상의 양극화 전극 (7) 을 각각 구비하는 하나 이상의 전극 배열체;
    d) 상기 반송 평면의 일측상에 배향되어 있는 상기 전극 배열체의 음극화 전극 (6) 과 양극화 전극 (7);
    e) 상기 전극 배열체의 반대 극성 전극들 (6 및 7) 사이에 있는 하나 이상의 절연 측벽 (9); 및
    f) 전류가 상기 전극 배열체의 상기 전극들 (6, 7) 을 통과하여 흐르도록 상기 전극 배열체에 전기접속되는 하나 이상의 전류/전압원 (8) 을 구비하는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
  20. 제 19 항에 있어서,
    하나 이상의 상기 절연 측벽 (9) 은, 상기 처리 유닛을 통한 반송 동안에 상기 재료 피스 (LP) 와 접촉하거나 적어도 재료 피스 (LP) 까지 직접 도달하는 방식으로 배치되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 전극들 (6, 7) 은 연장된 형태를 갖고 상기 반송 평면과 평행하게 배치되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
  22. 제 21 항에 있어서,
    상기 전극들 (6, 7) 은 상기 재료 피스 (LP) 에 의해 채택된 반송 평면의 전체폭에 걸쳐 연장되어 있고, 상기 반송 방향 (5) 과 실질적으로 직교하는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
  23. 제 21 항에 있어서,
    상기 전극들 (6, 7) 은 상기 반송 방향 (5) 에 대하여 각도 α≠90°를 형성하는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
  24. 제 19 항 또는 제 20 항에 있어서,
    연장된 형태로 상기 전극들 (6, 7) 을 갖는 2 이상의 상기 전극 배열체가 제공되고, 상이한 전극 배열체들의 상기 전극들 (6, 7) 은 반송 방향 (5) 에 대하여 상이한 각도들을 형성하는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
  25. 제 21 항에 있어서,
    연장된 형태를 갖는 상기 전극들 (6, 7) 은 상기 반송 평면과 평행한 오실레이팅 방식으로 이동되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
  26. 제 19 항 또는 제 20 항에 있어서,
    상기 전극 배열체는 절연 측벽들 (13, 14) 에 의해 둘러싸이고, 개구부가 상기 재료 피스 (LP) 의 표면을 향하여 배향되는 상기 전극 배열체로의 상기 개구부들 (12k, 12a) 은, 상기 절연 측벽 (13, 14) 및 상기 전극 (6, 7) 들 사이에 배치되는 절연 측벽 (9) 에 의해 형성되고, 상기 개구부들 (12k, 12a) 은, 각각, 상기 반송 방향 (5) 에서 관찰할 때, 상기 방법이 상기 재료 피스 (LP) 상에 금속을 증착하도록 적용되는 경우에는, 음극화 전극 (6) 과 관련한 개구부 (12k) 가 양극화 전극 (7) 과 관련한 개구부 (12a) 보다 작은 폭을 갖고, 상기 방법이 상기 재료 피스 (LP) 상에 상기 금속 표면 (4) 을 에칭하도록 적용되는 경우에는, 음극화 전극 (6) 과 관련한 개구부 (12k) 가 양극화 전극 (7) 과 관련한 개구부 (12a) 보다 큰 폭을 갖는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
  27. 제 19 항 또는 제 20 항에 있어서,
    상기 음극화 전극 (6) 을 둘러싸는 전해 스페이스 (10) 는 이온 감응 멤브레인 (16) 에 의해 차단되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
  28. 제 19 항 또는 제 20 항에 있어서,
    서로 평행하게 인접해서 배치되는 복수의 전극 배열체는 연장된 형태의 전극들 (6, 7) 이 제공되고, 서로 인접해 있는 상기 전극들 (6, 7) 은 전류/전압원 (8) 에 각각 접속되는 것을 특징으로 하는 상호 절연된 시트 및 포일 재료 피스 (LP) 상의 도전성 표면 (4) 을 전해 처리하기 위한 장치.
KR1020027005026A 1999-10-20 2000-10-05 상호 절연된 시트 및 포일 재료 피스의 도전성 표면을 전해 처리하는 방법 및 장치 KR100729973B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19951324.4 1999-10-20
DE19951324A DE19951324C2 (de) 1999-10-20 1999-10-20 Verfahren und Vorrichtung zum elektrolytischen Behandeln von elektrisch leitfähigen Oberflächen von gegeneinander vereinzelten Platten- und Folienmaterialstücken sowie Anwendung des Verfahrens

Publications (2)

Publication Number Publication Date
KR20020042730A KR20020042730A (ko) 2002-06-05
KR100729973B1 true KR100729973B1 (ko) 2007-06-20

Family

ID=7926772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027005026A KR100729973B1 (ko) 1999-10-20 2000-10-05 상호 절연된 시트 및 포일 재료 피스의 도전성 표면을 전해 처리하는 방법 및 장치

Country Status (14)

Country Link
US (1) US6939455B1 (ko)
EP (1) EP1222321B9 (ko)
JP (1) JP4521147B2 (ko)
KR (1) KR100729973B1 (ko)
CN (1) CN1302155C (ko)
AT (1) ATE259004T1 (ko)
AU (1) AU1381801A (ko)
BR (1) BR0014875A (ko)
CA (1) CA2384249A1 (ko)
DE (2) DE19951324C2 (ko)
HK (1) HK1044806B (ko)
MX (1) MXPA02002604A (ko)
TW (1) TW562879B (ko)
WO (1) WO2001029290A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19951325C2 (de) * 1999-10-20 2003-06-26 Atotech Deutschland Gmbh Verfahren und Vorrichtung zum elektrolytischen Behandeln von elektrisch gegeneinander isolierten, elektrisch leitfähigen Strukturen auf Oberflächen von elektrisch isolierendem Folienmaterial sowie Anwendungen des Verfahrens
US7351353B1 (en) 2000-01-07 2008-04-01 Electrochemicals, Inc. Method for roughening copper surfaces for bonding to substrates
US6716281B2 (en) 2002-05-10 2004-04-06 Electrochemicals, Inc. Composition and method for preparing chemically-resistant roughened copper surfaces for bonding to substrates
US7153400B2 (en) * 2002-09-30 2006-12-26 Lam Research Corporation Apparatus and method for depositing and planarizing thin films of semiconductor wafers
DE102005033784A1 (de) * 2005-07-20 2007-01-25 Viktoria Händlmeier System zur galvanischen Abscheidung einer leitfähigen Schicht auf einem nichtleitfähigen Trägermaterial
US9113147B2 (en) * 2005-09-27 2015-08-18 Qualcomm Incorporated Scalability techniques based on content information
DE102006062152B3 (de) * 2006-12-22 2008-05-29 Areva Np Gmbh Verfahren zur Vorbehandlung eines Brennstabhüllrohres für Materialuntersuchungen
JP5184308B2 (ja) * 2007-12-04 2013-04-17 株式会社荏原製作所 めっき装置及びめっき方法
KR100914488B1 (ko) * 2008-12-09 2009-08-27 (주)포인텍 표면처리조내에서의 피처리물 안내장치
KR101258737B1 (ko) * 2010-04-12 2013-04-29 주식회사 포스코 고속 전해산세 시뮬레이터
KR101290494B1 (ko) * 2010-10-13 2013-07-26 주식회사 포스코 고속 전해산세 방법
DE102013021502A1 (de) 2013-12-19 2015-06-25 Schlenk Metallfolien Gmbh & Co. Kg Elektrisch leitende Flüssigkeiten auf der Basis von Metall-Diphosphonat-Komplexen
CN114207191A (zh) * 2019-08-05 2022-03-18 Sms集团有限公司 用于借助于脉冲技术电解涂覆钢带的方法和设备
CN112176373B (zh) * 2020-09-15 2021-05-14 深圳市崇辉表面技术开发有限公司 一种可提高效率的电镀工艺及电镀槽

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401370A (en) 1990-02-20 1995-03-28 Atotech Deutschland Gmbh Device for masking field lines in an electroplating plant

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517081B1 (ko) * 1971-04-17 1976-03-04
US4169770A (en) 1978-02-21 1979-10-02 Alcan Research And Development Limited Electroplating aluminum articles
DE8200473U1 (de) 1982-01-12 1982-08-05 Jurid Werke Gmbh, 2056 Glinde Traegerplatte fuer bremsbelaege von scheibenbremsen
FR2526052B1 (fr) * 1982-04-29 1985-10-11 Pechiney Aluminium Procede et dispositif pour revetir une grande longueur de metal d'une couche metallique
JPS6056099A (ja) * 1983-09-05 1985-04-01 Fuji Photo Film Co Ltd 電解処理装置
JPS60135600A (ja) * 1983-12-24 1985-07-18 Mitsubishi Heavy Ind Ltd 帯鋼の電解処理装置
US4534832A (en) * 1984-08-27 1985-08-13 Emtek, Inc. Arrangement and method for current density control in electroplating
DE3645319C3 (de) * 1986-07-19 2000-07-27 Atotech Deutschland Gmbh Anordnung und Verfahren zum elektrolytischen Behandeln von plattenförmigen Gegenständen
JPS63241199A (ja) * 1986-11-22 1988-10-06 Chem Yamamoto:Kk 金属材料の電解処理方法及び装置
JPS6421093A (en) * 1987-07-17 1989-01-24 Kawasaki Steel Co Production of electroplated steel sheet
JPH01165800A (ja) * 1987-12-23 1989-06-29 Nippon Steel Corp 高速電解酸洗研磨法
FR2646174B1 (fr) * 1989-04-25 1992-04-30 Pechiney Aluminium Procede et dispositif de revetement en continu de substrats conducteurs de l'electricite par electrolyse a grande vitesse
AT399167B (de) * 1991-06-10 1995-03-27 Andritz Patentverwaltung Verfahren und vorrichtung zum elektrolytischen beizen von kontinuierlich durchlaufendem elektrisch leitendem gut
DE19612555C2 (de) * 1996-03-29 1998-03-19 Atotech Deutschland Gmbh Verfahren zur selektiven elektrochemischen Behandlung von Leiterplatten und Vorrichtung zur Durchführung des Verfahrens
FR2747400B1 (fr) 1996-04-12 1998-05-22 Usinor Sacilor Procede de conditionnement de la surface externe en cuivre ou alliage de cuivre d'un element d'une lingotiere de coulee continue des metaux, du type comportant une etape de nickelage et une etape de denickelage
AT406385B (de) * 1996-10-25 2000-04-25 Andritz Patentverwaltung Verfahren und vorrichtung zum elektrolytischen beizen von metallischen bändern
JPH10259500A (ja) * 1997-03-19 1998-09-29 Daido Steel Co Ltd 線材の電解脱スケール装置
US6132586A (en) * 1998-06-11 2000-10-17 Integrated Process Equipment Corporation Method and apparatus for non-contact metal plating of semiconductor wafers using a bipolar electrode assembly
DE19951325C2 (de) * 1999-10-20 2003-06-26 Atotech Deutschland Gmbh Verfahren und Vorrichtung zum elektrolytischen Behandeln von elektrisch gegeneinander isolierten, elektrisch leitfähigen Strukturen auf Oberflächen von elektrisch isolierendem Folienmaterial sowie Anwendungen des Verfahrens

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401370A (en) 1990-02-20 1995-03-28 Atotech Deutschland Gmbh Device for masking field lines in an electroplating plant

Also Published As

Publication number Publication date
DE19951324C2 (de) 2003-07-17
EP1222321A1 (de) 2002-07-17
DE50005225D1 (de) 2004-03-11
AU1381801A (en) 2001-04-30
TW562879B (en) 2003-11-21
CA2384249A1 (en) 2001-04-26
CN1302155C (zh) 2007-02-28
ATE259004T1 (de) 2004-02-15
DE19951324A1 (de) 2001-05-03
EP1222321B9 (de) 2004-11-10
WO2001029290A1 (de) 2001-04-26
JP2003520291A (ja) 2003-07-02
JP4521147B2 (ja) 2010-08-11
HK1044806B (zh) 2004-05-28
EP1222321B1 (de) 2004-02-04
KR20020042730A (ko) 2002-06-05
CN1382232A (zh) 2002-11-27
MXPA02002604A (es) 2003-01-28
US6939455B1 (en) 2005-09-06
HK1044806A1 (en) 2002-11-01
BR0014875A (pt) 2002-06-18

Similar Documents

Publication Publication Date Title
JP3913782B2 (ja) 処理液体で被処理物を電気化学的に処理するための方法と装置
KR100729973B1 (ko) 상호 절연된 시트 및 포일 재료 피스의 도전성 표면을 전해 처리하는 방법 및 장치
US6238529B1 (en) Device for electrolytic treatment of printed circuit boards and conductive films
JP3450333B2 (ja) 連続的にむらなく電解金属化乃至エッチングするための方法及び装置
US10774437B2 (en) Method and apparatus for electrolytically depositing a deposition metal on a workpiece
JP4521146B2 (ja) 電気絶縁の箔材料の表面上で電気的に互いに絶縁された導電性構造を電解処理するための方法及び装置並びに上記方法の使用法
JP4225919B2 (ja) 加工品を電解金属めっきするコンベアによるめっきラインおよび方法
TW200835412A (en) Electroplating pretreatment method of printed circuit board
US7544283B2 (en) Method and apparatus for removing thin metal films
JPH09291396A (ja) 竪型電気めっき装置および電気クロムめっき方法
JPS59219491A (ja) 片面銅めつきステンレス鋼板の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee