KR100716643B1 - Method for forming dielectric layer and fabricating method of capacitor including the same - Google Patents
Method for forming dielectric layer and fabricating method of capacitor including the same Download PDFInfo
- Publication number
- KR100716643B1 KR100716643B1 KR1020060061411A KR20060061411A KR100716643B1 KR 100716643 B1 KR100716643 B1 KR 100716643B1 KR 1020060061411 A KR1020060061411 A KR 1020060061411A KR 20060061411 A KR20060061411 A KR 20060061411A KR 100716643 B1 KR100716643 B1 KR 100716643B1
- Authority
- KR
- South Korea
- Prior art keywords
- zirconium oxide
- oxide film
- capacitor
- film
- forming
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 39
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims abstract description 108
- 229910001928 zirconium oxide Inorganic materials 0.000 claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims description 25
- 238000000231 atomic layer deposition Methods 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims 2
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 116
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 12
- 229910052726 zirconium Inorganic materials 0.000 description 12
- 238000010926 purge Methods 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- JMGZEFIQIZZSBH-UHFFFAOYSA-N Bioquercetin Natural products CC1OC(OCC(O)C2OC(OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5)C(O)C2O)C(O)C(O)C1O JMGZEFIQIZZSBH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- IVTMALDHFAHOGL-UHFFFAOYSA-N eriodictyol 7-O-rutinoside Natural products OC1C(O)C(O)C(C)OC1OCC1C(O)C(O)C(O)C(OC=2C=C3C(C(C(O)=C(O3)C=3C=C(O)C(O)=CC=3)=O)=C(O)C=2)O1 IVTMALDHFAHOGL-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- FDRQPMVGJOQVTL-UHFFFAOYSA-N quercetin rutinoside Natural products OC1C(O)C(O)C(CO)OC1OCC1C(O)C(O)C(O)C(OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 FDRQPMVGJOQVTL-UHFFFAOYSA-N 0.000 description 2
- IKGXIBQEEMLURG-BKUODXTLSA-N rutin Chemical compound O[C@H]1[C@H](O)[C@@H](O)[C@H](C)O[C@@H]1OC[C@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 IKGXIBQEEMLURG-BKUODXTLSA-N 0.000 description 2
- ALABRVAAKCSLSC-UHFFFAOYSA-N rutin Natural products CC1OC(OCC2OC(O)C(O)C(O)C2O)C(O)C(O)C1OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5 ALABRVAAKCSLSC-UHFFFAOYSA-N 0.000 description 2
- 235000005493 rutin Nutrition 0.000 description 2
- 229960004555 rutoside Drugs 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910007926 ZrCl Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 125000004213 tert-butoxy group Chemical group [H]C([H])([H])C(O*)(C([H])([H])[H])C([H])([H])[H] 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 유전율을 확보하면서 누설 전류를 낮게 제어하는데 적합한 유전막 및 캐패시터의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 유전막 및 캐패시터의 제조 방법은 하부 전극을 형성하는 단계; 상기 하부 전극 상에 결정립계가 서로 엇갈린 구조로 적층된 결정질 지르코늄산화막 스택으로 이루어진 유전막을 형성하는 단계; 및 상기 유전막 상에 상부 전극을 형성하는 단계를 포함하며, 이에 따라 본 발명은 결정질 지르코늄산화막을 2중막 구조로 형성하되, 결정질 지르코늄산화막 간의 결정립계를 엇갈리게 형성하여, 결정핵이 결정질 지르코늄산화막 간의 결정립계를 차단하므로서, 누설 전류를 낮게 제어할 수 있는 효과가 있으며, 60㎚ 이하 DRAM 캐패시터에 요구되는 6Å 이하의 등가산화막을 얻을 수 있다.The present invention provides a method for manufacturing a dielectric film and a capacitor suitable for controlling the leakage current while ensuring a dielectric constant, the method of manufacturing the dielectric film and capacitor of the present invention for forming a lower electrode; Forming a dielectric film including a crystalline zirconium oxide film stack stacked on the lower electrode in a staggered structure; And forming an upper electrode on the dielectric film, and according to the present invention, the crystalline zirconium oxide film is formed in a double layer structure, and the grain boundaries between the crystalline zirconium oxide films are alternately formed so that the crystal nuclei form a grain boundary between the crystalline zirconium oxide films. By blocking, the leakage current can be controlled to be low, and an equivalent oxide film of 6 kΩ or less required for a 60 nm or less DRAM capacitor can be obtained.
캐패시터, 유전막, 지르코늄산화막, 결정립계(Grainboundary), 누설 전류, 주상구조(Columnar), 유전율 Capacitor, Dielectric Film, Zirconium Oxide, Grainboundary, Leakage Current, Columnar, Dielectric Constant
Description
도 1은 주상 구조의 지르코늄산화막을 유전막을 갖는 캐패시터 구조를 도시한 도면.1 is a diagram showing a capacitor structure having a zirconium oxide film having a columnar structure and a dielectric film.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 제1결정질 지르코늄산화막과 제2결정질 지르코늄산화막의 2중막을 유전막으로 채용한 캐패시터의 구조를 도시한 도면.2A and 2B illustrate structures of a capacitor employing a double layer of a first crystalline zirconium oxide film and a second crystalline zirconium oxide film according to an embodiment of the present invention as a dielectric film.
도 3은 본 발명의 일실시예에 따른 캐패시터의 제조 방법을 도시한 도면.3 is a view showing a manufacturing method of a capacitor according to an embodiment of the present invention.
도 4는 본 발명의 일실시예에 따른 결정질 지르코늄산화막(ZrO2)을 형성하기 위한 원자층증착법의 개략도를 나타낸 도면.4 is a schematic view of an atomic layer deposition method for forming a crystalline zirconium oxide film (ZrO 2 ) according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 하부 전극 21: lower electrode
22A : 제1결정질 지르코늄산화막22A: first crystalline zirconium oxide film
23B : 제2결정질 지르코늄산화막 23B: Second crystalline zirconium oxide film
24 : 유전막24: dielectric film
25 : 상부 전극 25: upper electrode
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 유전막 제조 방법에 관한 것이다.BACKGROUND OF THE
최근 60㎚ 이하의 반도체 소자를 위한 캐패시터 절연막으로 하프늄산화막(HfO2) 및 지르코늄산화막(ZrO2)에 대한 연구가 활발하게 이루어지고 있다. 그 이유는 이들 박막이 결정화 되면 20∼40의 높은 유전율을 나타내기 때문이다.Recently, studies on hafnium oxide (HfO 2 ) and zirconium oxide (ZrO 2 ) have been actively conducted as capacitor insulating films for semiconductor devices of 60 nm or less. This is because when these thin films are crystallized, they exhibit a high dielectric constant of 20 to 40.
도 1은 주상 구조의 지르코늄산화막을 유전막을 갖는 캐패시터 구조를 도시한 도면이다.1 is a diagram showing a capacitor structure having a zirconium oxide film having a columnar structure and a dielectric film.
도 1을 참조하면, 하부 전극(11) 상에 지르코늄산화막(ZrO2, 12)이 형성되고, 지르코늄산화막막(12) 상에 상부 전극(13)이 형성된다. Referring to FIG. 1, zirconium oxide films ZrO 2 and 12 are formed on the
그러나, 지르코늄산화막이 결정화가 되면 200Å 이하의 얇은 두께에서는 결정립계가 주상 구조(Columnar Structure)를 이루기 때문에 하부 전극 및 상부 전극을 바로 연결하게 된다. 이 경우 지르코늄산화막의 결정립계가 누설 전류(Leakage Current)의 단축 경로(Short path)로 작용하며, 캐패시터의 누설 전류가 급격하게 증가시키는 문제를 발생시켜 캐패시터의 유전막으로 사용할 수 없다.However, when the zirconium oxide film is crystallized, since the grain boundary forms a columnar structure at a thin thickness of 200 μm or less, the lower electrode and the upper electrode are directly connected. In this case, the grain boundary of the zirconium oxide film acts as a short path of the leakage current, which causes a problem in which the leakage current of the capacitor increases rapidly and cannot be used as a dielectric film of the capacitor.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 유전율을 확보하면서 누설 전류를 낮게 제어하는데 적합한 유전막 및 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method for manufacturing a dielectric film and a capacitor suitable for controlling a leakage current while securing a dielectric constant.
상기 목적을 달성하기 위한 특징적인 본 발명의 캐패시터의 유전막 제조 방법은 결정질 지르코늄산화막을 형성하는 단계, 상기 결정질 지르코늄산화막 상에 비정질 지르코늄산화막을 형성하는 단계, 및 상기 비정질 지르코늄산화막을 결정화하는 단계를 포함한다.A dielectric film manufacturing method of a capacitor of the present invention for achieving the above object comprises the steps of forming a crystalline zirconium oxide film, forming an amorphous zirconium oxide film on the crystalline zirconium oxide film, and crystallizing the amorphous zirconium oxide film do.
또한, 본 발명의 캐패시터 제조 방법은 하부 전극을 형성하는 단계, 상기 하부 전극 상에 결정립계가 서로 엇갈린 구조로 적층된 결정질 지르코늄산화막 스택으로 이루어진 유전막을 형성하는 단계, 및 상기 유전막 상에 상부 전극을 형성하는 단계를 포함한다.In addition, the capacitor manufacturing method of the present invention comprises the steps of forming a lower electrode, forming a dielectric film consisting of a crystalline zirconium oxide film stack stacked in a structure with a grain boundary on the lower electrode, and forming an upper electrode on the dielectric film It includes a step.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 2a 및 도 2b는 본 발명의 일실시예에 따른 제1결정질 지르코늄산화막과 제2결정질 지르코늄산화막의 2중막을 유전막으로 채용한 캐패시터의 구조를 도시한 도면이다.2A and 2B illustrate structures of capacitors in which a double layer of a first crystalline zirconium oxide film and a second crystalline zirconium oxide film is used as a dielectric film according to an embodiment of the present invention.
도 2a를 참조하면, 하부 전극(21) 상에 제1결정질 지르코늄산화막(22A)과 제1결정질 지르코늄산화막(22A)과 결정립계가 엇갈린 제2결정질 지르코늄산화막(23A)이 적층된 유전막(24)이 형성되고, 유전막(24) 상에 상부 전극(25)이 형성된다. 제1결정질 지르코늄산화막(22)과 제2결정질 지르코늄산화막(23)은 30∼100Å 두께로 형성된다.Referring to FIG. 2A, a
도 2b는 도 2a의 'A' 부분을 확대한 것으로, 제1결정질 지르코늄산화막(22A)의 결정립계(100)과 제2결정질 지르코늄산화막(23A)의 결정립계(102)가 결정립핵(101)에 의해 엇갈리게 형성된 것을 알 수 있다. FIG. 2B is an enlarged view of portion 'A' of FIG. 2A, wherein the
상술한 바와 같이, 캐패시터의 유전막으로 제1결정질 지르코늄산화막(22A)과 결정립계가 서로 엇갈린(OFF Grainboundary) 제2결정질 지르코늄산화막(23A)이 적층된 막을 채용하여, 제1결정질 지르코늄산화막(22A)의 결정립핵(도 2a의 '101')이 누설 전류를 차단하는 역할을 하여 누설 전류도 효과적으로 낮출 수 있다.As described above, as the dielectric film of the capacitor, a film in which the first crystalline
또한, 제1결정질 지르코늄산화막(22A)과 제2결정질 지르코늄산화막(23A)은 결정화가 충분히 이루어져 있기 때문에 높은 유전율을 확보할 수 있다.In addition, since the first crystalline
이하, 상기한 구조의 캐패시터를 구현하기 위한 캐패시터의 제조 방법을 알아보기로 한다.Hereinafter, a method of manufacturing a capacitor for implementing a capacitor having the above structure will be described.
도 3은 본 발명의 일실시예에 따른 캐패시터의 제조 방법을 도시한 도면이다.3 is a view illustrating a manufacturing method of a capacitor according to an embodiment of the present invention.
도 3을 참조하면, 제1단계(STEP-1)에서 하부 전극(21)을 형성한다. 하부 전극(21)은 스퍼터링법(Sputtering), 화학기상증착법(Chemical Vapor Deposition) 및 원자층증착법(Atomic Layer Deposition) 중에서 선택된 방법을 통해 형성한다. 하부 전극(21) 물질로는 도프드 폴리실리콘막(doped Poly-si), TiN막, Ru막, RuO2막, Pt막 Ir막, IrO2막, RuTiN막, HfN막 및 ZrN막으로 이루어진 그룹에서 선택된 어느 한 물질을 사용한다. 하부 전극(21)은 콘케이브형(Concave type) 또는 실린더형(Cylinder type) 구조로 형성할 수 있다.Referring to FIG. 3, the
계속해서, 하부 전극(21) 상에 제1지르코늄산화막을 형성한다. 제1지르코늄산화막은 스퍼터링법, 화학기상증착법(CVD) 및 원자층증착법(ALD) 중에서 선택된 방법을 통해 형성한다. 본 발명의 실시예에서는 원자층증착법을 사용한다. Subsequently, a first zirconium oxide film is formed on the
제1지르코늄산화막은 200∼400℃의 기판 온도를 유지하면서 형성하는데, 이와 같은 온도 분위기에서 형성하므로서 비정질(Amorphous) 구조를 가지게 된다. 따라서, 원자층증착법을 통해 형성된 제1지르코늄산화막은, 이하 제1비정질 지르코늄산화막(a-ZrO2, 22)이라고 약칭한다. 제1비정질 지르코늄산화막(22)은 30∼100Å 두께로 형성한다.The first zirconium oxide film is formed while maintaining a substrate temperature of 200 to 400 ° C., but is formed in such a temperature atmosphere to have an amorphous structure. Therefore, the first zirconium oxide film formed through the atomic layer deposition method is hereinafter abbreviated as a first amorphous zirconium oxide film (a-ZrO 2 , 22). The first amorphous
제2단계(STEP-2)에서, 제1비정질 지르코늄산화막(22)을 형성한 후 열처리를 실시한다. 열처리는 퍼니스(Furnace), 급속열처리(Rapid Thermal Process; RTP) 및 레이저열처리(Laser Anneal) 중에서 선택된 방법을 사용한다. 급속열처리는 N2, Ar 및 진공분위기 중에서 선택된 분위기에서 400∼600℃의 온도 범위로 진행한다. In a second step (STEP-2), the first amorphous
열처리를 실시하여 제1비정질 지르코늄산화막을 충분히 결정화시키므로서, 유전율을 확보하고, 제2비정질 지르코늄산화막을 결정화할 때, 씨드(Seed)로 작용할 결정립계를 형성한다. By performing heat treatment to sufficiently crystallize the first amorphous zirconium oxide film, a dielectric constant is secured, and when crystallizing the second amorphous zirconium oxide film, a grain boundary to act as a seed is formed.
열처리를 실시한 후, 제1비정질 지르코늄산화막(22)가 결정화되어 제1결정질 지르코늄산화막(22A)이 된다. 제1비정질 지르코늄산화막(22)이 충분히 결정화되므로, 유전 특성을 더 향상시킬 수 있다.After the heat treatment is performed, the first amorphous
한편, 제1결정질 지르코늄산화막(22A) 내부의 불순물에 기인한 누설 전류 및 유전 특성을 개선하기 위하여 450℃ 이하의 온도 범위에서 O3 또는 O2 플라즈마 처리를 실시한다.On the other hand, in order to improve leakage current and dielectric characteristics caused by impurities in the first crystalline
제3단계(STEP-1)에서, 제1결정질 지르코늄산화막(22A) 상에 제2지르코늄산화막을 형성한다. 제2지르코늄산화막은 스퍼터링법, 화학기상증착법(CVD) 및 원자층증착법(ALD) 중에서 선택된 방법을 통해 형성한다. 본 발명의 실시예에서는 원자층증착법을 사용한다. In a third step (STEP-1), a second zirconium oxide film is formed on the first crystalline
제2지르코늄산화막은 200∼400℃의 기판 온도를 유지하면서 형성하는데, 이와 같은 온도 분위기에서 형성하므로서 비정질 구조를 가지게 된다. 따라서, 원자층증착법을 통해 형성된 제2지르코늄산화막은, 이하 제2비정질 지르코늄산화막(a- ZrO2, 23)이라고 약칭한다. 제2비정질 지르코늄산화막(23)은 30∼100Å 두께로 형성 한다.The second zirconium oxide film is formed while maintaining a substrate temperature of 200 to 400 ° C., but is formed in such a temperature atmosphere to have an amorphous structure. Therefore, the second zirconium oxide film formed through the atomic layer deposition method is hereinafter abbreviated as the second amorphous zirconium oxide film (a-ZrO 2 , 23). The second amorphous
제4단계(STEP-4)에서, 제2비정질 지르코늄산화막(23)을 형성한 후 열처리를 실시한다. 열처리는 퍼니스(Furnace), 급속열처리(Rapid Thermal Process; RTP) 및 레이저열처리(Laser Anneal) 중에서 선택된 방법을 사용한다. 급속열처리는 N2, Ar 및 진공분위기 중에서 선택된 분위기에서 400∼600℃의 온도 범위로 진행한다. 한편, 제2결정질 지르코늄산화막(23A) 내부의 불순물에 기인한 누설 전류 및 유전 특성을 개선하기 위하여 450℃ 이하의 온도 범위에서 O3 또는 O2 플라즈마 처리를 실시한다.In a fourth step (STEP-4), a second amorphous
열처리를 실시한 후, 제2비정질 지르코늄산화막(23)이 결정화되어 제2결정질 지르코늄산화막(23A)이 된다. 제2비정질 지르코늄산화막(23)이 결정화되므로서, 지르코늄산화막의 유전 특성을 더 향상시킬 수 있다. After the heat treatment, the second amorphous
자세히 알아보면, 열처리에 의해 제2비정질 지르코늄산화막(23)이 결정화될 때 결정립핵(101)은 제1결정질 지르코늄산화막(22A)의 에너지가 가장 높은 영역인 결정립계(100)에서 시작된다. 따라서, 제2비정질 지르코늄산화막(23)이 결정화될 때 형성된 결정립계(102)와 제1결정질 지르코늄산화막(22A)의 결정립계(100)가 서로 엇갈린 구조로 형성된다. In detail, when the second amorphous
이와 같은 방법으로 제1결정질 지르코늄산화막(22A)과 제2결정질 지르코늄산화막(23A)의 결정립계가 엇갈린 구조(OFF grainboundary)를 가지는 유전막을 형성할 수 있다. 제1결정질 지르코늄산화막(22A)과 제2결정질 지르코늄산화막(23A)은 결정화가 충분히 이루어져 있기 때문에 높은 유전율을 확보할 수 있다.In this manner, a dielectric film having a grain boundary (OFF grainboundary) between the first crystalline
또한, 결정핵(101)이 누설 전류의 경로인 제1결정질 지르코늄산화막(22A)의 결정립계(100)과 제2결정질 지르코늄산화막(23A)의 결정립계(102)를 차단하는 구조를 가지므로, 누설 전류도 낮게 제어할 수 있다. In addition, since the
제5단계(STEP-5)에서, 제2결정질 지르코늄산화막(23A) 상에 상부 전극(25)을 형성한다. 상부 전극(25)은 도프드 폴리실리콘막, TiN막, Ru막, RuO2막, Pt막 Ir막, IrO2막, RuTiN막, HfN막 및 ZrN막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성한다.In a fifth step (STEP-5), the
도 4는 본 발명의 일실시예에 따른 결정질 지르코늄산화막(ZrO2)을 형성하기 위한 원자층증착법(ALD)의 개략도를 나타낸 도면이다.4 is a schematic view of an atomic layer deposition method (ALD) for forming a crystalline zirconium oxide film (ZrO 2 ) according to an embodiment of the present invention.
도 4를 참조하면, 지르코늄산화막은 지르코늄 소스(Zr)를 흡착시키는 단계(1단계), 지르코늄 소스(Zr) 중에서 미반응 지르코늄 소스(Zr)를 제거하기 위한 퍼지(N2) 단계(2단계), 반응 가스(O3)를 공급하여 흡착된 지르코늄 소스(Zr)와의 반응을 유도하기 위하여 원자층 단위의 지르코늄산화막을 형성하는 단계(제3단계), 미반응 반응 가스 및 반응부산물을 제거하기 위한 퍼지 단계(제4단계)를 단위 사이클(1 cycle)로 하고, 이러한 단위 사이클을 소정 횟수 반복하여 형성한다. Referring to FIG. 4, the zirconium oxide film is a step of adsorbing a zirconium source (Zr) (step 1), a purge (N 2 ) step (step 2 ) to remove the unreacted zirconium source (Zr) from the zirconium source (Zr) To supply a reaction gas (O 3 ) to form a zirconium oxide film in atomic layer units to induce a reaction with the adsorbed zirconium source (Zr), and to remove unreacted reaction gas and reaction by-products. The purge step (fourth step) is a unit cycle (1 cycle), and this unit cycle is repeated a predetermined number of times.
먼저, 증착 챔버 내에 웨이퍼를 로딩시킨 다음, 지르코늄 소스를 웨이퍼 상에 흡착시킨다. 지르코늄 소스를 흡착시키는 단계는, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd), Zr(OtBu)4, ZrCl4 및 ZrI4로 이루어진 그룹 중에서 선택된 어느 한 물질을 전구체로 사용하고, 200∼400℃ 의 기판 온도를 유지한다.First, the wafer is loaded into the deposition chamber and then the zirconium source is adsorbed onto the wafer. The step of adsorbing the zirconium source is Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr ( tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd), Zr (OtBu) 4 , ZrCl 4 and ZrI 4 using any one selected from the group consisting of a precursor and maintaining a substrate temperature of 200 ~ 400 ℃ do.
지르코늄 소스 중에서 미반응 지르코늄 소스를 제거하기 위한 퍼지 단계를 진행한다. 증착 챔버 내에 퍼지 가스를 주입하여 웨이퍼의 표면에 형성된 지르코늄층에 느슨하게 결합되거나 미반응 지르코늄 소스를 제거하여 균일한 지르코늄층을 형성한다. 퍼지 가스는 비활성 가스로서 N2 가스를 사용한다.A purge step is performed to remove the unreacted zirconium source from the zirconium source. A purge gas is injected into the deposition chamber to loosely bind to the zirconium layer formed on the surface of the wafer or to remove the unreacted zirconium source to form a uniform zirconium layer. The purge gas uses N 2 gas as an inert gas.
계속해서, 반응 가스 주입 단계로서 증착 챔버 내에 반응 가스를 주입하여 기형성된 지르코늄층과 반응 가스 간의 반응을 유도하여 지르코늄산화막(ZrO2)을 형성한다. 반응 가스는 H2O, O3 또는 O2 플라즈마를 사용한다.Subsequently, as a reaction gas injection step, a reaction gas is injected into the deposition chamber to induce a reaction between the previously formed zirconium layer and the reaction gas to form a zirconium oxide film (ZrO 2 ). The reaction gas uses H 2 O, O 3 or O 2 plasma.
다음으로, 퍼지 가스 주입 단계로서, 퍼지 가스는 비활성 가스로서 N2 가스를 사용하여, 미반응 반응 가스를 제거한다. Next, as a purge gas injection step, the purge gas uses N 2 gas as an inert gas to remove unreacted reaction gas.
상기와 같은 원자층 증착 공정을 진행하여 30∼100Å 두께를 가지는 지르코늄산화막(ZrO2)을 형성한다. 한편, 이 때 형성된 지르코늄산화막은 비정질이므로 열처리를 진행하여 결정화한다.The atomic layer deposition process as described above is performed to form a zirconium oxide film (ZrO 2 ) having a thickness of 30 to 100 Å. On the other hand, the zirconium oxide film formed at this time is amorphous so that the crystallization is carried out by heat treatment.
열처리는 퍼니스, 급속열처리 및 레이저열처리로 이루어진 그룹에서 선택된 방법을 사용하여 진행하며, 급속열처리시 N2, Ar 및 진공 분위기에서 선택된 분위기에서 400∼600℃의 온도로 진행한다. 열처리 후, 지르코늄산화막은 비정질 상태에 서 결정질 상태가 되므로 유전 특성을 향상시킬 수 있다.The heat treatment is carried out using a method selected from the group consisting of furnace, rapid heat treatment and laser heat treatment, and rapid heat treatment proceeds at a temperature of 400-600 ° C. in a selected atmosphere in N 2 , Ar and vacuum atmospheres. After the heat treatment, the zirconium oxide film is in a crystalline state in an amorphous state, it is possible to improve the dielectric properties.
상술한 바와 같이, 유전 특성 뿐만 아니라 누설 전류 특성이 우수한 결정질 지르코늄산화막을 결정립계가 엇갈리도록 적층 구조로 사용하여 60㎚ 이하의 DRAM 캐패시터에 요구되는 6Å 이하의 등가산화막을 얻는 것이 가능하다.As described above, it is possible to obtain an equivalent oxide film of 6 Å or less required for a DRAM capacitor of 60 nm or less by using a crystalline zirconium oxide film having excellent leakage current characteristics as well as dielectric properties in a stacked structure with staggered grain boundaries.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 결정질 지르코늄산화막을 2중막 구조로 형성하되, 결정질 지르코늄산화막 간의 결정립계를 엇갈리게 형성하여, 결정핵이 결정질 지르코늄산화막 간의 결정립계를 차단하므로서, 누설 전류를 낮게 제어할 수 있는 효과가 있다.The present invention described above has the effect of forming a crystalline zirconium oxide film in a double layer structure, staggering the grain boundaries between the crystalline zirconium oxide film, the crystal nucleus blocks the grain boundary between the crystalline zirconium oxide film, thereby controlling the leakage current to be low.
또한, 60㎚ 이하 DRAM 캐패시터에 요구되는 6Å 이하의 등가산화막을 얻을 수 있다.In addition, an equivalent oxide film of 6 dB or less required for a 60 nm or less DRAM capacitor can be obtained.
Claims (17)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061411A KR100716643B1 (en) | 2006-06-30 | 2006-06-30 | Method for forming dielectric layer and fabricating method of capacitor including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061411A KR100716643B1 (en) | 2006-06-30 | 2006-06-30 | Method for forming dielectric layer and fabricating method of capacitor including the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100716643B1 true KR100716643B1 (en) | 2007-05-09 |
Family
ID=38270315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060061411A KR100716643B1 (en) | 2006-06-30 | 2006-06-30 | Method for forming dielectric layer and fabricating method of capacitor including the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100716643B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11088240B2 (en) | 2018-10-17 | 2021-08-10 | Samsung Electronics Co., Ltd. | Capacitor structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050005726A (en) * | 2003-06-24 | 2005-01-14 | 삼성전자주식회사 | Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer |
| KR20050008319A (en) * | 2003-07-15 | 2005-01-21 | 주식회사 하이닉스반도체 | method for manufacturing capacitor |
| KR20060017452A (en) * | 2004-08-19 | 2006-02-23 | 삼성전자주식회사 | Methods of forming a mim capacitor and mim capacitors fabricated using the same |
| KR100655140B1 (en) | 2005-11-10 | 2006-12-08 | 주식회사 하이닉스반도체 | Capacitor and method of manufacturing the same |
-
2006
- 2006-06-30 KR KR1020060061411A patent/KR100716643B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050005726A (en) * | 2003-06-24 | 2005-01-14 | 삼성전자주식회사 | Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer |
| KR20050008319A (en) * | 2003-07-15 | 2005-01-21 | 주식회사 하이닉스반도체 | method for manufacturing capacitor |
| KR20060017452A (en) * | 2004-08-19 | 2006-02-23 | 삼성전자주식회사 | Methods of forming a mim capacitor and mim capacitors fabricated using the same |
| KR100655140B1 (en) | 2005-11-10 | 2006-12-08 | 주식회사 하이닉스반도체 | Capacitor and method of manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11088240B2 (en) | 2018-10-17 | 2021-08-10 | Samsung Electronics Co., Ltd. | Capacitor structure |
| US11705483B2 (en) | 2018-10-17 | 2023-07-18 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor devices having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100722989B1 (en) | Capacitor and method of manufacturing the same | |
| KR100648860B1 (en) | Dielectric and method for forming the same, semiconductor memory device having the dielectric and method for manufacturing the semiconductor memory device | |
| JP5038659B2 (en) | Method for forming tetragonal structure zirconium oxide film and method for manufacturing capacitor having the film | |
| KR100849854B1 (en) | Semiconductor device and method of fabricating the same | |
| KR100541179B1 (en) | Apparatus and method for forming dielectric layers | |
| KR100717813B1 (en) | Capacitor with nano-mixed dielectric and method for manufacturing the same | |
| US20120181660A1 (en) | Semiconductor device | |
| CN113658941A (en) | HZO/AO/HZO nano laminated film and preparation method and application thereof | |
| KR100965771B1 (en) | Method for fabricating dielectric layer with tantanlum oxide and method for fabricating capacitor using the same | |
| KR102314131B1 (en) | Ferroelectric capacitor device and fabricating method thereof | |
| KR101060740B1 (en) | Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same | |
| KR102246261B1 (en) | Capacitor for semicontuctor memory device and manufacturing method thereof | |
| KR100716643B1 (en) | Method for forming dielectric layer and fabricating method of capacitor including the same | |
| US6507060B2 (en) | Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same | |
| CN116828971A (en) | Ferroelectric diode based on doped aluminum nitride film and preparation method thereof | |
| KR100716642B1 (en) | Capacitor in dielectric and method for fabricating of the same | |
| KR100780650B1 (en) | Capacitor in semiconductor device and method for using the same | |
| KR100265846B1 (en) | A method for fabricating ferroelectric capacitor in semiconductor device | |
| KR20060033500A (en) | Dielectric multilayer of microelectronic device and fabricating method the same | |
| KR101428017B1 (en) | Method of fabricating electrode of SrRuO3, method of fabricating capacitor, and semiconductor device formed by using the same | |
| KR100832005B1 (en) | Capacitor and method for manufacturing thereof | |
| KR20070000759A (en) | Method for manufacturing flash memory device | |
| KR100844956B1 (en) | Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same | |
| KR20020002156A (en) | Method for fabricating capacitor | |
| KR20010026123A (en) | Method of manufacturing capacitor including hydrogen annealing process for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |