Nothing Special   »   [go: up one dir, main page]

KR100716094B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100716094B1
KR100716094B1 KR1020007006510A KR20007006510A KR100716094B1 KR 100716094 B1 KR100716094 B1 KR 100716094B1 KR 1020007006510 A KR1020007006510 A KR 1020007006510A KR 20007006510 A KR20007006510 A KR 20007006510A KR 100716094 B1 KR100716094 B1 KR 100716094B1
Authority
KR
South Korea
Prior art keywords
layer
lead
semiconductor device
binary
based alloy
Prior art date
Application number
KR1020007006510A
Other languages
English (en)
Other versions
KR20010033137A (ko
Inventor
시모까와하나에
소가다사오
오꾸다이라히로아끼
이시다도시하루
나까쯔까데쯔야
이나바요시하루
니시무라아사오
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Priority to KR1020067022642A priority Critical patent/KR100693983B1/ko
Publication of KR20010033137A publication Critical patent/KR20010033137A/ko
Application granted granted Critical
Publication of KR100716094B1 publication Critical patent/KR100716094B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/004—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of a metal of the iron group
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Conductive Materials (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명의 과제는 충분한 접속 강도를 갖고, 또한 경시적으로도 안정된 계면을 얻을 수 있고, 또한 충분한 습윤성, 내위스커성 등도 확보할 수 있도록 한 Pb-프리 땜납 접속 구조체 및 전자 기기를 제공하는 데 있다.
본 발명은 Pb-프리 땜납으로서 유력한 Sn-Ag-Bi계 땜납을, 표면에 Sn-Bi 2원계 층을 실시한 전극과 접속한 것을 특징으로 한다. 이 Sn-Bi층 중의 Bi 농도는 충분한 습윤성을 얻기 위해 1 내지 20 중량%인 것이 바람직하다. 또한 고신뢰성의 커프링이 요구되는 경우에는 Sn-Bi층의 아래에 Cu층을 실시함으로써 충분한 계면 강도를 갖는 접속부를 얻는다.
전극, 땜납, 모델 리드, Cu층, Cu 패드, Sn-Bi 2원계 층, 접속 강도, 계면

Description

반도체 장치 {SEMICONDUCTOR DEVICE}
본 발명은 리드 프레임 등의 전극을 갖는 반도체 장치 및 반도체 장치의 전극에 대해 독성이 적은 Pb-프리(Pb-free) 땜납 합금을 이용하여 적합하게 접속하는 Pb-프리 땜납 접속 구조체 및 이를 이용한 전자 기기에 관한 것이다.
종래, 유기 기판 등의 회로 기판에 LSI 등의 전자 부품을 접속하여 전자 회로 기판을 제조하기 위해서는 Sn-Pb 공정(共晶) 땜납, 및 이 Sn-Pb 공정 땜납 근방이고 융점까지도 유사한 Sn-Pb 땜납, 혹은 이들에 소량의 Bi나 Ag를 첨가한 땜납 합금이 이용되고 있다. 이들 땜납에는 Pb가 약 40 중량% 포함되어 있다. 이들 중 어떠한 땜납 합금도 융점은 대략 183℃이며, 220 내지 240℃에서의 납땜이 가능하다.
또한, 납땜되는 QFP(Quad Flat Package)-LSI 등의 전자 부품의 전극은 Fe-Ni계 합금인 42 합금 표면에 90 중량% Sn-10 중량% Pb(이하 Sn-10 Pb라 함) 층을 도금 등으로 실시한 전극이 일반적으로 이용되고 있다. 이것은 납땜 습윤성이 양호하며 또한 보존성이 양호하여, 위스커(whisker)의 발생 문제가 없기 때문이다.
그러나, 상기한 Sn-Pb계 땜납 중에 포함되어 있는 Pb는 인체에 유독한 중금 속이며, Pb를 포함하는 제품을 폐기함에 따른 지구 환경의 오염, 생물에의 악영향이 문제가 되고 있다. 이 전기 제품에 의한 지구 환경의 오염은 들판에 방치된 Pb를 포함하는 전기 제품으로부터 비 등에 의해서 Pb가 용출함으로써 발생한다. Pb의 용출은 최근의 산성비에 의해서 가속되는 경향에 있다. 따라서, 환경 오염을 저감하기 위해서는 대량으로 사용되고 있는 상기 Sn-Pb 공정계 땜납의 대체로서 Pb를 포함하지 않는 저독성의 Pb-프리 땜납 재료, 및 부품 전극 상에서 사용되고 있는 Sn-10 Pb층의 대체 재료로서 Pb를 포함하지 않는 부품 전극 구조가 필요하다. Pb-프리 땜납 재료로서는 저독성, 재료 공급성, 비용, 습윤성, 기계적 성질, 접속 신뢰성 등의 관점으로부터 Sn-Ag-Bi계 땜납이 유력 후보가 되고 있다. 또한, 납땜에 있어서는, 통상 220 내지 240℃ 부근으로 가열하고, 부품, 기판의 전극과 땜납 사이에 화합물을 생성시킴으로써 접속을 행하고 있다. 따라서, 형성되는 계면은 땜납 재료와 부품 측의 전극 재료의 조합에 의해 다르므로, 안정된 접속 계면을 얻기 위해서는 그 땜납에 적합한 전극 재료가 필요하다.
본 발명의 목적은 리드 프레임 등의 전극에 대해 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여 충분한 접속 강도를 갖고, 또한 안정된 접속 계면을 얻을 수 있도록 한 Pb-프리 땜납 접속 구조체를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여 전자 부품, 기판 사이의 열팽창 계수의 차, 납땜 후의 기판 분할 작업, 혹은 프로빙 테스트시의 기판의 휨, 핸들링 등에 따라 땜납 접속부에 발생하는 응력에 견딜 수 있는 충분한 접속 강도를 갖고, 또한 경시적으로도 안정된 계면을 얻을 수 있도록 한 전자 기기를 제공하는 데 있다.
그리고, 본 발명의 다른 목적은 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여 충분한 습윤성을 확보하여 충분한 접속 강도를 갖고, 또한 내(耐)위스커성 등도 확보할 수 있도록 한 Pb-프리 땜납 접속 구조체 및 전자 기기를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 충분한 접속 강도 및 충분한 습윤성을 확보하여 안정된 접속 계면을 갖는 반도체 장치를 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명은 Sn-Ag-Bi계의 Pb-프리 땜납을 Sn-Bi 2원계 층을 거쳐서 전극에 접속한 것을 특징으로 하는 Pb-프리 땜납 접속 구조체이다.
또한, 본 발명은 상기 Pb-프리 땜납 접속 구조체에 있어서의 Sn-Bi 2원계 층 중의 Bi량은 1 내지 20 중량%인 것을 특징으로 한다.
그리고, 본 발명은 상기 Pb-프리 땜납 접속 구조체에 있어서, 상기 Sn-Bi 2원계 층과 상기 전극 사이에 Cu층을 갖는 것을 특징으로 한다.
또한, 본 발명은 상기 Pb-프리 땜납 접속 구조체에 있어서, 상기 전극이 Cu 재로 형성되어 있는 것을 특징으로 한다.
그리고, 본 발명은 상기 Pb-프리 땜납 접속 구조체에 있어서의 전극은 Fe-Ni계 합금 또는 Cu계의 리드인 것을 특징으로 한다.
또한, 본 발명은 상기 Pb-프리 땜납 접속 구조체에 있어서의 Sn-Ag-Bi계의 Pb-프리 땜납은 Sn을 주성분으로 하여, Bi가 5 내지 25 중량%, Ag가 1.5 내지 3 중량%, Cu가 0 내지 1 중량%를 함유하는 것을 특징으로 한다.
그리고, 본 발명은 전자 부품에 형성된 제1 전극과, 회로 기판에 형성된 제2 전극을 전기적으로 접속하는 전자 기기로서, 상기 제1 전극에 Sn-Bi 2원계 층을 실시하고, 상기 Sn-Bi 2원계 층을 실시한 제1 전극과 상기 제2 전극을 Sn-Ag-Bi계의 Pb-프리 땜납에 의해 접속한 것을 특징으로 하는 전자 기기이다.
또한, 본 발명은 상기 전자 기기에 있어서의 Sn-Bi 2원계 층 중의 Bi량은 1 내지 20 중량%인 것을 특징으로 한다.
그리고, 본 발명은 상기 전자 기기에 있어서, 상기 Sn-Bi 2원계 층과 제1 전극 사이에 Cu층을 갖는 것을 특징으로 한다.
또한, 본 발명은 상기 전자 기기에 있어서, 상기 Sn-Bi 2원계 층의 제1 전극 측이 Cu재인 것을 특징으로 한다.
그리고, 본 발명은 상기 전자 기기에 있어서의 제1 전극은 Fe-Ni계 합금 또는 Cu계의 리드인 것을 특징으로 한다.
또한, 본 발명은 상기 전자 기기에 있어서의 Sn-Ag-Bi계의 Pb-프리 땜납은 Sn을 주성분으로 하여, Bi가 5 내지 25 중량%, Ag가 1.5 내지 3 중량%, Cu가 0 내지 1 중량%를 함유하는 것을 특징으로 한다.
그리고, 본 발명은 전극에 접속되는 Pb-프리 땜납으로서, Sn을 주성분으로 하여, Bi가 5 내지 25 중량%, Ag가 1.5 내지 3 중량%, Cu가 0 내지 1 중량%를 함유하는 Sn-Ag-Bi계인 것을 특징으로 하는 Pb-프리 땜납 접속 구조체이다.
그리고, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 표면층으로서 Sn-Bi 2원계 층이 직접 형성되고, Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하인 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Sn-Bi 2원계 층이 1층 형성되고, Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하인 것을 특징으로 하는 반도체 장치이다.
그리고, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Sn에 Bi를 1 중량% 이상 20 중량% 이하 함유시킨 Sn-Bi 2원계 층이 형성되고, Fe-Ni계 합금 리드와 Sn-Bi 2원계 층의 사이에는 다른 금속층이 형성되어 있지 않은 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Cu층이 형성되고, Cu층 상에 표면층으로서 Sn-Bi 2원계 층이 형성되고, 또한 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하인 것을 특징으로 하는 반도체 장치이다.
그리고, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Cu층과 Sn-Bi 2원계 층이 형성되고, Cu층은 Sn-Bi 2원계 층으로 덮여 있고, 또한 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하인 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Sn에 Bi를 1 중량% 이상 20 중량% 이하 함유시킨 Sn-Bi 2원계 층이 형성되고, 또한 Fe-Ni계 합금 리드와 Sn-Bi 2원계 층의 사이에 Cu층이 형성되어 있는 것을 특징으로 하는 반도체 장치이다.
그리고, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층의 Bi 함유량은 1 중량% 이상 5 중량% 이하인 것을 특징으로 한다.
또한, 본 발명은 상기 반도체 장치에 있어서, Fe-Ni계 합금 리드는 42 합금 리드인 것을 특징으로 한다.
그리고, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층은 도금층인 것을 특징으로 한다.
또한, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층은 딥핑에 의해 형성된 층인 것을 특징으로 한다.
그리고, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 표면층으로서 Sn-Bi 2원계 층이 직접 형성되고, Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하이고, 상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Sn-Bi 2원계 층이 1층 형성되고, Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하이고, 상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치이다.
그리고, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Sn에 Bi를 1 중량% 이상 20 중량% 이하 함유시킨 Sn-Bi 2원계 층이 형성되고, Fe-Ni계 합금 리드와 Sn-Bi 2원계 층의 사이에는 다른 금속층이 형성되어 있지 않고, 상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Cu층이 형성되고, Cu층 상에 표면층으로서 Sn-Bi 2원계 층이 형성되고, 또한 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하이고, 상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치이다.
그리고, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Cu층과 Sn-Bi 2원계 층이 형성되고, Cu층은 Sn-Bi 2원계 층으로 덮여 있고, 또한 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하이고, 상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명은 리드를 구비한 반도체 장치이며, 리드는 Fe-Ni계 합금 리드이고, Fe-Ni계 합금 리드 상에 Sn에 Bi를 1 중량% 이상 20 중량% 이하 함유시킨 Sn-Bi 2원계 층이 형성되고, 또한 Fe-Ni계 합금 리드와 Sn-Bi 2원계 층의 사이에 Cu층이 형성되어 있고, 상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치이다.
그리고, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층의 Bi 함유량은 1 중량% 이상 5 중량% 이하인 것을 특징으로 한다.
또한, 본 발명은 상기 반도체 장치에 있어서, Fe-Ni계 합금 리드는 42 합금 리드인 것을 특징으로 한다.
그리고, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층은 도금층인 것을 특징으로 한다.
또한, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층은 딥핑에 의해 형성된 층인 것을 특징으로 한다.
그리고, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층은 도금층인 것을 특징으로 한다.
또한, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층은 딥핑에 의해 형성된 층인 것을 특징으로 한다.
그리고, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층은 도금층인 것을 특징으로 한다.
또한, 본 발명은 상기 반도체 장치에 있어서, Sn-Bi 2원계 층은 딥핑에 의해 형성된 층인 것을 특징으로 한다.
이상 설명한 바와 같이, 상기 구성에 따르면 리드 프레임 등의 전극에 대해 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여 충분한 접속 강도를 갖고, 또한 안정된 접속 계면을 얻을 수 있다.
또한, 상기 구성에 따르면 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여 전자 부품, 기판 사이의 열팽창 계수의 차, 납땜 후의 기판 분할 작업, 혹은 프로빙 테스트시의 기판의 휨, 핸들링 등에 따라 땜납 접속부에 발생하는 응력에 견딜 수 있는 충분한 접속 강도를 갖고, 또한 경시적으로도 안정된 계면을 얻을 수 있다.
그리고, 상기 구성에 따르면 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여, 가령 220 내지 240℃에서의 충분한 습윤성을 확보하여 충분한 필렛을 형성하여 충분한 접속 강도를 갖고, 또한 내위스커성(resistance against whiskers) 등도 확보할 수 있다.
도1은 본 발명에 관한 QFP-LSI용 리드의 단면 구조를 도시한 도면이다.
도2는 본 발명에 관한 TSOP용 리드의 단면 구조를 도시한 도면이다.
도3은 접속 강도 평가 시험 방법에 대한 개략 설명도이다.
도4는 본 발명에 관한 각종 금속화(metallize) 리드의 필렛부 강도에 대한 평가 결과를 도시한 도면이다.
도5는 본 발명에 관한 각종 금속화 리드의 습윤 시간에 대한 평가 결과를 도시한 도면이다.
도6은 본 발명에 관한 각종 금속화 리드의 습윤 하중에 대한 평가 결과를 도시한 도면이다.
도7은 본 발명에 관한 Cu층을 형성한 경우의 필렛부 강도에 대한 평가 결과를 도시한 도면이다.
도8은 본 발명에 관한 Cu층을 형성한 경우의 플랫부 강도에 대한 평가 결과를 도시한 도면이다.
도9는 종래의 Fe-Ni 합금(42 합금)에 Sn-10 Pb 도금을 실시한 리드와의 계면의 관찰 결과를 도시한 도면으로, (a)는 단면을 도시한 도면, (b)는 박리부를 리드측과 땜납측에 대해 도시한 도면이다.
도10은 본 발명에 관한 Fe-Ni 합금(42 합금)에 Sn-4 Bi 도금을 실시한 리드와의 계면의 관찰 결과를 도시한 도면으로, (a)는 단면을 도시한 도면, (b)는 박리부를 리드측과 땜납측에 대해 도시한 도면이다.
도11은 본 발명에 관한 Fe-Ni 합금(42 합금)에 Cu층, 그 위에 Sn-4 Bi 도금을 실시한 리드와의 계면의 관찰 결과를 도시한 도면으로, (a)는 단면을 도시한 도면, (b)는 박리부를 리드측과 땜납측에 대해 도시한 도면이다.
본 발명에 관한 실시 형태에 대해 설명한다.
본 발명에 관한 실시 형태는 반도체 장치(LSI) 등의 전자 부품에 형성된 QFP 형 리드나 TSOP형 리드 등으로 형성된 제1 전극과 회로 기판에 형성된 제2 전극 사이를 독성이 적은 Pb-프리 땜납 재료를 이용하여 접속함으로써 전자 기기를 구성하는 것이다. Pb-프리 땜납 접속 구조체로서는 예를 들어 상기 제1 전극, 또는 상기 제2 전극에 독성이 적은 Pb-프리 땜납 재료를 이용하여 접속하는 구조체가 있다.
상기 독성이 적은 Pb-프리 땜납 재료로서는 Sn-Ag-Bi계 땜납을 이용한다.
그런데, 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여, 전자 부 품, 회로 기판 사이의 열팽창 계수의 차, 납땜 후의 기판 분할 작업, 혹은 프로빙 테스트시의 기판의 휨, 핸들링 등에 의해 땜납 접속부에 발생하는 응력에 견딜 수 있는 충분한 접속 강도를 갖고, 또한 경시적으로도 안정된 계면을 얻는 것이 필요해진다.
또한, 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여, 회로 기판이나 전자 부품의 내열성으로부터 적절한 납땜 온도인 220 내지 240℃에서의 충분한 습윤성을 확보하여 충분한 필렛 형상을 형성하여 충분한 접속 강도를 갖도록 할 필요가 있다. 만약, 습윤성이 나쁘면 충분한 필렛 형상이 형성되지 않아 충분한 접속 강도를 얻을 수 없거나, 강한 플럭스가 필요해져 절연 신뢰성에 악영향을 끼치게 된다.
그리고, 도금 등에 의해 작성한 전극 표면으로부터 위스커가 발생하여 성장하면 전극 사이의 쇼트가 일어나므로, 내위스커성 등도 확보하는 것이 필요해진다.
본 발명에 관한 상기 전극 구조로서, 충분한 접속 강도를 얻기 위해 도1 및 도2에 도시한 바와 같이 리드로 이루어지는 전극(1)의 표면에 Sn-Bi 2원계 층(2)을 실시하도록 했다. 그리고, 다음에 본 발명에 관한 전극 구조의 선정에 대해 설명한다. 이 선정은 상기 요구에 의거하여 주로 접속 강도, 습윤성, 위스커성의 평가에 따라 행하였다.
처음에 Sn-Ag-Bi계 땜납과 각종 전극 재료의 접속 강도를 조사한 결과를 나타낸다. 도3에 측정 방법의 개략을 도시하였으나, 종래의 Sn-10 Pb층의 대체 재료로서 Pb가 없는 계에서 가능성이 있다고 생각되는 재료(Sn, Sn-Bi, Sn-Zn, Sn-Ag 도금)를, Fe-Ni계 합금(42 합금)으로 형성된 전극인 리드 상에 실시한 모델 리드(4)를 작성했다. 이 밖에, 종래의 Sn-10 Pb 도금과의 조합에 대해서도 평가를 행하였다. 모델 리드(4)의 형상은 폭 3mm, 길이 38mm이며, 납땜부의 길이가 22mm가 되도록 직각으로 절곡한다. 도금 두께는 각 조성 모두 약 10㎛로 했다. 이 모델 리드(4)를 82.2 중량% Sn-2.8 중량% Ag-15 중량% Bi(이하 Sn-2.8 Ag-15 Bi라 함)의 Pb-프리 땜납(5)을 이용하여 회로 기판인 유리 에폭시 기판(6) 상의 Cu 패드(Cu 전극)(7)에 납땜했다.
유리 에폭시 기판(6)의 Cu 패드(Cu 전극)(7)의 크기는 3.5mm × 25mm이며, 땜납(5)은 0.1mm × 25mm × 3.5mm의 땜납 박(箔)으로 공급했다. 즉, 유리 에폭시 기판(6) 상의 Cu 패드(7)에 상기한 땜납 박(5)을 얹고, 이 위에 상기한 직각으로 절곡된 모델 리드(4)를 얹었다. 납땜은 대기 중에서, 예열을 140℃ 60초, 최고 온도 220℃의 조건으로 행하였다. 또한, 플럭스는 로진계에서 염소를 함유한 플럭스를 이용했다. 납땜 후는 유기 용제로 세정했다. 인장 시험은 납땜 직후와, 경시 변화에 따른 접속부 강도 열화를 고려하여 125℃ 168시간의 고온 방치를 행하고 나서와, 리드의 습윤성이 열화한 경우의 계면 강도를 조사하기 위해 모델 리드를 150℃ 168시간 방치하고 나서 납땜한 경우의 3종류로 행하였다. 인장 시험은 기판을 고정하고, 모델 리드의 선단부를 붙잡아 수직 방향으로 5mm/분의 속도로 인장했다. 이 때의 최대 강도 및 일정하게 되는 인장 강도를 각각 필렛부 강도, 플랫부 강도로 하여 각 조성의 모델 리드에 대해 평가했다. 이 시험은 각 조건에 대해 10회 행하고, 평균을 취했다.
각 조성의 모델 리드의 필렛부 강도의 평가 결과를 도4에 도시한다. 통상의 QFP-LSI 등의 플라스틱 패키지 부품에서는 프린트 기판의 열팽창 계수의 차를 고려하면, 필렛부 강도는 5 kgf 정도 이상 필요하다. 이것으로부터, Sn, 및 Bi를 23 중량% 함유하고 있는 Sn-23 Bi 이외의 Sn-Bi 2원계 층을 Fe-Ni계 합금(42 합금) 상에 실시한 모델 리드에서는 5 kgf 이상의 필렛부 강도를 얻을 수 있었으나, Sn-Zn, Sn-Ag, Sn-Pb층의 경우에서는 충분한 접속 계면을 얻을 수 없다는 것을 알 수 있었다. 이 밖에도 42 합금 상에 약 2㎛의 Ni 도금을 실시하고, 이에 Au 도금, Pd 도금, Pd 도금 위에 더욱 Au 도금을 실시한 3종류의 모델 리드를 작성하여 마찬가지로 납땜하고 계면 강도를 조사하였으나, 도4에 도시한 바와 같이 충분한 필렛부 강도를 얻을 수 없었다. 따라서, 전극인 리드 상에 Sn-Bi 2원계 층을 실시하는 것이 필요하다는 것을 알 수 있었다.
상기한 인장 시험을 행한 각 조성의 모델 리드 중, 충분한 계면 강도가 얻어진 Sn-Bi 2원계 도금을 실시한 리드에 대해, Sn-2.8 Ag-15 Bi 땜납에 대한 습윤성을 메니스코그래프(meniscograph)법에 의해 검토했다. 플럭스는 습윤성을 조사하기 위해 활성이 약한 것을 이용했다. 시험편은 상기 모델 리드를 1cm의 길이로 잘라 이용했다. 습윤성의 시험 조건은 땜납욕(浴) 온도가 220℃, 침지 속도는 1mm/분, 침지 깊이는 2mm, 침지 시간은 20초로 하고, 하중이 0으로 회복하기 까지의 시간을 습윤 시간, 침지 20초 후의 하중을 습윤 하중으로 했다. 또한, 습윤성은 도금 직후의 리드와 150℃ 168 시간 방치한 리드에 대해 2종류로 행하였다. 또한, 각 조건에 대해 10회씩 측정하여 평균을 취했다.
각 조성의 습윤 시간, 습윤 하중을 각각 도5, 도6에 도시했다. 도5의 습윤 시간의 결과로부터, 도금 초기의 Sn-Bi계 도금 리드에서는 Bi 농도가 높은 쪽이 습윤성이 좋지만, 150℃ 168 시간의 고온 방치를 행한 경우에서는 Bi가 1 중량% 미만 및 23 중량%에서 습윤성이 열화하는 것을 알 수 있었다. Bi가 1 중량% 미만인 경우는 도6에 도시한 바와 같이 습윤 하중은 확보되어 있었으나, 습윤 시간이 열화하고 있었기 때문에 습윤되기 어렵다고 할 수 있다. 따라서, Sn-Bi 2원계 층 중에서도 충분한 습윤성을 얻기 위해서는 Bi량은 1 내지 20 중량%인 것이 바람직하다는 것을 알 수 있었다.
또한 열팽창 계수의 차가 큰 재료간의 접속, 온도차가 큰 환경에서 사용되는 경우 등에서는 계면에 발생하는 응력이 커지므로, 충분한 신뢰성을 확보하기 위해서는 계면의 접속 강도는 10 kgf 정도 이상이 되어야만 한다. 따라서, 도4를 보면, Fe-Ni계 합금(42 합금)에 직접 Sn-Bi 2원계 층을 실시한 것에서는 10 kgf 이상의 필렛부 강도를 얻을 수 없다는 것을 알 수 있었다. 이것은 계면에서의 화합물층이 충분히 형성되어 있지 않기 때문이라고 생각된다. 그래서, 계면에서의 땜납과의 반응성을 높이기 위해, Fe-Ni계 합금(42 합금) 상에 평균 7㎛ 정도의 Cu 도금층, 이 위에 Sn-Bi계 도금층을 실시하여 계면 강도의 측정을 행하였다. 이 때의 필렛부 강도의 결과를 Cu층이 없는 경우도 합쳐서 도7에 도시하였으나, Bi량이 23 중량%인 경우를 제외하면 10 kgf 이상의 접속 강도를 얻을 수 있어 밑바탕의 Cu층의 효과를 확인할 수 있었다. 또한, 이 전극 구조를 취함으로써, 도7에 함께 도시한 바와 같이 Sn-Pb 공정 땜납을 42 합금 리드 상에 직접 Sn-10 Pb층을 실시한 리드에 납땜한 종래의 경우에 얻을 수 있는 납땜 직후의 계면 강도, 12.1 kgf와 같은 정도 이상의 계면 강도를 얻을 수 있었다. 또한, 도8에 도시한 바와 같이 Sn-Bi층의 아래에 Cu층을 실시함으로써 플랫부 강도도 향상시킬 수 있었다. 여기에서, 이 Cu층은 42 합금의 리드 프레임을 이용한 경우에는 상기와 같이 42 합금 상에 Cu층을 실시하면 되지만, Cu계 리드 프레임을 이용한 경우는 이를 그대로 Cu층으로 해도 좋으며, 또한 강성을 향상시키기 위해 다른 원소를 리드 프레임 재료 중에 첨가하는 경우도 있으므로, 이 영향을 없애기 위해 Cu층을 더 형성해도 좋다. 또한, 이 Cu층을 실시한 모델 리드의 습윤성에 대해서는 도5, 도6에 함께 도시하였으나, Cu층의 영향은 거의 없으며, 역시 Bi가 1 중량% 이하에서는 고온 방치를 행한 경우에 습윤성이 열화하고 있었으나, 1 내지 20 중량%에서는 충분한 습윤성을 얻을 수 있었다. 또한, 도7, 도8의 예는 Sn-2.8 Ag-15 Bi를 이용하였으나, Bi량이 적은 계, 예를 들어 Sn-2 Ag-7.5 Bi-0.5 Cu계라도 밑바탕에 Cu층을 넣음으로써 계면 강도 향상의 효과가 있다.
상기한 Sn-Bi 2원계 층, Cu층은 도금에 한정되지 않으며, 딥핑(dipping), 증착, 롤러 코팅, 금속 분말에 의한 도포에 의해 형성할 수 있다.
이와 같이, 전극 재료에 따라 다른 이유를 조사하기 위해 접속부의 단면 연마를 행하여 계면의 모습을 조사했다. 또한, 인장 시험을 행한 시료의 박리면을 SEM에 의해 관찰했다. 이 대표적인 조합에 대한 결과를 설명한다.
우선, 종래 사용되고 있는 Fe-Ni계 합금(42 합금)에 직접 Sn-10 Pb 도금이 실시되고 있는 리드를 Sn-Ag-Bi계 땜납으로 접합한 경우의 관찰 결과를 도9에 도시 하였으나, 이 조합에서는 계면에는 Pb와 Bi가 화합물을 만들어 모여 있어, 박리는 42 합금과 땜납과의 계면에서 일어나고 있었다. 또한, 박리한 리드의 42 합금 표면에는 얇게 Sn이 검출되어, 땜납 중의 Sn이 리드의 42 합금과 화합물을 형성하고 있었다고 생각된다. 따라서, 상기한 Pb와 Bi의 화합물이 계면에 모임으로써, Sn과 42 합금과의 접속 면적이 작아져 접속 강도가 매우 약해졌다고 생각된다.
다음에, Sn-10 Pb 도금을 Sn-4 Bi 도금으로 바꾼 경우의 관찰 결과를 도10에 도시하였으나, 계면에 형성되는 화합물층은 얇고, 박리는 마찬가지로 42 합금과 땜납과의 계면에서 일어나고 있었다. 그러나, Bi는 입상의 결정대로이고, Sn과 42 합금과의 접속 면적의 저하를 Sn-10 Pb의 경우만큼 일으키지 않으므로, 5 kgf 이상의 접속 강도를 얻을 수 있었다고 생각된다. 이 때의 화합물층은 오거 분석(Auger analysis)으로부터, 약 70nm의 Sn-Fe층이었다.
또한 Sn-4 Bi층 아래에 Cu층을 실시한 경우의 관찰 결과를 도11에 도시하였으나, 계면에는 두꺼운 Cu와 Sn의 화합물층이 형성되는 것을 알 수 있었다. 박리는 이 화합물층과 땜납과의 계면, 또는 화합물층 중에서 일어나고 있었다. 박리면은 도10의 42 합금 리드에 직접 Sn-Bi층을 형성한 리드의 경우는 대부분 편평한 것에 비해, Cu층이 존재하는 경우에는 울퉁불퉁했다. 이로 인해, 이러한 박리면의 차이가 계면 강도의 향상으로 이어졌다고 생각된다. 또, 이상의 검토 결과는 Sn-Ag-Bi계 땜납의 다른 조성이라도 같은 결과를 얻을 수 있었다.
상기의 각 조성의 모델 리드에 대해 위스커의 발생을 조사하였으나, Sn-Zn 도금을 실시한 모델 리드에서는 표면에 위스커의 발생이 발견되었다. 또한, Sn 도금에 대해서는 종래부터 위스커성에 문제가 있다라고 일컬어지고 있다. 그러나, Sn-Bi 2원계 층에 대해서는 위스커의 발생은 눈에 띄지 않으며, 내위스커성도 문제가 없었다.
따라서, 본 발명의 전극 구조이면, Sn-Ag-Bi계 땜납에 대해 접속 강도, 습윤성, 내위스커성이 우수한 접속부를 얻을 수 있다.
땜납 재료에 대해, 주성분이 Sn이고, Bi가 5 내지 25 중량%, Ag가 1.5 내지 3 중량%, Cu가 0 내지 1 중량% 함유하는 Sn-Ag-Bi계 땜납을 선택한 것은, 이 범위 내의 조성의 땜납은 220 내지 240℃에서 납땜이 가능하며, Cu에 대해 종래 실적이 있는 Sn-Ag 공정과 거의 동등한 습윤성을 갖고, 또한 고온에서 충분한 신뢰성을 갖고 있기 때문이다. 즉, Sn-Ag-Bi계 땜납에서는 Bi가 약 10 중량% 이상이고 138℃ 부근에서 용융하는 부분(3원 공정)을 갖고 고온에서의 신뢰성에 영향을 끼치는 것이 염려되나, 이 3원 공정 석출량을 실용상 문제가 없는 레벨로 억제하고, 또한 125℃에서의 고온 강도도 확보하고 있다. 따라서, 이 조성의 땜납을 이용하여 상기한 전극을 납땜함으로써, 실용적이면서 신뢰성이 높은 전자 기기를 얻을 수 있다.
<실시예 1>
도1에 QFP-LSI용의 리드의 단면 구조를 도시했다. 이것은 리드의 단면 구조의 일정 일부분을 도시한 것이지만, Fe-Ni계 합금(42 합금)의 전극인 리드(1) 상에 Sn-Bi 2원계 층(2)이 형성되어 있다. 이 Sn-Bi 2원계 층(2)은 도금에 의해 형성하고, 두께는 10㎛ 정도로 했다. 또한, Sn-Bi 도금층 중의 Bi 농도는 8 중량%로 했다. 이 전극 구조를 갖는 상기의 QFP-LSI를 Sn-2.8 Ag-15 Bi-0.5 Cu 땜납을 이용하여 회로 기판인 유리 에폭시 기판에 납땜했다. 납땜은 최고 온도를 220℃로 하여, 질소 리플로우 로(爐)를 이용하여 행하였다. 이로써, 충분한 접속 강도를 갖는 접속부를 얻을 수 있었다. 또한, 마찬가지로 Sn-2 Ag-7.5 Bi-0.5 Cu 땜납을 이용하여 유리 에폭시 기판에 240℃로 대기 중에서 리플로우했다. 리플로우한 커플링은 특히 고온에서의 신뢰성이 높다.
<실시예 2>
도2에 TSOP용의 리드의 단면 구조를 도시했다. 이것도 리드의 단면 구조의 일정 일부분을 도시한 것이지만, Fe-Ni계 합금(42 합금)의 전극인 리드(1) 상에 Cu층(3), 그 위에 Sn-Bi 2원계 층(2)이 형성되어 있다. 이 Cu층(3), Sn-Bi 2원계 층(2)은 도금에 의해 형성했다. Cu층(3)의 두께는 8㎛ 정도이며, Sn-Bi 2원계 도금층(2)의 두께는 10㎛ 정도로 했다. 또한, Sn-Bi 도금층 중의 Bi량은 5 중량%이다. TSOP는 리드의 강성이 크기 때문에, 실제 가동시의 부품 자신의 발열, 또한 고온에서 사용되는 경우 계면에 발생하는 응력이 QFP-LSI와 비교하여 커진다. 이와 같은 경우에는 이 계면 응력에 견딜 수 있도록 충분한 계면 강도를 갖는 계면을 형성시킬 필요가 있으며, Sn-Bi 2원계 층(2) 아래에 Cu층(3)이 효과적이다.
이 TSOP를 프린트 기판에 Sn-Ag-Bi계 땜납을 이용하여 증기 리플로우 로에서 납땜하고, 온도 사이클 시험을 행하였다. 시험 조건은 -55℃ 30분, 125℃ 30분의 1시간/1사이클, 및 0℃ 30분, 90℃ 30분의 1시간/1사이클의 2조건이며, 500사이클, 1000사이클 후에 단면 관찰을 행하여 균열의 발생 상황을 조사했다. 이것을 42 합 금 리드 상에 직접 Sn-10 Pb층이 형성되어 있는 리드를 갖는 같은 크기의 TSOP를 Sn-Pb 공정 땜납으로 납땜한 경우와 비교하였으나, -55℃/125℃의 온도 사이클에서는 균열 발생이 빨랐지만, 0℃/90℃의 온도 사이클에서는 특별히 문제가 되지 않아 실용상 충분한 접속 계면을 얻을 수 있었다.
<실시예 3>
본 발명의 전극 구성은 기판 상의 전극에도 적용할 수 있다. 예를 들어 기판의 납땜성을 향상시키기 위해 땜납 코팅이 효과적이지만, 종래는 Sn-Pb 땜납, 특히 Sn-Pb 공정 땜납 등의 Pb를 포함한 땜납을 사용하고 있다. 이로 인해, 코팅용 땜납의 Pb-프리화로서 본 발명의 Sn-Bi층을 이용할 수 있다. 또한, 통상 기판의 전극은 Cu로 형성되어 있으므로, Sn-Ag-Bi계 땜납을 사용한 경우에 충분한 접속 강도를 얻을 수 있다. 이 구성을 적용한 예를 도시하지만, 회로 기판인 유리 에폭시 기판 상의 Cu 패드(Cu 전극)에 약 5㎛ 정도의 Sn-8 Bi층을 롤러 코팅으로 작성했다. 이 땜납 층을 형성하였으므로 기판에 대한 습윤성이 향상되고, 또한 접속 강도도 향상시킬 수 있었다.
본 발명에 따르면, Pb-프리 재료로서 우수한 Sn-Ag-Bi계 땜납에 적합한 전극 구조를 실현할 수 있는 효과를 제공한다.
또한, 본 발명에 따르면 리드 프레임 등의 전극에 대해 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여 충분한 접속 강도를 갖고, 또한 안정된 접속 계면을 얻을 수 있는 Pb-프리 땜납 접속 구조체를 실현할 수 있는 효과를 제공한다.
또한, 본 발명에 따르면 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여 전자 부품, 기판 사이의 열팽창 계수의 차, 납땜 후의 기판 분할 작업, 혹은 프로빙 테스트시의 기판의 휨, 핸들링 등에 의해 땜납 접속부에 발생하는 응력에 견딜 수 있는 충분한 접속 강도를 갖고, 또한 경시적으로도 안정된 계면을 얻을 수 있는 Pb-프리 땜납 접속 구조체를 구비한 전자 기기를 실현할 수 있는 효과를 제공한다.
그리고, 본 발명에 따르면 독성이 적은 Sn-Ag-Bi계의 Pb-프리 땜납 합금을 이용하여, 예를 들어 220 내지 240℃에서의 충분한 습윤성을 확보하여 충분한 필렛을 형성하여 충분한 접속 강도를 갖고, 또 내위스커성 등도 확보할 수 있다.
또한, 본 발명에 따르면 전자 부품을 Sn-Ag-Bi계 땜납으로 납땜함으로써, 충분한 접속 강도를 갖는 계면을 얻을 수 있고, 또한 실용상 충분한 습윤성도 확보할 수 있다. 또한 위스커성에 대해서도 문제가 없다. 따라서, 환경친화적인 Pb-프리의 전기 제품을 종래와 동일한 설비, 프로세스를 사용하여 실현할 수 있는 효과를 제공한다.

Claims (43)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 표면층으로서 Sn-Bi 2원계 층이 직접 형성되고, 상기 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하인 것을 특징으로 하는 반도체 장치.
  18. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Sn-Bi 2원계 층이 1층 형성되고, 상기 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하인 것을 특징으로 하는 반도체 장치.
  19. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Sn에 Bi를 1 중량% 이상 20 중량% 이하 함유시킨 Sn-Bi 2원계 층이 형성되고, 상기 Fe-Ni계 합금 리드와 상기 Sn-Bi 2원계 층의 사이에는 다른 금속층이 형성되어 있지 않은 것을 특징으로 하는 반도체 장치.
  20. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Cu층이 형성되고, 상기 Cu층 상에 표면층으로서 Sn-Bi 2원계 층이 형성되고, 또한 상기 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하인 것을 특징으로 하는 반도체 장치.
  21. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Cu층과 Sn-Bi 2원계 층이 형성되고, 상기 Cu층은 상기 Sn-Bi 2원계 층으로 덮여 있고, 또한 상기 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하인 것을 특징으로 하는 반도체 장치.
  22. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Sn에 Bi를 1 중량% 이상 20 중량% 이하 함유시킨 Sn-Bi 2원계 층이 형성되고, 또한 상기 Fe-Ni계 합금 리드와 상기 Sn-Bi 2원계 층의 사이에 Cu층이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  23. 제17항 내지 제22항 중 어느 한 항에 있어서, 상기 Sn-Bi 2원계 층의 Bi 함유량은 1 중량% 이상 5 중량% 이하인 것을 특징으로 하는 반도체 장치.
  24. 제17항 내지 제22항 중 어느 한 항에 있어서, 상기 Fe-Ni계 합금 리드는 42 합금 리드인 것을 특징으로 하는 반도체 장치.
  25. 제17항 내지 제22항 중 어느 한 항에 있어서, 상기 Sn-Bi 2원계 층은 도금층인 것을 특징으로 하는 반도체 장치.
  26. 제17항 내지 제22항 중 어느 한 항에 있어서, 상기 Sn-Bi 2원계 층은 딥핑에 의해 형성된 층인 것을 특징으로 하는 반도체 장치.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 표면층으로서 Sn-Bi 2원계 층이 직접 형성되고, 상기 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하이고,
    상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치.
  31. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Sn-Bi 2원계 층이 1층 형성되고, 상기 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하이고,
    상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치.
  32. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Sn에 Bi를 1 중량% 이상 20 중량% 이하 함유시킨 Sn-Bi 2원계 층이 형성되고, 상기 Fe-Ni계 합금 리드와 상기 Sn-Bi 2원계 층의 사이에는 다른 금속층이 형성되어 있지 않고,
    상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치.
  33. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Cu층이 형성되고, 상기 Cu층 상에 표면층으로서 Sn-Bi 2원계 층이 형성되고, 또한 상기 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하이고,
    상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치.
  34. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Cu층과 Sn-Bi 2원계 층이 형성되고, 상기 Cu층은 상기 Sn-Bi 2원계 층으로 덮여 있고, 또한 상기 Sn-Bi 2원계 층에서의 Bi 함유량이 1 중량% 이상 20 중량% 이하이고,
    상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치.
  35. 리드를 구비한 반도체 장치이며,
    상기 리드는 Fe-Ni계 합금 리드이고,
    상기 Fe-Ni계 합금 리드 상에 Sn에 Bi를 1 중량% 이상 20 중량% 이하 함유시킨 Sn-Bi 2원계 층이 형성되고, 또한 상기 Fe-Ni계 합금 리드와 상기 Sn-Bi 2원계 층의 사이에 Cu층이 형성되어 있고,
    상기 반도체 장치는 Pb-프리 땜납에 의해 접속 가능한 것을 특징으로 하는 반도체 장치.
  36. 제30항 내지 제35항 중 어느 한 항에 있어서, 상기 Sn-Bi 2원계 층의 Bi 함유량은 1 중량% 이상 5 중량% 이하인 것을 특징으로 하는 반도체 장치.
  37. 제30항 내지 제35항 중 어느 한 항에 있어서, 상기 Fe-Ni계 합금 리드는 42 합금 리드인 것을 특징으로 하는 반도체 장치.
  38. 제30항 내지 제35항 중 어느 한 항에 있어서, 상기 Sn-Bi 2원계 층은 도금층인 것을 특징으로 하는 반도체 장치.
  39. 제30항 내지 제35항 중 어느 한 항에 있어서, 상기 Sn-Bi 2원계 층은 딥핑에 의해 형성된 층인 것을 특징으로 하는 반도체 장치.
  40. 제23항에 있어서, 상기 Sn-Bi 2원계 층은 도금층인 것을 특징으로 하는 반도체 장치.
  41. 제36항에 있어서, 상기 Sn-Bi 2원계 층은 딥핑에 의해 형성된 층인 것을 특징으로 하는 반도체 장치.
  42. 제36항에 있어서, 상기 Sn-Bi 2원계 층은 도금층인 것을 특징으로 하는 반도체 장치.
  43. 제23항에 있어서, 상기 Sn-Bi 2원계 층은 딥핑에 의해 형성된 층인 것을 특징으로 하는 반도체 장치.
KR1020007006510A 1997-12-16 1998-12-09 반도체 장치 KR100716094B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067022642A KR100693983B1 (ko) 1997-12-16 1998-12-09 Ｐｂ-프리 땜납 접속 구조체, 반도체 장치 및 전자 기기

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34681197A JP3622462B2 (ja) 1997-12-16 1997-12-16 半導体装置
JP97-346811 1997-12-16
PCT/JP1998/005565 WO1999030866A1 (en) 1997-12-16 1998-12-09 Pb-FREE SOLDER-CONNECTED STRUCTURE AND ELECTRONIC DEVICE

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020037015770A Division KR100681361B1 (ko) 1997-12-16 1998-12-09 Ｐｂ-프리 땜납 접속 구조체 및 전자 기기
KR1020067022642A Division KR100693983B1 (ko) 1997-12-16 1998-12-09 Ｐｂ-프리 땜납 접속 구조체, 반도체 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20010033137A KR20010033137A (ko) 2001-04-25
KR100716094B1 true KR100716094B1 (ko) 2007-05-09

Family

ID=18385972

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020007006510A KR100716094B1 (ko) 1997-12-16 1998-12-09 반도체 장치
KR1020067022642A KR100693983B1 (ko) 1997-12-16 1998-12-09 Ｐｂ-프리 땜납 접속 구조체, 반도체 장치 및 전자 기기
KR1020037015770A KR100681361B1 (ko) 1997-12-16 1998-12-09 Ｐｂ-프리 땜납 접속 구조체 및 전자 기기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020067022642A KR100693983B1 (ko) 1997-12-16 1998-12-09 Ｐｂ-프리 땜납 접속 구조체, 반도체 장치 및 전자 기기
KR1020037015770A KR100681361B1 (ko) 1997-12-16 1998-12-09 Ｐｂ-프리 땜납 접속 구조체 및 전자 기기

Country Status (11)

Country Link
US (5) US7013564B2 (ko)
EP (4) EP2140963B1 (ko)
JP (1) JP3622462B2 (ko)
KR (3) KR100716094B1 (ko)
CN (4) CN1142843C (ko)
AU (1) AU1504699A (ko)
CA (1) CA2314116C (ko)
DE (3) DE69841511D1 (ko)
MY (1) MY130764A (ko)
TW (1) TW408468B (ko)
WO (1) WO1999030866A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3622462B2 (ja) 1997-12-16 2005-02-23 株式会社日立製作所 半導体装置
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP4502430B2 (ja) * 1999-10-07 2010-07-14 ディップソール株式会社 はんだ濡れ性向上処理剤、及び錫及び錫合金のはんだ濡れ性の向上方法
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
WO2001078931A1 (fr) * 2000-04-17 2001-10-25 Fujitsu Limited Assemblage par brasure
JP2002299540A (ja) 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
KR100431090B1 (ko) * 2001-06-20 2004-05-12 정재필 저융점 도금층을 이용한 무연솔더
JP4073183B2 (ja) 2001-08-01 2008-04-09 株式会社日立製作所 Ｐｂフリーはんだを用いた混載実装方法及び実装品
KR100400606B1 (ko) * 2001-09-08 2003-10-08 정재필 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법
JP2004200249A (ja) * 2002-12-16 2004-07-15 Nec Electronics Corp 電子部品及びその製造方法並びに製造装置
JP4447215B2 (ja) * 2002-12-16 2010-04-07 Ｎｅｃエレクトロニクス株式会社 電子部品
US20050067699A1 (en) * 2003-09-29 2005-03-31 Intel Corporation Diffusion barrier layer for lead free package substrate
KR20060030356A (ko) * 2004-10-05 2006-04-10 삼성테크윈 주식회사 반도체 리이드 프레임과, 이를 포함하는 반도체 패키지와,이를 도금하는 방법
EP1924393A1 (en) * 2005-08-24 2008-05-28 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
JP4275656B2 (ja) * 2005-09-02 2009-06-10 住友金属工業株式会社 鋼管用ねじ継手
JP4799997B2 (ja) * 2005-10-25 2011-10-26 富士通株式会社 電子機器用プリント板の製造方法およびこれを用いた電子機器
KR100743190B1 (ko) 2005-12-26 2007-07-27 재단법인 포항산업과학연구원 저융점 무연 솔더 및 그의 제조 방법
JP5024380B2 (ja) * 2007-07-13 2012-09-12 千住金属工業株式会社 車載実装用鉛フリーはんだと車載電子回路
US8168890B2 (en) * 2008-01-15 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and component package having the same
CN101491866B (zh) * 2008-01-25 2014-06-04 深圳市亿铖达工业有限公司 低温无铅焊锡膏
EP2257143A1 (en) * 2008-02-29 2010-12-01 Sumitomo Bakelite Co., Ltd. Solder connecting method, electronic device and method for manufacturing same
MY153585A (en) * 2008-04-23 2015-02-27 Senju Metal Industry Co Lead-free solder alloy having reduced shrinkage cavities
US7929314B2 (en) * 2008-06-20 2011-04-19 International Business Machines Corporation Method and apparatus of changing PCB pad structure to increase solder volume and strength
KR20110060929A (ko) 2008-09-16 2011-06-08 에이저 시스템즈 인크 향상된 기계적 특성을 갖는 무연 땜납 범프
DE102009054068A1 (de) 2009-11-20 2011-05-26 Epcos Ag Lotmaterial zur Befestigung einer Außenelektrode bei einem piezoelektrischen Bauelement und piezoelektrisches Bauelement mit einem Lotmaterial
US8534136B2 (en) 2010-03-31 2013-09-17 Flextronics Ap, Llc. Pin soldering for printed circuit board failure testing
CN101862925A (zh) * 2010-05-17 2010-10-20 天津大学 锡铋银系无铅焊料及制备方法
CN102275043A (zh) * 2010-06-10 2011-12-14 中国科学院金属研究所 一种消除SnBi焊料与铜基底连接界面脆性的方法
US8361899B2 (en) * 2010-12-16 2013-01-29 Monolithic Power Systems, Inc. Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
US9964563B1 (en) 2014-07-18 2018-05-08 Flextronics Ap, Llc Method and apparatus for ICT fixture probe cleaning
DE102014220802A1 (de) 2014-10-14 2016-04-14 Robert Bosch Gmbh Elektronisches Bauelement mit einem Anschlusselement
JP6648468B2 (ja) * 2014-10-29 2020-02-14 Tdk株式会社 Ｐｂフリーはんだ及び電子部品内蔵モジュール
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム
KR101982555B1 (ko) * 2018-11-27 2019-05-27 제엠제코(주) 복합 클립 구조체 및 이를 이용한 반도체 패키지
CN109590633A (zh) * 2019-01-01 2019-04-09 王伟 用于集成电路封装的引线焊接钎料及其制备方法和应用
JP7213390B1 (ja) * 2022-10-24 2023-01-26 松田産業株式会社 銀めっき皮膜及び該銀めっき皮膜を備えた電気接点

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441621A (en) * 1987-08-06 1989-02-13 Gen Electric Frame assembly for gas turbine engine
JPH0513638A (ja) * 1991-07-02 1993-01-22 Nec Kyushu Ltd 半導体装置
JPH07211165A (ja) * 1994-01-25 1995-08-11 Kansei Corp ハーネスとその製造方法
JPH07229981A (ja) * 1993-12-21 1995-08-29 Toshiba Corp 電子式タイムスイッチ
JPH08132277A (ja) * 1994-11-01 1996-05-28 Ishikawa Kinzoku Kk 無鉛はんだ
JPH0945136A (ja) * 1995-07-26 1997-02-14 Kyowa Densen Kk 多層メッキのリード線とリードフレーム
JPH0978285A (ja) * 1995-09-07 1997-03-25 Dipsol Chem Co Ltd Ｓｎ−Ｂｉ系合金めっき浴
JPH1041621A (ja) * 1996-07-18 1998-02-13 Fujitsu Ltd 錫−ビスマスはんだの接合方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607253A (en) * 1969-12-24 1971-09-21 Ibm Tin base solder alloy
DE2356351C3 (de) * 1973-11-12 1980-07-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen eines feuerverzinnten Drahtes für elektrotechnische Zwecke
JPS63102247A (ja) 1986-10-17 1988-05-07 Hitachi Cable Ltd 樹脂封止型半導体装置
US5039576A (en) 1989-05-22 1991-08-13 Atochem North America, Inc. Electrodeposited eutectic tin-bismuth alloy on a conductive substrate
GB9103073D0 (en) * 1991-02-13 1991-03-27 Astromed Ltd Improvements in or relating to electrophoresis
US5320272A (en) 1993-04-02 1994-06-14 Motorola, Inc. Tin-bismuth solder connection having improved high temperature properties, and process for forming same
JP3274232B2 (ja) * 1993-06-01 2002-04-15 ディップソール株式会社 錫−ビスマス合金めっき浴及びそれを使用するめっき方法
US5393489A (en) * 1993-06-16 1995-02-28 International Business Machines Corporation High temperature, lead-free, tin based solder composition
US5368814A (en) * 1993-06-16 1994-11-29 International Business Machines, Inc. Lead free, tin-bismuth solder alloys
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
JP3224185B2 (ja) 1994-09-29 2001-10-29 富士通株式会社 はんだ合金及びはんだ粉末及びはんだペースト及びプリント配線板及び電子部品及びはんだ付け方法及びはんだ付け装置
US6184475B1 (en) * 1994-09-29 2001-02-06 Fujitsu Limited Lead-free solder composition with Bi, In and Sn
JP3232963B2 (ja) 1994-10-11 2001-11-26 株式会社日立製作所 有機基板接続用鉛レスはんだ及びそれを用いた実装品
US5569433A (en) * 1994-11-08 1996-10-29 Lucent Technologies Inc. Lead-free low melting solder with improved mechanical properties
DE4443459C2 (de) 1994-12-07 1996-11-21 Wieland Werke Ag Bleifreies Weichlot und seine Verwendung
JPH08296050A (ja) 1995-04-27 1996-11-12 Ishihara Chem Co Ltd ホイスカー防止用スズメッキ浴、及びスズメッキのホイスカー防止方法
KR970000021A (ko) * 1995-06-09 1997-01-21 소호연 동물 훈련기의 벨트 구조
EP0834376A4 (en) * 1995-06-20 2003-01-22 Matsushita Electric Ind Co Ltd BRAZING SUPPLY METAL, WELDED ELECTRONIC COMPONENT AND ELECTRONIC CIRCUIT PLATE
CN1040302C (zh) * 1995-06-30 1998-10-21 三星电机株式会社 供电子部件中接线用的无铅焊料
JP3181015B2 (ja) * 1995-08-11 2001-07-03 京セラ株式会社 半導体素子収納用パッケージ
JP3299091B2 (ja) 1995-09-29 2002-07-08 千住金属工業株式会社 鉛フリーはんだ合金
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JPH09266373A (ja) 1996-01-25 1997-10-07 Fujitsu Ltd 電子部品及びその接合方法、並びに回路基板
US5851482A (en) * 1996-03-22 1998-12-22 Korea Institute Of Machinery & Metals Tin-bismuth based lead-free solder for copper and copper alloys
JPH09266372A (ja) * 1996-03-29 1997-10-07 Aiphone Co Ltd クリームハンダ印刷劣化検出方法
JPH1093004A (ja) 1996-09-11 1998-04-10 Matsushita Electron Corp 電子部品およびその製造方法
JP3226213B2 (ja) * 1996-10-17 2001-11-05 松下電器産業株式会社 半田材料及びそれを用いた電子部品
US6110608A (en) 1996-12-10 2000-08-29 The Furukawa Electric Co., Ltd. Lead material for electronic part, lead and semiconductor device using the same
US5985212A (en) * 1996-12-12 1999-11-16 H-Technologies Group, Incorporated High strength lead-free solder materials
JP3243195B2 (ja) 1997-01-28 2002-01-07 古河電気工業株式会社 リフロー半田めっき材およびその製造方法
JP3622462B2 (ja) 1997-12-16 2005-02-23 株式会社日立製作所 半導体装置
JPH11251503A (ja) 1998-03-04 1999-09-17 Matsushita Electron Corp 電子部品およびその製造方法
JPH11330340A (ja) 1998-05-21 1999-11-30 Hitachi Ltd 半導体装置およびその実装構造体
JPH11354705A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6176947B1 (en) * 1998-12-31 2001-01-23 H-Technologies Group, Incorporated Lead-free solders
JP3492554B2 (ja) * 1999-05-07 2004-02-03 ニシハラ理工株式会社 Ｐｂに代わる接合材料の機能合金メッキ及びその機能合金メッキを施した被実装用電子部品材料
US6512304B2 (en) * 2000-04-26 2003-01-28 International Rectifier Corporation Nickel-iron expansion contact for semiconductor die
KR100718854B1 (ko) * 2002-05-24 2007-05-16 가부시키가이샤 닛폰 쇼쿠바이 난연성 수지 조성물, 이의 제조 방법, 및 난연성 수지조성물을 함유하는 성형품 및 실리카

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441621A (en) * 1987-08-06 1989-02-13 Gen Electric Frame assembly for gas turbine engine
JPH0513638A (ja) * 1991-07-02 1993-01-22 Nec Kyushu Ltd 半導体装置
JPH07229981A (ja) * 1993-12-21 1995-08-29 Toshiba Corp 電子式タイムスイッチ
JPH07211165A (ja) * 1994-01-25 1995-08-11 Kansei Corp ハーネスとその製造方法
JPH08132277A (ja) * 1994-11-01 1996-05-28 Ishikawa Kinzoku Kk 無鉛はんだ
JPH0945136A (ja) * 1995-07-26 1997-02-14 Kyowa Densen Kk 多層メッキのリード線とリードフレーム
JPH0978285A (ja) * 1995-09-07 1997-03-25 Dipsol Chem Co Ltd Ｓｎ−Ｂｉ系合金めっき浴
JPH1041621A (ja) * 1996-07-18 1998-02-13 Fujitsu Ltd 錫−ビスマスはんだの接合方法

Also Published As

Publication number Publication date
US6960396B2 (en) 2005-11-01
EP1048392A4 (en) 2002-04-17
EP1275463A2 (en) 2003-01-15
US8907475B2 (en) 2014-12-09
US20100214753A1 (en) 2010-08-26
JPH11179586A (ja) 1999-07-06
EP1275463B1 (en) 2007-02-28
US20020163085A1 (en) 2002-11-07
KR100693983B1 (ko) 2007-03-14
KR20010033137A (ko) 2001-04-25
WO1999030866A1 (en) 1999-06-24
DE69841511D1 (de) 2010-04-01
CN1897789A (zh) 2007-01-17
TW408468B (en) 2000-10-11
EP1275463A3 (en) 2003-02-12
EP1048392A1 (en) 2000-11-02
DE69836230T2 (de) 2007-08-23
US20130286621A1 (en) 2013-10-31
DE69836230D1 (de) 2006-11-30
KR20060122984A (ko) 2006-11-30
CN1142843C (zh) 2004-03-24
AU1504699A (en) 1999-07-05
JP3622462B2 (ja) 2005-02-23
US7013564B2 (en) 2006-03-21
US20060115994A1 (en) 2006-06-01
CN1505137A (zh) 2004-06-16
US20020019077A1 (en) 2002-02-14
EP2140963B1 (en) 2013-12-04
CN101604668B (zh) 2011-11-30
CA2314116A1 (en) 1999-06-24
DE69837224D1 (de) 2007-04-12
EP1681131B1 (en) 2010-02-17
DE69837224T2 (de) 2007-11-15
US8503189B2 (en) 2013-08-06
CN1298051C (zh) 2007-01-31
KR100681361B1 (ko) 2007-02-12
KR20040020911A (ko) 2004-03-09
CA2314116C (en) 2006-08-01
EP1681131A1 (en) 2006-07-19
CN1282286A (zh) 2001-01-31
US7709746B2 (en) 2010-05-04
CN101604668A (zh) 2009-12-16
MY130764A (en) 2007-07-31
CN1897789B (zh) 2011-05-18
EP2140963A1 (en) 2010-01-06
EP1048392B1 (en) 2006-10-18

Similar Documents

Publication Publication Date Title
KR100716094B1 (ko) 반도체 장치
KR0124518B1 (ko) 고온의 무연 주석 기재 다-성분 납땜 합금
KR0124517B1 (ko) 무연의 주석, 안티몬, 비스무트 및 구리 납땜 합금
JP3446517B2 (ja) Ｐｂフリーはんだ材料及びそれを用いた電子機器
US20020009610A1 (en) Technical field
JP3551168B2 (ja) Ｐｂフリーはんだ接続構造体および電子機器
JP3551167B2 (ja) 半導体装置
JP4535429B2 (ja) 半導体装置の製造方法
CA2493351C (en) Pb-free solder-connected structure and electronic device
JP3551169B2 (ja) 電子機器およびその製造方法
JP5061168B2 (ja) 電子機器の製造方法
JP4535464B2 (ja) 電子機器の製造方法
JP3460442B2 (ja) 鉛フリーはんだ及びそれを用いた実装品

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 12

EXPY Expiration of term