KR100480625B1 - 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자 - Google Patents

Abstract

트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는 반도체 소자에 관한 것이다. 본 발명에 따른 트렌치 소자분리막 형성방법에서는, 실리콘 기판에 넓고 얕은 제1 트렌치를 형성한 다음 그 내부에 산화막을 매립하여 제1 트렌치 소자분리막을 형성한다. 상기 제1 트렌치 소자분리막 양측에 바로 인접한 부위의 기판 상부면을 식각함으로써 상기 제1 트렌치 소자분리막보다 좁고 깊은 제2 트렌치를 형성한다. 이어서, 열산화법으로 상기 제2 트렌치를 매립하여 상기 제1 트렌치 소자분리막과 연결된 제2 트렌치 소자분리막을 형성한다. 깊은 트렌치를 매립하여 소자분리막을 형성하는 대신, 얕은 트렌치를 매립하여 소자분리막을 형성한 다음 그 소자분리막 양측에 추가로 깊은 소자분리막을 열산화법으로 형성함으로써, 갭 필 마진(gap fill margin)을 확보하는 동시에 소자분리 특성을 강화할 수 있다.

Description

트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는 반도체 소자{Method for forming trench isolation and semiconductor device comprising the same}

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로서, 특히 반도체 소자 제조시 소자간의 분리를 위한 쉘로우 트렌치 소자분리막(Shallow Trench Isolation : 이하 "STI"라 함)의 형성방법 및 그 방법으로 형성한 STI를 구비하는 반도체 소자에 관한 것이다.

반도체 소자의 집적도가 증가됨에 따라서, 서로 이웃한 소자들을 전기적으로 격리시키기 위한 소자분리 기술의 중요성이 더욱 증대되고 있다. 반도체 공정의 소자분리 기술 중의 하나인 STI 형성방법은 반도체 기판에 액티브영역을 한정하는 트렌치를 형성하고 나서, 상기 트렌치 내부를 절연 물질로 매립하여 소자분리막을 형성하는 것이다.

반도체 소자의 크기 감소에 따라서 STI가 형성되는 필드영역도 좁아지고 있으며, 이에 따른 소자분리 특성 확보를 위한 다양한 시도가 있어 왔다. 그 중에서 가장 쉽게 소자분리 특성을 확보하는 방법으로는 트렌치의 깊이를 깊게 하는 것이 있다. 하지만 이 경우, 트렌치 깊이 증가에 따른 갭 필 마진(gap fill margin) 감소가 문제되고 있다.

본 발명이 이루고자하는 기술적 과제는, 소자분리 특성은 개선하면서 갭 필 마진은 충분히 확보할 수 있는 소자분리막 형성방법을 제공하는 것이다.

본 발명이 이루고자하는 다른 기술적 과제는, 소자분리 특성이 향상된 소자분리막을 구비하는 고집적 반도체 소자를 제공하는 것이다.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 트렌치 소자분리막 형성방법에서는 실리콘 기판을 식각하여 넓고 얕은 제1 트렌치를 형성한 다음, 상기 제1 트렌치 내부에 산화막을 매립하여 제1 트렌치 소자분리막을 형성한다. 상기 제1 트렌치 소자분리막 양측에 바로 인접한 부위의 실리콘 기판 상부면을 노출시키는 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 식각 마스크로 하여 상기 노출된 기판을 식각함으로써 상기 제1 트렌치 소자분리막보다 좁고 깊은 제2 트렌치를 형성한다. 이어서, 상기 감광막 패턴을 제거한 다음 열산화법으로 상기 제2 트렌치를 매립하여 상기 제1 트렌치 소자분리막과 연결된 제2 트렌치 소자분리막을 형성한다.

본 발명에 있어서, 상기 제1 트렌치는 후속적으로 산화막을 매립할 때에 보이드가 형성되지 않는 종횡비(aspect ratio)로 형성하는 것이 바람직하다. 그리고, 상기 제2 트렌치를 형성할 때에는 상기 제1 트렌치 소자분리막에 비해 상기 실리콘 기판을 선택적으로 잘 식각하는 가스를 이용한 건식 식각으로 수행하는 것이 좋다. 또한, 상기 제2 트렌치는 상기 제1 트렌치 소자분리막 두께의 1.5배 이상의 깊이를 갖도록 형성할 수 있다.

상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자는, 실리콘 기판에 형성되고 증착 산화막으로 이루어진 넓고 얕은 제1 트렌치 소자분리막과, 상기 제1 트렌치 소자분리막 양측에 상기 제1 트렌치 소자분리막과 연결되어 형성되고 열산화막으로 이루어진 좁고 깊은 제2 트렌치 소자분리막을 구비하는 것이 특징이다.

본 발명에 의하면, 깊은 트렌치를 매립하여 보이드 발생의 위험을 안고 소자분리막을 형성하는 대신, 적절히 얕은 소자분리막을 형성한 다음 그 양측으로 깊고 좁은 트렌치를 형성한 후 열산화법으로 매립하여 추가적인 소자분리막을 형성한다. 따라서, 깊은 트렌치의 갭 필 마진 감소로 인해 보이드가 형성되던 문제없이 양호하게 갭 필링된 트렌치 소자분리막을 형성할 수 있으며, 소자분리 특성도 개선/강화할 수 있다.

이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 도면에서 동일한 부호는 동일한 층 및 요소를 지칭한다.

도 1 내지 도 6은 본 발명의 실시예에 따른 트렌치 소자분리막 형성방법과 그 소자분리막을 구비하는 반도체 소자를 설명하기 위한 단면도들이다. 본 실시예에서는 종래의 깊은 트렌치 소자분리막과 동일하거나 더 나은 소자분리 특성을 가지면서도 보이드 발생이 없고 고집적화에 유리한 소자분리막과 그 형성방법을 제시한다.

먼저 도 1을 참조하면, 실리콘 기판(100) 상에 열산화막(104)과 질화막(108)을 순차적으로 형성하여 패드 절연막(110)을 형성한다. 이어서 패드 절연막(110) 상에 포토레지스트(112)를 도포한다. 반사방지를 위하여, 패드 절연막(110) 상에 포토레지스트(112)를 도포하기 전에 유기 ARC(Anti Reflection Coating)(미도시)를 더 도포할 수도 있다.

상기 열산화막(104)은 기판(100)과 질화막(108) 사이의 열팽창 계수 차이에서 오는 응력(stress)에 의해 결함이 발생하는 것을 방지하기 위해 형성하는 것으로, 100-300Å 정도 두께로 형성한다. 상기 질화막(108)은 기판(100)의 필드영역을 식각할 때에 식각 마스크로 쓰이는 것으로, 추후에 행해지는 CMP(Chemical Mechanical Polishing) 단계의 평탄화 정지막으로 사용되기도 하며, 평탄화 공정에 의한 손상이 액티브영역에 가해지지 않도록 충분히 두꺼운 두께로 형성하는 것이 바람직하다. 예를 들어, 실리콘 질화물을 1800-2200Å 가량 두께로 증착하여 형성한다(그러나, 유기 ARC를 형성한다면 더 낮게 증착하여도 됨). 증착방법은 통상적인 방법, 예컨대 CVD(Chemical Vapor Deposition), SACVD(Sub-Atmospheric CVD), LPCVD(Low Pressure CVD) 또는 PECVD(Plasma Enhanced CVD)에 의할 수 있으며, 증착소스로는 SiH₂Cl₂와 NH₃를 이용할 수 있다.

다음에 도 2를 참조하면, 필드영역을 정의하기 위해 노광 및 현상 공정을 수행하여 포토레지스트 패턴(112a)을 형성한다. 이후, 상기 포토레지스트 패턴(112a)을 식각 마스크로 하여 필드영역의 기판 상부면이 노출될 때까지 건식 식각 방법으로 상기 패드 절연막(110)을 패터닝한다. 즉, 액티브영역의 질화막(108)과 열산화막(104)은 남기고 필드영역의 질화막(108)과 열산화막(104)은 식각으로 제거한다. 이로써, 패터닝된 패드 절연막(110a)은 액티브영역 위에 남겨진 질화막 패턴(108a)과 열산화막 패턴(104a)으로 이루어진다. 상기 질화막(104)을 식각할 때에는 CF₄, CHF₃, C₂F₆, C₄F ₈, CH₂F₂, CH₃F, CH₄, C₂H₂ , C₄F₆ 등과 같은 가스 또는 이들의 혼합가스를 사용할 수 있다.

도 3은, 포토레지스트 패턴(112a)을 제거한 다음, 노출된 기판(100)을 건식 식각하여 액티브영역을 한정하는 제1 트렌치(116)를 형성한 상태를 도시한다. 포토레지스트 패턴(112a)은 통상적인 방법, 예컨대 산소 플라즈마를 사용하여 에싱한 다음 유기 스트립으로 제거할 수 있다. 여기서의 제1 트렌치(116)는 후속적으로 산화막으로 매립할 때에 보이드가 형성되지 않는 종횡비로 형성하는 것이 바람직하다. 이러한 종횡비는 후속적으로 어떠한 매립 특성을 가지는 산화막으로 매립할 것인가에 따라 결정된다. 매립 특성이 우수한 산화막으로 매립할 것이라면 제1 트렌치(116)의 종횡비를 충분히 크게 하여도 되지만, 매립 특성이 그다지 우수하지 않은 산화막으로 매립할 것이라면 제1 트렌치(116)의 종횡비를 작게 하여야 할 것이다.

계속하여, 상기 제1 트렌치(116) 내부에 HDP(high density plasma) 산화막과 같은 산화막(120)을 매립한다. 그러나, 트렌치 식각 계면 안정을 위하여 얇은 열산화막을 성장시킨 다음에 매립하기도 한다. HDP 산화막의 경우에는 매립 특성이 중간 이상이므로, 상기 제1 트렌치(116)의 종횡비가 3보다 작은 경우에는 보이드없이 매립할 수 있다. 산화막(120)을 증착하였으면 그 내부의 수분을 추출하고 막을 경화시켜 후속 공정의 식각 등에 의한 손실을 최소화하도록 N₂, O₂, H₂ O 등을 이용한 분위기에서 800-1100℃ 온도로 치밀화시킬 수 있다. 이러한 단계는 선택적이다. 한편, 상기 산화막(120)은 제1 트렌치(116)를 완전히 메우기 위하여 패터닝된 패드 절연막(110a) 위에도 소정 두께로 증착되며(점선 표시 참조), 후속적으로 이러한 산화막(120)은 패터닝된 패드 절연막(110a) 중 질화막 패턴(108a)의 상부표면과 실질적으로 동일한 레벨로 평탄화된다(일점 쇄선 표시 참조). 예를 들어, 상기 산화막(120)은 CMP 또는 에치백(etch back)에 의하여 평탄화된다. 이러한 평탄화 공정에서는 질화막 패턴(108a)을 평탄화 정지막으로 사용한다. 예를 들어, CMP를 사용하여 상기 산화막(120)을 평탄화할 경우, 상기 질화막 패턴(108a)은 CMP 스토퍼로 기능한다. 따라서, CMP에서 사용되는 슬러리는 상기 질화막 패턴(108a)보다 산화막(120)을 보다 빨리 식각할 수 있는 것, 예를 들어 세리아(CeO₂) 계열의 연마제를 포함하는 슬러리를 선택하는 것이 양호한 결과를 가져온다.

계속하여 도 4를 참조하면, 패터닝된 패드 절연막(110a)까지 제거하여 기판(100) 표면과 거의 나란한 제1 트렌치 소자분리막(120a)을 형성한다. 패터닝된 패드 절연막(110a) 중 질화막 패턴(108a)은 인산 스트립을 적용하여 제거할 수 있고, 열산화막 패턴(104a)은 HF나 BOE(Buffered Oxide Etchant)를 이용하여 제거할 수 있다.

이어서, 사진 공정을 이용하여 상기 제1 트렌치 소자분리막(120a) 양측에 바로 인접한 부위의 기판(100) 상부면을 노출시키는 감광막 패턴(124)을 형성한다. 상기 감광막 패턴(124)들 사이의 거리(A)는 제1 트렌치 소자분리막 너비(B)보다 크게 하며, 적절히 결정함으로써 후속의 제2 트렌치 너비를 조절한다. 즉, 상기 감광막 패턴(124)은 제1 트렌치 소자분리막(120a) 에지 부분에 제2 트렌치가 식각될 면적을 확보하기 위하여 제1 트렌치 소자분리막(120a) 에지 부분에서 원하는 면적만큼 거리를 두어 형성한다.

다음 도 5에 도시한 대로, 상기 감광막 패턴(124)을 식각 마스크로 하여 기판(100)을 식각함으로써 제1 트렌치 소자분리막(120a)보다 좁고 깊은 제2 트렌치(128)를 형성한다. 이 때에는, 산화막으로 매립되어 형성된 제1 트렌치 소자분리막(120a)에 비해 실리콘인 기판(100)을 선택적으로 잘 식각하는 가스를 이용한 건식 식각으로 수행한다. 이 때, 제2 트렌치(128)의 깊이(C)는 제1 트렌치 소자분리막(120a) 두께(D)의 1.5배 이상이 되도록 형성할 수 있다. 예를 들어, 제1 트렌치 소자분리막(120a) 두께(D)가 약 4000Å이라면 제2 트렌치(128)의 깊이(C)는 7000Å 정도로 할 수 있다. 상기 기판(100)을 식각할 때에는 HBr과 Cl₂의 혼합가스를 사용할 수 있다. 그러나, 이러한 가스 종류에 한정되는 것은 아니고, 제1 트렌치 소자분리막(120a)에 대하여 기판(100)을 선택적으로 잘 식각할 수 있는 가스이면 다양하게 이용할 수 있을 것이다.

도 6은, 감광막 패턴(124)을 에싱과 유기 스트립으로 제거한 다음, 열산화법으로 상기 제2 트렌치(128)를 매립하여 상기 제1 트렌치 소자분리막(120a)과 연결된 제2 트렌치 소자분리막(132)을 형성한 상태를 도시한다. 열산화시킬 때에는 퍼니스 타입이나 챔버 타입의 장비를 모두 이용할 수 있으며, O₂나 H₂O를 산소소스로서 공급하여 800-1100℃ 온도로 가열한다. 분위기 중에 HCl을 첨가하여 산화속도를 증가시키기도 하나, H₂O를 이용한 습식 산화에서는 부식문제로 사용하지 않는다. 기판(100)의 실리콘이 소모되면서 열산화막이 만들어지기 때문에 제2 트렌치(128)의 최초 계면보다 더 기판쪽으로 들어간 계면이 형성되지만, 도면에는 부각시켜 나타내지 않기로 한다. 후속적으로는 이온주입 공정으로 인한 손상을 방지하기 위해 버퍼층(buffer layer)으로서 게이트 산화막을 성장시키고 반도체 소자 동작에 필요한 이온주입 공정을 진행하게 된다.

이렇게 하여, 실리콘 기판(100)에 형성되고 증착 산화막으로 이루어진 넓고 얕은 제1 트렌치 소자분리막(120a)과, 상기 제1 트렌치 소자분리막(120a) 양측에 상기 제1 트렌치 소자분리막(120a)과 연결되어 형성되고 열산화막으로 이루어진 좁고 깊은 제2 트렌치 소자분리막(132)을 포함하는 것을 특징으로 하는 반도체 소자가 제조된다.

본 발명에 의하면, 얕은 트렌치를 매립하여 소자분리막을 형성한 다음 그 소자분리막 양측에 추가로 깊은 소자분리막을 열산화법으로 형성함으로써, 기존의 소자분리막의 깊이는 변화시키지 않으면서 소자분리막 주위의 소자분리 특성을 강화시키는 장점이 있다. 따라서, 소자분리 특성은 종래의 깊은 트렌치 소자분리막과 동일하거나 더 우수하면서, 보이드가 형성되는 문제없이 갭 필링된 트렌치 소자분리막을 형성할 수 있는 것이다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.

상술한 본 발명에 의하면, 깊은 트렌치를 매립하여 소자분리막을 형성하는 대신, 얕은 트렌치를 매립하여 소자분리막을 형성한 다음 그 소자분리막 양측에 추가로 깊은 소자분리막을 열산화법으로 형성함으로써, 갭 필 마진을 확보하는 동시에 소자분리 특성을 강화할 수 있다. 따라서, 반도체 소자의 집적화에 부응할 수 있는 소자분리 방법으로 이용될 수 있다.

도 1 내지 도 6은 본 발명의 실시예에 따른 트렌치 소자분리막 형성방법과 그 소자분리막을 구비하는 반도체 소자를 설명하기 위한 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

100...실리콘 기판 116...제1 트렌치

120a...제1 트렌치 소자분리막 128...제2 트렌치

132...제2 트렌치 소자분리막

Claims (6)

1. (a) 실리콘 기판을 식각하여 넓고 얕은 제1 트렌치를 형성하는 단계;

   (b) 상기 제1 트렌치 내부에 산화막을 매립하여 제1 트렌치 소자분리막을 형성하는 단계;

   (c) 상기 제1 트렌치 소자분리막 양측에 바로 인접한 부위의 실리콘 기판 상부면을 노출시키는 감광막 패턴을 형성하는 단계;

   (d) 상기 감광막 패턴을 식각 마스크로 하여 상기 노출된 기판을 식각함으로써 상기 제1 트렌치 소자분리막보다 좁고 깊은 제2 트렌치를 형성하는 단계; 및

   (e) 상기 감광막 패턴을 제거한 다음 열산화법으로 상기 제2 트렌치를 매립하여 상기 제1 트렌치 소자분리막과 연결된 제2 트렌치 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 소자분리막 형성방법.
2. 제1항에 있어서, 상기 (a) 단계에서의 제1 트렌치는 상기 (b) 단계에서 산화막 매립시 보이드가 형성되지 않는 종횡비(aspect ratio)로 형성하는 것을 특징으로 하는 소자분리막 형성방법.
3. 제1항에 있어서, 상기 (d) 단계는 상기 제1 트렌치 소자분리막에 비해 상기 실리콘 기판을 선택적으로 잘 식각하는 가스를 이용한 건식 식각으로 수행하는 것을 특징으로 하는 소자분리막 형성방법.
4. 제1항에 있어서, 상기 (d) 단계에서 상기 제2 트렌치는 상기 제1 트렌치 소자분리막 두께의 1.5배 이상의 깊이를 갖도록 형성하는 것을 특징으로 하는 소자분리막 형성방법.
5. 실리콘 기판에 형성되고 증착 산화막으로 이루어진 넓고 얕은 제1 트렌치 소자분리막과, 상기 제1 트렌치 소자분리막 양측에 상기 제1 트렌치 소자분리막과 연결되어 형성되고 열산화막으로 이루어진 좁고 깊은 제2 트렌치 소자분리막을 구비하는 것을 특징으로 하는 반도체 소자.
6. 제5항에 있어서, 상기 제2 트렌치 소자분리막의 깊이는 상기 제1 트렌치 소자분리막 깊이의 약 1.5배 이상인 것을 특징으로 하는 반도체 소자.