Nothing Special   »   [go: up one dir, main page]

KR100421913B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법

Info

Publication number
KR100421913B1
KR100421913B1 KR10-2001-0083211A KR20010083211A KR100421913B1 KR 100421913 B1 KR100421913 B1 KR 100421913B1 KR 20010083211 A KR20010083211 A KR 20010083211A KR 100421913 B1 KR100421913 B1 KR 100421913B1
Authority
KR
South Korea
Prior art keywords
metal
forming
layer
contact hole
trench
Prior art date
Application number
KR10-2001-0083211A
Other languages
English (en)
Other versions
KR20030053157A (ko
Inventor
표성규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0083211A priority Critical patent/KR100421913B1/ko
Publication of KR20030053157A publication Critical patent/KR20030053157A/ko
Application granted granted Critical
Publication of KR100421913B1 publication Critical patent/KR100421913B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선의 매립특성을 개선하여 신뢰도를 향상시킬 수 있는 반도체 소자의 금속 배선 형성방법에 관한 것으로, 하부 금속 배선상의 절연막에 플러그용 콘택홀 및 상부 금속 배선용 트렌치를 형성하는 단계; 전면에 베리어 금속층, 금속 시드층을 차례로 형성하는 단계; 화학적 기계적 연마법을 이용하여 구조 상부의 상기 금속 시드층을 제거하는 단계; 상기 콘택홀과 트렌치 내에 금속층을 형성하는 단계; 상기 금속층을 평탄화하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 금속 배선 형성방법 {METHOD FOR FORMING INTERCONNECT STRUCTURES OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속 배선에 관한 것으로, 특히 금속 배선의 신뢰도를 향상시키는 데 적당한 반도체 소자의 금속 배선 형성방법에 관한 것이다.
최근의 반도체 집적회로에는 절연을 위해 대개 이산화 실리콘(SiO2) 또는 실리카와 같은 절연층으로 분리된 다층 구조를 포함한다.
그리고, 반도체 소자의 집적도가 증가함에 따라 절연층의 두께는 1 um로 제한되고 있으며, 플러그의 에스팩트 비율(aspect ratio)이 5:1 이상으로 요구되므로 플러그의 지름은 0.25 um에서 0.18 um 이하로 감소하고 있다.
따라서, 금속 배선을 형성하는 물질의 특성이 중요 시 되는데, 플러그가 소형화될수록 속도 성능을 위해서 금속 배선을 형성하는 물질이 더 작은 비저항을 가져야 한다.
일반적으로 반도체 소자의 금속 배선으로 널리 사용하는 금속으로 알루미늄(Al), 알루미늄 합금 및 텅스텐(W) 등이 있다.
그러나, 이러한 금속들은 반도체 소자가 고집적화됨에 따라 낮은 녹는점과 높은 비저항으로 인하여 고집적 반도체 소자에 더 이상 적용이 어렵게 되었다.
따라서, 금속 배선의 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있으며 이러한 물질들 중 비저항이 낮고 전자 이동(Electro Migration ; EM)과 스트레스 이동(Stress Migration ; SM) 등의 신뢰성이 우수하며, 생산원가가 저렴한 구리 및 구리 합금이 널리 적용되고 있는 추세이다.
이러한 구리를 사용하여 플러그 및 금속 배선을 형성하는 방법은 전해 도금법(Electro Plating), 물리적 기상 증착법(Physical Vapor Deposition ; PVD), 화학적 기상 증착법(Chemical Vapor Deposition ; CVD), 무전해 도금법(Electroless Plating) 등이 있다.
그러나, 물리적 기상 증착법은 단차 피복성이 불량하고, 화학적 기상 증착법은 전자 이동의 신뢰성이 떨어지고 증착 속도가 느리다는 단점이 있다.
따라서, 콘택홀과 트렌치에 구리 시드층(Seed layer)을 먼저 형성하고 이후 구리 전해 도금법으로 콘택홀과 트렌치를 매립하는 공정을 주로 사용하고 있다.
이하, 종래 기술에 따른 반도체 소자의 금속 배선 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1f는 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정 단면도이다.
종래의 반도체 소자의 금속 배선 형성방법은 도 1a에 도시한 바와 같이, 반도체 기판(도시하지 않음)상의 절연층(1)내에 하부 금속 배선 형성용 트렌치를 형성하고, 상기 트렌치내에 금속 물질을 매립하여 하부 금속 배선(2)을 형성한다.
이어, 상기 하부 금속 배선(2) 상에 실리콘 질화 물질(SiN)을 증착하여 제 1 캡핑층(capping layer)(3)을 형성하고, 상기 제 1 캡핑층(3) 상에 이산화 실리콘(SiO2) 또는 Low-k 물질을 이용하여 층간 절연막(Inter Metal Dielectric)(4)을 형성한다.
그리고, 상기 층간 절연막(4)을 선택적으로 식각하여 콘택홀 및 상부 금속배선용 트렌치를 형성한다.
여기서, 상기 층간 절연막(4)의 식각은 플라즈마 식각을 포함하는 절연막 식각 공정에 의하여 이루어진다.
또한, 이산화 실리콘 및 유기 물질을 식각하는 기술은 버퍼링된 불화수소 및 아세톤 또는 EKC와 같은 화합물을 이용할 수 있다.
도 1b에 도시한 바와 같이, 클리닝(Cleaning) 공정을 통해 콘택홀 내부에 잔존하는 폴리머(Polymer)를 제거한 후, 노출된 전면에 베리어 금속층(5)을 형성한다.
여기서, 상기 베리어 금속층(5)은 티타늄(Ti), 티타늄 질화막(TiN), 탄탈(Ta), 탄탈 질화막(TaN)중에 어느 하나를 물리적 기상 증착법으로 증착하여 형성한다.
그리고, 상기 베리어 금속층(5)은 약 25 내지 400Å, 바람직하게 약 100Å의 두께로 형성한다.
현재는 단차 피복성이 우수한 화학적 기상 증착법(Chemical vapor deposition ; CVD)에 의해 TaN, WC, WN, TiSiN 등을 증착하는 방법을 개발 중에 있다.
이어, 도 1c에 도시한 바와 같이, 콘택홀 및 트렌치 내부에 충진되는 금속물질에 대한 양호한 접착을 제공하기 위해 상기 베리어 금속층(5) 전면에 구리 시드층(6)을 증착한다.
여기서, 상기 구리 시드층(6)은 물리적 기상 증착법 또는 화학적 기상 증착법에 의해 200 내지 1000Å의 두께로 증착하여 형성한다.
도 1d에 도시한 바와 같이, 상기 구리 시드층(6) 상에 구리를 전해 도금하여 콘택홀과 트렌치를 완전히 매립할 수 있을 정도의 두께로 구리층(6a)을 증착한다.
여기서, 전해액으로는 황산구리(CuSO4)·5H2O, H2SO4등을 소정의 농도로 혼합하여 사용하며, 구리(Cu)의 농도는 약 17g/L, CuSO4는 약 67g/L, H2SO4는 약 170g/L을 사용하고, 전해액은 상온 약 25℃에서 공급한다.
전해 도금의 구체적인 공정은, 먼저 구리 시드층(6)이 형성된 기판을 전기도금을 진행할 챔버안으로 로딩한 다음, 기판을 전해액에 담근다.
이때, 전해액에 포함된 황산액(H2SO4)에 의해 구리 시드층(6)의 일부가 용해되는데, 일부에서는 시드층이 없어진 부분이 발생한다.
그리고, 전류를 인가하여 콘택홀이 매립될 정도의 두께로 구리층(6a)을 형성한다.
이때, 전류가 흐르지 않는 상태에서 황산에 의해 구리 시드층(6)이 제거된 부분에서는 구리막이 증착되지 않아서 콘택홀 내에 공동이 형성된다.
따라서, 소자의 전기적 특성뿐만 아니라 신뢰성에 큰 문제점을 일으키게 된다.
도 1e에 도시한 바와 같이, 상기 구리층(6a)을 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)법으로 평탄화하는데, 평탄화 중에 구리층(6a), 베리어 금속층(5), 층간 절연막(4)의 일부가 구조의 상부에서 제거되어 플러그 및 상부 금속 배선을 형성한다.
그리고, 표면 세정 공정을 통해 화학적 기계적 연마법으로 유발된 표면 결함 및 불순물 입자(Particle) 등을 제거한다.
또한, 도 1f에 도시한 바와 같이, 상기 층간 절연막(4)과 상부 금속 배선의 표면에 질화 물질을 증착하여 제 2 캡핑층(7)을 형성한다.
그러나, 상기와 같은 종래 반도체 소자의 금속 배선 형성방법은 다음과 같은 문제점이 있다.
높은 단차비와 좁은 콘택홀 및 트렌치를 갖는 패턴에서 물리적 기상 증착법에 의해 베리어 금속층을 형성한 후 전해 도금법으로 금속 물질을 매립하는 경우, 전해 도금을 위한 전기 도전층 역할을 하는 구리 시드층의 결함으로 인해 콘택홀 및 트렌치에 충진되는 금속 배선의 매립 불량이 발생한다.
이로 인해 금속 배선 내부에 동공이 형성되므로 금속 배선의 저항이 높아지며 플러그의 단락이 유발된다.
또한, 콘택홀 및 트렌치 패턴이 없는 영역의 상부에도 금속 배선이 형성되므로, 구조의 상부에 형성된 금속 배선을 제거하기 위한 과도한 CMP 공정에서 금속 배선의 디슁(dishing)현상 및 저유전율 절연막 패턴의 에로젼(errosion)을 초래한다.
본 발명은 이와 같은 종래 반도체 소자의 금속 배선 형성방법의 문제를 해결하기 위한 것으로, 무전해 도금법을 이용하여 콘택홀과 트렌치 내부에만 선택적으로 금속 물질을 매립함으로써 매립특성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1f는 종래 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정 단면도
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21 : 절연층 22 : 하부 금속 배선
23 : 확산 방지막 24 : 제 1 층간 절연막
25 : 제 1 하드마스크 26 : 제 2 층간 절연막
27 : 제 2 하드마스크 28 : 베리어 금속층
29 : 금속 시드층 30 : 금속층
31 : 보호막
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성방법은 하부 금속 배선상의 절연막에 플러그용 콘택홀 및 상부 금속 배선용 트렌치를 형성하는 단계; 전면에 베리어 금속층, 금속 시드층을 차례로 형성하는 단계; 화학적 기계적 연마법을 이용하여 구조 상부의 상기 금속 시드층을 제거하는 단계; 상기 콘택홀과 트렌치 내에 금속층을 형성하는 단계; 상기 금속층을 평탄화하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 반도체 소자의 금속 배선 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(도시하지 않음)상의 절연층(21)내에 하부 금속 배선 형성용 트렌치를 형성하고, 상기 트렌치내에 구리(Cu), 텅스텐(W), 알루미늄(Al) 중에 어느 하나를 매립하여 하부 금속 배선(22)을 형성한다.
이어, 상기 하부 금속 배선(22) 상에 확산 방지막(23), 제 1 층간 절연막(24), 제 1 하드마스크(25) 및 제 2 층간 절연막(26), 제 2 하드마스크(27)를 차례로 형성한다.
이때, 상기 제 1, 2 층간 절연막(24)(26)은 폴리머 계열의 저유전율(Low-k)물질을 스핀-온(spin-on) 방식으로 도포하거나, 메칠 또는 에칠을 함유한 산화막 또는 저밀도 산화막을 화학적 기상 증착법으로 증착하며, 그 두께는 3000∼10000Å의 범위로 형성한다.
또한, 상기 제 2 하드마스크(27)는 구리 확산 방지를 위해 질소를 함유한 실리콘 질화막이나 실리콘 질화 산화막을 화학적 기상 증착법으로 증착하여 형성한다.
그리고, 상기 확산 방지막(23), 제 1 층간 절연막(24) 및 제 1 하드마스크(25)을 선택적으로 제거하여 상기 하부 금속 배선(22)이 노출되도록 콘택홀을 형성하고, 상기 제 2 층간 절연막(26) 및 제 2 하드마스크(27)을 선택적으로 제거하여 상부 금속 배선용 트렌치를 형성한다.
여기서, 상기 콘택홀 및 상부 금속 배선용 트렌치를 형성하는 공정은 단일 상감방식(Single Damascene) 또는 이중 상감방식(Dual Damascene)을 이용하여 형성하는데, 상기 제 1, 2 층간 절연막(24)(26)의 식각은 플라즈마 식각을 포함하는 절연막 식각 공정에 의하여 이루어지며, 이산화 실리콘 및 유기 물질을 식각하는 기술은 버퍼링된 불화수소 및 아세톤 또는 EKC와 같은 화합물을 이용할 수 있다.
이어, 클리닝(Cleaning) 공정을 통해 콘택홀 내부에 잔존하는 폴리머(Polymer)를 제거하는데, 하부 금속 배선(22)이 텅스텐 또는 알루미늄으로 형성된 경우에는 고주파 전원을 이용하는 RF 플라즈마 세정 방법으로 진행되고, 하부 금속 배선(22)이 구리인 경우에는 리액티브 클리닝(Reactive Cleaning) 방법을 이용하여 콘택홀 내부의 노출된 하부 금속 배선(22) 표면을 세정한다.
그리고, 콘택홀과 트렌치 내부를 포함하는 전면에 베리어 금속층(Barrier Metal layer)(28)을 형성하는데, 이때 100Å 이상의 두께로 증착하여 콘택홀 측벽에는 10Å 이상의 두께가 되도록 한다.
여기서, 상기 베리어 금속층(28)은 TiNx, Ta, TaNx, TaCx, WxN, TiSiNx, WSiNx 중에 어느 하나 또는 그 혼합물질을 이온화 물리적 기상 증착법(Ionized PVD)이나 화학적 기상 증착법 또는 원자 증착법(Automic layer deposition : ALD)을 사용하여 증착한다.
그리고, 도 2b에 도시한 바와 같이, 구리의 무전해 도금 반응을 진행하기 위해 상기 베리어 금속층(28)의 전면에 금속 시드층(29)을 형성한다.
상기 금속 시드층(29)는 구리 또는 상기 베리어 금속층(28)보다 비저항이 작은 금속, 예컨대 Ni, Mo, Ti, Al, Pt 등을 이용하여 증착할 수 있다.
이때, 상기 금속 시드층(29)은 화학적 기상 증착법이나 물리적 기상 증착법 또는 원자층 증착법(Automic Layer Deposition : ALD)을 이용하여 50∼5000Å의 두께로 형성한다.
이어, 도 2c에 도시한 바와 같이, 화학적 기계적 연마법을 이용하여 상기 콘택홀 및 트렌치 내부에만 남도록 구조 상부의 금속 시드층(29)를 제거한다.
이때, Al2O3가 함유된 슬러리(Slurry)를 이용하여 하부의 베리어 금속층(28)이 노출되도록 상기 금속 시드층(29)을 충분히 연마한다.
그리고, 도 2d에 도시한 바와 같이, 무전해 도금 공정을 이용하여 상기 금속시드층(29)이 증착된 콘택홀 및 트렌치 내부에 금속층(30)을 성장시킨다.
이때, 상기 금속 시드층(29)이 존재하는 부위에서만 구리이온의 환원반응이 진행되므로 금속 입자는 콘택홀과 트렌치 내부에서만 성장한다.
여기서, 무전해 도금 용액은 구리 양이온을 공급하는 CuSO4, 전자를 공급하는 포르말린(HCHO)과 같은 환원제, 용액의 수명 연장을 위해 첨가하는 롯셀염 등으로 구성되며, pH 조절 용액, 계면 활성제(Surfactant) 등이 첨가된다.
또한, 금속층(30)을 성장시키기 위해 상기 무전해 도금 용액은 20∼100℃를 유지해야 하며, 10-4∼10M의 Cu2+이온 농도와 pH10∼13의 산도(酸度)를 유지해야 한다.
이후, 상온∼350℃의 온도의 수소환원분위기에서 열처리하여 금속층(30)의 결정 구조를 안정화시킨다.
이때, 상기 수소환원분위기는 H2만을 이용하거나, H2+Ar(0∼95%) 또는 H2+N2(0∼95%) 등의 수소혼합기체를 이용한다.
그리고, 도 2e에 도시한 바와 같이, 제 2 하드마스크(27)의 상부가 노출되도록 전면을 화학적 기계적 연마법(CMP)으로 평탄화하여 상기 베리어 금속층(28)을 구조의 상부에서 제거하고, 콘택홀 및 트렌치에 각각 플러그와 상부 금속 배선을 형성한다.
이어, 도 2f에 도시한 바와 같이, 표면 세정 공정을 통해 화학적 기계적 연마법에 의해 유발된 표면 결함 및 불순물 입자 등을 제거하고, 상기 구리막(30)의표면에 생성된 구리 자연산화막(도시하지 않음)을 환원시킨 후, 공기 중에 노출시키지 않은 채로 상기 구리막(30)을 포함한 전면에 실리콘 옥사이드 또는 나이트라이드를 증착하여 보호막(passivation)(31)을 형성한다.
여기서, 상기 보호막(31)은 상부 금속 배선내의 구리 원자가 상부의 층간 절연막(도시하지 않음)으로 확산되어 발생하는 배선사이의 누설을 방지하기 위하여 형성된다.
상기와 같은 본 발명의 반도체 소자의 금속 배선 형성방법은 다음과 같은 효과가 있다.
첫째, 무전해 도금법을 이용하여 콘택홀과 트렌치 내에 구리를 매립함으로써 크기가 작은 콘택홀 내에도 금속막 매립이 가능하다.
따라서, 플러그 내부의 결함 및 단락을 방지하고 금속 배선의 신뢰성을 향상시킬 수 있는 효과가 있다.
둘째, 콘택홀 및 트렌치 패턴이 없는 영역에서는 금속막이 얇게 형성되므로 CMP 공정으로 인한 구리막의 디슁 및 저유전율 절연막의 패턴 에로젼을 방지할 수 있다.

Claims (6)

  1. 하부 금속 배선상의 절연막에 플러그용 콘택홀 및 상부 금속 배선용 트렌치를 형성하는 단계;
    전면에 베리어 금속층, 금속 시드층을 차례로 형성하는 단계;
    화학적 기계적 연마법을 이용하여 구조 상부의 상기 금속 시드층을 제거하는 단계;
    상기 콘택홀과 트렌치 내에 금속층을 형성하는 단계;
    상기 금속층을 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제 1 항에 있어서,
    상기 베리어 금속층은 TiNx, Ta, TaNx, TaCx, WxN, TiSiNx, WSiNx 중에 어느 하나 또는 이들의 혼합물질을 증착함을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제 1 항에 있어서,
    상기 금속 시드층은 Cu, Ni, Mo, Ti, Al, Pt 중에 어느 하나인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제 1 항에 있어서,
    상기 화학적 기계적 연마법은 Al2O3가 함유된 슬러리(Slurry)를 이용함을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제 1 항에 있어서,
    상기 콘택홀 및 트렌치내에 금속층을 형성하는 단계는 10-4∼10M의 Cu2+이온 농도와 pH10∼13의 산도(酸度)를 갖는 황산구리(CuSO4) 용액에서 무전해 도금 공정으로 이루어짐을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제 1 항에 있어서,
    상기 콘택홀 및 트렌치 내에 금속층을 형성한 후, 수소환원분위기에서 열처리하는 단계를 더 포함함을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR10-2001-0083211A 2001-12-22 2001-12-22 반도체 소자의 금속 배선 형성방법 KR100421913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083211A KR100421913B1 (ko) 2001-12-22 2001-12-22 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083211A KR100421913B1 (ko) 2001-12-22 2001-12-22 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20030053157A KR20030053157A (ko) 2003-06-28
KR100421913B1 true KR100421913B1 (ko) 2004-03-11

Family

ID=29577769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083211A KR100421913B1 (ko) 2001-12-22 2001-12-22 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100421913B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128890B1 (ko) * 2003-12-15 2012-03-26 매그나칩 반도체 유한회사 반도체 소자의 게이트 전극 형성방법
KR101127016B1 (ko) * 2004-12-21 2012-03-26 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
KR101303964B1 (ko) * 2011-10-14 2013-09-05 한국생산기술연구원 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법
KR102202032B1 (ko) * 2019-03-19 2021-01-13 하이엔드테크놀로지(주) 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265229A (ja) * 1988-08-31 1990-03-05 Nec Corp 半導体装置の製造方法
KR20010004719A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010009036A (ko) * 1999-07-07 2001-02-05 김영환 반도체장치의 배선 및 그 연결부 형성방법
KR20010061516A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 금속배선 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265229A (ja) * 1988-08-31 1990-03-05 Nec Corp 半導体装置の製造方法
KR20010004719A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010009036A (ko) * 1999-07-07 2001-02-05 김영환 반도체장치의 배선 및 그 연결부 형성방법
KR20010061516A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20030053157A (ko) 2003-06-28

Similar Documents

Publication Publication Date Title
US7341946B2 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7135775B2 (en) Enhancement of an interconnect
US6333560B1 (en) Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US6420258B1 (en) Selective growth of copper for advanced metallization
JP3116897B2 (ja) 微細配線形成方法
KR20040003232A (ko) 반도체 소자의 다층 배선 형성방법
WO2000019524A9 (en) Ic interconnect structures and methods for making same
US20070298607A1 (en) Method for copper damascence fill for forming an interconnect
US7405157B1 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20040033260A (ko) 반도체 장치의 제조 방법
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100363847B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100720400B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100456259B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR100720401B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100447234B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100334959B1 (ko) 반도체 장치의 금속 배선방법_
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법
KR20020090440A (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee