KR100403609B1 - DC model of bipolar transistor and method for simulation using it - Google Patents
DC model of bipolar transistor and method for simulation using it Download PDFInfo
- Publication number
- KR100403609B1 KR100403609B1 KR10-2001-0004920A KR20010004920A KR100403609B1 KR 100403609 B1 KR100403609 B1 KR 100403609B1 KR 20010004920 A KR20010004920 A KR 20010004920A KR 100403609 B1 KR100403609 B1 KR 100403609B1
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- bipolar transistor
- terminal
- model
- collector
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명의 바이폴라 트랜지스터의 DC 모델은, 베이스 단자, 컬렉터 단자 및 에미터 단자를 구비하는 바이폴라 트랜지스터의 DC 모델에 관한 것이다. 이 DC 모델은, 제1 애노드 단자 및 캐소드 단자를 구비하며 제1 캐소드 단자가 바이폴라 트랜지스터의 컬렉터 단자와 연결되도록 배치된 제1 다이오드, 및 제2 애노드 단자 및 캐소드 단자를 구비하며 제2 애노드 단자는 제1 다이오드의 제1 애노드 단자와 연결되고 제2 캐소드 단자는 바이폴라 트랜지스터의 에미터 단자와 연결되도록 배치된 제2 다이오드를 포함한다.The DC model of the bipolar transistor of the present invention relates to a DC model of a bipolar transistor having a base terminal, a collector terminal, and an emitter terminal. This DC model includes a first diode having a first anode terminal and a cathode terminal, the first diode being arranged such that the first cathode terminal is connected to a collector terminal of a bipolar transistor, and a second anode terminal and a cathode terminal, the second anode terminal being a A second diode is connected to the first anode terminal of the first diode and the second cathode terminal comprises a second diode arranged to be connected to the emitter terminal of the bipolar transistor.
Description
본 발명은 컴퓨터 분석 프로그램에서 사용되는 바이폴라 트랜지스터의 DC 모델 및 이를 이용한 시뮬레이션 방법에 관한 것으로서, 보다 상세하게는 컴퓨터분석 프로그램을 사용하여 항복 전압 및 누설 전류에 대한 시뮬레이션 결과를 얻기 위한 바이폴라 트랜지스터의 DC 모델 및 이를 이용한 시뮬레이션 방법에 관한 것이다.The present invention relates to a DC model of a bipolar transistor used in a computer analysis program and a simulation method using the same. More specifically, a DC model of a bipolar transistor to obtain a simulation result for breakdown voltage and leakage current using a computer analysis program. And it relates to a simulation method using the same.
일반적으로 집적 회로 소자를 반도에 웨이퍼 상에 집적시키기 전에, 그 집적 회로 소자를 구성하는 회로 설계가 올바르게 되었는지의 여부를 검사하기 위하여 시뮬레이션을 수행한다. 이 시뮬레이션은 컴퓨터 분석 프로그램을 사용하여 수행되는 것이 일반적인데, 특히 최근에는 컴퓨터 분석 프로그램으로서 SPICE(Simulation Program with Integrated Circuit Emphasis)를 주로 사용한다.SPICE에 의해 정확한 회로 시뮬레이션 결과를 얻기 위해서는 소자 모델을 정확하게 명시하고, 또한 요구되는 모델 파라메타들을 정확하게 입력시키는 것이 필요하다.Generally, before integrating an integrated circuit element on a wafer onto a wafer, a simulation is performed to check whether the circuit design constituting the integrated circuit element is correct. This simulation is generally performed using a computer analysis program, and in particular, recently, the simulation program with integrated circuit emphasis (SPICE) is mainly used as a computer analysis program. It is necessary to specify and also enter the required model parameters correctly.
통상적으로 바이폴라 트랜지스터의 경우에는 G-M(Gummel-Poon) 모델을 주로 사용한다. 이 G-M 모델은 바이폴라 트랜지스터의 전기적인 특성들을 다양하게 표현할 수 있다는 장점을 가지고 있다. 그러나 한편으로는 특히 고전압용으로 사용되는 바이폴라 트랜지스터에 있어서 중요한 특성인 브레이크다운 전압과 누설 전류에 대한 분석이 허용되지 않는다는 단점이 있는데, 이는 시뮬레이션 대상인 바이폴라 트랜지스터의 DC(Direct Current) 모델이 몇 가지 한계들을 갖고 있기 때문이다. 즉, 종래의 바이폴라 트랜지스터의 DC 모델에 따르면, 컬렉터와 에미터 사이의 전압이 크게 증가하더라도 브레이크다운 현상이 발생되지 않는다. 또한 종래의 바이폴라 트랜지스터의 DC 모델에 따르면, 베이스를 개방한 상태에서의 컬렉터-에미터 사이의 전압 시뮬레이션을 수행할 때 나타나는 누설 전류값은 순방향 동작시의 컬렉터-에미터 사이의 포화 전류값으로 표현된다. 그러나 이는 대부분 수 fA 수준으로 나타나며, 이는 수 nA 수준의 실제값과 큰 편차를 나타낸다. 따라서 바이폴라 트랜지스터의 브레이크다운 전압 특성과 누설 전류 특성을 정확하게 시뮬레이션할 수 있는 바이폴라 트랜지스터의 DC 모델과 이를 이용하여 시뮬레이션하는 방법을 개발하는 것이 시급히 요구되고 있는 실정이다.In general, in the case of bipolar transistors, Gummel-Poon (G-M) models are mainly used. This G-M model has the advantage of being able to express various electrical characteristics of bipolar transistors. On the other hand, however, the breakdown voltage and leakage current, which are important characteristics, especially for bipolar transistors used for high voltages, are not allowed. This is because the DC (Direct Current) model of the bipolar transistor under simulation has some limitations. Because you have them. That is, according to the DC model of the conventional bipolar transistor, the breakdown phenomenon does not occur even if the voltage between the collector and the emitter is greatly increased. In addition, according to the DC model of the conventional bipolar transistor, the leakage current value when performing a voltage simulation between the collector and the emitter with the base open is expressed as the saturation current between the collector and the emitter in the forward operation. do. However, most of them appear at the level of several fA, which is a big deviation from the actual value of several nA. Therefore, it is urgently needed to develop a DC model of a bipolar transistor and a simulation method using the bipolar transistor that can accurately simulate breakdown voltage characteristics and leakage current characteristics of the bipolar transistor.
본 발명이 이루고자 하는 기술적 과제는 바이폴라 트랜지스터의 브레이크다운 전압 특성과 누설 전류 특성을 정확하게 시뮬레이션할 수 있는 바이폴라 트랜지스터의 DC 모델을 제공하는 것이다.An object of the present invention is to provide a DC model of a bipolar transistor that can accurately simulate the breakdown voltage characteristics and leakage current characteristics of the bipolar transistor.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 바이폴라 트랜지스터의 DC 모델을 이용한 시뮬레이션 방법을 제공하는 것이다.Another object of the present invention is to provide a simulation method using a DC model of the bipolar transistor.
도 1은 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 나타내 보인 등가 회로도이다.1 is an equivalent circuit diagram illustrating a DC model of a bipolar transistor according to the present invention.
도 2a는 바이폴라 트랜지스터가 순방향 동작을 수행하는 경우에서의 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 이용한 시뮬레이션 방법을 설명하기 위해 간략하게 나타내 보인 다이오드 등가 회로도이다.2A is a diode equivalent circuit diagram briefly shown to explain a simulation method using a DC model of a bipolar transistor according to the present invention when the bipolar transistor performs a forward operation.
도 2b는 바이폴라 트랜지스터가 역방향 동작을 수행하는 경우에서의 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 이용한 시뮬레이션 방법을 설명하기 위해 간략하게 나타내 보인 다이오드 등가 회로도이다.2B is a diode equivalent circuit diagram briefly shown for explaining a simulation method using a DC model of a bipolar transistor according to the present invention when the bipolar transistor performs a reverse operation.
도 3a는 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 SPICE에 적용하여 모델링을 수행하기 위하여 시뮬레이션 명령을 지정하고 회로 요소들을 지정하는 프로그램의 일 예이다.3A is an example of a program for designating simulation commands and designating circuit elements in order to perform modeling by applying a DC model of a bipolar transistor according to the present invention.
도 3b는 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 SPICE에 적용하여 모델링을 수행하기 위하여 각 회로 요소의 파라메타들을 지정하는 프로그램의 일 예이다.3B is an example of a program for designating parameters of each circuit element in order to perform modeling by applying a DC model of a bipolar transistor according to the present invention.
도 4는 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 이용하여 시뮬레이션한 결과 나타나는 브레이크다운 전압 모델링 결과를 종래의 경우와 비교해서 나타내 보인 그래프이다.FIG. 4 is a graph illustrating breakdown voltage modeling results obtained by simulation using a DC model of a bipolar transistor according to the present invention compared with a conventional case.
도 5는 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 이용하여 시뮬레이션한 결과 나타나는 온도별 브레이크다운 전압 및 누설 전류 모델링 결과를 나타내 보인 그래프이다.5 is a graph illustrating breakdown voltage and leakage current modeling results for each temperature resulting from a simulation using a DC model of a bipolar transistor according to the present invention.
도 6은 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 이용하여 시뮬레이션한 결과 나타나는 누설 전류 모델링 결과를 종래의 경우와 비교하여 나타내 보인 그래프이다.FIG. 6 is a graph illustrating a leakage current modeling result, which is a result of simulation using a DC model of a bipolar transistor according to the present invention, compared with a conventional case.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 바이폴라 트랜지스터의 DC 모델은, 베이스 단자, 컬렉터 단자 및 에미터 단자를 구비하는 바이폴라 트랜지스터의 DC 모델에 있어서, 제1 애노드 단자 및 캐소드 단자를 구비하며 상기 제1 캐소드 단자가 상기 바이폴라 트랜지스터의 컬렉터 단자와 연결되도록 배치된 제1 다이오드; 및 제2 애노드 단자 및 캐소드 단자를 구비하며 상기 제2 애노드 단자는 상기 제1 다이오드의 제1 애노드 단자와 연결되고 상기 제2 캐소드 단자는 상기 바이폴라 트랜지스터의 에미터 단자와 연결되도록 배치된 제2 다이오드를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, the DC model of the bipolar transistor according to the present invention, in the DC model of the bipolar transistor having a base terminal, a collector terminal and an emitter terminal, having a first anode terminal and a cathode terminal and A first diode arranged such that a first cathode terminal is connected to the collector terminal of the bipolar transistor; And a second anode terminal and a cathode terminal, wherein the second anode terminal is connected to the first anode terminal of the first diode and the second cathode terminal is arranged to be connected to the emitter terminal of the bipolar transistor. Characterized in that it comprises a.
상기 바이폴라 트랜지스터는 수직형 npn 바이폴라 트랜지스터인 것이 바람직하다.Preferably, the bipolar transistor is a vertical npn bipolar transistor.
상기 바이폴라 트랜지스터가 순방향 동작을 수행하는 동안에 상기 제1 다이오드는 브레이크다운 전압을 모델링하고 상기 제2 다이오드는 누설 전류를 모델링하며, 상기 바이폴라 트랜지스터가 역방향 동작을 수행하는 동안에 상기 제1 다이오드는 누설 전류를 모델링하고 상기 제2 다이오드는 브레이크다운 전압을 모델링하는 것이 바람직하다.The first diode models the breakdown voltage and the second diode models the leakage current while the bipolar transistor performs the forward operation, and the first diode models the leakage current while the bipolar transistor performs the reverse operation. Modeling and the second diode is preferred to model the breakdown voltage.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 바이폴라 트랜지스터의 DC 모델을 이용한 시뮬레이션 방법은, 바이폴라 트랜지스터의 컬렉터 단자와 에미터 단자 사이에 배치된 제1 다이오드 및 제2 다이오드를 포함하되, 상기 제1 다이오드의 캐소드가 상기 컬렉터 단자와 연결되고 상기 제1 다이오드는 캐소드와 상기 제2 다이오드의 애노드가 연결되며, 그리고 상기 제2 다이오드는 상기 에미터 단자와 연결되는 구조를 포함하는 바이폴라 트랜지스터의 DC 모델을 이용한 시뮬레이션 방법에 있어서, 상기 컬렉터 단자 및 에미터 단자 사이에 포지티브 전압을 인가하여 상기 바이폴라 트랜지스터를 순방향 동작시키는 단계; 및 상기 바이폴라 트랜지스터의 순방향 동작 동안에 상기 제1 다이오드는 브레이크다운 전압을 모델링하고 상기 제2 다이오드는 누설 전류를 모델링하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a simulation method using a DC model of a bipolar transistor according to an embodiment of the present invention, includes a first diode and a second diode disposed between the collector terminal and the emitter terminal of the bipolar transistor. However, a bipolar includes a structure in which a cathode of the first diode is connected to the collector terminal, the first diode is connected to a cathode and the anode of the second diode, and the second diode is connected to the emitter terminal. A simulation method using a DC model of a transistor, comprising: forward operation of the bipolar transistor by applying a positive voltage between the collector terminal and the emitter terminal; And during the forward operation of the bipolar transistor, the first diode models a breakdown voltage and the second diode models a leakage current.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 바이폴라 트랜지스터의 DC 모델을 이용한 시뮬레이션 방법은, 바이폴라 트랜지스터의 컬렉터 단자와 에미터 단자 사이에 배치된 제1 다이오드 및 제2 다이오드를 포함하되, 상기 제1 다이오드의 캐소드가 상기 컬렉터 단자와 연결되고 상기 제1 다이오드는 캐소드와 상기 제2 다이오드의 애노드가 연결되며, 그리고 상기 제2 다이오드는 상기 에미터 단자와 연결되는 구조를 포함하는 바이폴라 트랜지스터의 DC 모델을 이용한 시뮬레이션 방법에 있어서, 상기 컬렉터 단자 및 에미터 단자 사이에 네가티브 전압을 인가하여 상기 바이폴라 트랜지스터를 역방향 동작시키는 단계; 및 상기 바이폴라 트랜지스터의 순방향 동작 동안에 상기 제1 다이오드는 누설 전류를 모델링하고 상기 제2 다이오드는 브레이크다운 전압을 모델링하는 단계를포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a simulation method using a DC model of a bipolar transistor according to another embodiment of the present invention, includes a first diode and a second diode disposed between the collector terminal and the emitter terminal of the bipolar transistor However, a bipolar includes a structure in which a cathode of the first diode is connected to the collector terminal, the first diode is connected to a cathode and the anode of the second diode, and the second diode is connected to the emitter terminal. A simulation method using a DC model of a transistor, the method comprising: reversely operating the bipolar transistor by applying a negative voltage between the collector terminal and the emitter terminal; And during the forward operation of the bipolar transistor, the first diode models a leakage current and the second diode models a breakdown voltage.
이하 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 나타내 보인 등가 회로도이다.1 is an equivalent circuit diagram illustrating a DC model of a bipolar transistor according to the present invention.
도 1을 참조하면, 바이폴라 트랜지스터는 베이스 단자(B), 컬렉터 단자(C) 및 에미터 단자(E)를 갖는다. 여기서 상기 바이폴라 트랜지스터는 수직형 npn 바이폴라 트랜지스터이다. 베이스 단자(B)와 컬렉터 단자(C) 사이에는 커패시터 및 다이오드 성분이 존재한다. 커패시터 성분은 내인성(intrinsic) 베이스 영역과 컬렉터 영역 사이의 커패시터(Cbcx), 외인성(extrinsic) 베이스 영역과 컬렉터 영역 사이의 커패시터(Cbcp) 및 베이스 영역 및 컬렉터 영역 사이의 커패시터(Cbc)를 포함한다. 다이오드 성분은 베이스 영역 및 컬렉터 영역 사이의 pn 접합에 의한 베이스-컬렉터 다이오드(Dbc)를 포함한다. 마찬가지로 베이스 단자(B)와 에미터 단자(E) 사이에도 커패시터 및 다이오드 성분이 존재한다. 커패시터 성분은 외인성 베이스 영역과 에미터 영역 사이의 커패시터(Cbep) 및 베이스 영역과 에미터 영역 사이의 커패시터(Cbe)를 포함한다. 다이오드 성분은 베이스 영역 및 에미터 영역 사이의 pn 접합에 의한 베이스-에미터 다이오드(Dbe)를 포함한다.Referring to FIG. 1, a bipolar transistor has a base terminal B, a collector terminal C, and an emitter terminal E. As shown in FIG. The bipolar transistor is a vertical npn bipolar transistor. Between the base terminal B and the collector terminal C, a capacitor and a diode component exist. The capacitor component includes a capacitor (C bcx ) between the intrinsic base region and the collector region, a capacitor (C bcp ) between the extrinsic base region and the collector region, and a capacitor (C bc ) between the base region and the collector region. Include. The diode component comprises a base-collector diode D bc by a pn junction between the base region and the collector region. Similarly, a capacitor and a diode component exist between the base terminal B and the emitter terminal E. FIG. The capacitor component includes a capacitor C bep between the exogenous base region and the emitter region and a capacitor C be between the base region and the emitter region. The diode component comprises a base-emitter diode D be by pn junction between the base region and the emitter region.
베이스 단자(B)에 연결된 베이스 저항(Rb)은 베이스 영역 내의 저항 성분이고, 컬렉터 단자(C)에 연결된 컬렉터 저항(Rc)은 컬렉터 영역 내의 저항 성분이며, 그리고 에미터 단자(E)에 연결된 에미터 저항(Re)은 에미터 영역 내의 저항 성분이다. 컬렉터 단자(C)와 에미터 단자(E) 사이는 전류원(Ice)을 통해 서로 연결되는데, 이 전류원(Ice)은 컬렉터 단자(C)와 에미터 단자(E) 사이의 전류 통로를 의미한다.The base resistor R b connected to the base terminal B is a resistance component in the base region, the collector resistor R c connected to the collector terminal C is a resistance component in the collector region, and is connected to the emitter terminal E. The connected emitter resistor R e is a resistive component in the emitter region. Between the collector terminal (C) and the emitter terminal (E), are connected to each other through a current source (I ce), the current source (I ce) refers to the current path between the collector terminal (C) and the emitter terminal (E) do.
컬렉터 단자(C)와 에미터 단자(E) 사이에는 상기 바이폴라 트랜지스터의 브레이크다운 전압 특성과 누설 전류 특성을 시뮬레이션하기 위하여 채용된 제1 다이오드(D1) 및 제2 다이오드(D2)가 배치된다. 이 제1 다이오드(D1) 및 제2 다이오드(D2)는 컬렉터 단자(C)와 에미터 단자(E) 사이에 직렬로 연결된 전류원(Isc) 및 에미터 저항(Re)과 병렬로 연결된다. 제1 다이오드(D1)는 제1 애노드 단자(a1) 및 제1 캐소드 단자(c1)를 구비하며, 제2 다이오드(D2)는 제2 애노드 단자(a2) 및 제2 캐소드 단자(c2)를 구비한다. 제1 다이오드(D1)의 제1 애노드 단자(a1)는 제2 다이오드(D2)의 제2 애노드 단자(a2)와 연결되고, 제1 캐소드 단자(c1)는 컬렉터 단자(C)와 연결된다. 제2 다이오드(D2)의 제2 캐소드 단자(c2)는 에미터 단자(E)와 연결된다. 즉 제1 다이오드(D1)와 제2 다이오드(D2)가 서로 역방향을 배치되므로, 컬렉터 단자(C)와 에미터 단자(E) 사이에 인가되는 전압 방향에 따라서 어느 한 다이오드는 순방향 동작을 수행하며, 나머지 다른 하나는 역방향 동작을 수행한다.Between the collector terminal C and the emitter terminal E, a first diode D 1 and a second diode D 2 employed to simulate breakdown voltage characteristics and leakage current characteristics of the bipolar transistor are disposed. . The first diode D 1 and the second diode D 2 are in parallel with the current source I sc and the emitter resistor R e connected in series between the collector terminal C and the emitter terminal E. Connected. The first diode D 1 has a first anode terminal a1 and a first cathode terminal c1, and the second diode D 2 has a second anode terminal a2 and a second cathode terminal c2. It is provided. A first diode (D 1) a first anode terminal (a1) is a second diode 2 is connected to the anode terminal (a2), a first cathode terminal (c1) of (D 2) of the connection and the collector terminal (C) do. The second cathode terminal c2 of the second diode D 2 is connected to the emitter terminal E. That is, since the first diode D 1 and the second diode D 2 are disposed opposite to each other, any one diode performs forward operation according to the voltage direction applied between the collector terminal C and the emitter terminal E. FIG. The other performs a reverse operation.
한편, 컬렉터 단자(C)는 기판(S)과도 연결되는데, 컬렉터 단자(C)와 기판(S) 사이에는 커패시터 성분 및 다이오드 성분이 존재한다. 커패시터 성분은 수직 방향으로의 커패시터(Csc) 및 수평 방향으로의 커패시터(Ccsp)를 포함하며, 다이오드 성분은 기판과 컬렉터 영역 사이의 pn 접합에 의한 기판-컬렉터 다이오드(Dsc)를 포함한다.Meanwhile, the collector terminal C is also connected to the substrate S, and a capacitor component and a diode component exist between the collector terminal C and the substrate S. The capacitor component includes a capacitor C sc in the vertical direction and a capacitor C csp in the horizontal direction, and the diode component includes a substrate-collector diode D sc by a pn junction between the substrate and the collector region. .
이제 상기와 같은 바이폴라 트랜지스터의 DC 모델을 이용하여 시뮬레이션하는 방법을 설명하기로 한다.Now, a method of simulating using the DC model of the bipolar transistor as described above will be described.
도 2a 및 도 2b는 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 이용한 시뮬레이션 방법을 설명하기 위해 간략하게 나타내 보인 다이오드 등가 회로도이다. 도 2a에 나타내 보인 다이오드 등가 회로도는 바이폴라 트랜지스터의 컬렉터 단자(C)와 에미터 단자(E) 사이에 포지티브 전압이 인가된 상태, 즉 바이폴라 트랜지스터가 순방향 동작을 수행하는 경우를 나타내며, 도 2b에 나타내 보인 다이오드 등가 회로도는 바이폴라 트랜지스터의 컬렉터 단자(C)와 에미터 단자(E) 사이에 네가티브 전압이 인가된 상태, 즉 바이폴라 트랜지스터가 역방향 동작을 수행하는 경우를 나타낸다. 도 2a 및 도 2b에서 부호 "10"은 컬렉터 단자(C)와 제1 다이오드(D1) 사이의 노드(node)를 나타내고, 부호 "30"은 제2 다이오드(D2)와 에미터 단자(E) 사이의 노드를 나타내며, 그리고 부호 "50"은 제1 다이오드(D1)와 제2 다이오드(D2) 사이의 노드를 나타낸다.2A and 2B are diode equivalent circuit diagrams schematically illustrated for explaining a simulation method using a DC model of a bipolar transistor according to the present invention. The diode equivalent circuit diagram shown in FIG. 2A shows a state in which a positive voltage is applied between the collector terminal C and the emitter terminal E of the bipolar transistor, that is, the bipolar transistor performs a forward operation, and is shown in FIG. 2B. The diode equivalent circuit shown shows a state in which a negative voltage is applied between the collector terminal C and the emitter terminal E of the bipolar transistor, that is, the bipolar transistor performs the reverse operation. 2A and 2B, reference numeral 10 denotes a node between the collector terminal C and the first diode D 1 , and reference numeral 30 denotes a second diode D 2 and an emitter terminal ( Represents a node between E), and the symbol " 50 " represents a node between the first diode D 1 and the second diode D 2 .
먼저 도 2a를 참조하면, 컬렉터 단자(C)와 에미터 단자(E) 사이에 포지티브 전압(VCE)이 인가되면, 제1 다이오드(D1)는 역방향 바이어스 상태가 되므로 거의 오픈(open) 상태가 되고, 제2 다이오드(D2)는 순방향 바이어스 상태가 되므로 거의 숏(short) 상태가 된다. 즉 제1 다이오드(D1)와 제2 다이오드(D2) 사이의 노드 50에서의 전압(V50)에 의해 제2 다이오드(D2)는 순방향으로 증가되어 누설 전류의 크기를 결정한다. 그리고 제1 다이오드(D1)에는 컬렉터 단자(C)와 에미터 단자(E) 사이에 인가된 전압(VCE)과 노드 50에서의 전압(V50)과의 차에 해당하는 전압(VCE-V50)만큼 인가된다. 이 전압(VCE-V50)은 컬렉터 단자(C)와 에미터 단자(E) 사이에 인가된 전압(VCE)의 대부분에 해당되며, 따라서 브레이크다운 전압을 결정한다. 제1 다이오드(D1)가 브레이크다운 전압을 모델링하는 차폐 모드에서 동작할 때 노드 50을 흐르는 전류는 제2 다이오드(D2)에 의해서만 제한되므로 제1 다이오드(D1)를 흐르는 전류는 누설 전류 모델링에 영향을 주지 않으며, 마찬가지로 브레이크다운 전압은 제1 다이오드(D1)의 내압에 의해서만 제한되므로 제2 다이오드(D2)의 내압은 브레이크다운 전압 모델링에 영향을 주지 않는다.Referring first to FIG. 2A, when a positive voltage V CE is applied between the collector terminal C and the emitter terminal E, the first diode D 1 is in a reverse bias state, and thus is almost open. Since the second diode D 2 is in the forward bias state, the second diode D 2 is almost short. A first diode (D 1) and the second diode a second diode (D 2) by the voltage (V50) at node 50 between (D 2) is increased in the forward direction and determines the size of the leakage current. The first diode D 1 has a voltage V CE − corresponding to a difference between the voltage V CE applied between the collector terminal C and the emitter terminal E and the voltage V50 at the node 50. V50). This voltage (V CE -V50) corresponds to most of the voltage (V CE ) applied between the collector terminal (C) and the emitter terminal (E), thus determining the breakdown voltage. When the first diode D 1 operates in shielded mode modeling the breakdown voltage, the current flowing through the node 50 is limited only by the second diode D 2 , so the current flowing through the first diode D 1 is a leakage current. The breakdown voltage of the second diode D 2 does not affect the breakdown voltage modeling because the breakdown voltage is limited only by the breakdown voltage of the first diode D 1 .
다음에 도 2b를 참조하면, 컬렉터 단자(C)와 에미터 단자(E) 사이에 네가티브 전압(-VCE)이 인가되면, 제1 다이오드(D1)는 순방향 바이어스 상태가 되므로 거의 숏(short) 상태가 되고, 제2 다이오드(D2)는 역방향 바이어스 상태가 되므로 거의오픈(open) 상태가 된다. 즉 제1 다이오드(D1)와 제2 다이오드(D2) 사이의 노드 50에서의 전압(V50)에 의해 제1 다이오드(D1)는 순방향으로 증가되어 누설 전류의 크기를 결정한다. 그리고 제2 다이오드(D2)에는 컬렉터 단자(C)와 에미터 단자(E) 사이에 인가된 전압(VCE)과 노드 50에서의 전압(V50)과의 차에 해당하는 전압(VCE-V50)만큼 인가된다. 이 전압(VCE-V50)은 컬렉터 단자(C)와 에미터 단자(E) 사이에 인가된 전압(VCE)의 대부분에 해당되며, 따라서 브레이크다운 전압을 결정한다. 제2 다이오드(D2)가 브레이크다운 전압을 모델링하는 차폐 모드에서 동작할 때 노드 50을 흐르는 전류는 제1 다이오드(D1)에 의해서만 제한되므로 제2 다이오드(D2)를 흐르는 전류는 누설 전류 모델링에 영향을 주지 않으며, 마찬가지로 브레이크다운 전압은 제2 다이오드(D2)의 내압에 의해서만 제한되므로 제1 다이오드(D1)의 내압은 브레이크다운 전압 모델링에 영향을 주지 않는다.Referring next to FIG. 2B, when a negative voltage (-V CE ) is applied between the collector terminal C and the emitter terminal E, the first diode D 1 is in a forward biased state, so that it is almost short (short). ) State, and the second diode D 2 is in a reverse bias state, and thus is almost open. A first diode (D 1) and a second diode first diode (D 1) by the voltage (V50) at node 50 between (D 2) is increased in the forward direction and determines the size of the leakage current. The second diode D 2 has a voltage V CE − corresponding to a difference between the voltage V CE applied between the collector terminal C and the emitter terminal E and the voltage V50 at the node 50. V50). This voltage (V CE -V50) corresponds to most of the voltage (V CE ) applied between the collector terminal (C) and the emitter terminal (E), thus determining the breakdown voltage. When the second diode D 2 operates in a shielding mode that models the breakdown voltage, the current flowing through the node 50 is limited only by the first diode D 1 , so the current flowing through the second diode D 2 is a leakage current. The breakdown voltage of the first diode D 1 does not affect the breakdown voltage modeling because the breakdown voltage is limited only by the breakdown voltage of the second diode D 2 .
도 3a 및 도 3b는 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 SPICE에 적용하여 모델링을 수행하는 경우를 나타내 보인 프로그램들이다. 구체적으로 도 3a는 시뮬레이션 명령을 지정하는 프로그램이고, 도 3b는 각 회로 요소의 파라메타들을 지정하는 프로그램이다.3A and 3B are programs illustrating a case where modeling is performed by applying a DC model of a bipolar transistor according to the present invention to SPICE. Specifically, FIG. 3A is a program for designating a simulation command, and FIG. 3B is a program for designating parameters of each circuit element.
먼저 도 3a에서, ".SUBCKT"는 분석 이름이며, "NBJT"는 분석 대상 이름이며, "10", "20", "30" 및 "40"은 회로내의 노드를 나타낸다. 즉 이 프로그램의 첫줄에서는 SUBCKT의 이름으로서 10, 20, 30 및 40인 노드를 갖는 NBJT를 분석하라는 명령 구문이 기입된다. 두 번째 줄에서 네 번째 줄은 분석 대상인 NBJT에 포함되는 회로 요소들을 지정하는 구문들이다. 구체적으로 두 번째 줄은 모델명이 N11이고 10, 20, 30 및 40인 노드를 갖는 바이폴라 트랜지스터(Q1)를 나타내고, 세 번째 줄은 모델명이 DB1이고 50 및 10인 노드를 갖는 제1 다이오드(D1)를 나타내며, 그리고 네 번째 줄은 모델명이 DB2이고 50 및 30인 노드를 갖는 제2 다이오드(D2)를 나타낸다. 마지막 줄인 다섯 번째 줄은 엔드 구문이다.First, in FIG. 3A, ".SUBCKT" is an analysis name, "NBJT" is an analysis target name, and "10", "20", "30" and "40" represent nodes in a circuit. That is, in the first line of the program, the command syntax is to analyze NBJTs with nodes 10, 20, 30, and 40 as the names of SUBCKT. Lines 2 through 4 are statements that specify the circuit elements included in the NBJT to be analyzed. Specifically, the second line represents the bipolar transistor Q1 having nodes with model names N11 and 10, 20, 30 and 40, and the third line shows the first diode D1 with nodes having model names DB1 and 50 and 10. And the fourth line represents the second diode D2 with nodes of model name DB2 and 50 and 30. The last line, the fifth line, is the end statement.
다음에 도 3b에서, 첫 번째 줄에서 다섯 번째 줄은 도 3a와 같으므로 중복되는 설명은 피하기로 한다. 여섯 번째 줄은 모델명이 N11로서 npn 바이폴라 트랜지스터(npn)임을 알려주는 구문이며, 그 아래에는 부(sub)-구문으로서 모델명이 N11인 npn 바이폴라 트랜지스터의 여러 가지 파라메타들에 대한 값들이 기입된다. 예로서 나타낸 값인 IS는 베이스가 오픈되었을 때의 포화 전류값이고, BF는 순방향 전류 이득값이고, VAF는 순방향 어얼리(early) 전압이며, 그리고 IKF는 순방향 니(knee) 전류값이다. 그 다음 줄은 모델명이 DB1로서 다이오드(D)임을 알려주는 구문이며, 그 아래에는 부-구문으로서 모델명이 DB1인 다이오드의 여러 가지 파라메타들에 대한 값들이 기입된다. 예로서 나타낸 값인 IS는 애노드와 캐소드 사이의 포화 전류값이고, TCV는 온도 변화에 따른 브레이크다운 전압 계수값이고, IBV는 브레이크다운 전압을 측정하는 전류값이며, 그리고 BV는 브레이크다운 전압값이다. 마찬가지로 그 다음 줄은 모델명이 DB2로서 다이오드(D)임을 알려주는 구문이며, 그 아래에는 부-구문으로서 모델명이 DB2인 다이오드의 여러 가지 파라메타들에 대한 값들이 기입된다. 예로서 나타낸 값인 IS, TCV, IBV 및 BV는 앞서 설명한바와 동일하다.Next, in FIG. 3B, the first to fifth lines are the same as in FIG. 3A, and thus redundant descriptions will be omitted. The sixth line is a phrase indicating that the model name is N11, which is an npn bipolar transistor (npn), and underneath, the sub-statements are filled with values for various parameters of the npn bipolar transistor whose model name is N11. The value indicated as an example, IS, is a saturation current value when the base is opened, BF is a forward current gain value, VAF is a forward early voltage, and IKF is a forward knee current value. The next line is a statement indicating that the model name is diode D as DB1, and below that the values for various parameters of the diode with model name DB1 are entered as sub-syntax. The value indicated as an example, IS, is the saturation current value between the anode and the cathode, TCV is the breakdown voltage coefficient value according to the temperature change, IBV is the current value measuring the breakdown voltage, and BV is the breakdown voltage value. Similarly, the next line tells you that the model name is diode (D) as DB2, and underneath is the sub-statement where the values for the various parameters of the diode with model name DB2 are entered. The values shown as examples IS, TCV, IBV and BV are the same as described above.
도 4는 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 이용하여 시뮬레이션한 결과 나타나는 브레이크다운 전압 모델링 결과를 종래의 경우와 비교해서 나타내 보인 그래프이다. 도 4에서 가로축은 컬렉터와 에미터 사이의 전압(VCE)을 나타내고 세로축은 컬렉터 전류(IC)를 나타낸다.FIG. 4 is a graph illustrating breakdown voltage modeling results obtained by simulation using a DC model of a bipolar transistor according to the present invention compared with a conventional case. In FIG. 4, the horizontal axis represents the voltage V CE between the collector and the emitter, and the vertical axis represents the collector current I C.
도 4에서 알 수 있듯이, 종래의 바이폴라 트랜지스터의 DC 모델을 사용하여 시뮬레이션을 수행하는 경우(점선으로 표시)에는 브레이크다운 전압을 알 수 없지만, 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 사용하여 시뮬레이션을 수행하는 경우(실선으로 표시)에는 브레이크다운 전압을 알 수 있다. 즉 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 사용하여 시뮬레이션을 수행하는 경우, 컬렉터와 에미터 사이의 전압(Vce)이 대략 10V보다 약간 더 높아질 때 컬렉터 전류(IC)가 급격히 증가하므로 브레이크다운 전압이 대략 10V 정도 된다는 것을 쉽게 알 수 있다.As can be seen in Figure 4, when the simulation is performed using the DC model of the conventional bipolar transistor (indicated by the dotted line), the breakdown voltage is unknown, but the simulation is performed using the DC model of the bipolar transistor according to the present invention. When it is performed (indicated by a solid line), the breakdown voltage can be known. In other words, when the simulation is performed using the DC model of the bipolar transistor according to the present invention, when the voltage V ce between the collector and the emitter is slightly higher than approximately 10 V, the collector current I C increases rapidly, so that the breakdown occurs. It is easy to see that the voltage is about 10V.
도 5는 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 이용하여 시뮬레이션한 결과 나타나는 온도별 브레이크다운 전압 및 누설 전류 모델링 결과를 나타내 보인 그래프이다. 도 5에서 가로축은 컬렉터와 에미터 사이의 전압(Vce)을 나타내고 세로축은 베이스가 오픈되었을 때의 컬렉터와 에미터 사이를 흐르는 전류(Ic대)를 나타낸다.5 is a graph illustrating breakdown voltage and leakage current modeling results for each temperature resulting from a simulation using a DC model of a bipolar transistor according to the present invention. In FIG. 5, the horizontal axis represents the voltage V ce between the collector and the emitter, and the vertical axis represents the current I c versus the collector and emitter when the base is opened.
도 5에서 알 수 있듯이, 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을이용하여 시뮬레이션을 수행하는 경우에는 온도가 변화하더라도 브레이크다운 전압 모델링과 누설 전류 모델링이 가능하다는 것을 알 수 있다. 즉 온도가 -50℃인 경우(51), 온도가 25℃인 경우(52) 및 온도가 125℃인 경우(53) 모두에서 브레이크다운 전압 및 누설 전류를 알 수 있다,As can be seen in FIG. 5, when the simulation is performed using the DC model of the bipolar transistor according to the present invention, it can be seen that breakdown voltage modeling and leakage current modeling are possible even when the temperature changes. That is, the breakdown voltage and the leakage current can be known both when the temperature is -50 ° C (51), when the temperature is 25 ° C (52) and when the temperature is 125 ° C (53).
도 6은 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 이용하여 시뮬레이션한 결과 나타나는 누설 전류 모델링 결과를 종래의 경우와 비교하여 나타내 보인 그래프이다. 도 6에서 가로축은 컬렉터와 에미터 사이의 전압(Vce)을 나타내고, 왼쪽 세로축은 종래의 경우에서 베이스가 오픈되었을 때의 컬렉터와 에미터 사이를 흐르는 전류(Iceo)를 나타내며, 그리고 오른쪽 세로축은 본 발명의 경우에서 베이스가 오픈되었을 때의 컬렉터와 에미터 사이를 흐르는 전류(Iceo)를 나타낸다.FIG. 6 is a graph illustrating a leakage current modeling result, which is a result of simulation using a DC model of a bipolar transistor according to the present invention, compared with a conventional case. In FIG. 6, the horizontal axis represents the voltage V ce between the collector and the emitter, and the left vertical axis represents the current I ceo flowing between the collector and the emitter when the base is open in the conventional case, and the right vertical axis. Represents the current I ceo flowing between the collector and emitter when the base is open in the case of the present invention.
도 6에서 알 수 있듯이, 종래의 바이폴라 트랜지스터의 DC 모델을 사용한 경우(61), 누설 전류는 컬렉터와 에미터 사이의 전압(Vce)이 증가함에 따라 서서히 증가하여 컬렉터와 에미터 사이의 전압(Vce)이 대략 10V가 되면, 전류(Iceo)는 대략 5×10-14A로 나타난다. 그러나 앞서 설명한 바와 같이 실제로 측정되는 누설 전류값은 대략 10_8대로서 시뮬레이션 결과 나타나는 값과는 큰 편차를 나타낸다. 그러나 본 발명에 따른 바이폴라 트랜지스터의 DC 모델을 사용하는 경우(62)에는 컬렉터와 에미터 사이의 전압(Vce)이 대략 10V가 되면, 전류(Iceo)는 대략 1×10-8A로 나타나며, 실제 측정값과의 편차가 거의 없다는 것을 알 수 있다.As can be seen in Figure 6, when using the DC model of the conventional bipolar transistor (61), the leakage current gradually increases as the voltage (V ce ) between the collector and the emitter increases, so that the voltage between the collector and the emitter ( When V ce ) becomes approximately 10 V, the current I ceo appears as approximately 5 × 10 −14 A. However, as described above, the measured leakage current value is approximately 10 _ 8 generations, which is a large deviation from the value shown in the simulation result. However, in the case of using the DC model of the bipolar transistor according to the present invention (62), when the voltage (V ce ) between the collector and the emitter is approximately 10V, the current (I ceo ) appears to be approximately 1 × 10 −8 A As a result, it can be seen that there is little deviation from the actual measured value.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 특히 SPICE 프로그램은 단지 본 발명의 이해를 돕기 위해서 예시적으로 설명한 것이다. 따라서 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다는 것을 당연하다.In the above, the present invention has been described in detail with reference to a preferred embodiment, in particular, the SPICE program is described by way of example only to help the understanding of the present invention. Therefore, the present invention is not limited to the above embodiments, and it is obvious that various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention.
이상의 설명에서와 같이, 본 발명에 따른 바이폴라 트랜지스터의 DC 모델 및 이를 이용한 시뮬레이션 방법에 의하면, 바이폴라 트랜지스터의 컬렉터 단자 및 에미터 단자 사이에 서로 반대 방향의 다이오드를 직렬로 배치시킴으로써 브레이크다운 전압 및 누설 전류 모델링을 가능하게 해준다. 또한 온도가 변화하더라도 브레이크다운 전압 및 누설 전류 모델링이 가능하며, 특히 누설 전류 모델링의 경우에는 실제 측정값과 거의 같은 수준의 누설 전류값을 나타내므로 정확한 시뮬레이션 결과를 제공할 수 있다는 이점이 있다.As described above, according to the DC model of the bipolar transistor according to the present invention and a simulation method using the same, breakdown voltage and leakage current by arranging diodes in opposite directions in series between the collector terminal and the emitter terminal of the bipolar transistor. Enable modeling In addition, breakdown voltage and leakage current can be modeled even when the temperature changes, and in particular, leakage current modeling has an advantage of providing accurate simulation results because the leakage current value is almost the same as the actual measured value.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0004920A KR100403609B1 (en) | 2001-02-01 | 2001-02-01 | DC model of bipolar transistor and method for simulation using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0004920A KR100403609B1 (en) | 2001-02-01 | 2001-02-01 | DC model of bipolar transistor and method for simulation using it |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020064458A KR20020064458A (en) | 2002-08-09 |
| KR100403609B1 true KR100403609B1 (en) | 2003-10-30 |
Family
ID=27693062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0004920A KR100403609B1 (en) | 2001-02-01 | 2001-02-01 | DC model of bipolar transistor and method for simulation using it |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100403609B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980037024A (en) * | 1996-11-20 | 1998-08-05 | 양승택 | Collector Formation Method of Bipolar Transistor Using Trench |
| WO1999028833A1 (en) * | 1997-12-01 | 1999-06-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and system for improving a transistor model |
| KR20020008346A (en) * | 2000-07-22 | 2002-01-30 | 박종섭 | Test pattern for measuring leakage current |
-
2001
- 2001-02-01 KR KR10-2001-0004920A patent/KR100403609B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980037024A (en) * | 1996-11-20 | 1998-08-05 | 양승택 | Collector Formation Method of Bipolar Transistor Using Trench |
| WO1999028833A1 (en) * | 1997-12-01 | 1999-06-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and system for improving a transistor model |
| KR20020008346A (en) * | 2000-07-22 | 2002-01-30 | 박종섭 | Test pattern for measuring leakage current |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020064458A (en) | 2002-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06274565A (en) | Data preparation method for logic simulation, logic simulation method and logic simulator | |
| US20050273685A1 (en) | Automated and customizable generation of efficient test programs for multiple electrical test equipment platforms | |
| CN205544229U (en) | A novel current -limiting circuit for BOOST chip | |
| Berger et al. | Terminal-oriented model for merged transistor logic (MTL) | |
| KR100403609B1 (en) | DC model of bipolar transistor and method for simulation using it | |
| Alioto et al. | Highly accurate and simple models for CML and ECL gates | |
| CN108509729B (en) | Simulation method and system for post-irradiation characteristics of circuit of BJT device | |
| CN109541427B (en) | Transistor electrical property test structure and test method | |
| Angelov et al. | An empirical HBT large‐signal model for CAD | |
| US5355082A (en) | Automatic transistor checker | |
| JP2001160622A (en) | Gate oxide film tunnel current model for mos transistor | |
| US10073935B2 (en) | Simplified zener diode DC spice model | |
| Huang et al. | Specification back-propagation and its application to DC fault simulation for analog/mixed-signal circuits | |
| TW202340740A (en) | A method for identifying a leakage current path in a circuit | |
| CN114676570A (en) | Simulation model determining method, chip classifying method and related equipment | |
| US8429592B2 (en) | N/P configurable LDMOS subcircuit macro model | |
| Chawla | Circuit representation of the integral charge-control model of bipolar transistors | |
| Zwerger et al. | Verification of the power-down mode of analog circuits by structural voltage propagation | |
| TWI499926B (en) | Simulating equivalent circuit of electrostatic discharge protection device and simulation method thereof | |
| CN221573072U (en) | Band gap reference voltage circuit and chip | |
| Kang et al. | P‐5: Compact Modeling of Independent Dual Gate TFTs and OLED for Display Panel Circuit Simulations | |
| CN116306415B (en) | Static time sequence analysis method and system thereof | |
| JPH05203697A (en) | Method for measuring and extracting junction capacitance of transistor | |
| CN112329374B (en) | Single event effect rapid simulation method for large-scale circuit | |
| Oakley et al. | On the reliability of SiGe HBT cascode driver amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110930 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20120918 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |