KR100383575B1

KR100383575B1 - 단말기의송신전력에서피크전력대평균전력비를줄이기위한확산변조방법및장치

Info

Publication number: KR100383575B1
Application number: KR1019980017046A
Authority: KR
Inventors: 김제우; 황영준; 염재흥; 윤순영
Original assignee: 삼성전자주식회사
Priority date: 1998-05-12
Filing date: 1998-05-12
Publication date: 2004-06-26
Also published as: JP3419760B1; KR19990084970A; CA2293465A1; CA2293465C; RU2197778C2; DE69936498D1; DE69936498T2; JP2004500726A

Abstract

본 발명은, 이동통신시스템 단말기의 송신전력에서 피크전력 대 평균전력비를 줄이기 위한 확산변조방법에 있어서, 의사잡음 시퀀스의 각 칩에 응답하여 매 두개의 연속하는 칩들간의 위상차가 90°가 되도록 상기 복소확산시퀀스를 발생하는 과정과, 상기 복소확산시퀀스를 가지고 상기 단말기의 송신데이터를 확산변조하여 제2과정으로 이루어진다.

Description

단말기의 송신전력에서 피크전력 대 평균전력비를 줄이기 위한 확산변조방법 및 장치

본 발명은 이동통신 시스템에 관한 것으로, 특히 역방향링크에 있어서 단말기 송신전력의 피크전력 대 평균전력비(peak to average)을 줄이기 위한 확산변조방법 및 그 장치에 관한 것이다.

통상적인 CDMA(Code Division Multiple Access)방식의 이동통신 시스템은 음성 위주의 서비스를 제공해 왔으나, 제3세대(3rd Generation) 이동통신시스템에서는 음성뿐만 아니라 고속데이터의 전송이 가능한 서비스를 제공한다. 즉, 고품질의 음성, 동화상, 인터넷 검색 등의 서비스 제공이 가능하다. 이와 같은 이동통신 시스템에서 이동국(Mobile Station: MS)과 기지국(Base Station: BS) 사이에 존재하는 무선 통신선로는 크게 기지국에서 이동국으로 향하는 순방향 링크(forward link)와 반대로 이동국(하기에서는 "단말기"라고도 칭함)에서 기지국으로 향하는 역방향링크(reverse link)로 구별된다.

상기와 같은 이동통신 시스템의 역방향 링크를 통해 단말기에서 기지국으로 신호를 전송할 경우의 확산변조방식에 있어서 영교차(zero-crossing)(위상변화가 π로 변함)가 발생하면 송신전력의 피크전력 대 평균전력비가 커져 리그로스(re-growth)가 발생해 타 사용자의 통신품질에 영향을 준다. 상기 피크전력 대 평균 전력비는 단말기의 전력증폭기(power amplifier)의 설계와 성능에 커다란 영향을 미친다. 그러므로 상기 전력증폭기의 설계와 성능은 단말기를 설계하고 제작하는데 있어서 매우 중요한 요소가 된다. 단말기 전력증폭기의 특성곡선에는 선형구간과 비선형 구간이 존재하는데, 단말기의 전력을 크게 하면 단말기의 송신신호가 비선형구간에 걸치게 되어 타사용자의 주파수영역을 방해하게 된다. 이와 같은 현상을 상기에서 언급한 "리그로스(re-growth)"라 한다. 타사용자의 주파수 영역을 방해하지 않기 위해서는 셀 영역을 적게 하고, 그 셀 영역내의 단말기는 해당 기지국에 낮은 송신전력으로 신호를 전송해야 한다.

그렇지만 단말기의 송신전력에서 피크전력 대 평균전력비의 범위를 제한할 수 있다면 단말기의 전력을 유동적으로 조절할 수 있다.

따라서 본 발명의 목적은 이동통신 시스템의 역방향링크에 있어서 송신전력의 피크전력 대 평균전력비(peak to average)을 줄이기 위한 확산변조방법 및 그 장치를 제공하는데 있다.

본 발명의 다른 목적은 단말기의 송신전력에서 피크전력 대 평균전력비의 범위를 제한하여 단말기의 전력을 유동적으로 조절할 수 있게 하기 위한 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 이동통신시스템에 있어서 셀 크기의 유동성을 갖게 하는 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 다중경로의 의한 자기상관(auto-correlation)특성, 타사용자에 의한 상호상관(cross-correlation)특성을 우수하게 하는 방법을 제공하는데 있다.

상기한 목적에 따라, 본 발명은, 이동통신시스템 단말기의 송신전력에서 피크전력 대 평균전력비를 줄이기 위한 확산변조방법에 있어서, 의사잡음 시퀀스의 각 칩에 응답하여 매 두개의 연속하는 칩들간의 위상차가 90°의 되도록 상기 복소확산시퀀스를 발생하는 과정과, 상기 복소확산시퀀스를 가지고 상기 단말기의 송신데이터를 확산변조하는 제2과정으로 이루어짐을 특징으로 한다.

본 발명에서 "π/2 DPSK(Differential Phase Shift Keying)"은 일반적인DPSK를 의미하는 것이 아니라, 하나의 칩 시간동안 π/2 DPSK발생기에서 발생되는 복소확산시퀀스 PN_I+jPN_Q의 위상변화가 π/2로 발생하는 것에 연유해 칭해졌음을 이해하여야 한다.

도 1은 본 발명의 실시예에 따른 확변조식을 위한 개략적인 블록 구성도,

도 2는 도 1의 π/2 DPSK발생기의 일예 구성도,

도 3a,b는 도 2의 π/2 DPSK발생기 구조에 따른 복소확산 시퀀스 성상도,

도 4는 도 1의 π/2 DPSK발생기의 다른 일예 구성도,

도 5a,b는 도 4의 π/2 DPSK발생기 구조에 따른 복소확산 시퀀스 성상도,

도 6은 본 발명의 실시예에 따른 확산변조방법을 3G IS-95 시스템에 적용한 예의 전체 시스템도,

도 7은 본 발명의 실시예에 따른 확산변조 방법을 W-CDMA(Wideband Code Division Multiple Access) 시스템에 적용한 예의 전체 시스템도.

이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들중 동일한 구성요소들은 가능한한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

본 발명의 실시예에서는 단말기의 송신전력에서 피크전력대 평균전력비의 범위를 제한하여 단말기의 송신전력이 전력증폭기의 선형특성구간에 머무르게 하여 단말기의 송신전력을 유동적으로 조절할 수 있게 한다. 그래서 본 발명의 실시예에 따른 단말기는 기존의 단말기보다 단말기의 송신전력을 유동적으로 조절할 수 있게 한다. 본 발명의 실시예에서는 단말기의 송신전력이 전력증폭기의 선형특성구간에 머무를 수 있도록 복소확산시퀀스의 위상차가 180°(즉 π)로 변화하는 것을 피하도록 구현한다. 본 발명의 실시예에 따라 복소확산시퀀스(PN_I, PN_Q)의 매 칩간 위상차가 90°을 갖도록 한다. 그렇게 함으로써 기저대역여파기(baseband filter)를 통과하는 경우 상기 기저대역여파기의 출력전력 범위가 제한되어져 피크전력 대 평균전력비가 기존의 것보다는 작아지게 된다.

또한 본 발명의 실시예에서는 도 1에서 함께 후술되는 바와 같이, 복소확산기를 통과한 신호를 다시 PN(Pseudo Noise)발생기에서 발생하는 PN₂시퀀스로 재 확산함으로써 다중경로에 의한 자기상관특성, 타사용자에 의한 상호상관 특성을 우수하게 한다.

도 1은 본 발명의 실시예에 따른 일예 블록 구성도로서, 단말기의 송신전력의 피크전력 대 평균전력비를 줄이기 위한 확산변조방식을 설명하기 위한 개략적인 블록 구성도이다.

동위상데이터 I-data와 직각위상데이터 Q-data로 구성된 복소신호는 복소확산기 2에 제1입력신호로서 인가된다. 한편 PN₁발생부 4는 π/2 DPSK발생기 6으로 PN₁시퀀스를 발생하고, π/2 DPSK발생기 6은 상기 PN₁시퀀스를 이용하여 복소확산시퀀스(complex spreading sequence) PN_I, PN_Q를 발생한다. 상기 발생된 복소확산시퀀스 PN_I, PN_Q는 복소확산기 2에 제2입력신호로서 인가된다. 본 발명의 실시예에서 특징적인 도 1의 π/2 DPSK발생기 6을 통해 발생하는 복소확산시퀀스 PN_I, PN_Q는 위상의 변화가 π/2가 되므로 영교차가 없다는 특징이 있다. 상기 π/2 DPSK발생기 6의 구성 및 그에 대한 상세한 동작은 도 2 내지 도 5가 참조되어 상세히 후술되어질 것이다.

도 1에서, 동위상데이터 I-data, 직각위상데이터 Q-data로 구성된 복소신호와 상기 복소확산시퀀스 PN_I, PN_Q는 복소확산기 2를 통해 복소확산방식으로 대역확산된다. 복소확산기 2는 도 1에 도시된 바와 같이, 곱셈기들 8,10,12,14와 뎃셈기들 16,18로 구성된다. 상기 복소확산기 2에 관한 동작설명은 발명자 박종현 등에 의해 발명되고 본원 출원인에게 양도되어 대한민국에 선 특허 출원된 출원번호 제1998-7667호에 상세히 개시되어 있다.

복소확산기 2에서 대역확산된 동위상 대역확산신호 XI와 직각위상대역확산신호 XQ는 곱셈기 20-1,20-2에 각각 인가된다. 곱셈기 20-1,20-2는 상기 동위상 대역확산신호 XI와 직각위상대역확산신호 XQ에 PN₂발생기 21에서 발생하는 동일한 PN₂시퀀스를 각각 곱하여 대역확산시킨다. 상기 PN₁시퀀스와 PN₂시퀀스는 본 발명의 실시예에 따라 서로가 독립적이지만, 모두가 사용자를 구분하는 PN코드일 수 있다.

상기 곱셈기 20-1,20-2에서 다시 대역확산된 동위상 대역확산신호와 직각위상 대역확산신호는 기저대역 여파기(baseband filter) 22-1,22-2에서 기저대역 필터링되고, 이득조정기 24-1,24-2에서 이득 G_p가 조정된다. 그후 곱셈기 26-1,26-2에서 각각의 반송파 cos(2πf_ct), sin(2πf_ct)가 곱해져 주파수 상승변환되고, 뎃셈기 28에서 더해져 최종 출력된다.

도 1에서와 같이 본 발명의 실시예에서는 입력된 복소신호를, PN₁시퀀스를 이용해 복소확산 시킨 후 다시 한번 PN₂시퀀스를 통해 재확산함으로써 다중경로에 의한 자기상관특성, 타사용자에 의한 상호상관 특성을 우수하게 한다. 여기서, PN_I, PN_Q, PN₁, PN₂는 모두가 동일한 칩비율(chip rate)이다.

일반적으로 확산변조방식에 있어서의 확산시퀀스발생기에서 출력되는 복소확산시퀀스 PN_I+jPN_Q의 위상변화가 갑자기 급격하게 변화하면(예컨대, 0°에서 180°로) 도 1의 기저대역 여파기 22-1,22-2의 출력을 주파수영역에서 고려해 볼 경우, 고주파가 발생하여 주파수대역의 활용에 있어서 비효율적이고 단말기 송신전력의 평균전력 대 피크전력 비가 커져 리그로스(re-growth)가 발생하게 되어, 타 사용자의 통신품질에 영향을 주게 된다.

따라서 본 발명의 실시예에서는 확산변조방식에 있어서 복소확산시퀀스 PN_I+jPN_Q를 발생할 때 영교차(zero-crossing)(π의 위상변화)가 발생하지 않도록 확산시퀀스발생기를 구현하고 있다.

본 발명의 실시예에 따라 구현된 확산시퀀스발생기는 도 1에 도시된 π/2 DPSK발생기 6으로서, 도 2에서는 일 구성예가 도시되어 있다. 도 2에 도시된 π/2 DPSK발생기 6의 특징은, 하나의 칩 시간(chip duration)동안 상기 π/2 DPSK발생기 6에서 발생하는 복소확산 시퀀스 PN_I+jPN_Q의 매 칩간 위상변화가 최대 π/2이라는 것이다. 즉 상기 π/2 DPSK발생기 6은 매 칩상 위상변화가 적은 복소확산 시퀀스 PN_I+jPN_Q를 발생한다는 것이다.

도 2를 참조하면, DPSK발생기 6은 곱셈기 30, 지수함수 연산부 32, 복소곱셈기 34, 및 지연레지스터 36,38로 구성된다. 곱셈기 30은 PN₁발생기 4에서 발생하는 PN₁시퀀스를 구성하는 PN침들 각각에 ±π/2이거나 ±3π/2를 곱해 복소함수 연산부 32로 출력한다. 복소함수 연산부 32는 곱셈기 30의 출력을 복소함수 exp(j[·])을 취해 복소데이터 Re+jIm을 출력한다. 복소곱셈기 34는 복소함수연산부 32에서 출력되는 복소데이터 Re+jIm과 지연레지스터 36,38에서 제공되는 값(복소데이터)을 복소연산하여 복소확산시퀀스 PN_I+jPN_Q를 출력한다. 상기 지연레지스터 36,38중 상기 지연레지스터 36은 복소곱셈기 34의 출력중 PN_I값을 1칩 기간 저장하고, 상기 지연레지스터 38은 PN_Q값을 1칩 기간 저장한다. 상기 지연레지스터 36,38의 초기값(복소데이터)은 다음의 수학식 1과 같이 정한다.

여기서, θ는 어떠한 값도 될 수 있으나 π/4가 바람직하다.

도 1에 도시된 PN₁시퀀스와 PN₂시퀀스의 연속하는 각 칩들, 및 도 2에 도시된 지연레지스터 36,38의 초기값을 하기와 같이 가정할 경우,

PN₁시퀀스의 각 칩들: 1, -1, 1, -1,…

PN₂시퀀스의 각 칩들: -1, 1, -1, 1,…

지연레지스터 36,38의 초기값: 1, 1

도 2의 π/2 DPSK발생기 6에서 발생하는 복소확산시퀀스 PN_I+jPN_Q의 연속하는 각 칩들은 (-1+j), (1+j), (-1+j), (1+j),…가 되고, 그에 따라 도 1의 기저대역여파기 22-1,22-2로 입력되는 복소확산시퀀스의 연속하는 각 칩들은 (1-j),(1+j), (1-j), (1+j),…이다. 제3세대 CDMA방식에서는 상기 PN₁시퀀스와 PN₂시퀀스는 사용자를 구분해 주는 롱코드(long code)가 될수있다.

상기 π/2 DPSK발생기 6에서 발생하는 복소확산시퀀스 PN_I+jPN_Q의 성상도는 도 3a에 나타나 있으며, 상기 기저대역여파기 22-1,22-2로 입력되는 복소확산시퀀스의 성상도는 도 3b에 나타나 있다.

도 1 내지 도 3a,b를 참조하여 도 2의 π/2 DPSK발생기 6에서 발생하는 복소확산시퀀스 PN_I+jPN_Q및 그에 따른 도 1의 기저대역여파기 22-1,22-2로 입력되는 복소확산시퀀스에 대해 더욱 상세히 설명한다.

PN₁시퀀스의 연속하는 각칩들이 상기한 바 대로, 1, -1, 1, -1,…의 순서로 진행될 때 복소함수 연산부 32에서 출력되는 복소데이터은 하기와 같다.

먼저 PN₁시퀀스(1, -1, 1, -1,…)중 첫번째 PN칩인 "1"일 경우, π/2 DPSK발생기 6의 곱셈기 30의 출력은 π/2(곱셈기 30의 타입력단의 입력이 +π/2임)이고, 복소수함수 연산부 32에서 출력되는 복소데이터는은이다. 상기를 복소수(Re+jIm)형태로 표현하면 (0+1j)이다. 이에 따라 복소곱셈기 34에서 출력복소데이터는 (0+1j)*(1+1j)=(-1+1j)가 된다. 여기서, (0+1j)는 복소함수 연산부 32에서 출력되는 복소데이터이고, (1+1j)는 지연레지스터 36,38의 초기값(복소데이터)이다. 상기 복소곱셈기 34에서 출력된 복소데이터 (-1+1j)를 도 3a의 성상도에 표시하면 실수측(Re)과 허수측(Im)으로 표현된 직교좌표 그래프의 2사분면에 존재하게 된다. 상기 복소곱셈기 34에서 출력된 복소데이터 (-1+1j)에서 실수값인 "-1"은 지연레지스터 36에 1칩 기간 저장되고, 허수값인 "1"은 지연레지스터 38에 1칩 기간 저장된다.

다음으로 상기 PN₁시퀀스에서의 연속하는 각칩들(1, -1, 1, -1,…)중 두번째 PN코드인 "-1"일 경우, π/2 DPSK발생기 6의 곱셈기 30의 출력은 -(π/2)이고, 복소함수 연산부 32의 출력은이다. 상기를 복소수(Re+jIm)형태로 표현하면 (0-1j)이다. 이에 따라 복소곱셈기 34의 출력되는 복소데이터는 (0-1j)*(-1+1j)=(1+1j)가 된다. 여기서, (0-1j)는 복소함수 연산부 32의 출력값이고, (-1+1j)는 지연레지스터 36,38에 바로 전에 저장된 값(복소데이터)이다. 상기 복소곱셈기 34의 출력된 복소데이터 (1+1j)를 도 3a의 성상도에 표시하면 실수측(Re)과 허수측(Im)으로 표현된 직교좌표 그래프의 1사분면에 존재하게 된다. 상기 복소곱셈기 34의 출력 (1+1j)중 실수값인 "1"은 지연레지스터 36에 1칩 기간 저장되고, 허수값인 "1"은 지연레지스터 38에 1칩 기간 저장된다.

이러한 방법으로 하면, 상기 PN₁시퀀스에서의 연속하는 각 칩들(1, -1, 1, -1,…)중 세번째 PN칩인 "1"인 경우의 복소곱셈기 34에서 출력되는 복소데이터는 (-1+j)이 되고, 상기 PN₁시퀀스에서의 연속하는 칩들(1, -1, 1, -1,…)중 네번째 PN칩인 "-1"인 경우의 복소곱셈기 34에서 출력되는 복소데이터는 (1+j)이 된다.

도 3a의 일예에서 알 수 있듯이, 복소확산시퀀스 PN_I+_jPN_Q의 매 칩간 위상변화가 실수축(Re)과 허수축(Im)으로 표현된 직교좌표 그래프의 2사분면과 1사분면에 π/2 만큼만 변하면서 존재한다. 따라서, 본 발명의 실시예에 따른 복소확산시퀀스 PN_I+_jPN_Q의 매 칩간 위상변화는 π/2 이다.

또한 상기 복소확산시퀀스 PN_I+_jPN_Q에서의 매 칩간 π/2 위상변화는, PN₂시퀀스로 재 확산된 후의 복소확산 시퀀스에서도 그대로 유지된다. 이를 도 1를 참조하여 설명하면, 도 2의 π/2 DPSK발생기 6에서 발생하는 복소확산시퀀스 PN_I+_jPN_Q의 연속하는 각 칩들 (-1+j), (1+j), (-1+j), (1+j)…를 PN₂시퀀스의 연속하는 각 칩들 -1, 1, -1, 1,…과 각각 곱하면, (1-j), (1+j), (1-j), (1+j),…와 같은 복소확산 시퀀스가 구해진다. 도 3b에서 알 수 있듯이, 기저대역 여파기 22-1,22-2에 입력되는 상기 복소확산 시퀀스도 도 3a에 도시된 복소확산시퀀스 PN_I+_jPN_Q의 매 칩간 위상변화와 같이, 매 칩간 π/2 위상변화를 가진다.

상기 도 3a 및 도 3b에서 알 수 있듯이 본 발명의 실시예에 따른 복소확산시퀀스의 위상변화는 π/2이다. 따라서 하나의 칩시간(chip duration)동안 발생하는 복소확산 시퀀스의 매 칩간의 위상변화가 작아서 도 1의 기저대역여파기 22-1,22-2를 통과하면, 단말기의 송신전력에서 피크전력 대 평균전력비가 작게되어 리그로스의 영향이 줄어든다. 그 결과 통신성능의 향상을 가져온다.

한편 π/2 DPSK발생기 6의 곱셉기 30에 제공되는 미리 정해진 라디안(radian)값이 -3π/2인 경우 상기한 방법 대로 하면 π/2 DPSK발생기 6의 복소확산 시퀀스 PN_I+jPN_Q는 도 3에 도시된 성상도와 동일하며, 상기 미리 정해진 라디안값이 -π/2이거나 3π/2인 경우 π/2 DPSK발생기 6은 복소확산시퀀스 PN_I+jPN_Q는 도 3a에 도시된 성상도에서 복소확산시퀀스 PN_I+jPN_Q의 칩 위치는 같지만 그 순서는 반대이다. 즉 -π/2이거나 3π/2인 경우에는 복소확산시퀀스 PN_I+jPN_Q의 첫번째 칩은 1사분면, 두번째 칩은 2사분면, 세번째 칩은 1사분면, 네번째 칩은 2사분면,...을 반복한다.

도 4는 도 1의 π/2 DPSK발생기 6은 다른 일예 구성도이다. 도 4에 도시된 π/2 DPSK발생기 6의 특징도, 도 2에 도시된 π/2 DPSK발생기 6의 특징과 마찬가지로, 하나의 칩 시간(chip duration)동안 상기 π/2 DPSK발생기 6에서 발생하는 복소확산시퀀스 PN_I+jPN_Q의 매 칩간 위상변화가 π/2 이라는 것이다. 즉 상기 π/2 DPSK발생기 6은 매 칩간 위상변화가 적은 복소확산 시퀀스 PN_I+jPN_Q를 발생한다는 것이다.

도 4를 참조하면, DPSK발생기 6은 덧셈기 40, 지연레지스터 42, 복소함수연산기 44로 구성된다. 덧셈기 40은 PN_I발생기 4에서 발생하는 PN_I시퀀스를 구성하는 PN칩들의 값을 지연레지스터 42에 저장된 덧셈기 40의 바로전 출력과 더하여 출력한다. 상기 지연레지스터이 초기값은 1/2로 점하는 것이 유리하다. 복소함수 연산부 44는 덧셈기 40의 출력을 복소함수 exp[j(π/2(·)]을 취해 복소확산시퀀스PN_I+jPN_Q를 출력한다.

상기 도 4에 도시된 π/2 DPSK발생기 6을 통하여 발생되는 복소확산시퀀스 PN_I+jPN_Q의 위상변화는 하기 수학식 2와 같이 정할 수 있다.

상기 수학식 2에서 알 수 있듯이 현재의 복소확산시퀀스 PN_I+jPN_Q의 위상은 한 칩시간(one chip duration) 과거의 위상과 현재 입력 PN₁의 시퀀스에 π/2를 곱한 것의 합으로 정해짐을 알 수 있다.

도 1에 도시된 PN₁시퀀스와 PN₂시퀀스에서의 연속하는 각 칩들, 및 도 4에 도시된 지연레지스터 42의 초기값을 하기와 같이 가정할 경우,

PN₁시퀀스의 각 칩들: 1, -1, 1, -1,…

PN₂시퀀스의 각 칩들: -1, 1, -1, 1,…

지연레지스터 42의 초기값: 1/2

도 4의 π/2 DPSK발생기 6에서 발생하는 복소확산시퀀스 PN_I+jPN_Q에서의 연속하는 각 칩들은 (-1+j), (1+j), (-1+j), (1+j),…가 되고, 그에 따라 도 1의 기저대역여파기 22-1,22-2로 입력되는 복소확산시퀀스에서의 연속하는 각 칩들은 (1-j), (1+j), (1-j), (1+j),…이다. 3G(Generation) 통신시스템에서 상기 PN₁시퀀스와 PN₂시퀀스는 사용자를 구분해 주는 롱코드(long code)가 될 수 있다.

상기 도 4의 π/2 DPSK발생기 6에서 발생하는 복소확산시퀀스 PN_I+jPN_Q의 성상도는 도 5a에 나타나 있으며, 상기 기저대역여파기 22-1,22-2로 입력되는 복소확산시퀀스의 성상도는 도 5b에 나타나 있다.

도 1, 도 4 내지 도 5a,b를 참조하여 도 2의 π/2 DPSK발생기 6에서 발생하는 복소확산시퀀스 PN_I+jPN_Q및 그에 따른 도 1의 기저대역여파기 22-1,22-2로 입력되는 복소확산시퀀스에 대해 더욱 상세히 설명한다.

PN₁시퀀스의 연속하는 각 칩들이 상기한 바 대로, 1, -1, 1, -1,…의 순서로 진행될 때 덧셈기 40에서의 출력값은 하기와 같다.

먼저 PN₁시퀀스에서의 연속하는 칩들(1, -1, 1, -1,…)중 첫번째 PN[코드]칩인 "1"일 경우, 덧셈기 40의 출력은 "3/2"(=1+1/2)이다. 상기 덧셈기 40의 출력값 "3/2"는 지연레지스터 42에 1칩 기간 저장되며, 또한 복소함수 연산부 44에 인가된다. 이에 따른 복소함수 연산부 44의 출력은이다. 상기를 복속수(Re+jIm)형태로 표현하면 (-1+1j)가 되며, π/2 DPSK발생기 6의 복소확산시퀀스 PN_I+jPN_Q의 각 칩이 된다. 상기 복소함수연산부 44에서 출력되는 복소데이터 (-1+1j)를 도 5a의 성상도에 표시하면 2사분면에 존재하게 된다.

다음으로 상기 PN₁시퀀스에서의 연속하는 칩들(1, -1, 1, -1,…)중 두번째 PN칩인 "-1"일 경우, 덧셈기 40의 출력은 "1/2"(=-1+3/2)이다. 상기 덧셈기 40의 출력값 "1/2"는 지연레지스터 42에 1칩 기간 저장되며, 또한 복소함수 연산부 44에 인가된다. 이에 따른 복소함수 연산부 44의 출력은이다. 상기를 복소수(Re+jIm)형태로 표현하면 (1+1j)가 되며, π/2 DPSK발생기 6의 복소확산시퀀스 PN_I+jPN_Q의 칩이 된다. 상기 복소함수연산부 44에서 출력되는 복소데이터 (1+1j)를 도 5a의 성상도에 표시하면 1사분면에 존재하게 된다.

이러한 방법으로 하면, 상기 PN₁시퀀스에서의 연속하는 칩들(1, -1, 1, -1,…)중 세번째 PN칩인 "1"인 경우 복소함수 연산부 44에서 출력되는 복소데이터는 (-1+j)이 되고, 상기 PN₁시퀀스(1, -1, 1, -1,…)중 네번째 PN칩인 "-1"인 경우 [지수]복소함수연산부 44에서 출력되는 복소데이터는 (1+j)이 된다.

도 5a의 일예에서 알 수 있듯이, 복소확산시퀀스 PN_I+jPN_Q의 위상변화가 실수축(Re)과 허수축(Im)으로 표현된 직교좌표 그래프의 2사분면과 1사분면에 매 칩간 위상변화가 π/2 만큼씩 변하면서 존재한다. 따라서, 본 발명의 실시예에 따른 복소확산시퀀스 PN_I+jPN_Q의 매 칩간 위상변화는 π/2 이다.

또한 상기 복소확산시퀀스 PN_I+jPN_Q에서의 매 칩간 π/2 위상변화는, PN₂시퀀스로 재 확산된 후의 복소확산시퀀스에서도 그대로 유지된다. 이를 도 1을 참조하여 설명하면, 도 4의 π/2 DPSK발생기 6에서 발생하는 복소확산시퀀스 PN_I+jPN_Q에서의 연속하는 칩들 (-1+j), (1+j), (-1+j), (1+j)…를 PN₂시퀀스에서의 연속하는 칩들 -1, 1, -1, 1,…과 각각 곱하면, (1-j), (1+j), (1-j), (1+j),…와 같은 복소확산시퀀스가 구해진다. 도 5b에서 알 수 있듯이, 기저대역여파기 22-1,22-2에 입력되는 상기 복소확산시퀀스도 도 5a에 도시된 복소확산시퀀스 PN_I+jPN_Q의 매 칩간 위상변화와 같이, 매 칩간 π/2 위상변화를 가진다.

상기 도 5a 및 도 5b에서 알 수 있듯이 본 발명의 실시예에 따른 복소확산시퀀스의 위상변화는 π/2이다. 따라서 하나의 칩시간(chip duration)동안 발생하는 복소확산 시퀀스의 매 칩간의 위상변화가 작아서 도 1의 기저대역여파기 22-1,22-2를 통과하면, 단말기의 송신전력에서 피크전력 대 평균전력비가 작게되어 리그로스의 영향이 줄어든다. 그 결과 통신성능의 향상을 가져온다.

도 6은 본 발명의 실시예에 따른 확산변조방법을 3G IS-95 시스템에 적용한 예의 전체 시스템도로서, 역방향링크에서 단말기의 채널구성과 확산변조방식의 구성도의 예를 도시하고 있다.

통화 채널은, 항상 활성화되어 있는 파일럿채널(pilot channel), 제어채널(control channel)과 특별한 프레임에서는 활성화되지 않는 기본채널(fundamental channel), 부가 채널(supplemental channel)로 구성되어 있다. 파일럿채널은 변조되지 않고, 초기포착(Initial acquisition), 시간동기(time tracking), 레이크 수신기(rake-receiver)동기의 기준 등으로 사용된다. 이는 역방향링크에서 폐루프(closed loop) 전력제어(power control)를 가능하게 한다. 전용제어채널(Dedicated control channel)은 코드화되지 않은 빠른 전력제어 비트(fast power control bit)와 프레임마다 코드화된 제어 정보를 송신하는데 사용된다. 상기 두가지 형태의 정보는 다중화되어(Multiplexed) 하나의 제어채널을 통해서 전송된다. 기본채널(fundamental channel)을 통해서는 전송되는 정보들은 RLP(Radio Link Protocol)프레임, 패킷데이터 등이다.

상기 각각의 채널은 서로 채널 직교화(orthogonal Channelization)를 위해 월시코드(waish code)로 확산된다. 제어채널의 신호는 곱셈기 50에서 월시코드와 곱해 지고, 부가채널의 신호는 곱셈기 52에서 월시코드와 곱해 지며, 기본채널의 신호는 곱셈기 54에서 월시코드와 곱해 진다. 상기 곱셈기 50의 출력은 상대 이득조절기 56에서 상대이득 G_c조절되어 덧셈기 62로 인가되고, 상기 곱셈기 52,54 각각의 출력은 상대 이득조절기 58,60에서 상대이득 G_c조절되어 덧셈기 64로 인가된다. 덧셈기 62에서는 파일럿채널의 신호와 상대 이득조절기 56에서 출력된 제어채널의 신호를 합산한다. 상기 덧셈기 62에서 합산된 정보는 I-채널로 할당된다. 덧셈기 64에서는 상대이득조절기 58에서 출력된 부가채널신호와 상대이득조절기 60에서 출력된 기본채널신호를 합산한다. 상기 덧셈기 64에서 합산된 정보는 Q-채널로 할당된다.

즉, 파일럿채널(Pilot Channel), 전용제어채널(Dedicated Control Channel), 기본채널(Fundamental Channel), 부가채널(Supplemental Channel)들을 통해서 전송되는 신호는 상기 도 1과 같이 복소신호로 구성된다. 파일럿채널과 제어채널의 합산된 정보는 I-채널로 할당되고, 기본채널과 부가채널의 합산된 정보는 Q-채널로 할당되어 복소신호로 구성된다. 구성된 복소신호는 도 6의 π/2 DPSK발생기 6에서 발생된 복소확산시퀀스 PN_I+jPN_Q와 함께 도 6의 복소확산기 2에 인가되어 복소 확산(Complex Spreading)된다. 복소 확산된 신호는 다시 한번 도 6의 PN₂발생기 21에서 발생된 사용자를 구분하는 PN₂시퀀스 즉, 롱코드에 의해 곱해진다. 상기에서 발생된 복소확산시퀀스(Complex Spreading Sequence)는 기저대역 여파기 22-1,22-2를 통과하고, 이득조절기 24-1, 24-2, 곱셈기 26-1,26-2, 합산기 28을 통해 낮은 피크전력 대 평균전력비로 전송된다.

도 7은 본 발명의 실시예에 따른 확산변조 방법을 W-CDMA(Wideband Code Division Multiple Acess) 시스템에 적용한 예의 전체 시스템도로서, W-CDMA시스템의 역방향링크에서 단말기의 채널구성과 확산변조방식의 구성도의 예를 도시하고 있다. 도 7에서, 트래픽신호(traffic signal)는 DPDCH(Dedicate Physical Data Channel)를 통해서 전송되고, 제어신호(control signal)는 DPCCH(Dedicate Physical Control Channel)를 통해서 전송된다. DPDCH는 곱셈기 70에서 채널화코드(channelization codes) C_D를 통한 칩비율(chip-rate)로 곱해져 I-채널로 할당되고, DPCCH는 곱셈기 72에서 채널화코드(channelization codes) C_C를 통한 칩비율(chip-rate)로 곱해지고 허수연산자 74에서 허수로 취해져 Q-채널로 할당된다.여기서, C_D와 C_C는 서로 직교성(orthogonality)을 갖는 코드이다. I-채널과 Q-채널은 복소신호로 구성된다. 구성된 복소신호는 도 7의 π/2 DPSK발생기 6에서 발생된 복소확산시퀀스 PN_I+jPN_Q와 함께 도 6의 복소확산기 2에 인가되어 복소 확산(Complex Spreading)된다. 복소 확산된 신호는 다시 한번 도 7의 PN₂발생기 21에서 발생된 사용자를 구분하는 PN₂시퀀스 즉, 롱코드에 의해 곱해진다. 상기에서 발생된 복소확산시퀀스(Sequence)는 기저대역 여파기 22-1,22-2를 통과하고, 이득조절기 24-1, 24-2, 곱셈기 26-1,26-2, 덧셈기 28을 통해 낮은 평균전력 대 피크전력으로 전송된다.

상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.

상술한 바와 같이 본 발명은 복소확산시퀀스의 위상차가 90°을 갖도록 하여 단말기의 송신전력에서 피크전력 대 평균전력비의 범위를 제한한다. 그래서 단말기의 송신전력이 전력증폭기의 선형특성구간에 머무르게 하여 단말기의 송신전력을 유동적으로 조절하고 셀영역을 조절할 수 있게 한다. 또한 복소확산기를 통과한 신호를 다시 PN(Pseudo Noise)발생기에서 발생하는 다른 PN시퀀스로 재 확산함으로써 다중경로에 의한 자기상관특성, 타사용자에 의한 상호상관 특성을 우수하게 한다.

Claims

이동통신시스템 단말기의 송신전력에서 피크전력 대 평균전력비을 줄이기 위한 확산변조방법에 있어서,

의사잡음 시퀀스의 각 칩에 응답하여 매 두개의 연속하는 칩들간의 실수영역 또는 허수영역 중 한 영역 내에서 위상차가 90°가 되도록 복소확산시퀀스를 발생하는 제1과정과,

상기 복소확산시퀀스를 가지고 상기 단말기에서 송신할 매 두 개의 연속하는 데이터들간 위상차가 90˚가 되도록 확산변조하는 제2과정으로 이루어짐을 특징으로 하는 확산변조방법.
제1항에 있어서, 상기 제1과정은

상기 의사잡음 시퀀스내에 칩들에 미리 정해진 위상값을 곱하여 위상 변환된 칩들을 제공하는 단계와,

상기 위상 변환된 칩들의 각각을 위상으로 하여 상기 위상 변환된 칩들을 복소데이터들로 변환하는 단계와,

상기 변환된 복소데이터들의 각각과 이것의 바로 이전의 상기 변환된 복소데이터를 곱하여 상기 복소확산시퀀스내의 상기 복수의 칩들을 발생하는 단계로 이루어짐을 특징으로 하는 확산변조방법.
제2항에 있어서, 상기 미리 정해진 위상값이 ±이거나 ±임을 특징으로 하는 확산변조방법.
제1항에 있어서, 상기 제1과정은

상기 의사잡음 시퀀스내 칩들 각각과 이것의 바로 이전 칩들 각각을 더하여 더해진 칩들을 제공하는 단계와,

상기 더해진 칩들을 복소데이터들로 변환하여 상기 복소확산시퀀스내의 상기 복소의 칩들을 발생하는 단계로 이루어짐을 특징으로 확산변조방법.
제4항에 있어서, 상기 더해진 칩들을 상기 복수데이터들로 변환시 복수함수 exp[j(π/2(·))]을 이용함을 특징으로 하는 확산변조방법.
제1항에 있어서, 상기 의사잡음시퀀스를 포함 가능한 독립된 의사잡음시퀀스를 이용해 상기 확변조 단말기의 송신 데이터를 재확산하는 과정을 더 가짐을 특징으로 하는 확산변조방법.
이동통신시스템 단말기의 송신전력에서 피크전력 대 평균전력비을 줄이기 위한 확산변조장치에 있어서,

의사잡음 시퀀스의 각 칩에 응답하여 매 두개의 연속하는 칩들간의 실수영역또는 허수영역 중 한 영역 내에서 위상차가 90°가 되도록 복소확산시퀀스를 발생하는 복소확산시퀀스 발생기와,

상기 복소확산시퀀스를 가지고 상기 단말기에서 송신함 매 두 개의 연속하는 데이터들간 위상차가 90˚가 되도록 확산변조하는 확산기를 구비함을 특징으로 하는 확산변조장치.
제7항에 있어서, 상기 복소확산시퀀스 발생기는,

상기 의사잡음 시퀀스내에 매 칩들에 미리 정해진 위상값을 곱하여 위상 변환된 칩들을 제공하는 곱셈기와,

상기 위상 변환된 칩들의 각각을 위상으로 하여 상기 위상 변환된 칩들을 복소데이터들로 변환하는 복소데이터 생성기와,

상기 변환된 복소데이터들의 각각과 이것의 이전의 상기 변환된 복소데이터를 곱하여 상기 복소확산시퀀스내의 상기 복수의 칩들을 발생하는 복소곱셈기로 구성함을 특징으로 하는 확산변조장치.
제8항에 있어서, 상기 미리 정해진 위상값이 ±이거나 ±임을 특징으로 하는 확산변조장치.
제7항에 있어서, 상기 복소확산시퀀스 발생기는,

상기 의사잡음 시퀀스내 칩들 각각과 이것의 바로 이전 칩들 각각을 더하여 더해진 칩들을 제공하는 덧셈기와,

상기 더해진 칩들을 복소데이터들로 변환하여 상기 복소확산시퀀스내의 상기 복수의 칩들을 발생하는 복소데이터 생성기를 구비함을 특징으로 확산변조장치.
제10항에 있어서, 상기 복소데이터 생성기는 상기 더해진 칩들을 상기 복수데이터들로 변환시 복수함수 exp[j(π/2(·))]을 이용함을 특징으로 하는 확산변조장치.
제7항에 있어서, 상기 의사잡음시퀀스를 포함 가능한 독립된 의사잡음시퀀스를 이용해 상기 확변조 단말기의 송신 데이터를 재확산하는 재확산기를 더 구비함을 특징으로 하는 확산변조장치.
제2항에 있어서, 상기 위상 변환된 칩들을 상기 복수데이터들로 변환시 복수함수 exp(j[·])을 이용함을 특징으로 하는 확산변조장치.
제8항에 있어서, 상기 위상 변환된 칩들을 상기 복수데이터들로 변환시 복수함수 exp(j[·])을 이용함을 특징으로 하는 확산변조장치.