KR100359854B1 - 센스 앰프 - Google Patents

Abstract

본 발명은 센스 앰프에 관한 것으로, 종래 센스 앰프는 전원전압의 값을 기준전압에 비해 크고 작은 값으로만 판단하여, 풀업전압을 인가하도록 구성되어, 선형으로 변화하는 전원전압에 의해 저전압 동작시 소거 셀을 센싱할 수 있는 적당한 전류 소스의 생성이 불가능한 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 전원전압 값의 변화에 따라 선형적으로 변화하는 기준전압을 출력하는 기준전압발생부와; 상기 기준전압의 값에 따라 상기 전원전압의 변화에 둔감한 풀업전압을 단일경로로 출력하는 풀업저항부와; 센스앰프 인에이블신호에 따라 비트라인을 상기 풀업저항부의 출력단에 연결하는 셀프바이어스부와; 상기 비트라인의 전위를 증폭하여 출력하는 인버터부로 구성하여 선형으로 변화하는 전원전압을 분압한 기준전압을 생성하고, 최종적으로 그 기준전압값에 따라 도통정도가 결정되어 전원전압을 인가제어하는 하나의 풀업경로를 사용함으로써, 전원전압의 변화에 둔감하며, 모스 트랜지스터의 제조시 채널길이가 변화하는 경우에도 원하는 풀업동작을 수행하도록 함으로써, 센스 앰프의 동작신뢰성을 향상시키는 효과가 있다.

Description

센스 앰프{SENSE AMPLIFIER}

본 발명은 센스 앰프에 관한 것으로, 특히 비휘발성 메모리에서 풀업 저항을 시스템전원 및 온도의 변화에 둔감하도록 하여 저장된 데이터의 신뢰성을 향상시키는데 적당하도록 한 센스 앰프에 관한 것이다.

도1은 종래 센스 앰프 회로도로서, 이에 도시한 바와 같이 전압검출신호(VDETECT)를 인가받아 전원전압(VCC)를 인가제어하는 풀업저항부(1)와; 센스앰프 인에이블신호(EN)에 따라 비트라인(BIT)을 상기 풀업저항부(1)의 출력에 연결하는 셀프바이어스부(2)와; 상기 셀프바이어스부(2)의 비트라인(BL)에 인가된 데이터를 증폭하여 출력하는 인버터부(3)로 구성된다.

상기 풀업저항부(1)는 인버터(INV1)를 통해 반전된 전압검출신호(VDETECT)에 따라 전원전압(VCC)을 드레인측으로 인가제어하는 피모스 트랜지스터(PM1)와; 상기 전압검출신호(VDETECT)에 따라 도통제어되어 전원전압(VCC)을 드레인측으로 인가제어하는 피모스 트랜지스터(PM2)와; 상기 피모스 트랜지스터(PM1)의 드레인과 출력단 사이에 직렬접속되고, 각각의 게이트가 접지된 피모스 트랜지스터(PM3,PM4)와; 상기 피모스 트랜지스터(PM2)의 드레인과 출력단 사이에 직렬접속되고, 각각의 게이트가 접지된 피모스 트랜지스터(PM5,PM6)로 구성된다.

상기 셀프바이어스부(2)는 센스앰프 인에이블신호(EN)를 반전하는 인버터(INV2)와; 비트라인(BL)의 전위에 따라 도통제어되어 상기 인버터(INV2)의출력단에 접지전압을 인가제어하는 엔모스 트랜지스터(NM1)와; 상기 인버터(INV2)의 출력신호에 따라 도통제어되어 상기 비트라인(BL)을 상기 풀업저항부(1)의 출력측에 연결하는 엔모스 트랜지스터(NM2)로 구성된다.

상기 인버터부(3)는 상기 비트라인(BL)에 인가된 전위를 증폭하여 출력데이터(OUT)를 출력하는 직렬접속된 인버터(INV3,INV4)로 구성된다.

이하, 상기와 같이 구성된 종래 센스 앰프의 동작을 설명한다.

먼저, 셀의 데이터를 지우는 소거모드에서는 전원전압(VCC)을 검출한 전압검출신호(VDETECT)를 전원전압(VCC)이 기준전압값 이상이면 고전위로 출력되어, 피모스 트랜지스터(PM1,PM3,PM4)를 통해 전원전압(VCC)이 인가되도록 하고, 전원전압(VCC)이 기준전압값 이하이면 저전위로 출력되어 피모스 트랜지스터(PM2,PM5,PM6)를 통해 전원전압(VCC)이 인가되도록 한다.

이때, 상기 피모스 트랜지스터(PM1,PM3,PM4)는 각각 피모스 트랜지스터(PM2,PM5,PM6)에 비하여 채널길이가 큰 것이며, 이에 따라 상기 전원전압(VCC)에 변화가 있는 경우에도 어느정도 동일한 값의 전원전압(VCC)을 출력단에 인가할 수 있게 된다.

그 다음, 상기 센스엠프 인에이블신호(EN)가 저전위로 인가되어 엔모스 트랜지스터(NM2)를 턴온시켜 상기 풀업저항부(1)의 전원전압(VCC)을 비트라인(BL)에 인가하여 비트라인(BL)에 연결된 셀을 소거하게 된다.

그 다음, 프로그램 셀의 데이터를 읽어오는 경우에도 상기 풀업저항부(1)는 전원전압(VCC)의 값에 따라 고전위 또는 저전위로 인가되어, 그 전원전압(VCC)값의변화에 둔감하게 풀업하여 인가한다.

그 다음, 상기 센스앰프 인에이블신호(EN)가 저전위로 인가되어 인버터(INV2)를 통해 반전된다.

그 다음, 상기 인버터(INV2)를 통해 고전위로 인가되는 신호에 따라 엔모스 트랜지스터(NM2)가 도통되어 비트라인(BL)을 상기 풀업저항부(1)의 출력단에 연결한다.

이때, 프로그램 셀에서는 싱크(SINK)되는 전류가 없기 때문에 계속 풀업전압을 유지한다. 이와 같은 풀업전압은 인버터부(3)의 인버터(INV3,INV4)에 의해 전원전압(VCC)으로 증폭된 출력데이터(OUT)로 출력되어진다.

그러나, 상기와 같은 종래 센스 앰프는 전원전압의 값을 기준전압에 비해 크고 작은 값으로만 판단하여, 풀업전압을 인가하도록 구성되어, 선형으로 변화하는 전원전압에 의해 저전압 동작시 소거 셀을 센싱할 수 있는 적당한 전류 소스의 생성이 불가능한 문제점과 아울러 모스 트랜지스터의 채널길이 차이를 이용하여 일정한 풀업전압을 생성함으로써, 모스 트랜지스터의 공정변화에 따라 오동작이 발생하는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 전원전압값의 선형성의 변화를 검출하여 보다 전원전압의 변화에 둔감하며, 풀업 경로를 단일화하여 온도에 따른 모스 트랜지스터의 공정변화에 따른 특성변화에 따른 오동작을 방지할 수 있는 센스 앰프를 제공함에 그 목적이 있다.

도1은 종래 센스 앰프의 회로도.

도2는 본 발명 센스 앰프의 회로도.

*도면의 주요 부분에 대한 부호의 설명*

1:풀업저항부 2:셀프 바이어스부

3:인버터부 4:기준전압발생부

상기와 같은 목적은 전원전압 값의 변화에 따라 선형적으로 변화하는 기준전압을 출력하는 기준전압발생부와; 상기 기준전압의 값에 따라 상기 전원전압의 변화에 둔감한 풀업전압을 단일경로로 출력하는 풀업저항부와; 센스앰프 인에이블신호에 따라 비트라인을 상기 풀업저항부의 출력단에 연결하는 셀프바이어스부와; 상기 비트라인의 전위를 증폭하여 출력하는 인버터부로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명 센스 앰프의 회로도로서, 이에 도시한 바와 같이 전원전압(VCC) 값의 변화에 따라 선형적으로 변화하는 기준전압(VREF)을 출력하는 기준전압발생부(4)와; 상기 기준전압(VREF)의 값에 따라 상기 전원전압(VCC)의 변화에 둔감한 풀업전압을 출력하는 풀업저항부(1)와; 센스앰프 인에이블신호(EN)에 따라 비트라인(BL)을 상기 풀업저항부(1)의 출력단에 연결하는 셀프바이어스부(2)와; 상기 비트라인(BL)의 전위를 증폭하여 출력하는 인버터부(3)로 구성된다.

상기 기준전압발생부(4)는 전원전압(VCC)을 각각에 소스에 저항을 통해 또는 직접인가받으며, 상호 게이트가 접속되고, 그 게이트가 일측 드레인에 접속되는 피모스 트랜지스터(PM1,PM2)와; 상기 피모스 트랜지스터(PM1,PM2) 각각의 드레인에 드레인이 접속됨과 아울러 그 게이트가 상기 피모스 트랜지스터(PM1)의 드레인에 접속되어 기준전압(VREF)이 출력되는 출력단을 형성하는 엔모스 트랜지스터(NM1,NM2)와; 상기 엔모스 트랜지스터(NM1,NM2)의 소스에 각 드레인이 접속되며, 공통 게이트가 상기 엔모스 트랜지스터(NM1)의 소스에 연결되는 엔모스트랜지스터(NM3,NM4)와; 상기 엔모스 트랜지스터(NM3, NM4) 각각의 소스에 각각의 드레인이 접속되며, 공통 게이트가 상기 엔모스 트랜지스터(NM3)의 소스에 연결되는 엔모스 트랜지스터(NM5,NM6)와; 상기 엔모스 트랜지스터(NM5,NM6) 각각의 소스에 드레인이 접속되며, 공통게이트가 상기 엔모스 트랜지스터(NM5)의 소스에 연결되고, 공통 소스가 접지되는 엔모스 트랜지스터(NM7,NM8)로 구성된다.

상기 풀업저항부(1)는 전원전압(VCC)과 접지사이에 직렬접속되며, 각각의 게이트에 인가되는 접지전압과 기준전압(VREF)에 따라 도통제어되어 그 접속점에서 제어전압(VCTL)를 출력하는 피모스 트랜지스터(PM3) 및 엔모스 트랜지스터(NM9)와; 전원전압(VCC)를 소스에 인가받으며, 상기 제어전압(VCTL)에 따라 도통제어되는 피모스 트랜지스터(PM4)와; 상기 피모스 트랜지스터(PM4)의 드레인과 출력단 사이에 직렬접속되며, 공통 게이트가 접지된 피모스 트랜지스터(PM5,PM6)로 구성된다.

이하, 상기와 같이 구성된 본 발명 샌스 앰프의 동작을 설명한다.

먼저, 기준전압 발생부(4)는 전원전압(VCC)을 전압분배하여 기준전압(VREF)을 출력한다. 이때의 기준전압 발생부(4)는 선형 저항으로 동작하는 모스 트랜지스터의 조합을 이용하여 선형적으로 변화하는 전원전압(VCC)을 분배하여 역시 선형적으로 변화하는 기준전압(VREF)을 생성하여 출력한다.

그 다음, 상기 풀업저항부(1)의 입력단에는 피모스 트랜지스터(PM3)가 항상도통되어 있으므로, 그 피모스 트랜지스터(PM3)와 엔모스 트랜지스터(NM9)의 접속점측 전압은 전원전압(VCC)값이 되며, 상기 기준전압(VREF)을 게이트에 인가받은 엔모스 트랜지스터(NM9)는 그 기준전압(VREF)의 전위에 따라 도통정도가 결정되어,상기 피모스 트랜지스터(PM3)의 드레인측 전압인 제어전압(VCTL)을 제어하여 출력한다.

그 다음, 상기 제어전압(VCTL)을 인가받은 피모스 트랜지스터(PM4)의 도통정도가 결정되어, 전원전압(VCC)에 의한 전류를 제어하여 드레인측으로 흐르게 한다.

이때의 전류는 게이트가 접지된 피모스 트랜지스터(PM5,6)을 통해 출력단으로 흐르게 되며, 이에 따라 풀업 전압이 결정된다.

그 다음, 상기 센스앰프 인에이블신호(EN)가 저전위로 인가되어, 인버터(INV1)를 통해 반전되고, 그 인버터(INV1)의 출력신호를 게이트에 인가받은 엔모스 트랜지스터(NM11)는 도통되어 비트라인(BL)을 상기 풀업저항부(1)의 출력단에 연결하여 비휘발성 메모리의 데이터를 인버터(INV2,INV3)로 구성되는 인버터부(3)를 통해 출력하거나, 상기 풀업저항부(1)의 풀업전압을 이용하여 비휘발성 메모리셀을 소거상태로 만들게 된다.

이와 같이 전원전압(VCC)의 이상으로 그 전원전압(VCC)이 선형으로 변화하는 경우, 그 전원전압(VCC)을 분압하여 역시 선형으로 변화하는 기준전압(VREF)을 사용하여 제어전압(VCTL)을 생성하고, 그 제어전압(VCTL)으로 피모스 트랜지스터(PM4)의 도통정도를 결정하여 풀업전압을 발생시킴으로써, 전원전압(VCC)의 변화에 둔감한 센스앰프를 구현할 수 있게 된다.

상기한 바와 같이 본 발명 센스 앰프는 선형으로 변화하는 전원전압을 분압한 기준전압을 생성하고, 최종적으로 그 기준전압값에 따라 도통정도가 결정되어전원전압을 인가제어하는 하나의 풀업경로를 사용함으로써, 전원전압의 변화에 둔감하며, 모스 트랜지스터의 제조시 채널길이가 변화하는 경우에도 원하는 풀업동작을 수행하도록 함으로써, 센스 앰프의 동작신뢰성을 향상시키는 효과가 있다.

Claims (3)

1. 전원전압 값의 변화에 따라 선형적으로 변화하는 기준전압을 출력하는 기준전압발생부와; 상기 기준전압의 값에 따라 상기 전원전압의 변화에 둔감한 풀업전압을 단일경로로 출력하는 풀업저항부와; 센스앰프 인에이블신호에 따라 비트라인을 상기 풀업저항부의 출력단에 연결하는 셀프바이어스부와; 상기 비트라인의 전위를 증폭하여 출력하는 인버터부로 구성하여 된 것을 특징으로 하는 센스 앰프.
2. 제 1항에 있어서, 상기 기준전압발생부는 전원전압을 각각에 소스에 저항을 통해 또는 직접인가받으며, 상호 게이트가 접속되고, 그 게이트가 일측 드레인에 접속되는 제 1 및 제2피모스 트랜지스터와; 상기 제 1 및 제 2피모스 트랜지스터 각각의 드레인에 드레인이 접속됨과 아울러 그 게이트가 상기 제 1피모스 트랜지스터의 드레인에 접속되어 기준전압이 출력되는 출력단을 형성하는 제 1 및 제 2엔모스 트랜지스터와; 상기 제 1 및 제2엔모스 트랜지스터의 소스에 각 드레인이 접속되며, 공통 게이트가 상기 제 1엔모스 트랜지스터의 소스에 연결되는 제 3 및 제 4엔모스 트랜지스터와; 상기 제 3 및 제 4엔모스 트랜지스터 각각의 소스에 각각의 드레인이 접속되며, 공통 게이트가 상기 제 3엔모스 트랜지스터의 소스에 연결되는 제 5 및 제 6엔모스 트랜지스터와; 상기 제 5 및 제 6엔모스 트랜지스터 각각의 소스에 드레인이 접속되며, 공통게이트가 상기 제 5엔모스 트랜지스터의 소스에 연결되고, 공통 소스가 접지되는 제 7 및 제 8엔모스 트랜지스터로 구성하여 된 것을특징으로 하는 센스 앰프.
3. 제 1항에 있어서, 상기 풀업저항부는 전원전압과 접지사이에 직렬접속되며, 각각의 게이트에 인가되는 접지전압과 기준전압에 따라 도통제어되어 그 접속점에서 제어전압을 출력하는 제 3피모스 트랜지스터 및 제 9엔모스 트랜지스터와; 전원전압을 소스에 인가받으며, 상기 제어전압에 따라 도통제어되는 제 4피모스 트랜지스터와; 상기 제 4피모스 트랜지스터의 드레인과 출력단 사이에 직렬접속되며, 공통 게이트가 접지된 제 5 및 제 6피모스 트랜지스터로 구성하여 된 것을 특징으로 하는 센스 앰프.