Nothing Special   »   [go: up one dir, main page]

KR100333724B1 - 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법 - Google Patents

티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100333724B1
KR100333724B1 KR1019980025277A KR19980025277A KR100333724B1 KR 100333724 B1 KR100333724 B1 KR 100333724B1 KR 1019980025277 A KR1019980025277 A KR 1019980025277A KR 19980025277 A KR19980025277 A KR 19980025277A KR 100333724 B1 KR100333724 B1 KR 100333724B1
Authority
KR
South Korea
Prior art keywords
film
tial
forming
semiconductor device
metal wiring
Prior art date
Application number
KR1019980025277A
Other languages
English (en)
Other versions
KR20000003969A (ko
Inventor
이상협
김영중
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980025277A priority Critical patent/KR100333724B1/ko
Priority to US09/343,291 priority patent/US6258725B1/en
Priority to JP11185368A priority patent/JP2000040671A/ja
Publication of KR20000003969A publication Critical patent/KR20000003969A/ko
Application granted granted Critical
Publication of KR100333724B1 publication Critical patent/KR100333724B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 종래의 반사방지막으로 사용되던 TiN막 보다 반사율 및 투과도가 낮은 (TiAl)N막을 반사방지막으로 사용하여, DUV와 같은 짧은 파장의 광으로 실시하는 노광공정에서 효과적으로 반사를 방지함으로써 미세 금속배선을 보다 정확하게 형성하는데 그 특징이 있다.

Description

티타늄알루미늄나이트라이드 반사방지막을 이용한 반도체 소자의 금속배선 형성 방법{Mehod for forming metal wire of semiconductor device by using TiAlN antireflection layer}
본 발명은 반도체 장치 제조 분야에 관한 것으로, 특히 고집적 반도체 소자 의 금속배선 형성 방법에 관한 것이다.
반도체 소자의 집적도가 향상됨에 따라 패턴의 폭과 패턴간의 간격이 작아지고 있다. 이와 같이 폭이 좁은 패턴을 형성하기 위해서는 보다 짧은 파장을 노광원으로 이용하여야 한다. 즉, 소자의 집적도 향상에 따라 노광장비인 스텝퍼 (stepper)에서 이용되는 파장이 점점 짧아져서 현재 DUV(deep ultraviolet) 파장의 광을 사용하게 되었다.
DUV와 같이 짧은 파장의 광을 사용함에 따라, 종래에 알루미늄막 등의 금속막 상에 형성되는 TiN 반사방지막은 효과적으로 반사를 방지하지 못하여, 노광시 난반사가 일어나 미세 금속배선 패턴을 정확하게 형성하기가 어렵다. 이러한, 난반사의 문제를 해결하기 위하여 TiN막 상에 산화질화막을 형성하는 방법이 있으나, 공정 단계가 증가함은 물론이고 층간의 금속을 연결하는 비아(via) 콘택의 형성이 용이하지 않고, 금속배선의 저항이 증가하는 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 DUV와 같은 짧은 파장의 광을 이용한 노광공정에서 효과적으로 반사를 방지하여 미세 금속배선 패턴을 보다 정확하게 형성할 수 있는, 티타늄알루미늄나이트라이드 반사방지막을 이용한 반도체 소자의 금속배선 형성 방법을 제공하는데 그 목적이 있다.
도1 및 도2는 본 발명의 일실시예에 따른 반도체 소자의 금속배선 형성 공정 단면도
* 도면의 주요 부분에 대한 도면 부호의 설명
1: 반도체 기판 2: 접합 영역
3: 층간절연막 4: 콘택홀
5: 확산방지막 6: 금속막
7: (TiAl)N막 8: 감광막 패턴
상기 목적을 달성하기 위한 본 발명은 반도체 기판 상에 금속막을 형성하는 단계; 상기 금속막 상에 (TiAl)N 반사방지막을 형성하는 단계; 상기 (TiAl)N 반사방지막 상에 감광막 패턴을 형성하는 단계; 상기 (TiAl)N 반사방지막 및 상기 금속막을 선택적으로 식각하여 금속배선을 형성하는 단계; 및 상기 감광막 패턴을 제거하는 단계를 포함하는 반도체 소자의 금속배선 형성 방법을 제공한다.
본 발명은 종래의 반사방지막으로 사용되던 TiN막 보다 반사율 및 투과도가 낮은 (TiAl)N막을 반사방지막으로 사용하여 미세 금속배선을 형성하는데 그 특징이 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면 도1 및 도2를 참조하여 설명한다.
먼저, 도1에 도시한 바와 같이 반도체 기판(1) 상에 형성된 층간절연막(3)을 선택적으로 식각하여 반도체 기판(1)의 접합 영역(2)을 노출시키는 콘택홀(4)을 형성하고, 전체 구조 상에 확산방지막(5) 및 금속막(6)을 차례로 형성한다.
이어서, 금속막(6) 상에 반사방지막으로서 100 Å 내지 1000 Å 두께의 (TiAl)N막(7)을 형성한다. (TiAl)N막(7)은 TiAlx를 타겟(target)으로 질소 분위기에서 2kw 내지 20kw의 전력을 인가하여 스퍼터링(sputtering)법으로 형성하며, 전기 전도도가 크지 않으면서 반사도가 낮은 박막을 형성하기 위하여 TiAlx 타겟은 Al의 조성이 5 % 내지 70%인 것을 이용한다.
또한, (TiAl)N막(7)은 TiCl4, AlCl3및 N2를 이용한 플라즈마 화학기상증착법 (PECVD, plasma enhanced chemical vapor deposition)으로 형성할 수도 있다. 상기 가스에 H2를 첨가하기도하며, 인가되는 전력의 크기는 10 W 내지 1000 W이고, 온도는 300 ℃ 내지 450 ℃이다. 이와 같이 플라즈마 화학기상증착법으로 형성된 (TiAl)N막 내의 Al/(Ti+Al)의 비율은 5 % 내지 80 %가 되도록 한다.
다음으로, (TiAl)N막(7) 상에 감광막 패턴(8)을 형성한다.
이어서, 도2에 도시한 바와 같이 감광막 패턴(8)을 식각마스크로, (TiAl)N막 (7), 금속막(6) 및 확산방지막(5)을 선택적으로 식각하여 금속배선을 형성하고, 감광막 패턴(8)을 제거한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 (TiAl)N막으로 반사방지막을 형성하여 DUV 파장을 이용한 노광공정에서 반사를 효과적으로 방지함으로써, 금속배선 패턴의 임계 치수 변화(critical dimension)를 작게 할 수 있으며, 미세 패턴을 비교적 정확하게 형성할 수 있다. 또한, 반사방지막을 단일막으로 형성함으로써 공정 단계를 줄일 수 있다.

Claims (9)

  1. (TiAl)N 반사방지막을 이용한 반도체 소자의 금속배선 형성 방법에 있어서,
    반도체 기판 상에 금속막을 형성하는 단계;
    상기 금속막 상에 (TiAl)N 반사방지막을 형성하는 단계;
    상기 (TiAl)N 반사방지막 상에 감광막 패턴을 형성하는 단계;
    상기 (TiAl)N 반사방지막 및 상기 금속막을 선택적으로 식각하여 금속배선을 형성하는 단계; 및
    상기 감광막 패턴을 제거하는 단계
    를 포함하는 반도체 소자의 금속배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 (TiAl)N막을 100 Å 내지 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 (TiAl)N막을 스퍼터링법 또는 플라즈마 화학기상증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  4. 제 3 항에 있어서,
    상기 (TiAl)N막을,
    TiAlx 타겟을 이용하여, 질소 분위기에서 스퍼터링법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  5. 제 4 항에 있어서,
    상기 (TiAl)N막을 2kw 내지 20kw의 전력을 인가하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  6. 제 4 항에 있어서,
    상기 TiAlx 타겟은 Al의 조성은 5 % 내지 70%인 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  7. 제 3 항에 있어서,
    상기 (TiAl)N막을 TiCl4,AlCl3및 N2를 이용한 플라즈마 화학기상증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  8. 제 7 항에 있어서,
    상기 (TiAl)N막을,
    10 W 내지 1000 W의 전력을 인가하고, 300 ℃ 내지 450 ℃ 온도 조건에서 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  9. 제 7 항에 있어서,
    상기 (TiAl)N막 내의 Al/(Ti+Al)의 비율은 5 % 내지 80 %인 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
KR1019980025277A 1998-06-30 1998-06-30 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법 KR100333724B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980025277A KR100333724B1 (ko) 1998-06-30 1998-06-30 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
US09/343,291 US6258725B1 (en) 1998-06-30 1999-06-30 Method for forming metal line of semiconductor device by (TiA1)N anti-reflective coating layer
JP11185368A JP2000040671A (ja) 1998-06-30 1999-06-30 チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025277A KR100333724B1 (ko) 1998-06-30 1998-06-30 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR20000003969A KR20000003969A (ko) 2000-01-25
KR100333724B1 true KR100333724B1 (ko) 2002-09-17

Family

ID=19541764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025277A KR100333724B1 (ko) 1998-06-30 1998-06-30 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법

Country Status (3)

Country Link
US (1) US6258725B1 (ko)
JP (1) JP2000040671A (ko)
KR (1) KR100333724B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7752419B1 (en) 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US7249242B2 (en) 2002-10-28 2007-07-24 Nvidia Corporation Input pipeline registers for a node in an adaptive computing engine
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US7962716B2 (en) 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
US7046635B2 (en) 2001-11-28 2006-05-16 Quicksilver Technology, Inc. System for authorizing functionality in adaptable hardware devices
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US7215701B2 (en) 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
US7403981B2 (en) 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
KR100463170B1 (ko) * 2002-05-21 2004-12-23 아남반도체 주식회사 반도체 소자의 반사방지막 형성방법
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
US8276135B2 (en) 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
EP2526494B1 (en) 2010-01-21 2020-01-15 SVIRAL, Inc. A method and apparatus for a general-purpose, multiple-core system for implementing stream-based computations
US20110291147A1 (en) 2010-05-25 2011-12-01 Yongjun Jeff Hu Ohmic contacts for semiconductor structures

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1199061A (en) 1983-06-08 1986-01-07 Paul Kotlarewsky Battery charging circuit
US5124780A (en) 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
US5231306A (en) * 1992-01-31 1993-07-27 Micron Technology, Inc. Titanium/aluminum/nitrogen material for semiconductor devices
US5286608A (en) 1992-05-18 1994-02-15 Industrial Technology Research Institute TiOx as an anti-reflection coating for metal lithography
US5265114C1 (en) 1992-09-10 2001-08-21 Electro Scient Ind Inc System and method for selectively laser processing a target structure of one or more materials of a multimaterial multilayer device
JP2999346B2 (ja) * 1993-07-12 2000-01-17 オリエンタルエンヂニアリング株式会社 基体表面被覆方法及び被覆部材
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
US5525542A (en) 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating
US5846880A (en) * 1995-04-28 1998-12-08 Vanguard International Semiconductor Corporation Process for removing titanium nitride layer in an integrated circuit
TW319891B (en) 1996-02-02 1997-11-11 Taiwan Semiconductor Mfg Method for improved aluminium-copper deposition and robust via contact resistance
US5633210A (en) 1996-04-29 1997-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming damage free patterned layers adjoining the edges of high step height apertures
US5781509A (en) 1996-05-28 1998-07-14 The United States Of America As Represented By The Secretary Of The Navy Wide beam array with sharp cutoff
US5892281A (en) * 1996-06-10 1999-04-06 Micron Technology, Inc. Tantalum-aluminum-nitrogen material for semiconductor devices
US5759916A (en) 1996-06-24 1998-06-02 Taiwan Semiconductor Manufacturing Company Ltd Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer
US5880018A (en) 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JPH10182233A (ja) * 1996-12-25 1998-07-07 Agency Of Ind Science & Technol 窒化チタンアルミ基焼結材及びその製造方法
JPH10182234A (ja) * 1996-12-25 1998-07-07 Agency Of Ind Science & Technol 立方晶窒化硼素基焼結材及びその製造方法
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing

Also Published As

Publication number Publication date
US6258725B1 (en) 2001-07-10
KR20000003969A (ko) 2000-01-25
JP2000040671A (ja) 2000-02-08

Similar Documents

Publication Publication Date Title
KR100333724B1 (ko) 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
KR100495960B1 (ko) 반도체소자및반도체소자제조방법
US5710067A (en) Silicon oxime film
KR100239442B1 (ko) 콘택홀 내의 전도성 플로그 형성방법
KR100532737B1 (ko) 반도체 제조 공정에서의 반사방지막 형성 방법
KR100532748B1 (ko) 반도체 소자의 금속 배선층 제조 방법
KR0144430B1 (ko) 반도체 소자의 패턴 형성방법
KR19980031847A (ko) 반도체 장치의 금속배선 형성방법
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100286774B1 (ko) 반도체 소자의 게이트 형성방법_
KR100252764B1 (ko) 반도체장치의다층금속배선형성방법
KR20050063309A (ko) 불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법
KR100373364B1 (ko) 금속배선 형성방법
KR100241511B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0144140B1 (ko) 금속배선방법
KR100255559B1 (ko) 반도체 소자의 금속배선 제조방법
KR100355861B1 (ko) 반도체 소자의 제조 방법
KR100235959B1 (ko) 반도체소자의 금속배선 제조방법
KR0150185B1 (ko) 반도체 소자의 금속층 형성방법
KR100412145B1 (ko) 반도체 소자의 비아홀 형성방법
KR0170913B1 (ko) 반도체소자의 콘택 형성방법
KR100431297B1 (ko) 반도체 소자의 비아홀 형성방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
KR20030055798A (ko) 반도체 소자의 비아홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee