JPS63114000A - ダイナミツク・ランダム・アクセス・メモリの制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ダイナミック・ランダム・アクセス・メモリ
の制御方式に関し、特にそのリフレツシ二制御方式に関
する。

（従来の技１（ｉ） ダイナミック・ランダム・アクセス、メモリ（以下、Ｄ
ＲＡＭと記す）は、情報をＭＯＳＦＥＴのゲート電極下
の容量の電荷として記憶している。この電荷は、リーク
電流のため徐々に失われる。したがって、時間の経過と
共に記憶している情報は失われる。記憶している情報を
失わないためには、この電荷が失われる前に再生してや
る必要がある。一般に、この電荷の再生の操作、すなわ
ち情報の再生操作は、ＤＲＡＭのリフレッシュと呼ばれ
ている。

通常のＤＲＡＭでは、１回のリフレッシュ操作で再生さ
れる情報は全体の一部分である。１回のリフレッシュ操
作で再生される単位をリフレッシュ単位と呼ぶことにす
る０通常のＤＲＡＭは、数百のリフレッシュ単位からな
っており、そのため、すべての情報を再生するには数百
回のリフレッシュ？必要とする。

さらに、ひとつのリフレッシュ単位に対していえば、１
回のリフレッシュでは充分ではなく、ＤＲＡＭの仕様で
定められた間隔（以下、最大リフレッシュ間隔と記す）
よりも短い周期で繰り返し繰り返しリフレッシュしなけ
れば、情報は失われてしまう、なぜならば、情報を記憶
している電荷の放電が止まることはないからである。

そういうわけで、通常のＤ　ＲＡ　Ｍシステムでは、最
大リフレッシュ間隔よりも短い周期で数百回のリフレッ
シュ操作を繰り返し繰り返し行なっている。

（発明が解決しようとする問題点） ところで、１回のリフレッシュ操作に要する時間は、Ｄ
ＲＡＭへの通常のアクセス１回に要する時間と同じぐら
いである。そして、リフレッシュ中には、通常のアクセ
スを行うことができない。

つまり、リフレッシュ操作によってＤＲＡＭシステムの
メモリアクセス実行速度が小さく抑えられてしまってい
る。本発明の目的は、リフレッシュ操作の回数を減少さ
せることにより、メモリアクセス実行速度を向上せしめ
るＤＲＡＭの制御方式を提供することにある。

（問題点を解決するための手段） ｉ′ｉＴ述の問題点を解決し上記目的を連成するために
本発明が提供する手段は、 １回のリフレッシュ動作によってリフレッシュされるリ
フレッシュ単位を一つ以上有するＤＲＡＭの制御方式で
あって、 各リフレッシュ単位を一意に識別するリフレ・ンシュ単
位識別子を定め、 全てのリフレッシュ単位について、リフレッシュ単位毎
にそのリフレッシュ単位に対するリフレッシュ要求の有
無を表すデータを記憶するリフレッシュ要求記憶手段と
、 与えられたリフレッシュ単位識別子で表されるリフレッ
シュ単位に対するリフレッシュ要求の有無を表す与えら
れたデータをリフレッシュ要求記憶手段に記憶せしめる
リフレッシュ要求設定手段と、 与えられた識別子で表されるリフレ・ソシュ単位に対す
るリフレッシュ要求の有無を表すデータをリフレッシュ
要求記憶手段から取り出すリフレッシュ要求取り出し手
段と、 ＤＲＡＭのサイクル・タイムよりも充分大きな時間間隔
で、全てのリフレッシュ単位に対するリフレッシュ単位
識別子をあらかじめ定められた順に発生し、発生した各
々のリフレッシュ単位識別子で表されるリフレッシュ単
位に対するリフレッシュ・チェック要求を発生するとい
う動きを、最大リフレッシュ間隔の半分より充分短く、
かつ３分の１よりも充分長い繰り返し周期でもって行う
リフレッシュ・チェック要求手段と、 与えられたリフレッシュ単位識別子で表されるリフレッ
シュ単位に対するリフレッシュ要求の有無を表すデータ
を、リフレッシュ要求取り出し手段によりリフレッシュ
要求記憶手段から取り出し、リフレッシュ要求の有無を
調べ、リフレッシュ要求がない場合には、そのリフレッ
シュ単位に対するリフレッシュ要求が有るというデータ
をリフレッシュ要求設定手段によりリフレッシュ要求記
憶手段に記憶せしめ、リフレッシュ要求が有る場合には
、そのリフレッシュ単位の識別子とともにリフレッシュ
要求を発生するリフレッシュ要求発生手段と、 リフレッシュ要求があったときメモリ・アクセス中でな
いならば直ちにリフレッシュを許可し、メモリ・アクセ
ス中ならばメモリ・アクセスの終了を待ってリフレッシ
ュを許可し、メモリ・アクセス要求があったとき同時に
リフレッシ！、要求がないならば直ちにメモリ・アクセ
スを許可し、リフレッシュ中ならばリフレッシュの終了
を待ってメモリ・アクセスを許可し、もってリフレッシ
ュとメモリ・アクセスとが衝突しないように調停する調
停手段と、 調停手段の許可を得て、リフレッシュ要求記憶手段の発
生したリフレッシュ要求によって与えられる識別子で表
されるリフレッシュ単位をリフレッシュすると共に、リ
フレッシュ要求設定手段によってそのリフレッシュ単位
に対するリフレ・ンシュ要求が無いというデータをリフ
レッシュ要求記憶手段に記憶せしめるリフレッシュ制ｐ
ｐ手段と、外部からメモリへのアクセスが発生すると、
調停手段の許可を得てそのメモリ・アクセスを実行する
と共に、アクセスされるアドレスを含むリフレッシュ単
位の識別子とリフレッシュ要求が無いというデータをリ
フレッシュ要求設定手段に与えて、そのリフレッシュ単
位に対するリフレッシュ要求が無いことをリフレッシュ
要求記憶手段に記憶せしめるメモリ・アクセス制御手段
とを含むことを特徴とする。

（作用） ＤＲＡＭのリフレッシュ操作は、リフレッシュするリフ
レッシュ単位を指定して、そのリフレッシュ単位をリフ
レッシュする。リフレッシュされるリフレッシュ単位の
リフレッシュ屯位識別子は、通常の読みだし書き込みの
際に使われるアドレス信号（ｆ！数個）の内の７〜１０
個の信号（以下、リフレッシュ単位識別信号と記す）を
使ってＤＲＡＭに与えらえる。リフレッシュ単位識別信
号は、ＤＲＡＭの品種ごとに異なっている。

−ＭにＤＲＡＭは、リフレッシュ操作時だけではなく、
読みだし書き込みの際にも同時にリフレッシュが行われ
る。このときリフレッシュされるのは、読みだしまたは
書き込みが行われたアドレスにある情報だけでなく、そ
のアドレスを含む一つのリフレッシュ単位内のすべての
情報である。

このときリフレッシュされるリフレッシュ単位は、読み
だしまたは書き込みが行われるアドレスを指定するため
に使われるアドレス信号の内で、リフレッシュ操作時に
リフレッシュ単位を指定するリフレッシュ単位識別信号
のために共用されるアドレス信号によって指定される。

本発明に係るＤＲＡＭの制御方式は、読みだし書き込み
の操作とは独立に定期的にリフレッシュを行うという従
来の方式の代わりに、読みだし書き込みによってリフレ
ッシュされたリフレッシュ単位に対するリフレッシュ操
作をできるだけ遅らせることにより、リフレッシュ操作
の回数を減少せしめる。

すなわち、本発明に係るＤＲＡＭ制御方式のメモリ・ア
クセス制御手段は、外部からの要求によって、読みだし
書き込み操作を行うと、その時リフレッシュされたリフ
レッシュ単位（アクセスされたアドレスを含む）の識別
子とリフレッシュ要求が無いというデータをリフレッシ
ュ要求設定手段に与えて、そのリフレッシュ単位に対す
るリフレッシュ要求が無いことをリフレッシュ要求記憶
手段に記憶せしめる。またリフレッシュ制御手段は、リ
フレッシュ操作を行うと同時に、リフレッシュ要求設定
手段によってそのリフレッシュ単位に対するリフレッシ
ュ要求が無いというデータをリフレッシュ要求記憶手段
に記憶せしめる。

簡単のため、ひとつのリフレッシュ単位に着目して説明
をする。リフレッシュ・チェック要求手段は、最大リフ
レッシュ間隔の半分より充分鰹く、かつ３分の１よりも
充分長い繰り返し周期でもって、このリフレッシュ単位
識別子と共にリフレッシュ・チェック要求を発生する。

リフレッシュ要求発生手段は、このリフレッシュ単位識
別子と共にリフレッシュ・チェック要求を受は取ると、
このリフレッシュ単位識別子で表されるリフレッシュ単
位に対するリフレッシュ要求の有無を表すデータを、リ
フレッシュ要求取り出し手段によりリフレッシュ要求記
憶手段から取り出し、リフレッシュ要求の有無を調べる
。リフレッシュ要求がない場合には、このリフレッシュ
単位に対するリフレッシュ要求が有るというデータをリ
フレッシュ要求設定手段によりリフレッシュ要求記憶手
段に記憶せしめ、リフレッシュ要求が有る場合には、こ
のリフレッシュ単位の識別子とともにリフレッシュ要求
を発生する。リフレッシュ要求が発生すると、リフレッ
シュ制御手段は調停手段の許可を得て、このリフレッシ
ュ単位識別子で示されるリフレッシュ単位をリフレッシ
ュすると共に、このリフレッシュ単位に対するリフレッ
シュ要求が無いことをリフレッシュ要求記憶手段に記憶
せしめる。

一つのリフレッシュ単位について、最大リフレッシュ間
隔の半分より充分短く、かつ３分の１よりも充分長い繰
り返し周期でもって、このような動作を繰り遅し操り返
し行うことになる。さらに、−周期の間には、すべての
リフレッシュ単位について、あらかじめ定められた順で
、上記動作を行う。

また、調停手段は、リフレッシュ制御手段のリフレッシ
ュとメモリ・アクセス手段のメモリ・アクセスとが衝突
しないようにメモリ・アクセスおよびリフレッシュを許
可する。メモリ・アクセス制御手段は、調停手段からの
許可を待って、メモリ・アクセスとリフレッシュ要求記
憶手段への前述の操作を行う。

本発明にかかるＤＲＡＭ制御方式は、以上のように動作
してリフレッシュ操作の回数を減少させる。

（実施例） つぎに、本発明の実施例について図面を参照して詳細に
説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図のＤ　ＲＡ　Ｍ　ＩＩＩ御方式は、２５６にビッ
トのＤＲＡＭ３２個を制御して、１ワードが３２ビツト
、全体で２５６にワードのメモリシステムを構成するた
めのものであり、３２個のＤＲＡＭを含んでいる。

この２５６にビットＤＲＡＭのリフレッシュ単位は、全
部で２５６個であり、その識別子は８ビツトで構成され
る。

外部から供給されるクロック信号ＣＬには、周波数ｆ＝
１０ＭＨｚ、すなわち周期Ｔ＝１００ｎＳでもって第１
図のメモリシステムをドライブする。このメモリシステ
ムは、１ワ一ド単位に読み書きを行うことができる。す
なわち、メモリアクセス信号ＨＡＣＣを“１′°にした
後あらかじめ定められた時間間隔でアドレス信号へ〇に
読み書きを行うアドレスを、読み書き制御信号Ｒ八に読
み書きの別を、書くときには、データ信号りに書き込み
データをそれぞれセットすることにより１ワ一ド単位に
読み書きを行うことができる。読み書きの動作の完了は
、レディ信号ＲＤＹの値によって知ることができる０例
えば、レディ信号ＲＤＹが“１°°になった時に動作が
完了し、読みだしの場合には、データ信号りに読みだし
た１ワードのデータが得られる。

さて、リフレッシュ要求記憶手段は、２５６ｘ　１ビツ
トのスタティックＲＡＭ　（以下、ＳＲＡＭと記す）５
からなる。ＳＲＡＭ５のアクセスタイムは、例えば２０
ｎＳである。ＳＲＡＭ５の各アドレスには、そのアドレ
スの値と同一の値をリフレッシュ単位識別子の値として
持つリフレッシュ単位に対するリフレッシュ要求の有無
を表すデータが記憶される０例えば、記憶されているデ
ータの値が、“０″ならばリフレッシュ要求が無いこと
を示し、“１”ならばリフレッシュ要求が有ることを示
す。

識別子信号１０をアドレス端子へ〇　〜へ〇　に与え、
Ｏ７ 書き込み許可端子Ｗ、に値“０”の書き込み制御信号Ｗ
ＲＩＴＥを与えると、識別子信号ＩＤ上のリフレッシュ
単位識別子で表されるリフレッシュ単位に対するリフレ
ッシュ要求の有無を表すデータが、要求信号ＲＱとして
データ出力端子Ｄ　に得られる。

また、識別子信号１０をアドレス端子へ〇　〜へＤ７に
与え、書き込み許可端子ＷＥに値“１”の書き込み制御
信号ＷＲＩＴＥを与えると、識別子信号１０上のリフレ
ッシュ単位識別子で表されるリフレッシュ単位に対する
リフレッシュ要求の有無を表すデータとして、データ入
力端子Ｄ１に与えられているデータ信号ＤＡＴＡの値を
記憶する。

リフレッシュ要求設定手段とリフレッシュ要求取り出し
手段は、設定読みだし回１１＠　４がらなり、つぎの４
つの動作を行う。

■識別子信号ＩＤ、上のリフレッシュ単位識別子で表さ
れるリフレッシュ単位に対するリフレッシュ要求の有無
を表すデータを要求信号ＲＱ　　に出力する。すなわち
、読みだし要求信号ＲＤＲＱが“１″になると、書き込
み制御信号−ＲＩＴＥに“０”を、識別子信号１０に識
別子信号１０　　の値を出力し、Ｓ】 ＲＡＭ５から識別子信号１０　　上のリフレッシュ単位
識別子で表されるリフレッシュ単位に対するリフレッシ
ュ要求の有無を表すデータを要求信号ＲＱに得、その値
を要求信号ＲＱ　　に出力する。

■識別子信号ＩＤ　　上のリフレッシュ単位識別子で表
されるリフレッシュ単位に対するリフレッシュ要求の有
無を表すデータとして、リフレッシュ要求有りというデ
ータをＳＲＡＭ５に記憶せしめる。すなわち、セット要
求信号５ＥＴＲＱが“１”になると、識別子信号ＩＤに
識別子信号ＩＤ　　の値を、】 データ信号り八ＴＡに“１”を、書き込み制御信号ＷＲ
ＩＴＥに“１”をそれぞれ出力し、識別子信号１０、上
のリフレッシュ単位識別子で表されるリフレッシュ単位
に対するリフレッシュ要求の有無を表すデータとして、
リフレッシュ要求有りというデータをＳＲＡＭ５に記憶
せしめる。

■第一のリセット識別子Ｒ３ＴＩＤ　　上のリフレッ】 シュ単位識別子で表されるリフレッシュ単位に対するリ
フレッシュ要求の有無を表すデータとして、リフレッシ
ュ要求無しというデータをＳ　ＲＡＭ　５に記憶せしめ
る。すなわち、第一のリセット要求信号Ｒ８ＴＲＱ　　
が１“になると、識別子信号１０に第一のリセット識別
子Ｒ３ＴＩＤ　　の値を、データ化号ＤＡＴへに“０′
″を、書き込み制御信号ＷＲＩＴＥに１′°をそれぞれ
出力し、第一のリセット識別子Ｒ３ＴＩＤ　　上のリフ
レッシュ単位識別子で表されるリフレッシュ単位に対す
るリフレッシュ要求の有無を表すデータとして、リフレ
ッシュ要求無しというデータをＳＲＡＭ５に記憶せしめ
る。

■第二のリセット識別子Ｒ８ＴＩＤ２上のリフレッシュ
単位識別子で表されるリフレッシュ単位に対するリフレ
ッシュ要求の有無を表すデータとして、リフレッシュ要
求無しというデータをＳ　ＲＡＭ　５に記憶せしめる。

すなわち、第二のリセット要求信号Ｒ３ＴＲＱ２が“１
′°になると、識別子信号ＩＤに第二のリセット識別子
Ｒ８ＴＩＤ２の値を、データ信号ＤＡＴＡに°゛０″を
、書き込み制御信号誓ＲＩＴＥに“１パをそれぞれ出力
し、第二のリセット識別子Ｒ８Ｔ　ＩＤ２上のリフレッ
シユフＦ位識別子で表されるリフレッシュ単位に対する
リフレッシュ要求の有無を表すデータとして、リフレッ
シュ要求無しというデータをＳＲＡＭ５に記憶せしめる
。

設定読みだし回路４は、クロック信号ＣＬにに同期して
動作する。クロック信号ＣＬにの値が“１”の間に■ま
なは■の動作を行い、°゛０”の間に■または■の動作
を行う。

リフレッシュチェック要求手段は、７２分の１分周器１
と　２５６進カウンタ２とからなり、“０”から１ずつ
増えて°’　２５５”まで行きまた“０′°に戻るとい
う順で、７．２μｓごとにリフレッシュ屯位識別千〇Ｋ
ＩＤとチェック要求信号ＣＫＲＱを発生し、リフレッシ
ュチェック要求を行う。すなわち、７２分の１分周器１
は、供給されたクロック信号ＣＬにを７２分の１に分周
してチェック要求信号ＣＫＲＱを発生すると同時に２５
６進カウンタ２をドライブする。２５６進カウンタ２は
チェック要求信号ＣＫＲＱをカウントし８ビツトのリフ
レッシュ単位識別子ＣＫＩＤを発生する。

リフレッシュ要求発生手段は、リフレッシュ要求発生回
路３からなり、チェック要求信号ＣＫＲＱを受けると、
リフレッシュ単位識別子〇ＫＩＤを取り込み、そのリフ
レッシュ単位に対するリフレッシュ要求が有るかないか
を調べる。そのために、取り込んだリフレッシュ単位識
別子ＣＫＩＤを識別子信号ＩＤ　　に出力し、読みだし
要求信号ＲｔｌＲＱを“１”にして設定読みだし回路４
に対してリフレッシュ単位識別子ＣＫＩＤに対するリフ
レッシュ要求の有無を表すデータの読みだしを要求する
。設定読みだし回路４からリフレッシュ単位識別子ＣＫ
ＩＤに対するリフレッシュ要求の有無を表すデータを要
求信号ＲＱ、に得ると、その値を調べ、”　ｏ　”すな
わち要求がないならば、識別子信号Ｉｎ　　にリフレッ
シュ単位識別子ＣＫＩＤを出力し、セット要求信号ＳＥ
Ｔを“１″にして、このリフレッシュ単位識別子ＣＫＩ
Ｄで表されるリフレッシュ単位に対するリフレッシュ要
求が有るということを表すデータを記憶するように、設
定読みだし回路４に要求する。要求信号ＲＱ、の値が°
゛１″すなわち要求があるならばリフレッシュ単位識別
子信号ＲＥＦＩＤ　　にリフレッシュ単位識別子ＣＫＩ
Ｄを出力し、リフレッシュ要求信号ＲＥＦＲＱ、を″“
１”にして、リフレッシュ単位識別子ＣＫＩＤで表され
るリフレッシュ単位に対するリフレッシュ要求を発生す
る。

調停手段は調停回路８からなり、リフレッシュ要求信号
ＲＥＦＲＱ　　とメモリ・アクセス要求信号）ＩＡＲＱ
とを受は取り、つぎのように動作してリフレッシュ許可
信号ＲＥＦＡＣに、メモリ・アクセス許可信号ＭＡＡＣ
Ｋを発生する。すなわち、リフレッシュ要求信号ＲＥＦ
ＲＱ　　の値が“１″、すなわちリフレッシュ要求があ
る場合には、メモリ・アクセス要求の有無にかかわらず
図には示していないが調停回路内にあるメモリ・アクセ
ス中か否かを示す信号を調べる。この信号がメモリ・ア
クセス中でないことを示すならば、直ちに、メモリ・ア
クセス中を示すならば、この信号がメモリ・アクセス中
でないことを示すようになるまで待って、リフレッシュ
許可信号ＲＥＦＡＣにを発生する。この時、図には示し
ていないが調停回路内にあるリフレッシュ中か否かを示
す信号を、リフレッシュ中であることを示すようにせし
め、リフレッシュ繰作に要する時間の後、リフレッシュ
中でないことを示すようにせしめる。また、リフレッシ
ュ要求信号ＲＥＦＲＱ２の値が′０”でメモリ・アクセ
ス要求信号）ＩＡＲＱの値が“１″、すなわちリフレッ
シュ要求が無くて、メモリ・アクセス要求が有る場合に
は、リフレッシュ中か否かを示す信号を調べる。リフレ
ッシュ中でなければ直ちに、リフレッシュ中であれば、
その信号がリフレッシュ中でないことを示すようになる
まで待って、メモリ・アクセス許可信号ＨＡＡＣにを発
生する。この時、前述のメモリ・アクセス中か否かを示
す信号をメモリ・アクセス中であることを示すようにせ
しめ、メモリ・アクセスに要する時間の後、メモリ・ア
クセス中でないことを示すようにせしめる。

リフレッシュ制御手段は、リフレッシュ制御回路６から
なり、第一のリフレッシュ要求信号ＲＥＦＲＱ　　が“
１”になると、第一のリフレッシュ単位識別子ＲＥＦＩ
Ｄ　　を取り込み、第二のリフレッシュ要求信号ＲＥＦ
ＲＱ、を“１″にして、調停回路８に許可を求める。許
可が得られるとリフレッシュ許可信号ＲＥＦＡＣＫが“
１゛′になるので、それを待って後、第二のリフレッシ
ュ要求信号Ｒ［ＦＲＱ２を′０′”にし、リフレッシュ
単位識別子ＲＥＦＩＤに取り込んだ第一のリフレッシュ
単位識別子ＲＥＦＩＤの値を出力し、リフレッシュ信号
ＲＥＦを“１”にし、メモリ制御回路９に対してリフレ
ッシュ操作を起動する。この時同時に、取り込んだ第一
のリフレッシュ単位識別子ＲＥＦＩＤ　　の値を第一の
リセット識別子Ｒ３ＴＩＤ　　に出力し、第一のリセッ
ト要］ 求信号Ｒ８ＴＲＱ　　を“１”にして、第一のリフレッ
シュ単位識別子ＲＥＦＩＤ　　で表されるリフレッシュ
単位に対するリフレッシュ要求が無いというデータを設
定読みだし回路４を介して、Ｓ　ＲＡ　Ｍ　５に記憶せ
しめる。

メモリ・アクセス制御手段は、メモリアクセス制御回路
７からなり、外部からのメモリ・アクセスを実行する。

すなわち、メモリアクセス信号ＭＡＣＣが“１′°にな
ると、メモリアクセス制御回Ｕ各７はメモリ・アクセス
要求信号ＨＡＲＱを“１′°にして、調停回路８に対し
てメモリ・アクセスの許可をもとめる。それと平行して
、あらかじめ定められた順に与えられるアドレス信号Ａ
Ｄ、読み凹き制御信号Ｒハを、また書き込みの時は、デ
ータ信号りをも取り込む、調停回路８から許可が得られ
メモリ・アクセス許可信号ＨＡＡＣＫが１”になると、
メモリアクセス制御回路７はメモリ・アクセス要求信号
１４ＡＲＱを０′°にし、取り込み終えた、あるいは取
り込み途中のアドレス信号へ〇、読み書き制御信号Ｒ／
　Ｗ、および書き込みの時は、データ信号りをそれぞれ
アドレス信号へ〇、　、読み書き制御信号Ｒ／ｕ＋　　
、およびデータ信号Ｄ　に出力し、メモリアクセス信号
ＨＡＣＣを“１”にし、メモリ制御回！１８９に対して
、メモリ・アクセスを起動する。

メモリ・アクセスに要する時間が゛過ぎると、レディ信
号ＲＤＹをあらかじめ定められた間“１”にしてメモリ
・アクセスを完了する。読みだし操作の場合は、データ
信号Ｄ　に読みだしデータが得られるので、レディ信号
ＲＤＹが“１′°の間、データ信号Ｄ　の値をデータ信
号りに出力する。メモリアクセス制御口ｌ！８７はまた
メモリをアクセスしている間に、アドレス信号へりで指
定されるアドレスを含むリフレッシュ単位の識別子を第
二のリセット識別子Ｒ８ＴＩＤ　　に出力し、第二のリ
セット要求信号Ｒ８ＴＲ０を“１′°にして、アドレス
信号へ〇で指定されるアドレスを含むリフレッシュ単位
に対するりフレンシュ要求が無いというデータを設定読
みだし回路４を介して、ＳＲＡＭ５に記憶せしめる。

メモリ制御回路９は、ＤＲＡＭ　　１０００〜ＤＲＡＭ
３ｊ１０３１を制御して、リフレッシュ操作、読みだし
操作および書き込み操作を行う回路であり、リフレッシ
ュ信号ＲＥＦの値が“１″になると、リフレッシュ単位
識別子ＲＥＦＩＤで表されるリフレッシュ単位を指定し
て、通常ＲＡＳオンリー・リフレッシュと呼ばれるリフ
レッシュ操作を行う。また、メモリアクセス信号ＨＡＣ
Ｃが“１パになると、アドレス信号へ〇　　で指定され
たアドレスに対して、読み書き制御信号Ｒ／Ｗ　　で指
定された読みだし、または、書き込み操作を行う。

ＤＲＡＭ　　１０００〜ＤＲＡＭ３．１０３１は、　２
５６にビットのＤＲＡＭ−ＬＳＩである。このＬＳＩは
、サイクルタイム２１０ｎ　Ｓ、アクセスタイム１５０
ｎＳ、ｆｔ大ツリフレッシュ間５４　ｍ　Ｓで、リフレ
ッシュ単位は２５６個あり、１つのリフレッシュ単位は
１０２４ビツトで、いわゆるロウアドレスの上位８ビツ
トで指定される。

つぎに、全体の動作を説明する。７２分の１分周器１と
　２５６進カウンタ２は、リフレッシュ単位識別子ＣＫ
ＩＤを７．２μｓごとに更新し、チェック要求信号ＣＫ
ＲＱを発生して、リフレッシュ単位識別子ＣＫＩＤで表
されるリフレッシュ単位に対するリフレッシュ要求の有
無のチェックを要求する。リフレッシュ要求発生器８３
は、チェック要求信号ＣＫＲＱによって起動され、リフ
レッシュ単位識別子ＣＫＩＤで表されるリフレッシュ単
位に対するリフレッシュ要求の有無のチェックを行う。

すなわち、識別子信号１０．にリフレッシュ単位識別子
ＣＫＩＤの値を出力し、読みだし要求信号ＲＤＲＱを“
１”にして、設定読みだし回路４にリフレッシュ単位識
別子ＣＫＩＤで表されるリフレッシュ単位に対するリフ
レッシュ要求の有無を表すデータの読みだし要求を行う
。

設定読みだし回路４とＳＲＡＭ５とは、前述のように動
作して、リフレッシュ単位識別子〇ＫＩＤで表されるリ
フレッシュ単位に対するリフレッシュ要求の有無を表す
データを要求信号ＲＱ　　としてリフ】 レッシュ要求発生回路３に返す、リフレッシュ要求発生
回路３は、要求信号ＲＱ　　の値を調べる。その値が、
“０″ならばそのリフレッシュ単位に対するリフレッシ
ュ要求がないことを表すデータをＳＲＡＭ５に書き込む
。すなわち、識別子信号１０１にリフレッシュ単位識別
子ＣにＩ［＋の値を出力し、セット要求信号５ＥＴＲＱ
を“１”にして、設定読みだし回路４に対してリフレッ
シュ単位識別子〇ＫＩＤで表されるリフレッシュ単位に
対するリフレッシュ要求がないというデータのセット要
求を行う。

設定読みだし回路４とＳＲＡＭ５とは、前述のように動
作してＳＲＡＭ５にリフレッシュ単位識別子〇ＫＩＤで
表されるリフレッシュ単位に対するリフレッシュ要求が
ないというデータを記憶する。そして、動作を終了する
。

ここまで説明した動作をまとめると、つぎのように言う
ことができる。すなわち、チェック要求信号ＣＫＲＱに
より、リフレッシュ要求発生回路３が起動されると、リ
フレッシュ要求発生回路３はリフレッシュ単位識別子Ｃ
ＫＩＤで表されるリフレッシュ単位に対するリフレッシ
ュ要求の有無をチェックし、要求が無い場合にはＳＲＡ
Ｍ５にそのリフレッシュ単位に対するリフレッシュ要求
が有るというデータを記憶させ、終了する。

さて、要求信号ＲＱ、の値が“１パの場合の動作の説明
に戻る。このときには、リフレッシュ要求発生回路３は
、リフレッシュ単位識別子〇ＫＩＤの値をリフレッシュ
単位識別子ＣＫＩＤ、に出力し、リフレッシュ要求信号
ＲＥＦＲＱ、を１″にして、リフレッシュ制御回路６に
対して、リフレッシュ単位識別子ＣＫＩＤの値で表され
るリフレッシュ単位のリフレッシュを要求する。

リフレッシュ制御回路６は、リフレッシュ要求信号ＲＥ
ＦＲＱ　　が′１″になったので、つぎのような動作を
開始する。まず、リフレッシュ要求信号ＲＥＦＲＱ　　
を“１”にして調停回路８にリフレッシュの許可を求め
る。調停回路８は前述のように動作して、リフレッシュ
の操作の許可を与える。すなわち、メモリアクセス中で
なければ、メモリ・アクセス要求信号ＭＡＲＱの値にか
かわらず直ちにリフレッシュ許可信号ＲＥＦＡＣＫの値
を１″にし、メモリアクセス中ならば、メモリアクセス
終了後、直ちにリフレッシュ許可信号ＲＥＦＡＣにの値
を“１″にする。リフレッシュ制御回路６はリフレッシ
ュ許可信号ＲＥＦＡＣにの値が“１”になったことを検
出すると、リフレッシュ単位識別子信号ＲＥＦＩＤ　　
の値、すなわち、リフレッシュ単位識別子ＣＫＩＤの値
をリフレッシュ単位識別子ＲＥＦＩＤとして出力し、リ
フレッシュ信号ＲＥＦＯ値を“１”にして、メモリ制御
回路９を駆動し、リフレッシュ単位識別子ＣＫＩＤで表
されるリフレッシュ単位に対するリフレッシュ操作を行
う。また、同時に、リフレッシュ単位識別子信号ＲＥＦ
ＩＤ　　の値、すなわち、リフレッシュ単位識別子Ｃに
ＩＤの値を第一のリセット識別子Ｒ８ＴＩＤ１　として
出力し、第一のリセット要求信号Ｒ３ＴＲＱ、の値を“
１′′にして、設定読みだし回路４に対して、リフレッ
シュ単位識別子ＣＫＩＤで表されるリフレッシュ単位に
対するリフレッシュ要求が無いというデータをＳＲＡＭ
５にさせるよう要求する。設定読みだし回路４とＳ　Ｒ
Ａ　Ｍ　５とは、前述のように動作して、リフレッシュ
単位識別子ＣＫＩＤで表されるリフレッシュ単位に対す
るリフレッシュ要求が無いというデータを記憶する。そ
して、リフレッシ：Ｌ操作が終了するとリフレッシュ要
求信号ＲＥＦＲＱ　　を°゛０″にする。

以上の動作をまとめると、つぎのように言うことができ
る。すなわち、チェック要求信号ＣＫＲＱが発生ずると
、リフレッシュ単位識別子ＣＫＩＤで表されるリフレッ
シュ単位に対するリフレッシュ要求の有無をチェックし
、要求が無い場合にはＳＲＡＭ５にそのリフレッシュ単
位に対するリフレッシュ要求が有るというデータを記憶
させ、終了する。

要求が有る場合にはメモリアクセス中でないならば直ち
に、メモリアクセス中ならばそのアクセスが終了後直ち
に、そのリフレッシュ単位に対するリフレッシュ操作を
行うと共に、ＳＲＡＭ５にそのリフレッシュ単位に対す
るリフレッシュ要求が無いというデータを記憶させ、終
了する。

このような動作が、すべてのリフレッシュ単位について
、７．２１１８の時間間隔でリフレッシュ単位識別子の
値が０，１．・・・、　　２５５．０．１．・・・。

２５５、０．　１．・・・の順で繰り返される。一つの
りフレンシュ単位についてみると、７．２μｓＸ　２５
６＝１８４３．２ｕｓ、すなわち、１．８４３２ｍ　Ｓ
の周期でこの動作が繰り返される。

つぎに、外部からのメモリアクセス操作の動きについて
説明する。外部からのメモリアクセス操作は、メモリア
クセス信号１４ＡＣＣの値が′１”になることにより起
動され、あらかじめ定められた順で、アドレス信号ＡＤ
、読み書き制御信号Ｒ／Ｗ、データ信号Ｄ（書き込みア
クセス時のみ）が入力される。メモリアクセス制御回路
７は、メモリアク　　。

セス信号ＨＡＣＣの値が１″になると、メモリ・アクセ
ス要求信号ＭＡＲＱを“１″にして調停回路８にメモリ
アクセスの許可をもとめる。調停回路８は、メモリ・ア
クセス要求信号）’１Ａ１１０の値が１″になると、前
述のように動作して、メモリアクセスを許可する。すな
わち、リフレッシュ制御回路６がらのリフレッシュ要求
信号ＲＥＦＲＱ　　の値が“０°。

で、かつ、リフレッシュ操作中でなければ、直ちに、そ
うでなければ、要求されている、或は、実行中のリフレ
ッシュ操作が終了し、かつ、その時点で、リフレッシュ
要求信号ＲＥＦＲＱ□の値が“０″であるという条件が
成り立つまで待って、メモリ・アクセス許可信号ＨＡＡ
ＣＫを“１”にする。メモリアクセス制御回路７は、調
停回路８がら許可を受けると、あらかじめ定められたタ
イミングでメモリアクセス信号ＨＡＣＣ，、読み書き制
御信号Ｒ／Ｗ　　、アドレス信号へ〇　、データ信号Ｄ
　（書き込みアクセス時のみ）をメモリ制御回路９に対
して供給し、所望のアクセスを行う。読みだしアクセス
の時には、データ信号Ｄ　に読みだしデータが得られる
のでその値をデータ信号りに出力する。このとき、レデ
ィ信号ＲＤＹを出力して外部との同期をとる。書き込み
アクセス時も同様にレディ信号ＲＤＹを出力して外部と
の同期をとる。

また、調停回路８から、許可を得ると、第二のリセット
識別子Ｒ３ＴＩ（ｌ　　にアクセスしているアドレスが
属しているリフレッシユ＋Ｂ位のりフレンシ二単位議別
子を出力し、第二のリセット要求信号Ｒ３ＴＩＩＱ２を
“１″にして、アクセスしているアドレスが属している
リフレッシュ単位に対するリフレッシュ要求が無いとい
うデータを記憶するように設定読みだし回ｉ？８４に要
求する。設定読みだし回路４とＳＲＡＭ５とは、前述の
ように動作して、メモリアクセスを行っているアドレス
の属するリフレッシュ単位に対するリフレッシュ要求が
無いというデータをＳＲＡＭ５に記憶する。そして、メ
モリアクセスが終了すると、メモリ・アクセス要求信号
ＨＡＦＩＱを°°０パにする。

以上、述べたメモリアクセスの動作を要約すると、つぎ
のようになる。すなわち、外部からのメモリアクセスは
、リフレッシュ要求がなく、かつリフレッシュ中でもな
いタイミングを選んで実行され、同時にアクセスされた
アドレスを含むリフレッシュ単位に対するリフレッシュ
要求が無いというデータをＳＲＡＭ５に記憶させる。

以上が、本実施例の装置の動作説明である。続いて、こ
の装置がいかにして本発明の目的を達成しているかにつ
いて説明する。この装置においては、従来の装置と同様
、情報が失われることはない。さらに、単位時間あたり
のリフレッシュ操作の回数は、従来の装置に比べて減少
する。以下に、図面をう照しながら、上記の二点につい
て説明する。

第２図は、ある一つのリフレッシュ単位に関する本実施
例装置の動作の概略を説明する図である。

横軸は時間であり、ＣＰｉ、ＣＰｉ＋１、ＣＰｉ＋２、
ＣＰｉ＋３、ＣＰｉ＋４は、それぞれ、このリフレッシ
ュ単位に対する１番目、ｉ＋１番目、ｉ＋２１目、ｉ＋
３番目、ｉ＋４番目のリフレッシュ・チェック要求の発
生時点を表す（ｉは正の整数）。この図の（ａ）、　（
ｂ）、　（ｃ）、　（ｄ）は、それぞれ、メモリアクセ
スとリフレッシュ操作の時間的な組合せの違いによる動
作を示す、これらの図で、「↓」の付いた■は、このリ
フレッシュ単位に対するリフレッシュ操作を表し、「↓
」の付いたΦは、このリフレッシュ単位に属するアドレ
スに対するメモリアクセスを表す。パルス図形は、ＳＲ
ＡＭ５の保持するこのリフレッシュｆｉｉ位に対するリ
フレッシュ要求の値を表す。高いレベルで「リフレッシ
ュ要求有り」を表し、低いレベルで［リフレッシュ要求
無し」を表している。以下、（ａ）、　（ｂ）、　（Ｃ
）、　（ｄ）の順に説明する。

第２図（ａ）は、リフレッシュ・チェック要求発生時点
ＣＰｉで、ＳＲＡＭ５から「リフレッシュ要求有り」と
いう値が読みだされ、直後の■でリフレッシュ操作を行
った後、リフレッシュ・チェック要求発生時点ＣＰｉ＋
２までの間にこのリフレッシュ単位に属するアドレスに
対するメモリアクセスが全く無い場合の動作である。こ
の場合には、■でリフレッシュ操作を行ったときにリフ
レッシュ制御回路６がＳＲＡＭ５の記憶する値を「リフ
レッシュ要求無し」に変える。リフレッシュ・チェック
要求発生時点ＣＰｉからＣＰｉ＋１までの間にこのリフ
レッシュ単位に対するメモリアクセスが無いので、リフ
レッシュ・チェック要求発生時点ＣＰｉ＋１では、リフ
レッシュ要求発生回路３がＳＲＡＭ５の記憶する値を「
リフレッシュ要求有り」に変える。さらに、リフレッシ
ュ・チェック要求発生時点ＣＰｉ＋１からＣＰｉ＋２ま
での間にこのリフレッシュ単位に対するメモリアクセス
が無いので、リフレッシュ・チェック要求発生時点ＣＰ
　ｉ　’−，２では、リフレッシュ要求発生回路３がリ
フレッシュを要求し、■でリフレッシュ操作が行われる
。このとき、Ｓ　ＲＡ　Ｍ　５の記憶する値は、リフレ
ッシュ制御回路６によって、「リフレッシュ要求無し」
に変えられる。

第２図（ｂ）は、リフレッシュ・チェック要求発生時点
ＣＰｉで、第２図（ａ）と同じであり、このリフレッシ
ュｍ位に属するアドレスに対するメモリアクセスが、リ
フレッシュ・チェック要求発生時点ＣＰｉからＣＰ　ｊ
、　＋　１までの間に１回以上有り、リフレッシュ・チ
ェック要求発生時点ＣＰｉ＋１からＣＰｉ＋２までの間
に全く無かった場合の図である。さて、・■でメモリア
クセスが行われると、メモリアクセス制御回路７は、Ｓ
ＲＡＭ５に［リフレッシュ要求無しＪという値を記憶さ
せる。リフレッシュ・チェック要求発生時点ＣＰｉ＋１
では、図に示すように「リフレッシュ要求無し」という
値が読みだされ、かつ、このリフレッシュ単位に属する
アドレスに対するメモリアクセスがリフレッシュ・チェ
ック要求発生時点ＣＰｉ＋１からＣＰｉ＋２までの間に
全く無いので、リフレッシュ・チェック要求発生時点Ｃ
Ｐｉ＋１以後の動作は、第２図（ａ）のリフレッシュ・
チェック要求発生時点ＣＰｉ＋１以後の動作と同じにな
る。なお、ＳＲＡＭ５の保持する値が「リフレッシュ要
求無し」の時に行われるメモリアクセスは、その後の動
作に影響を与えないので、以下の説明では省略すること
にする６ 第２図（Ｃ）は、リフレッシュ・チェック要求発生時点
ＣＰｉでは、第２図（ａ）と同じであり、このリフレッ
シュ単位に対するメモリアクセスが、リフレッシュ・チ
ェック要求発生時点ＣＰｉ＋１からＣＰｉ＋２の間に１
回以上有り、リフレッシュ・チェック要求発生時点ＣＰ
ｉ＋２からＣＰｉ＋３の間には全く無かった場合を示す
。■は、これらのメモリアクセスの内の最初のアクセス
時点を示す。この時、ＳＲＡＭ５の保持する値は、メモ
リアクセス制御回路７により［リフレッシュ要求無し」
という値に変えられる。そして、図に示すように、リフ
レッシュ・チェック要求発生時点ＣＰ　ｉ　＋２では、
「リフレッシユ要求無し」という値が読みだされ、かつ
、リフレッシュ・チェック要求発生時点ＣＰｉ＋３まで
の間に、このリフレッシュ単位に対するメモリアクセス
が全く無いので、リフレッシュ・チェック要求発生時点
ＣＰ１　＋　２以後の動作は、第２図（ａ）のＣＰｉ＋
１以後の動作と同じになる。

第２図（ｄ）は、リフレッシュ・チェック要求発生時点
ＣＰｉでは、第２図（ａ）と同じであり、このリフレッ
シュ単位に対するメモリアクセスが、リフレッシュ・チ
ェック要求発生時点ＣＰｉ＋１からＣＰｉ＋２の間に１
回以上有り、ＣＰｉ＋２からＣＰｉ＋３の間にも１回以
上有り、リフレッシュ・チェック要求発生時点ＣＰｉ＋
３からＣＰｉ＋４の間には、全く無かった場合を示す。

■は第２図（Ｃ）と同様に、それぞれの期間における最
初のメモリアクセス時点を示す。リフレッシュ・チェッ
ク要求発生時点ＣＰｉからＣＰｉ＋２までの動作は、第
２図（Ｃ）と同じである。二つ目の＠の時点で、Ｓ　Ｒ
Ａ　Ｍ　５の値が、［リフレ・ソシュ要求無し」という
値に変えられる。リフレッシュ・チェック要求発生時点
ＣＰ　ｉ　＋３以後の動作は、第２図（ａ）のリフレッ
シュ・チェック要求発生時点ＣＰｉ＋１以後の動作と同
じである。

第２図（ｄ）において、リフレッシュ・チェック要求発
生時点ＣＰｉ＋３からＣＰｉ＋４の間に、このリフレッ
シュ単位に属するアドレスに対するメモリアクセスが有
った場合の動作も同様になる。

このことから、リフレッシュ操作が行われ、そのつぎの
リフレッシュチェック要求発生時点を含みそれ以後の引
き続くｎ個（ｎは２以上の整数）のリフレッシュチェッ
ク要求発生時点で区切られたｎ−１個の期間の各々の期
間に、このリフレッシュ単位に属するアドレスに対して
少なくとも各１回のメモリアクセスがあると、第２図（
Ｃ）、（ｄ）から分かるように二回目のリフレッシュ操
作が行われる時点が、第２図（ａ）に比べてｎ−１期間
後ろにずれる。

前述のように、メモリアクセスを行うと、そのアドレス
を含むリフレッシュ単位が自動的にリフレッシュされる
ので、第２図の■の時点では、１つの時点と同様にその
リフレッシュ単位は、リフレッシュされている。第２図
で、引き続く二つのリフレッシュの間、すなわち、引き
続く■と０．１０とΦ、■とＯｌおよび■と・■の間が
一番長いのは、第２図（ａ）のＯと■の間である。この
時間間隔は、３つの引き続くリフレッシュ要求発生時点
間の時間間隔３．６８６４ｍ　Ｓにほぼ等しい。「はぼ
」というのは、初めの■の時点がメモリアクセスとの競
合で１メモリサイクル（本実施例の装置では、３００ｎ
Ｓ）遅れたり、二つ目のＯの時点がメモリアクセスとの
競合で１メモリサイクル遅れなりすることがあるからで
ある。それでも、最悪値は、３．６８６７ｍ　Ｓであり
、本実施例のＤＲＡＭの定めろ最大リフレッシュ間隔４
　ｍ　Ｓよりも充分短い。全てのリフレッシュ単位につ
いて上に述べたことがいえるので、本実施例の装置にお
いては、ＩｒＷ啜か失われることはない。

また、第２図（Ｃ）、（ｄ）のようにリフレッシュ操作
が行われ、そのつぎのリフレッシュチェック要求発生時
点を含みそれ以後の引き続くｎ個（ｎは２以上の整数）
のリフレッシュチェック要求発生時点で区切られたｎ−
１個の期間の各々の期間に、このリフレッシュ単位に属
するアドレスに対して少なくとも各１回のメモリアクセ
スがあると、あるリフレッシュ操作とつぎのリフレッシ
ュ操作との間隔が、第２図（ａ）にくらべて、（（ｎ−
１）ｘ　１．８４３２）　ｍ　Ｓ長くなる。全てのリフ
レッシュ単位について、このことがいえるので、リフレ
ッシュ操作の頻度も低下することになる。

以上述べたことから、本実施例の装置では、ＤＲＡＭの
債報を失うこと無く、リフレッシュ操作の頻度を少なく
することができメモリアクセス実行速度を向上せしめる
ことができる。

なお、本実施例の装置においては、記憶容量が２５６Ｋ
Ｗであるが、　５１２ＫＷ、ＩＭＷ、などでも構わない
。この場合には、２５６にビットのＤＲＡＭを二つまた
は、四つのバンクに分けて、アドレスの上位１ビツトま
たは２ビツトをデコードして、読み書きするバンクを選
択する。このとき、選択されなかったバンクに対しては
、そのアドレスの属するリフレッシュ単位に対してＲＡ
Ｓオンリーリフレッシュを行えばよい、リフレッシュ・
チェックにより起動されるリフレッシュ操作は、全ての
バンクに対して同時に行う。また、−度にアクセスでき
るデータ幅が３２ビツトであるが、８ビツト、１６ビツ
ト等でも構わない。

（発明の効果） 以上に詳しく説明したように、本発明は、通常のメモリ
アクセスによるリフレッシュの効果を有効に利用するこ
とにより、リフレッシュ操作の回数を誠らすことができ
、メモリアクセスの実行速度を向上させる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図（
ａ）〜（ｄ）はその実施例の動作の概要を示すタイミン
グ図である。 １・・・７２分の１分周器、２・・・２５６進カウンタ
、６・・・リフレッシュ要求発生回路、４・・・設定読
みだし回路、５・・・ＳＲＡＭ、６・・・リフレッシュ
制御回路、７・・・メモリアクセス制御回路、８・・・
調停回路、９・・・メモリ制御回路、１０００〜１０３
１・・・ＤＲＡＭ。

Claims (1)

1. 【特許請求の範囲】 １回のリフレッシュ動作によってリフレッシュされるリ
   フレッシュ単位をひとつ以上有するダイナミック・ラン
   ダム・アクセス・メモリ・システムの、制御方式におい
   て、 各リフレッシュ単位を一意に識別するリフレッシュ単位
   識別子を定め、 全てのリフレッシュ単位について、リフレッシュ単位毎
   にそのリフレッシュ単位に対するリフレッシュ要求の有
   無を表すデータを記憶するリフレッシュ要求記憶手段と
   、 与えられたリフレッシュ単位識別子で表されるリフレッ
   シュ単位に対するリフレッシュ要求の有無を表す与えら
   れたデータをリフレッシュ要求記憶手段に記憶せしめる
   リフレッシュ要求設定手段と、 与えられた識別子で表されるリフレッシュ単位に対する
   リフレッシュ要求の有無を表すデータをリフレッシュ要
   求記憶手段から取り出すリフレッシュ要求取り出し手段
   と、 ダイナミック・ランダム・アクセス・メモリのサイクル
   ・タイムよりも充分大きな時間間隔で、全てのリフレッ
   シュ単位に対するリフレッシュ単位識別子をあらかじめ
   定められた順に発生し、発生した各々のリフレッシュ単
   位識別子で表されるリフレッシュ単位に対するリフレッ
   シュ・チェック要求を発生するという動きを、最大リフ
   レッシュ間隔の半分より充分短く、かつ３分の１よりも
   充分長い繰り返し周期でもって行うリフレッシュ・チェ
   ック要求手段と、 与えられたリフレッシュ単位識別子で表されるリフレッ
   シュ単位に対するリフレッシュ要求の有無を表すデータ
   を、リフレッシュ要求取り出し手段によりリフレッシュ
   要求記憶手段から取り出し、リフレッシュ要求の有無を
   調べ、リフレッシュ要求がない場合には、そのリフレッ
   シュ単位に対するリフレッシュ要求が有るというデータ
   をリフレッシュ要求設定手段によりリフレッシュ要求記
   憶手段に記憶せしめ、リフレッシュ要求が有る場合には
   、そのリフレッシュ単位の識別子とともにリフレッシュ
   要求を発生するリフレッシュ要求発生手段と、 リフレッシュ要求があったときメモリ・アクセス中でな
   いならば直ちにリフレッシュを許可し、メモリ・アクセ
   ス中ならばメモリ・アクセスの終了を待ってリフレッシ
   ュを許可し、メモリ・アクセス要求があったとき同時に
   リフレッシュ要求がないならば直ちにメモリ・アクセス
   を許可し、リフレッシュ中ならばリフレッシュの終了を
   待ってメモリ・アクセスを許可し、もってリフレッシュ
   とメモリ・アクセスとが衝突しないように調停する調停
   手段と、 調停手段の許可を得て、リフレッシュ要求発生手段の発
   生したリフレッシュ要求によって与えられる識別子で表
   されるリフレッシュ単位をリフレッシュすると共に、リ
   フレッシュ要求設定手段によってそのリフレッシュ単位
   に対するリフレッシュ要求が無いというデータをリフレ
   ッシュ要求記憶手段に記憶せしめるリフレッシュ制御手
   段と、外部からメモリへのアクセスが発生すると、調停
   手段の許可を得てそのメモリ・アクセスを実行すると共
   に、アクセスされるアドレスを含むリフレッシュ単位の
   識別子とリフレッシュ要求が無いというデータをリフレ
   ッシュ要求設定手段に与えて、そのリフレッシュ単位に
   対するリフレッシュ要求が無いことをリフレッシュ要求
   記憶手段に記憶せしめるメモリ・アクセス制御手段とを
   含むことを特徴とするダイナミック・ランダム・アクセ
   ス・メモリの制御方式。