Nothing Special   »   [go: up one dir, main page]

JPS62143052A - Mask - Google Patents

Mask

Info

Publication number
JPS62143052A
JPS62143052A JP60282873A JP28287385A JPS62143052A JP S62143052 A JPS62143052 A JP S62143052A JP 60282873 A JP60282873 A JP 60282873A JP 28287385 A JP28287385 A JP 28287385A JP S62143052 A JPS62143052 A JP S62143052A
Authority
JP
Japan
Prior art keywords
pattern
mask
resist film
resist
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60282873A
Other languages
Japanese (ja)
Inventor
Teruo Isobe
磯部 輝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60282873A priority Critical patent/JPS62143052A/en
Publication of JPS62143052A publication Critical patent/JPS62143052A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To correct the exposure width changing widely and narrowly due to the height of a resist film by reducing or expanding the pattern width of a mask corresponding to the height of the resist film stuck at the surface of a semiconductor wafer. CONSTITUTION:In accordance with the height of the surface of an applied resist film 4, a reducing part 2a is formed to the mask pattern corresponding to a high part 4a, an expanding part 2b is formed to the mask pattern corresponding to a low part 4b, and the correction is executed. Thus, the resist pattern formed actually can be formed as the pattern of the desired constant width. Consequently, when the resist pattern is used and wiring, etc., are formed, the occurrence of the shorting at the division of the disconnection, adjoining wiring, etc., can be prevented and the semiconductor device with a high reliability can be manufactured.

Description

【発明の詳細な説明】 (技術分野〕 本発明は、半導体装置の製造に使用されるマスクに適用
して有効な技術に関する。なお、ここにいうマスクには
、縮小露光に用いるいわゆるレチクルも含まれるもので
ある。
[Detailed Description of the Invention] (Technical Field) The present invention relates to a technique that is effective when applied to masks used in the manufacture of semiconductor devices. Note that the mask referred to herein also includes a so-called reticle used for reduction exposure. It is something that can be done.

〔背景技術〕[Background technology]

半導体装置の製造工程のうち、いわゆるウェハ工程にお
いては、シリコン(Si)等の半導体基板への回路素子
の形成や、該回路素子の導通をとるための配線の形成等
のためにマスクが使用される。
In the so-called wafer process of the manufacturing process of semiconductor devices, masks are used to form circuit elements on a semiconductor substrate such as silicon (Si) and to form wiring for establishing conduction of the circuit elements. Ru.

上記マスクは、一般に石英ガラス等の透明基板にクロム
(Cr)等の遮光膜を所定のパターンで被着して形成さ
れている。
The above-mentioned mask is generally formed by covering a transparent substrate such as quartz glass with a light-shielding film made of chromium (Cr) or the like in a predetermined pattern.

ところで、半4体ウェハには電極または配線等が幾重に
も積層して形成されていることが多く、このような半導
体ウェハの表面は一般にその高さが一様でない。
Incidentally, semi-quadram wafers are often formed with multiple layers of electrodes, wiring, etc., and the surface of such a semiconductor wafer is generally not uniform in height.

上記のように表面に高低が存在する半導体ウェハについ
て、その表面にさらに配線等を形成する場合には、該表
面にレジスト膜を被着形成し、該レジスト膜にマスクパ
ターンを転写することが行われる。
When further forming wiring, etc. on the surface of a semiconductor wafer that has heights and depressions on its surface as described above, it is necessary to deposit a resist film on the surface and transfer a mask pattern to the resist film. be exposed.

ところが、半導体ウェハの表面に高低があると必然的に
レジスト膜にも高低が生しる。そのため、マスクパター
ンからレジスト膜の表面までの距離が場所により異なる
ことになる。したがって、レジスト膜の表面が平坦であ
ると仮定して直線状にマスクパターンが形成されている
通常のマスクを用いる場合には、そのパターンの巾が一
定であっても光の回折現象によりレジスト膜に露光され
るパターン11は場所によって広狭が生じることになる
。その結果、配線に断線またはショートが生じる場合も
あり、その信頼性において問題があることが本発明者に
より見い出された。
However, if there are elevations and depressions on the surface of the semiconductor wafer, there will inevitably be elevations and depressions in the resist film. Therefore, the distance from the mask pattern to the surface of the resist film varies depending on the location. Therefore, when using a normal mask with a linear mask pattern formed on the assumption that the surface of the resist film is flat, even if the width of the pattern is constant, the resist film will be damaged due to light diffraction phenomenon. The pattern 11 that is exposed to light will vary in width depending on the location. As a result, the inventors have discovered that the wiring may be disconnected or short-circuited, which poses a problem in reliability.

なお、マスクついては、株式会社工業調査会、昭和57
年11月15日発行、「電子材料」1981年11月号
別冊、P103以下に説明されている。
Regarding masks, please refer to Kogyo Kenkyukai Co., Ltd., 1982.
It is explained on pages 103 and below of the November 1981 issue of "Electronic Materials", published on November 15, 2015.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、半導体ウェハの表面に高低が存在する
場合でも、該表面に被着するレジスト膜に正確なパター
ンを転写できる技術を提供することにある。
An object of the present invention is to provide a technique that allows an accurate pattern to be transferred to a resist film attached to a semiconductor wafer surface even if the surface of the semiconductor wafer has heights and depressions.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、半導体ウェハの表面に被着されたレジスト膜
の高低に対応させてマスクに形成するマスクパターン中
を縮小または拡張させることにより、該マスクを用いて
レジスト膜を露光し、次いで現像してレジストパターン
を形成する場合、レジスト膜の高低に起因して広狭変化
する露光中を補正することができることにより、実際の
レジストパターンを所定巾で正確に形成することができ
るものである。
That is, by shrinking or expanding a mask pattern formed on a mask in accordance with the height of a resist film deposited on the surface of a semiconductor wafer, the resist film is exposed using the mask, and then developed to remove the resist. When forming a pattern, the actual resist pattern can be accurately formed with a predetermined width by being able to correct the wide and narrow changes during exposure due to the height of the resist film.

〔実施例〕〔Example〕

第1図は本発明による一実施例であるマスクに形成され
たマスクパターンの一部を拡大して示す部分平面図であ
り、第2図は上記マスクパターンを露光する半導体ウェ
ハの表面状態の概略を示す拡大部分断面図である。また
、第3図は本実施例のマスクを示す概略断面図である。
FIG. 1 is a partial plan view showing an enlarged part of a mask pattern formed on a mask according to an embodiment of the present invention, and FIG. 2 is a schematic diagram of the surface state of a semiconductor wafer to which the mask pattern is exposed. It is an enlarged partial sectional view showing. Moreover, FIG. 3 is a schematic cross-sectional view showing the mask of this example.

本実施例のマスクは、ガラス等の透明基板1に所定形状
のクロム(Cr)等の遮光膜からなるマスクパターン2
が被着形成されたものである。このマスクは、第2図に
示すような半導体ウェハ3の表面に被着されているレジ
スト膜4を露光し、上記マスクパターンを転写してレジ
ストパターンを形成する際に用いるものである。形成さ
れたレジストパターンは、たとえば一定の巾のアルミニ
ウム等からなる配線を形成するために使用される。
The mask of this embodiment has a mask pattern 2 made of a light-shielding film made of chromium (Cr) or the like having a predetermined shape on a transparent substrate 1 made of glass or the like.
is formed by adhesion. This mask is used to form a resist pattern by exposing the resist film 4 deposited on the surface of the semiconductor wafer 3 as shown in FIG. 2 and transferring the mask pattern. The formed resist pattern is used, for example, to form a wiring made of aluminum or the like having a certain width.

したがって、上記レジストパターンが正確に一定の巾で
形成されていない場合には配線自体も一定の巾で形成す
ることができないことになる。
Therefore, if the resist pattern is not formed with an accurate constant width, the wiring itself cannot be formed with a constant width.

ところで、レジスト膜4の露光は、半導体ウェハ3の上
方の所定の位置にマスクをセントし、さらにそのマスク
上方より光を照射することにより行う。したがって、レ
ジスト膜4の表面が平坦である場合は、マスクパターン
との間の距離が一定であるため、単に一定の巾のパター
ンを形成しておくだけで転写されるレジストパターンも
一定の巾で形成することができる。
Incidentally, the resist film 4 is exposed to light by placing a mask at a predetermined position above the semiconductor wafer 3 and by irradiating light from above the mask. Therefore, if the surface of the resist film 4 is flat, the distance between the mask pattern and the mask pattern is constant, so simply forming a pattern with a constant width will cause the transferred resist pattern to also have a constant width. can be formed.

ところが、第2図に示すように半導体ウェハ3の表面近
傍には多くの電極や配線5が二酸化ケイ素(SiO□)
等からなる絶縁膜で電気的に隔離された状態で幾重にも
積層して形成されている。
However, as shown in FIG. 2, many electrodes and interconnections 5 are made of silicon dioxide (SiO□) near the surface of the semiconductor wafer 3.
It is formed by stacking many layers electrically isolated by an insulating film made of the like.

そのため、最上層に位置する絶縁膜6の表面は平坦では
なく、第2図に示すように高部と低部とが存在する。し
たがって、上記絶縁膜6の上に被着されるレジスト膜4
にも必然的に高部4aおよび低部4bとが存在すること
になる。
Therefore, the surface of the insulating film 6 located at the top layer is not flat, and has a high part and a low part as shown in FIG. Therefore, the resist film 4 deposited on the insulating film 6
Also, a high portion 4a and a low portion 4b are inevitably present.

そして、上記のようにレジスト膜4の表面に高低が存在
する場合には、マスクパターンとレジスト膜の表面まで
の距離が場所によってそれぞれ異なることになる。その
ため、一定の巾のマスクパターンを露光する場合には、
レジストパターンが高部4aにおいては広く、また低部
4bにおいては狭く形成されることになる。これは、距
離が長いほど光の回折現象により露光面積が拡大するこ
とに起因すると解される。
When there are heights and depressions on the surface of the resist film 4 as described above, the distance between the mask pattern and the surface of the resist film differs depending on the location. Therefore, when exposing a mask pattern of a certain width,
The resist pattern is formed to be wide in the high portion 4a and narrow in the low portion 4b. This is understood to be due to the fact that the longer the distance, the larger the exposed area becomes due to the phenomenon of light diffraction.

そこで、本実施例のマスクのように、適用されるレジス
ト膜4の表面の高さに応じて、高部4aに対応するマス
クパターンには縮小部2a、低部4bに対応するそれに
は拡張部2bを形成し、その補正を行う。こうすること
により、実際に形成されるレジストパターンを所望の一
定の巾のパターンとして形成することができる。
Therefore, as in the mask of this embodiment, depending on the height of the surface of the applied resist film 4, the mask pattern corresponding to the high part 4a has a reduced part 2a, and the mask pattern corresponding to the low part 4b has an extended part. 2b and perform its correction. By doing so, the resist pattern that is actually formed can be formed as a pattern with a desired constant width.

以上説明した如<、本実施例のマスクを用いることによ
り、半導体ウェハ3の表面の凹凸により該表面に被着さ
れるレジスト膜4の表面にもその影響が避けられず、そ
の表面に高低が生じる場合であっても、常に所望の正確
な寸法のパターンを形成することができるものである。
As explained above, by using the mask of this embodiment, the unevenness of the surface of the semiconductor wafer 3 inevitably affects the surface of the resist film 4 deposited on the surface, and the surface has high and low points. Even if such a pattern occurs, it is possible to always form a pattern with the desired exact dimensions.

したがって、上記レジストパターンを利用して配線等を
形成する場合には、断線や隣接する配線等との間にショ
ートを生じることを防止でき、信頼性の高い半導体装置
を製造できるものである。
Therefore, when wiring or the like is formed using the resist pattern, it is possible to prevent disconnections or short circuits between adjacent wirings, etc., and it is possible to manufacture a highly reliable semiconductor device.

なお、本実施例のマスクの形成は、半導体ウェハ3の表
面の高さを実測し、あるいは理論的に算出することによ
り、半導体ウェハ3の全体についてその表面の高低の情
報を得、該情報に基づいてパターン設計することにより
達成できる。
In addition, in forming the mask in this embodiment, information on the height of the surface of the entire semiconductor wafer 3 is obtained by actually measuring or theoretically calculating the height of the surface of the semiconductor wafer 3, and based on the information. This can be achieved by designing a pattern based on this.

〔効果〕〔effect〕

(1)、半導体ウェハの表面に被着されたレジスト膜の
高低に対応させて該マスクのパターン巾を縮小または拡
張させることにより、該マスクを用いてレジスト膜を露
光し、次いで現像してレジストパターンを形成する場合
、レジスト膜の高低に起因して広狭変化する露光中を補
正できることにより、レジストパターンを所定巾で正確
に形成することができる。
(1) By reducing or expanding the pattern width of the mask in accordance with the height of the resist film deposited on the surface of the semiconductor wafer, the resist film is exposed using the mask, and then developed to resist the resist film. When forming a pattern, the resist pattern can be accurately formed with a predetermined width by being able to correct the wide and narrow changes during exposure due to the height of the resist film.

(2)、前記(11により、半導体ウェハ上に電極・配
線等を正確に形成できるので、ショート、断線等に起因
する電気的不良の発生を防止できる。
(2) According to (11) above, electrodes, wiring, etc. can be accurately formed on the semiconductor wafer, and therefore electrical defects caused by short circuits, disconnections, etc. can be prevented.

(3)、前記(2)により、半導体の信頼性向上を達成
できる。
(3) According to (2) above, it is possible to improve the reliability of the semiconductor.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、実施例では明確な高部と低部が存在する半導
体ウェハに適用するものを示したが、それに限るもので
なく、微妙に変化する高低を考慮して連続的に巾が変化
するマスクパターンを形成するものであってもよいこと
はいうまでもない。
For example, in the embodiment, the application is shown to be applied to a semiconductor wafer with clear high and low parts, but the mask pattern is not limited to this, and the width continuously changes in consideration of the slightly changing height. Needless to say, it may also form a .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による一実施例であるマスクに形成され
たマスクパターンの一部を拡大して示す部分平面図、 第2図は上記マスクパターンを露光する半導体ウェハの
表面状態の概略を示す拡大部分断面図、第3図は本実施
例のマスクを示す概略断面図である。 1・・・透明基板、2・・・マスクパターン、2a・・
・縮小部、2b・・・拡張部、3・・・半導体ウェハ、
4・・・レジスト膜、4a・・・高部、4b・・・低部
、5・・・配線、6・・・絶縁膜。 刈ッ′ 第1図 第  2  図 第  3  図
FIG. 1 is a partial plan view showing an enlarged part of a mask pattern formed on a mask according to an embodiment of the present invention, and FIG. 2 is a schematic diagram showing the surface state of a semiconductor wafer to which the mask pattern is exposed. The enlarged partial sectional view, FIG. 3, is a schematic sectional view showing the mask of this embodiment. 1... Transparent substrate, 2... Mask pattern, 2a...
- Reduction part, 2b... Expansion part, 3... Semiconductor wafer,
4... Resist film, 4a... High part, 4b... Low part, 5... Wiring, 6... Insulating film. Cut' Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1、半導体ウェハに被着されたレジスト膜の高低に対応
してパターン巾が縮小または拡張形成されてなるマスク
1. A mask whose pattern width is reduced or expanded in accordance with the height of a resist film deposited on a semiconductor wafer.
JP60282873A 1985-12-18 1985-12-18 Mask Pending JPS62143052A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60282873A JPS62143052A (en) 1985-12-18 1985-12-18 Mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60282873A JPS62143052A (en) 1985-12-18 1985-12-18 Mask

Publications (1)

Publication Number Publication Date
JPS62143052A true JPS62143052A (en) 1987-06-26

Family

ID=17658188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60282873A Pending JPS62143052A (en) 1985-12-18 1985-12-18 Mask

Country Status (1)

Country Link
JP (1) JPS62143052A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335238A (en) * 1989-06-30 1991-02-15 Matsushita Electric Ind Co Ltd Method for verifying mask pattern
JPH03186845A (en) * 1989-12-15 1991-08-14 Mitsubishi Electric Corp Photomask for semiconductor integrated circuit
KR100535352B1 (en) * 1998-06-30 2006-03-31 비오이 하이디스 테크놀로지 주식회사 Method for fabricating array substrate of LCD

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335238A (en) * 1989-06-30 1991-02-15 Matsushita Electric Ind Co Ltd Method for verifying mask pattern
JPH03186845A (en) * 1989-12-15 1991-08-14 Mitsubishi Electric Corp Photomask for semiconductor integrated circuit
KR100535352B1 (en) * 1998-06-30 2006-03-31 비오이 하이디스 테크놀로지 주식회사 Method for fabricating array substrate of LCD

Similar Documents

Publication Publication Date Title
EP0126621B1 (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
KR100190365B1 (en) Semiconductor device manufacturing of photomask & forming method thereof
JPS62143052A (en) Mask
US6340631B1 (en) Method for laying out wide metal lines with embedded contacts/vias
JP3115107B2 (en) Reticle, semiconductor device using the reticle, and method of manufacturing the same
JP2666393B2 (en) Semiconductor device
JP3959212B2 (en) Mask pattern correction method and exposure mask using the same
JP2748029B2 (en) How to create alignment marks
JP2767594B2 (en) Method for manufacturing semiconductor device
JPH11184066A (en) Photomask and contact hole formation
JP2830636B2 (en) Method for manufacturing semiconductor device
KR970008265B1 (en) Exposure mask for production of semiconductor elements
JPS61148819A (en) Structure for mask alignment pattern
KR100289664B1 (en) Manufacturing Method of Exposure Mask
JP2762500B2 (en) Semiconductor device
JPS63160330A (en) Mask alignment method
KR100359250B1 (en) Method for reporting overlay margin using assistant thin film
KR0166488B1 (en) Fine contact forming method in the semiconductor device
JPH03142820A (en) Manufacture of semiconductor device
JPH04151827A (en) Formation method for pattern
JPH0245909A (en) Manufacture of semiconductor device
JPH0212807A (en) Semiconductor device
JPH11338121A (en) Photomask for exposure
JPS623944B2 (en)
JPS5850026B2 (en) Manufacturing method of semiconductor device