JPS6169283A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPS6169283A JPS6169283A JP19218384A JP19218384A JPS6169283A JP S6169283 A JPS6169283 A JP S6169283A JP 19218384 A JP19218384 A JP 19218384A JP 19218384 A JP19218384 A JP 19218384A JP S6169283 A JPS6169283 A JP S6169283A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- video signal
- circuit
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、静止画像の表示を行うための液晶ディスプレ
イ装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a liquid crystal display device for displaying still images.
例えば液晶を用いてテレビ画像を表示することが提案さ
れている。For example, it has been proposed to display television images using liquid crystals.
第5図において、(1)はテレビの映像信号が供給され
る入力端子で、この入力端子(1)からの信号がそれぞ
れ例えばNチャンネルFETからなるスイッチング素子
M1.M2 ・−・Mmを通じて垂直(Y軸)方向の
ラインLL、L2 ・・・Lmに供給される。なおm
は水平(X軸)方向の画素数に相当する数である。さら
にm段のシフトレジスタ(2)が設けられ、このシフト
レジスタ(2)に水平周波数のm倍のクロック信号Φ□
H1Φ2Hが供給され、このシフトレジスタ(2)の各
出力端子からのクロック信号Φ□H2Φ2Hによって順
次走査される画素スイッチ信号φH□、φH2・・・φ
H0がスイッチング素子M1〜Mmの各制御端子に供給
される。なおシフトレジスタ(2)には低電位(V s
s )と高電位(Voo)が供給され、この2つの電位
の駆動パルスが形成される。In FIG. 5, (1) is an input terminal to which a television video signal is supplied, and the signal from this input terminal (1) is transmitted to each switching element M1. It is supplied to lines LL, L2...Lm in the vertical (Y-axis) direction through M2...Mm. Furthermore, m
is a number corresponding to the number of pixels in the horizontal (X-axis) direction. Furthermore, an m-stage shift register (2) is provided, and a clock signal Φ□ of m times the horizontal frequency is sent to this shift register (2).
H1Φ2H is supplied, and pixel switch signals φH□, φH2...φ are sequentially scanned by clock signals Φ□H2Φ2H from each output terminal of this shift register (2).
H0 is supplied to each control terminal of switching elements M1 to Mm. Note that the shift register (2) is connected to a low potential (V s
s ) and a high potential (Voo) are supplied, and drive pulses of these two potentials are formed.
また各ラインL1〜Lmにそれぞれ例えばNチャンネル
FETからなるスイッチング素子M11゜M21・・・
MyH,M12. M22・・’M712+ HHH
M 1. 、 M 2.・・・Mnmの一端が接続され
る。なおnは水平走査線数に相当する数である。このス
イッチング素子Mu〜Mnmの他端がそれぞれ液晶セル
C111C21・・・Cnmを通じてターゲット端子(
3)に接続される。In addition, switching elements M11, M21, .
MyH, M12. M22...'M712+ HHH
M1. , M2. ...One end of Mnm is connected. Note that n is a number corresponding to the number of horizontal scanning lines. The other ends of the switching elements Mu to Mnm are connected to target terminals (
3).
さらにn段のシフトレジスタ(4)が設けられ、このシ
フトレジスタ(4)に水平周波数のクロック信号ΦiV
r Φ2vが供給され、このシフトレジスタ(4)の
各出力端子からのクロック信号ΦIVr Φ2vによ
って順次走査される走査線スイッチ信号φV1 +
φv2・・・φvnが、水平(X軸)方向のゲート線G
l。Furthermore, an n-stage shift register (4) is provided, and this shift register (4) receives a horizontal frequency clock signal ΦiV.
r Φ2v is supplied, and the scanning line switch signal φV1 + is sequentially scanned by the clock signal ΦIVr Φ2v from each output terminal of this shift register (4).
φv2...φvn is the gate line G in the horizontal (X-axis) direction
l.
G2 ・・・Onを通じてスイッチング素子Mll〜M
nmのX軸方向の各列(MnmM1m)、 (Mzt
〜M21)・・・ (Mn□〜Mnm)ごこの制御端子
にそれぞれ供給される。なお、シフトレジスタ(4)に
もシフトレジスタ(2)と同様にvssとVDDが供給
される。G2... Switching elements Mll to M through On
Each column of nm in the X-axis direction (MnmM1m), (Mzt
~M21)... (Mn□~Mnm) are supplied to the respective control terminals. Note that the shift register (4) is also supplied with vss and VDD in the same way as the shift register (2).
すなわちこの回路において、シフトレジスタ(2)。That is, in this circuit, the shift register (2).
(4)には第6図A、Bに示すようなりロック信号Φ□
イ、Φ2H%Φ1v、Φ2Vが供給される。そしてシフ
トレジスタ(2)からは第6図Cに示すように各画素期
間ごとにφH□〜φHmが出力され、シフトレジスタ(
4)からは第6図りに示すように1水平期間ごとにφv
1〜φvnが出力される。さらに人力端子(1)には第
6図已に示すような信号が供給される。(4) As shown in Fig. 6A and B, the lock signal Φ□
A, Φ2H%Φ1v, Φ2V are supplied. Then, as shown in FIG. 6C, the shift register (2) outputs φH□ to φHm for each pixel period, and the shift register (
From 4) onwards, φv is calculated every horizontal period as shown in the sixth diagram.
1 to φvn are output. Furthermore, a signal as shown in FIG. 6 is supplied to the human input terminal (1).
そしてφVi + φH□が出力されているときは、
スイッチング素子M1とM11〜Mi、がオンされ、入
力端子(ll=M t −L L =M 1x = C
sl−ターゲット端子(3)の電流路が形成されて液晶
セルC1lに入力端子(1)に供給された信号とターゲ
ット端子(3)との電位差が供給される。このためこの
セルCL1の容量分に、1番目の画素の信号による電位
差に相当する電荷がサンプルホールドされる。この電荷
量に対応して液晶の光透過率が変化される。これと同様
のことがセルC12〜CnmについてHilt 次行わ
れ、さらに次のフィールドの信号が供給された時点で各
セルC1i〜Cnmの電荷量が書き換えられる。And when φVi + φH□ is output,
Switching elements M1 and M11 to Mi are turned on, and the input terminal (ll=M t −L L =M 1x = C
A current path of the sl-target terminal (3) is formed, and the potential difference between the signal supplied to the input terminal (1) and the target terminal (3) is supplied to the liquid crystal cell C1l. Therefore, the charge corresponding to the potential difference due to the signal of the first pixel is sampled and held in the capacitance of this cell CL1. The light transmittance of the liquid crystal changes depending on the amount of charge. A similar process is performed for the cells C12 to Cnm after Hilt, and the amount of charge in each of the cells C1i to Cnm is rewritten at the time when the next field signal is supplied.
このようにして、映像信号の各画素に対応して!セルC
L1〜Cnmの光透過率が変化され、これが順次繰り返
されてテレビ画像の表示が行われる。In this way, corresponding to each pixel of the video signal! Cell C
The light transmittance of L1 to Cnm is changed, and this is sequentially repeated to display a television image.
ところで液晶で表示を行う場合には、一般にその信頼性
、寿命を良くするため交流駆動が用いられる。例えばテ
レビ画像の表示においては、lフィールドまたは1フレ
ームごとに映像信号を反転させた信号を入力端子(1)
に供給する。すなわち入力端子(1)には第6図Eに示
すように1フィールドまたは1フレームごとにターゲッ
ト電位VLに対して極性の反転された信号が供給される
。By the way, when displaying with a liquid crystal, AC drive is generally used to improve its reliability and lifespan. For example, when displaying a television image, a signal obtained by inverting the video signal for each l field or frame is input to the input terminal (1).
supply to. That is, as shown in FIG. 6E, the input terminal (1) is supplied with a signal whose polarity is inverted with respect to the target potential VL for each field or frame.
ところで上述の装置において、任意のテレビ画像を静止
画で表示したいという要求がある。その場合に従来から
、例えば1フィールドあるいは1フレ一ム分のメモリを
設け、所望の画像をこのメモリに記憶させ、これを繰返
し読出し、この読出された信号を1フィールドごとに位
相反転して上述の入力端子(1)に供給することが提案
されている。By the way, in the above-mentioned apparatus, there is a demand for displaying an arbitrary television image as a still image. In that case, conventionally, for example, a memory for one field or one frame is provided, a desired image is stored in this memory, this is repeatedly read out, and the phase of the read signal is inverted for each field, as described above. It is proposed to supply the input terminal (1) of
しかしながら上述のようなlフィールドあるいは1フレ
一ム分のメモリは、それ自体大形であり同価であって、
一般の民生用の機器に適用することは困難である。However, the memory for one field or one frame as described above is itself large and has the same cost.
It is difficult to apply it to general consumer equipment.
これに対して、例えば特開昭58−H)7782号公報
に示されるように、液晶セルCのメモリ機能を利用して
静止画の表示を行うことが提案された。すなわちこの装
置は、1画面ごとに極性が反転される映像信号を複数画
素に時系列的に供給する第1のサンプルホールド回路を
有する液晶ビデオディスプレイ駆動回路において、該映
像信号を反転し該第1のサンプルホールド回路へ供給す
る反転手段と、該複数画素からの該映像信号を時系列的
に読出す第2のサンプルホールド回路と、外部端子から
の映像信号又は該第2サンプルホールド回路からの映像
信号を切換えて該反転手段に供給する切換手段とを有す
る液晶ビデオディスプレイ駆動回路である。In response to this, it has been proposed to display still images by utilizing the memory function of the liquid crystal cell C, as disclosed in, for example, Japanese Unexamined Patent Publication No. 58-H7782. That is, in this device, in a liquid crystal video display drive circuit having a first sample and hold circuit that supplies a video signal whose polarity is inverted for each screen to a plurality of pixels in time series, the video signal is inverted and the polarity of the video signal is inverted to the first sample and hold circuit. a second sample and hold circuit that reads out the video signals from the plurality of pixels in time series; and a video signal from an external terminal or a video signal from the second sample and hold circuit. and switching means for switching signals and supplying the signals to the inverting means.
ところがこの装置の場合、公報中にも記載されているよ
うに1フィールドの表示を行うごとに画像が1画素分ず
つ走査方向にずれて行く。このため1フィールドごとに
走査方向を逆にするなどの処置が行われるが、このよう
に走査方向を切換えるためには大規模な回路が必要であ
り、また1フィールドごとに交互に1画素分ずれる状態
ば残るので、これがフリッカ−等になるおそれがある。However, in the case of this device, as described in the publication, the image shifts by one pixel in the scanning direction each time one field is displayed. For this reason, measures such as reversing the scanning direction are taken for each field, but switching the scanning direction in this way requires a large-scale circuit, and the scanning direction is shifted by one pixel alternately for each field. This may cause flicker or the like.
また液晶セルCの信号を取出し、この信号を再び液晶セ
ルCに戻し、これを繰返えして静止画表示を行っている
ので、この間の信号の伝達特性に歪みがあると、この歪
みが累積されて画質が短時間に著しく劣化されてしまう
。これに対して反転、11 手段の利得を調整
することが示されているが、このような調整を完全に行
うのは不可能であり、長時間に亘って正常な静止画表示
を打つことは極めて困難である。Also, since the signal from the liquid crystal cell C is extracted, this signal is returned to the liquid crystal cell C, and this process is repeated to display a still image, if there is any distortion in the signal transmission characteristics during this time, this distortion will occur. This accumulates and the image quality deteriorates significantly in a short period of time. On the other hand, it has been shown that the gain of the inversion method can be adjusted, but it is impossible to make such adjustment completely, and it is impossible to display a normal still image for a long time. It is extremely difficult.
またこれに対して、信号を所定のレベル範囲ごとに例え
ばその中心レベルに正規化することで、利得の誤差等に
よる歪を補正することが考えられる。しかしながらこの
場合に上述の所定のレベル範囲を判別するには、例えば
そのレベル範囲の境界の数だけのコンパレータを設ける
か、あるいは信号の最大振幅(Voo−VSs)の1/
2等分点でその上か下かを判別し、次に1/4等分点で
上下を判別し、以下1/8 、 l/16と繰返して
レベル範囲を判別する方法が用いられるが、判別・正規
化の分解能を向上させようとすると、前者では構成が複
雑且つ膨大になり、後者では1画素クロック期間での処
理が不可能になってしまうおそれがあった。On the other hand, it is conceivable to normalize the signal for each predetermined level range to its center level, thereby correcting distortion due to gain error or the like. However, in this case, in order to determine the above-mentioned predetermined level range, it is necessary to provide as many comparators as there are boundaries of the level range, or to use 1/1/2 of the maximum amplitude of the signal (Voo-VSs).
The method used is to use the bisecting point to determine whether it is above or below, then use the 1/4 dividing point to determine whether it is above or below, and then repeating 1/8, 1/16, etc. to determine the level range. If an attempt is made to improve the resolution of discrimination and normalization, the former method would require a complex and enormous configuration, while the latter method would be unable to perform processing in one pixel clock period.
さらに液晶セルCから信号を取出す際に、その信号線の
浮遊容量等に残留電荷があると、これによっても信号が
劣化され、長時間に亘って静止画表示を行うことができ
なくなってしまう。Further, when a signal is extracted from the liquid crystal cell C, if there is a residual charge in the stray capacitance of the signal line, the signal will also be degraded, making it impossible to display a still image for a long time.
従来の装置は上述のように構成されていた。このため従
来の装置では、構成が複雑になったり長時間に亘って静
止画像を表示すると画質が極めて劣化されてしまう。ま
た正規化の分解能を充分に大きく採ることができないな
どの問題点があった。Conventional devices were constructed as described above. For this reason, in conventional devices, if the configuration is complicated or if a still image is displayed for a long time, the image quality will deteriorate significantly. Another problem is that the resolution of normalization cannot be made sufficiently large.
本発明は、水平画素数に等しい数の列線Lt+L2 ・
・・Lmにそれぞれ水平画素クロックによって順次形成
される画素スイッチ信号にてオン駆動される水平スイッ
チ素子を介してlフィールド毎に基準電位に対して極性
の反転される映像信号を供給し、水平走査線数に等しい
数の行線G1゜G2 ・・・Gnに水平走査クロックに
よって順次形成される走査線スイッチ信号を供給し、上
記各列線と行線の交点にそれぞれ上記走査線スイッチ信
号にてオン駆動される画素スイッチ索子M11゜Mt2
・・・Mnmを設け、これらの画素スイッチ素子を介し
て上記列線に供給される上記映像信号をそれぞれが1画
素を構成する液晶表示セルC11゜C12・・・Cnm
に供給するようにした液晶ディスプレイ装置において、
上記映像信号の少くとも一方の上記フィールド期間に上
記液晶表示セルに記憶された上記映像信号を上記画素ス
イッチ素子を介して取り出し、この取り出された信号を
極性反転(14)すると共にその極性の上記映像信号を
所定のレベル範囲ごとに正規化(15)L、この反転及
び正規化された信号を再度上記液晶表示セルに害込むと
共に、上記各列線に上記映像信号の水平ブランキング期
間ごとにオン駆り1される第3のスイッチ素子M R1
,M F、2・・・Mゆを介してリセット電圧(3)を
供給するようにしたことを特徴とする液晶ディスプレイ
装置である。In the present invention, the number of column lines Lt+L2 equal to the number of horizontal pixels.
...A video signal whose polarity is inverted with respect to the reference potential every l field is supplied to Lm through a horizontal switch element which is turned on by a pixel switch signal sequentially formed by a horizontal pixel clock, and horizontal scanning is performed. A scanning line switch signal sequentially formed by a horizontal scanning clock is supplied to the row lines G1, G2, . . . Gn of a number equal to the number of lines. Pixel switch element M11°Mt2 that is turned on
. . Mnm are provided, and the video signal supplied to the column line via these pixel switch elements is connected to liquid crystal display cells C11°C12...Cnm, each of which constitutes one pixel.
In a liquid crystal display device designed to supply
The video signal stored in the liquid crystal display cell during at least one of the field periods of the video signal is taken out via the pixel switch element, and the polarity of the taken out signal is inverted (14) and the polarity is Normalize the video signal for each predetermined level range (15)L, apply this inverted and normalized signal to the liquid crystal display cell again, and apply it to each column line for each horizontal blanking period of the video signal. Third switch element M R1 that is turned on
, MF, 2, . . . , M are supplied with a reset voltage (3).
し作用〕
この装置によれば、液晶セルCから取出された信号が同
じ液晶セルCに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。[Operation] According to this device, the signal taken out from the liquid crystal cell C is returned to the same liquid crystal cell C, so there is no image shift, etc., no special scanning is required, and the drive circuit etc. can be used as is.
また信号の正規化及び信号線の電位のりセットを行って
いるので、これらによって画質が劣化することがなく、
長時間に亘って良好な静止画表ボを行うことができる。In addition, since the signal is normalized and the potential of the signal line is set, the image quality will not deteriorate due to these.
Good still image display can be performed over a long period of time.
さらに映像信号の極性の片側だけで正規化を行うように
しているので、正規化回路の分解能を容易に高めること
ができる。Furthermore, since normalization is performed on only one side of the polarity of the video signal, the resolution of the normalization circuit can be easily increased.
(実施例]
第1図において、スイッチング素子M1〜Mmに代えて
それぞれ2(固のスイッチング素子MA□。(Example) In FIG. 1, each of the switching elements M1 to Mm is replaced with two (solid switching elements MA□).
MBi〜MAユ、MB、が並列に設けられる。そしてそ
れぞれ隣接のスイッチング素子MA2とMB□、MA3
とMB2・・・のゲート端子が互いに接続されて、この
接続中点に画素スイッチ信号φM11 φH2・・・
が供給される。なおスイッチング素子MAIのゲート端
子には画素スイッチ信号φHOが供給される。MBi to MAY and MB are provided in parallel. And the adjacent switching elements MA2, MB□, MA3
The gate terminals of MB2 and MB2... are connected to each other, and pixel switch signals φM11, φH2...
is supplied. Note that the pixel switch signal φHO is supplied to the gate terminal of the switching element MAI.
さらに入力端子(1)は通常表示/静止画表示切換スイ
ッチ(11)の通常表示側接点Nを通じて、スイッチン
グ素子MB□〜MB、、lに接続される。またスイッチ
ング素子MA、〜MAT11の接続中点がアンプ(12
)に接続され、このアンプ(12)の出力端にコンデ−
1ンサ(13)が接続され、この出力端が反転回路(1
4)を通じて正規化回路(ノーマライザ) (15)
及び正規化回路(15)での信号のa延時間と等しイ遅
延回II(16)に接続される。そしてこの正規化回路
(15)及び遅延回路(16)の出力端がフィールド切
換スイッチ(17)で選択され切換スイッチ(11)の
静止画表示側接点Sに接続される。また各信号ラインL
1〜Lmにそれぞれスイッチング素子MRよ、MR2・
・・MR,、lが接続され、このスイッチング素子MR
1〜MFunを通じて所定の電圧源、例えばターゲット
端子(3)に接続される。Further, the input terminal (1) is connected to the switching elements MB□ to MB, , l through the normal display side contact N of the normal display/still image display changeover switch (11). Also, the connection midpoint of switching elements MA, ~MAT11 is the amplifier (12
), and a capacitor is connected to the output terminal of this amplifier (12).
1 sensor (13) is connected, and this output terminal is connected to the inverting circuit (13).
4) Normalization circuit (normalizer) through (15)
and is equal to the delay time a of the signal in the normalization circuit (15) and is connected to the delay circuit II (16). The output terminals of the normalization circuit (15) and the delay circuit (16) are selected by the field changeover switch (17) and connected to the still image display side contact S of the changeover switch (11). Also, each signal line L
1 to Lm respectively have switching elements MR and MR2.
...MR,,l are connected, and this switching element MR
1 to MFun to a predetermined voltage source, for example, a target terminal (3).
そしてこの装置において、一方のフィールドではスイッ
チ(17)が正規化回路(15)側の接点Aに接続され
、他方のフィールドでは遅延回路(16)側の接点Bに
接続される。In this device, in one field the switch (17) is connected to contact A on the normalization circuit (15) side, and in the other field it is connected to contact B on the delay circuit (16) side.
これによって、例えば一方のフィールドの画素スイッチ
信号φH1の位相で次の画素スイッチ信号φH2に対応
する液晶セルCの信号が取出され、この信号がアンプ(
12)を通じてコンデンサ(13)に蓄積され、反転回
路(14)、正規化回路(15)を通じて画素スイッチ
信号φH2の位相で同じ液晶セルCに書込まれる。ここ
で液晶セルCからの信号の電位をI/Sとし、コンデン
サ(13)の容量ヲCsとすると、アンプ(12)の容
量をcPとして、コンデンサ(13)のホット側の電位
v′8は、利得を−Aとすると、この反転回路(14)
の出力この電位がv′t=−v、となるように−Aの値
を定めることにより、液晶セルCには反転された同じ信
号が再書込されることになる。As a result, for example, a signal of the liquid crystal cell C corresponding to the next pixel switch signal φH2 is extracted at the phase of the pixel switch signal φH1 of one field, and this signal is sent to the amplifier (
12), and is stored in a capacitor (13) through an inversion circuit (14) and a normalization circuit (15), and is written into the same liquid crystal cell C with the phase of the pixel switch signal φH2. Here, if the potential of the signal from the liquid crystal cell C is I/S, and the capacitance of the capacitor (13) is Cs, then if the capacitance of the amplifier (12) is cP, the hot side potential v'8 of the capacitor (13) is , the gain is -A, then this inverting circuit (14)
By setting the value of -A so that the output potential becomes v't=-v, the same inverted signal is rewritten into the liquid crystal cell C.
これに対して他方のフィールドでは液晶セルCから読出
された信号が反転回路(14)で再度反転されて元の極
性とされ、正規化回路(15)での処理時間に等しい時
間を遅延回路(■6)で遅延されて液晶セルCに再書込
される。これによって交流駆動による静止画表示が行わ
れる。On the other hand, in the other field, the signal read from the liquid crystal cell C is inverted again by the inverting circuit (14) to the original polarity, and the delay circuit (14) takes a time equal to the processing time of the normalizing circuit (15). (2) The data is rewritten to the liquid crystal cell C with a delay in step 6). As a result, still image display is performed using AC drive.
そしてこの場合に、正規化回路(15)では一方のフィ
ールドでのみ正規化を行い、他方のフィールドでは正規
化を行わないので、例えば第2図のような映像信号であ
った場合に一方のフィールドが極性反転されたVt〜V
SSのレベル範囲のみで正規化を行えばよい。すなわち
この正規化回路(15)の入出力特性は第3図に示すよ
うであればよい。これにより−Aの値に多少の誤差があ
っても、常に出力信号(再書込信号)を一定の値にする
ことができると共に、レベル判別の範囲が従来の1/2
になるので、構成を簡単にし、また処理時間を短くする
ことができる。In this case, the normalization circuit (15) normalizes only one field and not the other field, so for example, if the video signal is as shown in Figure 2, one field Vt~V with reversed polarity
Normalization may be performed only within the SS level range. That is, the input/output characteristics of this normalization circuit (15) need only be as shown in FIG. As a result, even if there is some error in the value of -A, the output signal (rewrite signal) can always be kept at a constant value, and the range of level discrimination is 1/2 that of the conventional one.
Therefore, the configuration can be simplified and the processing time can be shortened.
さらにスイッチング素子MR,〜MRmのゲート端子に
は水平ブランキング信号φHB LKが供給される。Further, a horizontal blanking signal φHBLK is supplied to the gate terminals of the switching elements MR, -MRm.
このため各信号ラインL1〜Lmは水平ブランキングご
とにターゲット電圧にリセットされる。このため各信号
ラインに残留した信号がリセットされ、液晶セルCの信
号を取出す際に不要信号が混入されることがなくなる。Therefore, each signal line L1 to Lm is reset to the target voltage every horizontal blanking. Therefore, the signals remaining on each signal line are reset, and unnecessary signals are not mixed in when the signal from the liquid crystal cell C is extracted.
こうして静止画の表示が行われるわけであるが、上述の
装置によれば構成が極めて簡単であると共に、長時間に
亘って表示を行っても信号が劣化されることがなく、常
に良好な静止画表示を行うごとができる。さらに映像信
号の極性の片側だけで正規化を行うようにしているので
、正規化回路の分解能を容易に高めることができる。In this way, still images are displayed, and the above-mentioned device has an extremely simple configuration, and the signal does not deteriorate even when displayed for a long time, so it can always display a good still image. It is possible to display images every time. Furthermore, since normalization is performed on only one side of the polarity of the video signal, the resolution of the normalization circuit can be easily increased.
ところで上述の装置において、上述の例では1フィール
ドおきに正規化が行われるので、正規化は2フィールド
に一回となり、−Aの設定条件が従来のものより多少厳
しくなる。そごでそれを軽減するためには第4図のよう
な回路を用いる。この図では液晶表示部の構成は省略さ
れている。By the way, in the above-mentioned apparatus, since normalization is performed every other field in the above-mentioned example, normalization is performed once every two fields, and the setting conditions for -A are somewhat stricter than in the conventional case. In order to reduce this, a circuit as shown in Figure 4 is used. In this figure, the structure of the liquid crystal display section is omitted.
この図において、アンプ(12)の出力端が直接かまた
は反転回路(21)を通じてフィールド切換スイッチ(
22)で選択されて正規化回路(15)に接続され、正
規化回路(15)の出力端が反転回路(23)を通じる
かまたは直接にフィールド切換スイッチ(24)で選択
されてスイッチ(11)のステイル側接点Sに接続され
る。In this figure, the output terminal of the amplifier (12) is connected directly or through the inverting circuit (21) to the field selector switch (
22) and connected to the normalization circuit (15), and the output terminal of the normalization circuit (15) passes through the inversion circuit (23) or is directly selected by the field changeover switch (24) and is connected to the switch (11). ) is connected to the stay side contact S.
従ってこの回路において、一方のフィールドではアンプ
(12)からの信号が反転されてから正規r
化回路(15)に供給され、正規化された信号が直接液
晶セルCに再書込みされると共に、他方のフィールドで
はアンプ(12)からの信号が直接正規化回路(15)
に供給され、正規化された4g号か反転されて液晶セル
Cに再書込される。これによってこの回路においても交
流駆りJによる静止画表示が行われると共に、このとき
正規北回+1(15)には一方の極性のみの信号が供給
される。Therefore, in this circuit, in one field the signal from the amplifier (12) is inverted and then the normal r
The normalized signal is directly rewritten into the liquid crystal cell C, and the signal from the amplifier (12) is directly sent to the normalization circuit (15) in the other field.
The normalized 4g signal is inverted and rewritten to the liquid crystal cell C. As a result, a still image is displayed by the AC drive J in this circuit as well, and at this time, a signal of only one polarity is supplied to the normal north circuit +1 (15).
なおどの回路で、上述の利得AのI145Mはアンプ(
12)等で行い、反転回路(21) (23)の利得
は−1とされる。またこのとき反転回路(21) (
23)と並列の破線図示の位置にも利得が1の回路が設
けられる。そこで差動アンプを用いて、反転及び直接の
出力をその正負の出力端から得ることができる。さらに
反転回路(21) (23)とスイッチ(22)
(24)の位置はそれぞれ逆にしてもよい。In which circuit, I145M with gain A mentioned above is an amplifier (
12) etc., and the gain of the inverting circuits (21) and (23) is set to -1. Also at this time, the inverting circuit (21) (
A circuit with a gain of 1 is also provided at the position shown by the broken line in parallel with 23). Therefore, a differential amplifier can be used to obtain inverted and direct outputs from its positive and negative output terminals. Furthermore, the inverting circuit (21) (23) and the switch (22)
The positions of (24) may be reversed.
なおこの装置は、アモルファスシリコン、ポリシリコン
、シリコンオンサファイア、有機半導体等のTPTを用
いたアクティブマトリクスによる液晶ディスプレイ装置
に適用できる。Note that this device can be applied to an active matrix liquid crystal display device using TPT such as amorphous silicon, polysilicon, silicon on sapphire, and organic semiconductor.
また上述のシフトレジスタ(2+ 、 (41は装置を
構成するICの外部に設けてもよい。 −さらに
表示は点順次、線順次のいずれにも適用可能である。Further, the above-mentioned shift registers (2+, (41) may be provided outside the IC constituting the device. -Furthermore, the display can be applied to either dot-sequential or line-sequential display.
〔発明の効果〕
本発明によれば、液晶セルCから取出された信号が同じ
液晶セルCに戻されるので、画像のずれ等が生じること
がなく、特別な走査等が不要で、駆動回路等は従来のも
のがそのまま使用できる。[Effects of the Invention] According to the present invention, since the signal taken out from the liquid crystal cell C is returned to the same liquid crystal cell C, there is no occurrence of image shift, etc., there is no need for special scanning, etc., and the drive circuit etc. The conventional one can be used as is.
また信号の正規化及び信号線の電位のリセットを行って
いるので、これらによって画質が劣化することがなく、
長時間に亘って良好な静止画表示を行うことができる。In addition, since the signal is normalized and the potential of the signal line is reset, the image quality will not deteriorate due to these.
Good still image display can be performed for a long time.
さらに映像信号の極性の片側だけで正規化を行うように
しているので、正規化回路の分解能を容易に高めること
ができるようになった。Furthermore, since normalization is performed on only one side of the polarity of the video signal, the resolution of the normalization circuit can be easily increased.
第1図は本発明の一例の構成図、第2図〜第4図はその
説明のための図、第5図、第6図は従来の装置の説明の
ための図である。
L1〜Linは垂直信号ライン、G1〜Gnはゲート線
、Ml 〜Mm、 Mu 〜Mnm、 MA、
〜MAl、l。
M31〜MBmはスイッチング素子、(14)は反転回
路、(15)は正規化回路、(16)は遅延回路である
。FIG. 1 is a block diagram of an example of the present invention, FIGS. 2 to 4 are diagrams for explaining the same, and FIGS. 5 and 6 are diagrams for explaining a conventional apparatus. L1 to Lin are vertical signal lines, G1 to Gn are gate lines, Ml to Mm, Mu to Mnm, MA,
~MAl, l. M31 to MBm are switching elements, (14) is an inversion circuit, (15) is a normalization circuit, and (16) is a delay circuit.
Claims (1)
クによって順次形成される画素スイッチ信号にてオン駆
動される水平スイッチ素子を介して1フィールド毎に基
準電位に対して極性の反転される映像信号を供給し、水
平走査線数に等しい数の行線に水平走査クロックによっ
て順次形成される走査線スイッチ信号を供給し、上記各
列線と行線の交点にそれぞれ上記走査線スイッチ信号に
てオン駆動される画素スイッチ索子を設け、これらの画
素スイッチ素子を介して上記列線に供給される上記映像
信号をそれぞれが1画素を構成する液晶表示セルに供給
するようにした液晶ディスプレイ装置において、上記映
像信号の少くとも一方の上記フィールド期間に上記液晶
表示セルに記憶された上記映像信号を上記画素スイッチ
素子を介して取り出し、この取り出された信号を極性反
転すると共にその極性の上記映像信号を所定のレベル範
囲ごとに正規化し、この反転及び正規化された信号を再
度上記液晶表示セルに書込むと共に、上記各列線に上記
映像信号の水平ブランキング期間ごとにオン駆動される
スイッチ素子を介してリセット電圧を供給するようにし
たことを特徴とする液晶ディスプレイ装置。A video signal whose polarity is inverted with respect to a reference potential every field through horizontal switch elements that are turned on by pixel switch signals that are sequentially formed in column lines equal to the number of horizontal pixels by a horizontal pixel clock. , a scanning line switch signal formed sequentially by a horizontal scanning clock is supplied to the row lines equal to the number of horizontal scanning lines, and the scanning line switch signal is turned on at the intersection of each column line and row line, respectively. In a liquid crystal display device, a driven pixel switch element is provided, and the video signal supplied to the column line is supplied to each liquid crystal display cell constituting one pixel via these pixel switch elements, The video signal stored in the liquid crystal display cell during at least one of the field periods of the video signal is taken out via the pixel switch element, the polarity of the taken out signal is inverted, and the video signal of that polarity is converted into the video signal. The normalized signal is normalized for each predetermined level range, and the inverted and normalized signal is written into the liquid crystal display cell again, and a switch element that is turned on in each horizontal blanking period of the video signal is provided in each column line. 1. A liquid crystal display device characterized in that a reset voltage is supplied through the interface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19218384A JPH084330B2 (en) | 1984-09-13 | 1984-09-13 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19218384A JPH084330B2 (en) | 1984-09-13 | 1984-09-13 | Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6169283A true JPS6169283A (en) | 1986-04-09 |
JPH084330B2 JPH084330B2 (en) | 1996-01-17 |
Family
ID=16287056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19218384A Expired - Lifetime JPH084330B2 (en) | 1984-09-13 | 1984-09-13 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH084330B2 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61133988A (en) * | 1984-12-04 | 1986-06-21 | 日本電信電話株式会社 | Display element |
WO2004034368A1 (en) * | 2002-10-11 | 2004-04-22 | Mitsubishi Denki Kabushiki Kaisha | Display apparatus |
US7142203B2 (en) | 2000-07-14 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of driving a semiconductor display device |
WO2010143612A1 (en) * | 2009-06-12 | 2010-12-16 | シャープ株式会社 | Pixel circuit and display device |
WO2010143613A1 (en) * | 2009-06-12 | 2010-12-16 | シャープ株式会社 | Pixel circuit and display device |
WO2011052266A1 (en) * | 2009-10-29 | 2011-05-05 | シャープ株式会社 | Pixel circuit and display apparatus |
WO2011052272A1 (en) * | 2009-10-29 | 2011-05-05 | シャープ株式会社 | Pixel circuit and display apparatus |
WO2011055573A1 (en) * | 2009-11-06 | 2011-05-12 | シャープ株式会社 | Pixel circuit and display device |
WO2011055572A1 (en) * | 2009-11-06 | 2011-05-12 | シャープ株式会社 | Display device |
US8654291B2 (en) | 2009-10-29 | 2014-02-18 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
-
1984
- 1984-09-13 JP JP19218384A patent/JPH084330B2/en not_active Expired - Lifetime
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61133988A (en) * | 1984-12-04 | 1986-06-21 | 日本電信電話株式会社 | Display element |
US7142203B2 (en) | 2000-07-14 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of driving a semiconductor display device |
US8009159B2 (en) | 2000-07-14 | 2011-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of driving a semiconductor display device |
WO2004034368A1 (en) * | 2002-10-11 | 2004-04-22 | Mitsubishi Denki Kabushiki Kaisha | Display apparatus |
US7187373B2 (en) | 2002-10-11 | 2007-03-06 | Mitsubishi Denki Kabushiki Kaisha | Display apparatus |
CN102460557A (en) * | 2009-06-12 | 2012-05-16 | 夏普株式会社 | Pixel circuit and display device |
WO2010143612A1 (en) * | 2009-06-12 | 2010-12-16 | シャープ株式会社 | Pixel circuit and display device |
WO2010143613A1 (en) * | 2009-06-12 | 2010-12-16 | シャープ株式会社 | Pixel circuit and display device |
US8847866B2 (en) | 2009-06-12 | 2014-09-30 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
US8704809B2 (en) | 2009-06-12 | 2014-04-22 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
CN102804251A (en) * | 2009-06-12 | 2012-11-28 | 夏普株式会社 | Pixel circuit and display device |
JP5351973B2 (en) * | 2009-10-29 | 2013-11-27 | シャープ株式会社 | Pixel circuit and display device |
US8654291B2 (en) | 2009-10-29 | 2014-02-18 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
US8310638B2 (en) | 2009-10-29 | 2012-11-13 | Sharp Kabushiki Kaisha | Pixel circuit and display apparatus |
WO2011052266A1 (en) * | 2009-10-29 | 2011-05-05 | シャープ株式会社 | Pixel circuit and display apparatus |
US8743033B2 (en) | 2009-10-29 | 2014-06-03 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
WO2011052272A1 (en) * | 2009-10-29 | 2011-05-05 | シャープ株式会社 | Pixel circuit and display apparatus |
US8339531B2 (en) | 2009-11-06 | 2012-12-25 | Sharp Kabushiki Kaisha | Display device |
WO2011055573A1 (en) * | 2009-11-06 | 2011-05-12 | シャープ株式会社 | Pixel circuit and display device |
JP5351974B2 (en) * | 2009-11-06 | 2013-11-27 | シャープ株式会社 | Display device |
JP5351975B2 (en) * | 2009-11-06 | 2013-11-27 | シャープ株式会社 | Pixel circuit and display device |
CN102598108A (en) * | 2009-11-06 | 2012-07-18 | 夏普株式会社 | Pixel circuit and display device |
WO2011055572A1 (en) * | 2009-11-06 | 2011-05-12 | シャープ株式会社 | Display device |
US8854346B2 (en) | 2009-11-06 | 2014-10-07 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
CN102598108B (en) * | 2009-11-06 | 2015-04-01 | 夏普株式会社 | Pixel circuit and display device |
Also Published As
Publication number | Publication date |
---|---|
JPH084330B2 (en) | 1996-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0957491B1 (en) | Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus | |
JPH02209091A (en) | Liquid crystal display device | |
DE19540146B4 (en) | Active matrix liquid crystal display with drivers for multimedia applications and driving methods therefor | |
JPS6167894A (en) | Liquid crystal display unit | |
JPH02204718A (en) | Liquid crystal display device | |
JPH02170125A (en) | Matrix display device | |
JPS61112188A (en) | Image display unit | |
JPS6169283A (en) | Liquid crystal display device | |
RU2502137C1 (en) | Display control circuit, display device and display control method | |
US6885358B2 (en) | LCD driving circuit | |
JPS59220793A (en) | Driving of display | |
JP2676916B2 (en) | Liquid crystal display device | |
JPH0450708Y2 (en) | ||
JPH0675204A (en) | Active matrix type liquid crystal display device | |
JPS6158386A (en) | Liquid crystal display device | |
JP2874180B2 (en) | Liquid crystal display device | |
JPH08234706A (en) | Inversion signal generating circuit for display element and display device using the circuit | |
JP2676882B2 (en) | Liquid crystal display device | |
JPH0310549Y2 (en) | ||
JPH0219456B2 (en) | ||
JP2776073B2 (en) | Display drive device and display device | |
JP3149084B2 (en) | Display device | |
JP3297917B2 (en) | Liquid crystal display device | |
JPH02262192A (en) | Liquid crystal display device | |
JP3244431B2 (en) | Liquid crystal display unit drive circuit and liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |