JPS6068787A - フレ−ミングコ−ド検出回路 - Google Patents
フレ−ミングコ−ド検出回路Info
- Publication number
- JPS6068787A JPS6068787A JP58176224A JP17622483A JPS6068787A JP S6068787 A JPS6068787 A JP S6068787A JP 58176224 A JP58176224 A JP 58176224A JP 17622483 A JP17622483 A JP 17622483A JP S6068787 A JPS6068787 A JP S6068787A
- Authority
- JP
- Japan
- Prior art keywords
- framing code
- bit
- framing
- gate
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は９文字情報を含むテレビジリン信号を受信し再
生するシステム等に用いて有効なフレーミングコード検
出回路に関する。
生するシステム等に用いて有効なフレーミングコード検
出回路に関する。
通信システムにおいて、たとえば文字情報をデジタル情
報にて伝送し、これを受信側でサンプリングパルス尤て
サンプリング処理するシステムがある。この場合、サン
プリングデータはそのデータの種類に応じて処理がなさ
れる。たとえば１日本の文字多重放送にて送られてくる
文字放送のパケットは、第１図に示す様に、水平同期信
号、カラーバースト信号に続いて１６ビツト「ｔｏｔｏ
＋ｏ＋ｏ＋ｏ＋ｏ１ｏ＋ｏＪのクロックランイン信号、
８ビツト「１１１００１０１」のフレーミングコード、
続いて２７２ビツトのデータ部等から構成されている。
報にて伝送し、これを受信側でサンプリングパルス尤て
サンプリング処理するシステムがある。この場合、サン
プリングデータはそのデータの種類に応じて処理がなさ
れる。たとえば１日本の文字多重放送にて送られてくる
文字放送のパケットは、第１図に示す様に、水平同期信
号、カラーバースト信号に続いて１６ビツト「ｔｏｔｏ
＋ｏ＋ｏ＋ｏ＋ｏ１ｏ＋ｏＪのクロックランイン信号、
８ビツト「１１１００１０１」のフレーミングコード、
続いて２７２ビツトのデータ部等から構成されている。
フレーミングコードは、データの始まり位置をあられす
もので、検出回路が該フレーミングコードを検出するこ
とＫよってデータ列における基準位置が判るようになっ
ている。現在１日本の文字放送に割り付けられているフ
レーミングコードは、前述の通り「＋１＋００＋０１Ｊ
であるが１日本以外の文字放送、たとえばイギリスの文
字放送に割り付けられているフレーミングコードはｌ’
−１１１００１００」である。アメリカ合衆国における
文字放送のフレーミングコードは「１１１００１１１」
である。データ処理を行なう場合２そのデータがどの国
のどの方式のであるかを知る必要がある。
もので、検出回路が該フレーミングコードを検出するこ
とＫよってデータ列における基準位置が判るようになっ
ている。現在１日本の文字放送に割り付けられているフ
レーミングコードは、前述の通り「＋１＋００＋０１Ｊ
であるが１日本以外の文字放送、たとえばイギリスの文
字放送に割り付けられているフレーミングコードはｌ’
−１１１００１００」である。アメリカ合衆国における
文字放送のフレーミングコードは「１１１００１１１」
である。データ処理を行なう場合２そのデータがどの国
のどの方式のであるかを知る必要がある。
そのデータの種類を判別するには、フレーミングコード
の違いを利用するのが効果的である。
の違いを利用するのが効果的である。
フレーミングコードを正確に検出する従来技術としては
、昭和５２年７月２０日に郵政省電波技術審議会文字放
送作業班に提出された資料「文字放送の新方式案（パケ
ット方式）Ｊ （ＮＨＫより配布） ４−１− ＋ −
ＷＧ−９にて公知である第２図に示す回路がある。第２
図において、４は時系列で直列に送られてくるデータを
並列データに変換するシフトレジスタ、５はＮＵＴゲー
ト、６はＮＡＮＤゲート、７は負入力Ｏ１？ゲートであ
る。この回路はシフトレジスタ４によす、シリアルデー
タパケットのフレーミングコードｔ８ビットの並列デー
タにし、フレーミングコード中００となる部分はＮ Ｏ
Ｔゲート５にて反転しておく。ここで正しくフレーミン
グコードがシフトレジスタ４より出力されると、第２図
の上側のＮＡＮＤゲートグーり、負入力０Ｒ）ｌ−ドア
よりフレーミングコード検出信号が出力すれる。フレー
ミングコードが１ビット誤った状態でシフトレジスタ４
より出力されるとＮＡＮＩ）ゲート６とＮＯＴゲート５
よりなる回路部でフレーミングコード検出回路が出力さ
れる。この回路は上から順に、ＮＡＮＤゲート６のそれ
ぞれ異なった入力信号ＶｃＮＯＴゲート５が１個接続さ
れているので、フレーミングコード中の１ビツトが誤っ
ていてもフレーミングコードを検出することができるも
のである。
、昭和５２年７月２０日に郵政省電波技術審議会文字放
送作業班に提出された資料「文字放送の新方式案（パケ
ット方式）Ｊ （ＮＨＫより配布） ４−１− ＋ −
ＷＧ−９にて公知である第２図に示す回路がある。第２
図において、４は時系列で直列に送られてくるデータを
並列データに変換するシフトレジスタ、５はＮＵＴゲー
ト、６はＮＡＮＤゲート、７は負入力Ｏ１？ゲートであ
る。この回路はシフトレジスタ４によす、シリアルデー
タパケットのフレーミングコードｔ８ビットの並列デー
タにし、フレーミングコード中００となる部分はＮ Ｏ
Ｔゲート５にて反転しておく。ここで正しくフレーミン
グコードがシフトレジスタ４より出力されると、第２図
の上側のＮＡＮＤゲートグーり、負入力０Ｒ）ｌ−ドア
よりフレーミングコード検出信号が出力すれる。フレー
ミングコードが１ビット誤った状態でシフトレジスタ４
より出力されるとＮＡＮＩ）ゲート６とＮＯＴゲート５
よりなる回路部でフレーミングコード検出回路が出力さ
れる。この回路は上から順に、ＮＡＮＤゲート６のそれ
ぞれ異なった入力信号ＶｃＮＯＴゲート５が１個接続さ
れているので、フレーミングコード中の１ビツトが誤っ
ていてもフレーミングコードを検出することができるも
のである。
上記従来技術によれば、各種の７レーミングコードを検
出するのに、フレーミングコードの数だけフレーミング
コード検出回路が必要となり１回路規模の増大、コスト
の上昇、故障や誤動作が多いという欠点がある。また第
２図で示す回路では、フレーミングコードが１ビット誤
っていても検出してしまうため１例えば［１１１００１
０ｔ Ｊのフレーミングコードを検出する回路は、［ｔ
１ｓｏｏ１ｏｏＪと「１１１００１１１Ｊの７レーミ
ングコードすべてを検出してしまい。
出するのに、フレーミングコードの数だけフレーミング
コード検出回路が必要となり１回路規模の増大、コスト
の上昇、故障や誤動作が多いという欠点がある。また第
２図で示す回路では、フレーミングコードが１ビット誤
っていても検出してしまうため１例えば［１１１００１
０ｔ Ｊのフレーミングコードを検出する回路は、［ｔ
１ｓｏｏ１ｏｏＪと「１１１００１１１Ｊの７レーミ
ングコードすべてを検出してしまい。
フレーミングコードによる文字放送の方式判別には使え
ないものである・ 〔発明の目的〕 本発明の目的は、上記従来技術の欠点をなくシ、少ない
部品点数で構成でき、かつフレーミングコードの違いで
１文字放送の種別を判別できるよ５Ｋしたフレーミング
コード検出回路を提供することにある。
ないものである・ 〔発明の目的〕 本発明の目的は、上記従来技術の欠点をなくシ、少ない
部品点数で構成でき、かつフレーミングコードの違いで
１文字放送の種別を判別できるよ５Ｋしたフレーミング
コード検出回路を提供することにある。
本発明の要点は、上記目的を達成するためにフレーミン
グコードの１ビット誤り訂正を行なうフレーミングコー
ド検出回路と、１ビット誤り訂正を行なわないフレーミ
ングコード検出回路とを用い、２つ検出回路の検出回数
をカウントすることにより、フレーミングコードの違い
を検出できるようにしたものである。さらにラッチとＥ
Ｘ−ＯＲゲートを追加して、各種のフレーミングコード
に対し同一回路で対応できるよう罠したものである。
グコードの１ビット誤り訂正を行なうフレーミングコー
ド検出回路と、１ビット誤り訂正を行なわないフレーミ
ングコード検出回路とを用い、２つ検出回路の検出回数
をカウントすることにより、フレーミングコードの違い
を検出できるようにしたものである。さらにラッチとＥ
Ｘ−ＯＲゲートを追加して、各種のフレーミングコード
に対し同一回路で対応できるよう罠したものである。
〔発明の実施例〕
以下１本発明を第５図、第４図を用いて説明する。
第３図は１本発明によるフレーミングコード検出回路の
一実施例を示すブロック図である。
一実施例を示すブロック図である。
第５図において４はシフトレジスタで、直列のデータ列
を入力として８ビツトの並列データを出力する。５はＮ
ＯＴＯＲゲートおよび８は８人力ＮＡＮＤ、７は負入力
ＯＲゲート、９はＥＸ−ＯＲゲート、１０は８ビツトラ
ツチである。
を入力として８ビツトの並列データを出力する。５はＮ
ＯＴＯＲゲートおよび８は８人力ＮＡＮＤ、７は負入力
ＯＲゲート、９はＥＸ−ＯＲゲート、１０は８ビツトラ
ツチである。
１１および１２はカウンタであり、１５ばＯＲゲートで
ある。
ある。
はじめに、８ビツトラツチ１０に予想されるいくつかの
フレーミングコードのうちの１つを反転させたパターン
をセットする。と巨１時にカウンタ１１とカウンタ１２
をリセットする。具体的には１例えば［＋＋＋ｏｏ１ｏ
１Ｊのフレーミングコードが予想されるなら、「ｏｏｏ
ｚｏ＋ｏ」乞８ビットラッチ１０にセントする。シフト
レジスタ４により、シリアルデータパケットのフレーミ
ングコードを、８ビツトの並列データに変換しＥＸ−Ｏ
Ｒゲグー９により８ピツトラ・ソチ１０にセットされた
値と比較する。こうすることによりＥＸ−ＯＲゲート９
の出力には、シフトレジスタ４により得られた並列デー
タのパターンと。
フレーミングコードのうちの１つを反転させたパターン
をセットする。と巨１時にカウンタ１１とカウンタ１２
をリセットする。具体的には１例えば［＋＋＋ｏｏ１ｏ
１Ｊのフレーミングコードが予想されるなら、「ｏｏｏ
ｚｏ＋ｏ」乞８ビットラッチ１０にセントする。シフト
レジスタ４により、シリアルデータパケットのフレーミ
ングコードを、８ビツトの並列データに変換しＥＸ−Ｏ
Ｒゲグー９により８ピツトラ・ソチ１０にセットされた
値と比較する。こうすることによりＥＸ−ＯＲゲート９
の出力には、シフトレジスタ４により得られた並列デー
タのパターンと。
あらかじめ予想したフレーミングコードのパターンと一
致したビットのみＨとなる。具体的には、フレーミング
コードを［＋１１００＋０＋Ｊと予想し、８ビツトラゾ
チ１０に「ｏｏｏ＋ ＋ｏ１ｏＪをセットした場合、シ
フトレジスタ４の出力が１−１＋１００１０１」ならば
、全てのＥＸ−ＯＲゲート９の出力がＨとなる。シフト
レジスタ４の出力が「＋ｚｏｏ＋ｏｏＪならば、左端の
ＥＸ−ＯＲゲートの出力のみＬとなる。ＥＸ−ＯＲゲー
ト９の出力がすべてＨならば、８人力ＮＡＮＤゲート８
の出力はＬとなり、ＮＯＴＯＲゲート９してカウンタ１
１がカウントアツプされる。
致したビットのみＨとなる。具体的には、フレーミング
コードを［＋１１００＋０＋Ｊと予想し、８ビツトラゾ
チ１０に「ｏｏｏ＋ ＋ｏ１ｏＪをセットした場合、シ
フトレジスタ４の出力が１−１＋１００１０１」ならば
、全てのＥＸ−ＯＲゲート９の出力がＨとなる。シフト
レジスタ４の出力が「＋ｚｏｏ＋ｏｏＪならば、左端の
ＥＸ−ＯＲゲートの出力のみＬとなる。ＥＸ−ＯＲゲー
ト９の出力がすべてＨならば、８人力ＮＡＮＤゲート８
の出力はＬとなり、ＮＯＴＯＲゲート９してカウンタ１
１がカウントアツプされる。
ＥＸ−ＯＲゲート９の出力が、１ビツトのみＬで、残り
７ビノト全てＨならば、８人力ＮＡＮＤゲート６のいず
れか１つがＬとなり、負入力ＯＲゲート７の出力がＨと
なりカウンタ１２がカウントアツプされる。１度、８ビ
ツトラツチ１０に予想されるフレーミングコードを反転
させたパターンｔセットしてから一定時間の後、カウン
タ１１とカウンタ１２により計数された値を比較 −シ
、モし、大差でカウンタ１１により計数された値が太き
ければ、シフトレジスタ４に与えられているシリアルデ
ータノくケラトのフレーミングコードは当初子想し２反
転させｆ、−／：ターｙヲ８ビットラッチ１００セット
したものであること力を検知できる。もし、大差でカウ
ンタ＋ＯＫより計数された値が、カウンタ１１で計数さ
れた値より太きければ、シフトレジスタ４に与えられて
（・るシリア）レデータパケットのフレーミングコード
は、当初子想し反転させたノくターンを８ビツトラツチ
１０にセットしたものと１ピントのみ異なっていること
がわかる。そこで、当初子想したフレーミングコードと
は１ビ・ント異なったノくターンを反転させ８ビツトラ
ツチ１０にセ・ットし上記の動作を繰り返し、シフトレ
ジスタ４に与えられているシリアルデータノくケラトの
フレーミングコードを知ることができる。もし、カウン
タ１１により計数された値と、カウンタ１２で計数され
た値が、同数もしくは少数の差しかな（・場合には、シ
フトレジスタ４に与えられているシリアルデータパケッ
トのフレーミングコードは、当初子想したフレーミング
コードとは、２ビツト以上異なっていることがわかる。
７ビノト全てＨならば、８人力ＮＡＮＤゲート６のいず
れか１つがＬとなり、負入力ＯＲゲート７の出力がＨと
なりカウンタ１２がカウントアツプされる。１度、８ビ
ツトラツチ１０に予想されるフレーミングコードを反転
させたパターンｔセットしてから一定時間の後、カウン
タ１１とカウンタ１２により計数された値を比較 −シ
、モし、大差でカウンタ１１により計数された値が太き
ければ、シフトレジスタ４に与えられているシリアルデ
ータノくケラトのフレーミングコードは当初子想し２反
転させｆ、−／：ターｙヲ８ビットラッチ１００セット
したものであること力を検知できる。もし、大差でカウ
ンタ＋ＯＫより計数された値が、カウンタ１１で計数さ
れた値より太きければ、シフトレジスタ４に与えられて
（・るシリア）レデータパケットのフレーミングコード
は、当初子想し反転させたノくターンを８ビツトラツチ
１０にセットしたものと１ピントのみ異なっていること
がわかる。そこで、当初子想したフレーミングコードと
は１ビ・ント異なったノくターンを反転させ８ビツトラ
ツチ１０にセ・ットし上記の動作を繰り返し、シフトレ
ジスタ４に与えられているシリアルデータノくケラトの
フレーミングコードを知ることができる。もし、カウン
タ１１により計数された値と、カウンタ１２で計数され
た値が、同数もしくは少数の差しかな（・場合には、シ
フトレジスタ４に与えられているシリアルデータパケッ
トのフレーミングコードは、当初子想したフレーミング
コードとは、２ビツト以上異なっていることがわかる。
そこで。
当初子想したフレーミングコードとは２ビ・ソト以上異
なったパターンを反転させ８ピｙ）ラッチ１０にセット
し、上記の動作を繰り返す。以上の説明による動作を繰
り返すうちに、フレーミングコードとして適しているノ
（ターンは限られていることから、正しいフレーミング
コードを検知できる。シリアルデータノくケ・ットのフ
レーミングコードを検知した後、データノくケ・ノドの
基準位置の判別には、１ビット誤りン許さないでフレー
ミングコードの検出を行なった検出）くルスと、１ビッ
ト誤りを認めてフレーミングコードの検出を行なった検
出パルスとのＯＲｑ用いれば、従来と同等の性能が得ら
れる。本実施例によれば、受信誤りが多く、一定時間内
のシリアルデータパケット到着色か予測困難な場合テモ
、前記２つのカウンタの計数値を比較することにより対
応可能となる。
なったパターンを反転させ８ピｙ）ラッチ１０にセット
し、上記の動作を繰り返す。以上の説明による動作を繰
り返すうちに、フレーミングコードとして適しているノ
（ターンは限られていることから、正しいフレーミング
コードを検知できる。シリアルデータノくケ・ットのフ
レーミングコードを検知した後、データノくケ・ノドの
基準位置の判別には、１ビット誤りン許さないでフレー
ミングコードの検出を行なった検出）くルスと、１ビッ
ト誤りを認めてフレーミングコードの検出を行なった検
出パルスとのＯＲｑ用いれば、従来と同等の性能が得ら
れる。本実施例によれば、受信誤りが多く、一定時間内
のシリアルデータパケット到着色か予測困難な場合テモ
、前記２つのカウンタの計数値を比較することにより対
応可能となる。
第４図は１本発明によるフレーミングコード検出回路の
第２の実施例を示すブロック図である。第２の実施例と
第１の実施例の異なる点は８人力ＮＡＮＤゲート８の出
力が、負入力ＯＲゲート７にも入力されている点と、カ
ウンタ１２が取り除かれた点と、ＯＲゲート１５が取り
除かれた点の６点である。動作は大筋において第１の実
施例と変わりはない。フレーミングコードを予想し１反
転させたパターン乞８ビットラッチ１０にセットしてか
ら一定時間後その一定時間内に送らｔｌでいるシリアル
データバケットの数が、ある程度予想可能な場合、カウ
ンタ１１により計数された値が、前記予想されるシリア
ルデータバケットの数に等しいか、又はそれに近い値で
あるならば、シフトレジスタ４に与エラしているシリア
ルデータバケットのフレーミングコードは、当初子想し
たパターンであることが検知できる。カウンタ１１によ
り計数された値が零か、又はそれに近い値であるならば
、シフトレジスタ４に与えられているシリアルデータバ
ケットのフレーミングコードは、当初子想したものとは
異なっていることがわかる。そこで。
第２の実施例を示すブロック図である。第２の実施例と
第１の実施例の異なる点は８人力ＮＡＮＤゲート８の出
力が、負入力ＯＲゲート７にも入力されている点と、カ
ウンタ１２が取り除かれた点と、ＯＲゲート１５が取り
除かれた点の６点である。動作は大筋において第１の実
施例と変わりはない。フレーミングコードを予想し１反
転させたパターン乞８ビットラッチ１０にセットしてか
ら一定時間後その一定時間内に送らｔｌでいるシリアル
データバケットの数が、ある程度予想可能な場合、カウ
ンタ１１により計数された値が、前記予想されるシリア
ルデータバケットの数に等しいか、又はそれに近い値で
あるならば、シフトレジスタ４に与エラしているシリア
ルデータバケットのフレーミングコードは、当初子想し
たパターンであることが検知できる。カウンタ１１によ
り計数された値が零か、又はそれに近い値であるならば
、シフトレジスタ４に与えられているシリアルデータバ
ケットのフレーミングコードは、当初子想したものとは
異なっていることがわかる。そこで。
８ビツトラゾチ１ｏに当初子想したものとは弄なったフ
レーミングコードのパターンを反転させたパターンをセ
ットし、上記の動作を繰り返すことにより、シフトレジ
スタ４に与えられているシリアルデータバケットのフレ
ーミングコード（検知することができる。フレーミング
コード押知後、シリアルデータパケットの基準位置の判
別には、負入力Ｏ１？ゲート７の出力を用いれば、従来
と同等の性能が得られる。本笑施例は、第１の実施例に
比べより小さな回路規模で笑現でき、特に一定時間内に
送られるシリアルデータパケット数がある程度予想可能
ヒな場合に有効である。
レーミングコードのパターンを反転させたパターンをセ
ットし、上記の動作を繰り返すことにより、シフトレジ
スタ４に与えられているシリアルデータバケットのフレ
ーミングコード（検知することができる。フレーミング
コード押知後、シリアルデータパケットの基準位置の判
別には、負入力Ｏ１？ゲート７の出力を用いれば、従来
と同等の性能が得られる。本笑施例は、第１の実施例に
比べより小さな回路規模で笑現でき、特に一定時間内に
送られるシリアルデータパケット数がある程度予想可能
ヒな場合に有効である。
以上述べた本発明によれば、あらゆるフレーミングコー
ドのパターン乞判別でとるフレーミングコード検出回路
を構成することができ、これは今までにない新しい機能
である。しかも部品点数の増加は＃１とんどない。
ドのパターン乞判別でとるフレーミングコード検出回路
を構成することができ、これは今までにない新しい機能
である。しかも部品点数の増加は＃１とんどない。
第１図は１文字放送信号のフレーミングコードの信号波
形を示す概略図、第２図は、従来技術を用いたフレーミ
ングコード検出回路を示すブロック図、第３図は１本発
明によるフレーミングコード検出回路の第１の実施例を
示すブロック図、第４図は１本発明によるフレーミング
コード検出回路の第２の実施例を示すブロック図である
。 ４・・・シフトレジスタ。 ５、、、ＮＯＴゲート。 ６．８・・・８人力ＮＡＮＤゲート。 ７・・・負入力ＯＲゲート。 ９・・・ＥＸ−ＯＲゲート。 １０・・・８ビツトラツチ。 Ｎ 、 ＋２・・・カウンタ。 ％／図 第２出
形を示す概略図、第２図は、従来技術を用いたフレーミ
ングコード検出回路を示すブロック図、第３図は１本発
明によるフレーミングコード検出回路の第１の実施例を
示すブロック図、第４図は１本発明によるフレーミング
コード検出回路の第２の実施例を示すブロック図である
。 ４・・・シフトレジスタ。 ５、、、ＮＯＴゲート。 ６．８・・・８人力ＮＡＮＤゲート。 ７・・・負入力ＯＲゲート。 ９・・・ＥＸ−ＯＲゲート。 １０・・・８ビツトラツチ。 Ｎ 、 ＋２・・・カウンタ。 ％／図 第２出
Claims (1)
- 【特許請求の範囲】 １）伝送されてくるデータのフレーム同期の基準位置を
示すフレーミングコードを検出する装置において、シリ
アルデータなサンプリングする手段と、フレーミングコ
ードとビット単位で対応する値を保持するデータ保持手
段と、該データ保持手段の出力と前記サンプリング手段
出力とを１ビット単位で比較するデータ比較手段と、該
データ比較手段の比較結果が全ビット一致していること
を検出する検出手段と、前記検出手段の出力の変化回数
を計数する計数手段を設けたことを特徴とするフレーミ
ングコード検出回路。 ２）前記データ比較手段による比較結果が予め定めたｎ
ビット以下の誤りケ含むことを検出する第２の検出手段
を設けたことを特徴とする特許請求範囲第１項記載のフ
レーミングコード検出回路。 ５）前記データ比較手段による比較結果が予め定めたｎ
ビットのみの誤りを含むことを検出する第５の検出手段
を設けたことを特徴とする特許請求範囲第１項記載のフ
レーミングコード検出回路。 ４）前記第５の検出手段出力の変化回路を計数する第２
の計数手段を設けたことを特徴とする特許請求範囲第６
項記載のフレーミングコード検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176224A JPS6068787A (ja) | 1983-09-26 | 1983-09-26 | フレ−ミングコ−ド検出回路 |
| US06/653,524 US4638497A (en) | 1983-09-26 | 1984-09-24 | Framing code detector for a teletext receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176224A JPS6068787A (ja) | 1983-09-26 | 1983-09-26 | フレ−ミングコ−ド検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068787A true JPS6068787A (ja) | 1985-04-19 |
Family
ID=16009794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58176224A Pending JPS6068787A (ja) | 1983-09-26 | 1983-09-26 | フレ−ミングコ−ド検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4638497A (ja) |
| JP (1) | JPS6068787A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2181928B (en) * | 1985-10-16 | 1989-10-25 | Philips Electronic Associated | Teletext television receivers |
| JPH0681131B2 (ja) * | 1985-12-28 | 1994-10-12 | ソニー株式会社 | デジタル放送受信機の同期検出回路 |
| JPS62230177A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 文字放送受信装置 |
| US4823305A (en) * | 1986-07-18 | 1989-04-18 | Chrysler Motors Corporation | Serial data direct memory access system |
| US4796095A (en) * | 1986-09-09 | 1989-01-03 | Rioch Company, Limited | Method of generating image scanning clock signals in optical scanning apparatus |
| FR2617656B1 (fr) * | 1987-06-30 | 1989-10-20 | Thomson Csf | Procede et dispositif pour l'acquisition de bits de synchronisation dans des systemes de transmission de donnees |
| KR0160279B1 (ko) * | 1988-12-20 | 1998-12-01 | 이우에 사또시 | 무선 통신 장치 |
| US5003390A (en) * | 1990-03-26 | 1991-03-26 | Pbse Enterprises, Inc. | Search and lock technique for reliable acquisition of data transmitted via television signals |
| JP3242654B2 (ja) * | 1992-01-29 | 2001-12-25 | 富士通株式会社 | 入力信号より検出対象信号を検出する信号検出回路 |
| IT1261606B (it) * | 1993-10-12 | 1996-05-23 | Seleco Spa | Ricevitore di segnali teletext con rilevatore di posizione del segnaledi framing code. |
| US5539783A (en) * | 1995-05-18 | 1996-07-23 | Hazeltine Corporation | Non-coherent synchronization signal detector |
| SE506241C2 (sv) * | 1996-03-04 | 1997-11-24 | Ericsson Telefon Ab L M | Förfarande och anordning för bitmönsterdetektering |
| JP3094973B2 (ja) * | 1997-11-06 | 2000-10-03 | 日本電気株式会社 | 信号同期検出回路 |
| US6784943B1 (en) | 1997-12-23 | 2004-08-31 | Thomson Licensing S.A. | Auxiliary digital data extractor in a television |
| KR100480413B1 (ko) * | 1997-12-23 | 2005-04-06 | 톰슨 라이센싱 소시에떼 아노님 | 텔레비전 내의 보조 디지털 데이터 추출기 |
| US7447254B1 (en) * | 2004-03-25 | 2008-11-04 | Cypress Semiconductor Corp. | Self-correlating pseudo-noise pairing |
| US7796694B1 (en) | 2005-11-04 | 2010-09-14 | Cypress Semiconductor Corporation | Circuit and method or encoding DSSS signals |
| US7756194B1 (en) | 2005-11-04 | 2010-07-13 | Cypress Semiconductor Corporation | Circuit and method for decoding code phase modulated signals |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3800086A (en) * | 1964-09-30 | 1974-03-26 | Us Navy | Automatic sync detector |
| US3597539A (en) * | 1968-12-04 | 1971-08-03 | Itt | Frame synchronization system |
| JPS5939939B2 (ja) * | 1975-10-15 | 1984-09-27 | 株式会社東芝 | 同期転送制御方式 |
| NL176420C (nl) * | 1977-09-29 | 1985-04-01 | Nederlanden Staat | Synchronisatieinrichting voor het afgeven van een met een in een inkomend digitaal signaal aanwezig synchronisatieteken overeenkomend synchronisatiesignaal. |
| DE2930586A1 (de) * | 1979-07-27 | 1981-02-12 | Siemens Ag | Schaltungsanordnung zur synchronisierung einer untergeordneten einrichtung, insbesondere einer digitalen teilnehmerstation, durch eine uebergeordnete einrichtung, insbesondere eine digitale vermittlungsstelle eines pcm-fernmeldenetzes |
| US4389636A (en) * | 1980-11-03 | 1983-06-21 | Riddle H S Jun | Encoding/decoding syncronization technique |
-
1983
- 1983-09-26 JP JP58176224A patent/JPS6068787A/ja active Pending
-
1984
- 1984-09-24 US US06/653,524 patent/US4638497A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4638497A (en) | 1987-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6068787A (ja) | フレ−ミングコ−ド検出回路 | |
| GB1469465A (en) | Detection of errors in digital information transmission systems | |
| US4858235A (en) | Information storage apparatus | |
| EP0155058A2 (en) | A method of, and a circuit for, estimating true data from distorted digital data signals | |
| EP0265080B1 (en) | Device for detecting bit phase difference | |
| EP0135255A2 (en) | Inter-frame encoding/decoding equipment provided with a system for detecting a transmission error | |
| KR970004256B1 (ko) | 순환코드를 이용한 프레임/버스트 동기 및 에러 검출장치 | |
| EP0746112B1 (en) | Error correction device | |
| US7903004B2 (en) | Decoding apparatus and method | |
| US4502142A (en) | Apparatus for detecting errors in a digital data stream encoded in a double density code | |
| US6195783B1 (en) | Process and apparatus for synchronizing the block counter in an RDS radio data receiver | |
| JP3197058B2 (ja) | パルス計数装置 | |
| KR890000229Y1 (ko) | 텔레텍스트 정보 복호화장치 | |
| JPH07319718A (ja) | データ識別方法及び装置 | |
| JPS638676B2 (ja) | ||
| JP2697552B2 (ja) | 符号誤り検出回路 | |
| JP2576682B2 (ja) | 制御符号判定回路 | |
| SU1080132A1 (ru) | Устройство дл ввода информации | |
| JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
| JPH0450777B2 (ja) | ||
| SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
| JPS63312754A (ja) | エラ−発生回路 | |
| SU1566354A1 (ru) | Устройство дл локализации ошибок в двоичной последовательности | |
| JPS63219226A (ja) | デコ−ド回路 | |
| KR0149720B1 (ko) | 맨체스터 디코더 |