Nothing Special   »   [go: up one dir, main page]

JPS6015275Y2 - 複合厚膜バリスタ - Google Patents

複合厚膜バリスタ

Info

Publication number
JPS6015275Y2
JPS6015275Y2 JP18574280U JP18574280U JPS6015275Y2 JP S6015275 Y2 JPS6015275 Y2 JP S6015275Y2 JP 18574280 U JP18574280 U JP 18574280U JP 18574280 U JP18574280 U JP 18574280U JP S6015275 Y2 JPS6015275 Y2 JP S6015275Y2
Authority
JP
Japan
Prior art keywords
varistor
film
sandwich
thick film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18574280U
Other languages
English (en)
Other versions
JPS57107289U (ja
Inventor
幹夫 住吉
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP18574280U priority Critical patent/JPS6015275Y2/ja
Publication of JPS57107289U publication Critical patent/JPS57107289U/ja
Application granted granted Critical
Publication of JPS6015275Y2 publication Critical patent/JPS6015275Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Motor Or Generator Current Collectors (AREA)

Description

【考案の詳細な説明】 本考案は、例えばマイクロモータから発生する電気雑音
(ノイズ)を吸収するために、該モータのロータ(回転
子)内に組み込んで使用する複合厚膜バリスタに関し、
その目的はより効果的なノイズ吸収の特性を得ることの
できる複合厚膜バリスタを提供するにある。
サンドイッチ型厚膜バリスタは、ホウ硅酸鉛などのガラ
ス粉と酸化亜鉛の粉とを混合したものを銀などの電極上
に焼き付け、さらにその上に上部の電極を焼き付け、上
下部電極間にバリスタ膜を形成して製造されるもので、
その非直線指数は3〜20、またバリスタ電圧は5〜1
00Vのものが一般に用いられている。
用途としては、マイクロモータの整流子などから発生す
る電気雑音の吸収用とか、その他静電気の放電などに幅
広く用いられはじめてきている。
従来の厚膜バリスタについて第1図〜第3図を用いて説
明する。
第1図はマイクロモータに用いられている3極をもった
環状の厚膜バリスタを周方向F筒所において半径方向に
沿って切断し、これを展開して直線的に示した展開図で
あり、AとA′は同一点を意味している。
1はアルミナ等の絶縁物で作られた基板、2はバリスタ
膜、3は銀などで形成された電極である。
バリスタ膜2ならびに電極3は共に基板1の一方の面に
設けられ、電極3は上部電極として、また相隣るバリス
タ膜2の下部電極として2つの役目を有している。
各電極3間、すなわち4〜0間、ロ〜ハ、へ〜イ間にそ
れぞれバリスタ特性を有しており、この例の場合はデル
タ形状的に各バリスタ膜2が接続されている。
第2図はマイクロモータ用に環状に厚膜バリスタを構成
したもので、Aは正面図、Bは側面図で、一般にこの形
で用いられる。
第3図は等価回路図であり、各バリスタ4は電気的にデ
ルタ状に接続されており1、イ9ロ、へ部はマイクロモ
ータのロータの3極にそれぞれ接続され、ロータから発
生する電気雑音を吸収するものである。
ところで近年、電子機器の半導体化、特にLSI化が進
み、取扱う信号レベルも低圧化の傾向にある。
そのため、これらの電子機器は従来になくノイズに対し
て敏感になり、誤動作防止が大きな課題となっている。
したがって、ノイズを発生する機器に対しては発生ノイ
ズの低減化が強く要望されており、従来の厚膜バリスタ
では対応が容易でない現状にある。
本考案は上記の点に鑑み、ノイズ吸収効果の優れた複合
厚膜バリスタを提供するものであり、以下その一実施例
を図面に基づいて説明する。
第4図及び第5図は例えばマイクロモータに使用するた
めに環状に形成された3極を有する複合厚膜バリスタを
示しており、第4図は環状の複合厚膜バリスタを周方向
l箇所において半径方向に沿って切断し、これを展開し
た展開図、第5図Aは正面図、Bは側面図である。
なお第1図及び第2図に示された構成要素と同一の構成
要素には同一符号を付してその説明を省略する。
第4図及び第5図において、1はアルミナ等の耐熱性及
び絶縁性に優れた基板であり、該基板1の一方の面には
従来のものと同様にバリスタ膜2及び電極3から成るサ
ンドインチ型バリスタ5が形成されており、また他方の
面には、コンデンサ膜6の両面に銀等の電極7を形成し
て戊るサンドインチ型コンデンサ8が前記サンドインチ
型バリスタ5と対をなすように形成されている。
またこれら各対のサンドイッチ型バリスタ5とサンドイ
ンチ型コンデンサ8とは、基板1の一方の面から外周面
を経て他方の面に至る複数の補助電極9によって互いに
並列に接続されている。
なお前記コンデンサ膜6は、バリスタ膜2と同様に誘電
体ペーストを焼き付けて構成されている。
第6図は上記構成の複合厚膜バリスタの等他回路を示し
ており、3個のバリスタ4がデルタ結線されていると共
に、各バリスタ4にはコンデンサ10が並列に接続され
ている。
このように基板1の両面に対のサンドインチ型バリスタ
5とサンドインチ型コンデンサ8とを形成し、これらを
互いに並列に接続したので、厚膜バリスタの静電容量を
大幅に大きくする事が可能となり、ノイズ吸収面におい
て極めて有効な手段となる。
例えば、上記構整により並列静電容量を1500pFに
すれは、モータからのノイズレベルは、20dB程度の
低下が見られる事が明らかとなった。
また、通常基板1の厚みは1rIr!rL程度で、サン
ドインチ型バリスタ5あるいはサンドイッチ型コンデン
サ8部分の厚みはそれぞれ50μm程度であるため、他
方の面にサンドイッチ型コンデンサ8を形成したことに
よる厚み方向の寸法増加は無視てきる程度に小さい。
なお上記実施例においては、環状の基板1の両面に複数
対のサンドイッチ型バリスタ5及びサンドインチ型コン
デンサ8を形成した例について説明したが、基板1は環
状に限らずいかなる形状であってもよく、またサンドイ
ッチ型バリスタ5とサンドイッチ型コンデンサ8との対
は1対だけ形成してもよい。
本考案は以上説明したように実施し得るものであり、こ
れによれば次のような効果を得ることができる。
■ 基板の一方の面にサンドイッチ型バリスタを、また
他方の面にサンドインチ型コンデンサを互いに対をなす
ように形成し、補助電極を介してそれぞれを並列接続し
たので、寸法をほとんど変更する事なく、優れたノイズ
吸収効果を得ることができる。
■ バリスタ膜とコンデンサ膜とが独立した形にて基板
に焼き付けが行なわれるため、焼き付は時の相互作用を
最少限に押さえる事が可能となる。
■ 電極が基板の両面にわたって形成されているので、
補助電極をも含めて半田付は可能な部分が大幅に広くな
り、例えばマイクロモータの3極ロータ端子への半田付
は等に際して、半田作業性を向上できる。
【図面の簡単な説明】
第1図は従来例の展開図、第2図Aは同正面図、同図B
は同側面図、第3図は従来例の等価回路図、第4図〜第
6図は本考案の一実施例を示し、第4図は展開図、第5
図Aは正面図、同図Bは側面図、第6図は等価回路図で
ある。 1・・・・・・基板、2・・・・・・バリスタ膜、3,
7・・・・・・電極、5・・・・・・サンドイッチ型バ
リスタ、6・・・・・・コンデンサ膜、8・・・・・・
サンドインチ型コンデンサ、9・・・・・・補助電極。

Claims (1)

    【実用新案登録請求の範囲】
  1. バリスタ膜の両面に電極を形成して成るサンドイッチ型
    バリスタを基板の一方の面に設けると共に、コンデンサ
    膜の両面に電極を形成して成るサンドインチ型コンデン
    サを前記基板の他方の面に前記サンドインチ型バリスタ
    と対をなすように設け、これら対のサンドインチ型バリ
    スタとサンドイッチ型コンデンサとを互いに並列に接続
    する補助電極を前記基板の外面に形成したことを特徴と
    する複合厚膜バリスタ。
JP18574280U 1980-12-23 1980-12-23 複合厚膜バリスタ Expired JPS6015275Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18574280U JPS6015275Y2 (ja) 1980-12-23 1980-12-23 複合厚膜バリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18574280U JPS6015275Y2 (ja) 1980-12-23 1980-12-23 複合厚膜バリスタ

Publications (2)

Publication Number Publication Date
JPS57107289U JPS57107289U (ja) 1982-07-02
JPS6015275Y2 true JPS6015275Y2 (ja) 1985-05-14

Family

ID=29987066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18574280U Expired JPS6015275Y2 (ja) 1980-12-23 1980-12-23 複合厚膜バリスタ

Country Status (1)

Country Link
JP (1) JPS6015275Y2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8935014B2 (en) 2009-06-11 2015-01-13 Sarcos, Lc Method and system for deploying a surveillance network
US9409292B2 (en) 2013-09-13 2016-08-09 Sarcos Lc Serpentine robotic crawler for performing dexterous operations
US9566711B2 (en) 2014-03-04 2017-02-14 Sarcos Lc Coordinated robotic control

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8935014B2 (en) 2009-06-11 2015-01-13 Sarcos, Lc Method and system for deploying a surveillance network
US9409292B2 (en) 2013-09-13 2016-08-09 Sarcos Lc Serpentine robotic crawler for performing dexterous operations
US9566711B2 (en) 2014-03-04 2017-02-14 Sarcos Lc Coordinated robotic control

Also Published As

Publication number Publication date
JPS57107289U (ja) 1982-07-02

Similar Documents

Publication Publication Date Title
US4074340A (en) Trimmable monolithic capacitors
JP3449599B2 (ja) 積層チップ型バリスタ
US2877389A (en) Printed electronic circuit
JPS6015275Y2 (ja) 複合厚膜バリスタ
JPS6015276Y2 (ja) 複合厚膜バリスタ
JPS6015277Y2 (ja) 厚膜バリスタ
JP3232713B2 (ja) ノイズフィルタ
JPH10199709A (ja) 積層型バリスタ
JP2006269876A (ja) 静電気対策部品
JPS62130551A (ja) 集積回路
JP2643193B2 (ja) 3端子型複合機能素子
JPS593559Y2 (ja) サ−ジ吸収器
JPS6031244Y2 (ja) 複合部品
JPS6345811Y2 (ja)
JPH0134321Y2 (ja)
JPH0227556Y2 (ja)
JPS63102218A (ja) 積層形多端子電子部品
US5541564A (en) Hybrid R-C component having an overlying dielectric layer
JPS6020920Y2 (ja) 複合部品
JP3003362B2 (ja) 電圧依存性非直線抵抗体磁器素子
JPS6345812Y2 (ja)
JPS6223224Y2 (ja)
JPS582003Y2 (ja) 厚膜バリスタ装置
JPS5919431Y2 (ja) サ−ジ吸収器
JPH0312027Y2 (ja)