Nothing Special   »   [go: up one dir, main page]

JPS5945493A - Driving of liquid crystal electrooptic apparatus - Google Patents

Driving of liquid crystal electrooptic apparatus

Info

Publication number
JPS5945493A
JPS5945493A JP15609782A JP15609782A JPS5945493A JP S5945493 A JPS5945493 A JP S5945493A JP 15609782 A JP15609782 A JP 15609782A JP 15609782 A JP15609782 A JP 15609782A JP S5945493 A JPS5945493 A JP S5945493A
Authority
JP
Japan
Prior art keywords
liquid crystal
period
level
scanning period
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15609782A
Other languages
Japanese (ja)
Other versions
JPH0449712B2 (en
Inventor
富雄 曽根原
雅巳 村田
直 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP15609782A priority Critical patent/JPS5945493A/en
Publication of JPS5945493A publication Critical patent/JPS5945493A/en
Publication of JPH0449712B2 publication Critical patent/JPH0449712B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 液晶電気光学袋frffiは、近年、光スィッチ、′i
′lL草や電子時計の表示装置として著しく普及してい
る。さらに、小型のパーソナルコンピュータ等の表示袋
h゛として使用するという要求も生まれて来ている。と
ころが、現在の液晶物質では、マルチプレッス駆動可能
なデユーティ数は高々/30  程度であり、多量の情
報表示能力に欠けている。この様な背景から考え出され
た表示方式として■ 非線型素子をスイッチング素子と
して用いたアドレス方式 %式% ) O放電管アドレス ■ 能動素子をスイッチング素子として用いたアドレス
方式 0薄膜トランジスタアドレス OM OS )ランジメタアドレス 0トライアツクアドレス ■ 光・熱・書き込み方式 0レーザー熱書き込み 0光導電体書き込み ■ 二層液アドレス方式 等、表示9報)11の大きな液晶表示装置Vlの開発が
鋭意なされている。
[Detailed Description of the Invention] Liquid crystal electro-optical bag frffi has recently been developed as an optical switch,
It has become extremely popular as a display device for digital watches and electronic clocks. Furthermore, there is a growing demand for use as display bags for small personal computers and the like. However, with current liquid crystal materials, the duty number that can be driven multiplex is at most about /30, and they lack the ability to display a large amount of information. The display methods devised from this background are ■Address method using non-linear elements as switching elements % type % ) O discharge tube address ■ Address method using active elements as switching elements 0 Thin film transistor address OM OS ) Lange Meta-address 0 Try-ack address ■ Light/thermal/writing method 0 Laser thermal writing 0 Photoconductor writing ■ Displays such as two-layer liquid addressing method (Report 9) 11 Large liquid crystal display devices Vl are being actively developed.

本発明は、■の非線型特性素子とスイッチング素子とし
て用いた液晶’T41気光学装置と■の能動素子をスイ
ッチング素子として用いた液晶7(L気光学装置の駆動
法に関するものである。
The present invention relates to a method of driving a liquid crystal 'T41 optical device using a non-linear characteristic element (2) and a switching element, and a liquid crystal 7 (L optical device) using an active element (2) as a switching element.

さらに詳しくは、該液晶電気光学装置の画素に印加され
る実効電圧の変動を抑制するマルチプレックス駆動法に
関するものである。
More specifically, the present invention relates to a multiplex driving method for suppressing fluctuations in effective voltage applied to pixels of the liquid crystal electro-optical device.

第1図は、非線型素子のうぢの代表的なM]:M素子の
′電流−電圧特性を示している。バリスタ。
FIG. 1 shows the current-voltage characteristics of a typical M]:M element, which is a nonlinear element. Barista.

Pnの接合の降伏電圧を利用した逆方向直列接続ダイオ
ードの場合等も、第1図と類似した非線型な電流−電圧
特性を持っている。また第1図のような、低電圧領域で
高抵抗、高′亀圧領域で低抵抗となる非線型特性を持つ
素子ならばどれでも、スイッチング素子として採用する
ことができる。
A reverse series connected diode that utilizes the breakdown voltage of a Pn junction also has a nonlinear current-voltage characteristic similar to that shown in FIG. Further, any element having nonlinear characteristics such as the one shown in FIG. 1, which exhibits high resistance in the low voltage region and low resistance in the high voltage region, can be used as the switching element.

これらの非線型素子を用いて液晶電気光学装置を構成す
ると、一般のマルチブレクス駆動よりも多桁のマルチブ
レクス駆動が可能となることが知られている。これは次
のように理解される。
It is known that when a liquid crystal electro-optical device is constructed using these nonlinear elements, multiplex driving with a higher order of magnitude than general multiplex driving becomes possible. This can be understood as follows.

第2図は1画素電極分の等価回路図であり、液晶の容量
QLO■、抵抗RLO■、非線型素子の等価容量ONL
■、等価抵抗RNL■から構成されている。1(NL■
は、非線型素子に印加される電圧により、高電圧では低
抵抗、低電圧では高抵抗となる。
Figure 2 is an equivalent circuit diagram for one pixel electrode, including the liquid crystal capacitance QLO■, the resistance RLO■, and the equivalent capacitance ONL of the nonlinear element.
(2) and equivalent resistance RNL (2). 1 (NL■
Depending on the voltage applied to the nonlinear element, it has a low resistance at high voltage and a high resistance at low voltage.

今、該等価回路の端子に液晶駆動信号を加えることを考
える。
Now, consider applying a liquid crystal drive signal to the terminal of the equivalent circuit.

第3図(A)〜(0)は150  デユーティ。Figures 3 (A) to (0) are 150 duty.

115バイアス法の例である。第3図(A)は走査電極
5−1〜5−10.信号電極6−1〜6−50からなる
マトリクス状の表示画素を示している。
This is an example of the 115 bias method. FIG. 3(A) shows scanning electrodes 5-1 to 5-10. A matrix display pixel consisting of signal electrodes 6-1 to 6-50 is shown.

各走査電極5−1〜5−50には、各々走査信号SOA
、N1〜5OAN50が印加される。又、各信号電極6
−1〜6−50には、各々、表示信号S工G1〜S工G
50が印加される。ここで、走査電極5−M9信号電極
6− Nに対応する表示画素CMIN)が点燈し、信号
電極6− Nの列上の他の表示画素(複数)が非点燈で
ある場合を考える。この場合の走査信号の波形は第6図
CB)に示され、表示信号の波形は同図(0)に示され
ている。これらの図において、tF4は表示画素全体に
信号が印加される走査期17i]であり、同図(B)の
t sel  は、走査電極5− Mが選択される走査
信号S OANMの選択期間である。同図(0)によれ
ば、この選・駅期間tselの間に信号電極6−Nは点
燈レベルVON  をとり、SOANMを除く他の走査
信号の期m1では非点燈レベルVOFFをもっている。
Each scan electrode 5-1 to 5-50 receives a scan signal SOA.
, N1-5OAN50 are applied. In addition, each signal electrode 6
-1 to 6-50 respectively indicate display signals S-G1 to S-G.
50 is applied. Here, consider a case where the display pixel CMIN corresponding to the scanning electrode 5-M9 signal electrode 6-N is lit, and the other display pixels (plurality) on the column of the signal electrode 6-N are not lit. . The waveform of the scanning signal in this case is shown in FIG. 6(CB), and the waveform of the display signal is shown in FIG. 6(0). In these figures, tF4 is the scanning period 17i in which the signal is applied to the entire display pixel, and tsel in the same figure (B) is the selection period of the scanning signal SOANM in which the scanning electrode 5-M is selected. be. According to FIG. 3(0), the signal electrode 6-N takes the lighting level VON during this station selection/station period tsel, and has the non-lighting level VOFF during the period m1 of the other scanning signals except SOANM.

従って、表示画素CM9N)に印加される電圧は同図C
D)に示される如く、■(M。
Therefore, the voltage applied to display pixel CM9N) is C
As shown in D), ■(M.

N)=SOANM−8工GNで与えられる。第4図(α
)の実線は、このように表示画素(M、N)が点燈レベ
ルにある時の、印加電圧の波形■(’y’ e N)で
あり、同図(h)の実線は、非線型素子の電圧波形VN
L  であり、又、同図(C)の実線は液晶層に加わる
電圧波形Vr、o を示す。即ち、次の関係にある。
N)=SOANM-8GGN. Figure 4 (α
) is the waveform of the applied voltage ('y' e N) when the display pixels (M, N) are at the lighting level, and the solid line in (h) is the waveform of the applied voltage when the display pixels (M, N) are at the lighting level. Element voltage waveform VN
In addition, the solid line in the same figure (C) shows the voltage waveform Vr,o applied to the liquid crystal layer. That is, the following relationship exists.

V(M  、N)=’VNL−4−Vb。V(M, N)='VNL-4-Vb.

又、同図(0,) 、 (b ) 、 (C)に示す破
線は、表示画素(M、N)が非点燈レベルにある場合を
示している。
Further, the broken lines shown in (0,), (b), and (C) in the figure indicate the case where the display pixels (M, N) are at the non-lighting level.

次に、第5図(α)9 Ch)9 CC)に基づき、非
線型素子と液晶層との動作概念を模式的に説明する。第
5図(a)は非線型素子の印加電圧VNL対電流士の関
係を示し、7の領域で非線型素子は低抵抗となり、8の
領域で非線型素子は高抵抗となる。
Next, the concept of operation of the nonlinear element and the liquid crystal layer will be schematically explained based on FIG. 5(α)9Ch)9CC). FIG. 5(a) shows the relationship between the applied voltage VNL and the current value of the nonlinear element. In the region 7, the nonlinear element has a low resistance, and in the region 8, the nonlinear element has a high resistance.

同図(b)は、非ημ型素子の抵抗RNL4が低抵抗(
はぼ0とする)の場合の電流の流れtを示し、同図(C
)は、同抵抗4が高抵抗(はぼ無・限犬とする)の場合
の電流の流れを示す。
The figure (b) shows that the resistance RNL4 of the non-ημ type element has a low resistance (
The figure shows the current flow t in the case of zero (
) shows the current flow when the resistor 4 has a high resistance (assumed to be infinite/infinite).

まず、同図Cb)に示す如く、非線型素子が低抵抗領域
に入ると、駆動電圧がほとんど液晶層にかかり液晶層が
充電される。
First, as shown in Figure Cb), when the nonlinear element enters a low resistance region, most of the driving voltage is applied to the liquid crystal layer, and the liquid crystal layer is charged.

この時の時定数は、第2図の等価回路から次式%式% (1) 上記式Gこおいて、非線型素子の抵抗RN1.がほぼ0
であれば、過度的に’Iu流tが流れ、0Le1  を
充電する。このとき電IJ:、はすべて液晶層にががっ
ている。
The time constant at this time can be calculated from the equivalent circuit shown in FIG. is almost 0
If so, 'Iu current t flows transiently and charges 0Le1. At this time, all of the electric currents are connected to the liquid crystal layer.

次に、表示画素V(M、N)が非選択期間に入ると、領
域低抵抗7から高抵抗領域■に移行する。従ってRL 
O<< RN r、となり、過渡的に流れる電流iのほ
とんどは、第5図(b)のようにR1,aを通して流れ
るようになる。近似的に時定数はτ= (OLO+0N
L)RLO・・・・・・(2)で与えられる。一般に、
電界効果型の液晶表示パネルに使用されていることは十
分可能である。
Next, when the display pixel V (M, N) enters the non-selection period, it shifts from the low resistance region 7 to the high resistance region (2). Therefore, R.L.
O<< RN r, and most of the transiently flowing current i flows through R1,a as shown in FIG. 5(b). Approximately, the time constant is τ= (OLO+0N
L) RLO... It is given by (2). in general,
It is entirely possible that it is used in field-effect liquid crystal display panels.

第4図(α) * (5) I (?)に於て破線で示
した表示画素が非点燈レベル時は、a P F mll
:。
When the display pixel indicated by the broken line in Fig. 4 (α) * (5) I (?) is at the non-lighting level, a P F mll
:.

VNL  がピーク時でも点燈領域に入らないため、液
晶層の充電が行なわれず、Vl、0  が低レベルのま
まである。
Since VNL does not enter the lighting region even at its peak, the liquid crystal layer is not charged and Vl,0 remains at a low level.

従って、液晶層の非点燈レベルに対する点燈レベルの実
効値比は、従来の非線型素子を有しない電圧平均化法に
よる駆動方式よりも大きい。故に、非線型素子を用いた
液晶の駆動方式は、より高い桁数のマルチプレクス駆動
が可能であり、液晶表示装f6の大容量化が実現できる
Therefore, the effective value ratio of the lighting level to the non-lighting level of the liquid crystal layer is larger than that of the conventional driving method using the voltage averaging method that does not include a nonlinear element. Therefore, the liquid crystal driving method using non-linear elements enables multiplex driving with a higher number of orders of magnitude, and can realize a larger capacity of the liquid crystal display device f6.

しかしながら、上記で説明してきたようなマルチブレク
ス駆動では、以下(こ述べる如く非選択期1ijJの表
示(g号の状態に依存して液晶層にかかる実効1fli
圧が変動してしまうという欠点がある。第6図(a)9
 (h)9 (C)+こ基づき、この欠点全説明する。
However, in the multiplex drive as explained above, the display in the non-selection period 1ijJ (as described above, the effective 1fli applied to the liquid crystal layer depending on the state of g)
The disadvantage is that the pressure fluctuates. Figure 6(a)9
(h) 9 (C) + Based on this, this drawback will be fully explained.

このように、表示の大容量化が可能となる非線型素子液
晶表示装置であるが、マルチブレクス駆動では、非選択
期間の表示信号によって液晶層にかかる実効?IL圧が
変動してしまうという欠点がある。(α)は、信号電極
列6− Hのうち、表示信号電極行5− Mのみが点燈
の場合の電圧波形VLO5(h)は列6− Nのうぢ、
各行おきに点燈の場合の電圧波形VLθ 、(C)は列
6〜Nのすべてが点燈の場合の電圧波形VLOである。
In this way, the non-linear element liquid crystal display device is capable of increasing the display capacity, but in multiplex driving, the effective effect applied to the liquid crystal layer by the display signal during the non-selection period is limited. There is a drawback that the IL pressure fluctuates. (α) is the voltage waveform VLO5(h) when only the display signal electrode row 5-M of the signal electrode row 6-H is lit;
The voltage waveform VLθ when every other row is lit is the voltage waveform VLO when all columns 6 to N are lit.

破線は表示画素M、Nに印加される電圧V(M、N)で
あり実線は液晶層に印加される電n:、vbθ である
The broken line is the voltage V (M, N) applied to the display pixels M and N, and the solid line is the voltage n:, vbθ applied to the liquid crystal layer.

(Z)、Cb)。(C)を見ると同信号電極(S工G)
上の他の画素の点燈−非点燈によって、著しくVLOが
変動することがjrCる。同様なことは表示画素CMO
N)が非点燈の場合でもあてはまる。
(Z), Cb). Looking at (C), the same signal electrode (S engineering G)
The VLO changes significantly depending on whether other pixels above are turned on or off. The same thing is true for display pixel CMO.
This applies even if N) is not lit.

このため、従来は点燈波形の実効電圧の最小値E ot
i min  を液晶の飽和電圧Vsatよりも大きく
非点燈波形の実効値の最大値E OFF maXを液晶
のしきい値vth  よりも小さくとって、二値表示と
していた。この理由から非線型素子液晶表示装置は、二
値表示のみにしか応用されず、階調表示は不可能とされ
ていた。また前記の、K ON min 。
Therefore, conventionally, the minimum value of the effective voltage of the lighting waveform E ot
i min was set larger than the saturation voltage Vsat of the liquid crystal, and the maximum value E OFF maX of the effective value of the non-lighting waveform was set smaller than the threshold value vth of the liquid crystal, thereby providing a binary display. For this reason, non-linear element liquid crystal display devices have been applied only to binary display, and gradation display has been considered impossible. Also, the above-mentioned K ON min.

E OFF maXをマージンとする場合、要求とされ
る非線型素子の特性が厳しく、製作上の評点となってい
る。さらに、ゲスト−ボスト効果のように飽和電圧が明
確でない場合などは、実効値のバラツキがコントラスト
のバラツキとして表示されてしまうという表示品質上の
問題もあった。
When E OFF maX is used as a margin, the characteristics of the nonlinear element required are strict, and it becomes a point of evaluation in manufacturing. Furthermore, in cases where the saturation voltage is not clear, such as in the Guest-Bost effect, there is a problem in display quality in that variations in effective values are displayed as variations in contrast.

本発明は、かかる欠点に鑑みてなされたものであり、表
示信号による実効’rF+圧の変動全抑制することによ
り゛、階調表示への応用、コントラストのバラツキ防止
、マージンの増加を目的として考案されたものであり、
E ON minと、HOFF max  を中間的な
レベルに近づければ、実効電圧のバラツキを抑えられる
というものである。又、本発明の他の目的は、1走査期
間を細分化して複数の選択レベル及び非選択レベルをと
ることにより、スイッチング素子がOFF状態にある時
、液晶のdisChargeを一定するというものであ
る。従って、スイッチング素子としては、非線型素子だ
けでなく能動スイッチング素子(TFT、MOS)ラン
ジスタ)に対しても、本発明の駆動方式が応用できる。
The present invention was made in view of these drawbacks, and was devised for the purpose of application to gradation display, prevention of contrast variation, and increase of margin by completely suppressing fluctuations in effective 'rF+ pressure due to display signals. It has been
By bringing E ON min and HOFF max close to intermediate levels, variations in the effective voltage can be suppressed. Another object of the present invention is to keep the disCharge of the liquid crystal constant when the switching element is in the OFF state by dividing one scanning period into a plurality of selection levels and non-selection levels. Therefore, as a switching element, the driving method of the present invention can be applied not only to nonlinear elements but also to active switching elements (TFT, MOS, transistor).

次に、実施例にもとづき本発明を説U!Jする。へ第7
図は、マトリクス状の表示画素からなる表示パネル(A
、 )を駆動する従来例の駆動方法(B)、本発明の駆
動方法(0)とを比較したものである。同図(A)にお
いて、表示画素列6−0は画素行5− Mのみが点燈す
る場合であり、表示画素列6− Nは各画素行が1行お
きに点燈する場合であり、表示画素列6− Pは全画素
行が点燈する場合である。
Next, the present invention will be explained based on examples. Do J. to 7th
The figure shows a display panel (A
, ) is compared with the conventional driving method (B) and the driving method (0) of the present invention. In the same figure (A), the display pixel column 6-0 is the case where only the pixel row 5-M is lit, and the display pixel column 6-N is the case where each pixel row is lit every other row. The display pixel column 6-P is a case in which all pixel rows are lit.

第7図は従来例の説明と同じく、150  デユーティ
、15バイアス法で考える。同図(B)に示す通常の電
圧平均化法では、走査周期T8を交流駆動のために半分
に分け、さらに桁数50で分割して、合計100分割(
この1単位期間を1走査期間9と呼ぶ)する。そして各
走査信号5CANは、各半走査周期毎に1回ずつ、1走
査期間T8e1だけ選択レベルをとり、他の走査期間は
非選択レベルをとる。
In FIG. 7, the 150 duty and 15 bias method is considered as in the explanation of the conventional example. In the normal voltage averaging method shown in FIG.
This one unit period is called one scanning period 9). Each scanning signal 5CAN takes the selection level for one scanning period T8e1 once in each half-scanning cycle, and takes the non-selection level for the other scanning periods.

これに対し、同図(0)に示す本発明の駆動方法では、
各半走査周期に選択レベルをとる1走査期間Tselを
さらに複数の期間(これを細走査期間[相]と呼ぶ)に
分割し、その一部の細走査期間だけ選択レベルとし、他
は非選択レベルとする走査信号を作っている。1走査期
間を細走査期間に分割する仕方は、種々の比9不等間隔
2等間隔に選べるが、 1ett単のために/2に等分
割する場合について説り」する。
On the other hand, in the driving method of the present invention shown in FIG.
One scanning period Tsel, which takes a selection level in each half-scanning period, is further divided into multiple periods (this is called a fine scanning period [phase]), and only some of the fine scanning periods are at a selection level, and the others are not selected. It creates a scanning signal that is used as a level. The manner in which one scanning period is divided into fine scanning periods can be selected from various ratios such as 9 unequal intervals or 2 equal intervals, but the case where it is divided equally into /2 for 1ett will be explained.

第7図(C)は、この/2等分割の場合同図(C)の本
発明の駆動方法において、SOANMはM番目の走査信
号であり、見かけ上デユーティが半分の/100デユー
ティの走査信号と同じになっている。又、表示画素列6
−0 、6−N 、 6−PにGP加される表示信号を
各々S工Go、S工GN、S工GPとして示した。各表
示信号は走査信号SOANMと同様に、走査信号と同様
に1走査期間■を複数に分け(この場合は半分)、一部
の細走査期間(φ(この場合は前半の半走査周期)のみ
を通常の′電圧平均化法と同じレベルにとり、残りの細
走査期間を逆のレベル1、即ち選択レベルに対し非選択
レベル1、非選択レベルに対し選択レベルをとるように
して作られている。結果として、表示画素列6−0 、
6−N 、 6−Pの各々に印加される表示信号波形は
S工Go、S工GN、S工GPである。本発明の駆動方
式(0)において、波形は基準レベルを中心に、/、。
FIG. 7(C) shows that in the case of this /2 equal division, in the driving method of the present invention shown in FIG. is the same as Also, display pixel row 6
The display signals added to -0, 6-N, and 6-P by GP are shown as S-Go, S-GN, and S-GP, respectively. Each display signal, like the scanning signal SOANM, divides one scanning period ■ into multiple parts (in this case, halves), and only a part of the fine scanning period (φ (in this case, the first half scanning period) is set to the same level as the normal voltage averaging method, and the remaining fine scanning period is set to the opposite level 1, that is, the selection level is set to the non-selection level 1, and the non-selection level is set to the selection level. As a result, display pixel row 6-0,
The display signal waveforms applied to each of 6-N and 6-P are S-Go, S-GN, and S-GP. In the driving method (0) of the present invention, the waveform is centered around the reference level.

。デユーティの場合と見かけ上は同じ波形変化をするが
、半走査周期内の非選択期間の平均値を考えると、いず
れの場合も、はぼ等しい平均値であることがわかる第8
図(α)、(b)、CC)は、本発明の駆動方式におい
て、各々、表示画i(M、o)CM。N ) (M 、
 P )の各々に印加される′電圧(破線で示されてい
る)に対する液晶層にかかる電圧VLO(実線で示され
ている)を示したものである。ここで第6図に示した従
来の駆動方式の場合と比較してみると、第8図の本発明
によるVLO波形は、表示信号による微少な変動を除く
とほぼ等しい放電波形を描いていることがわかる。この
ことは、本発明によって表示信号による液晶層の実効電
圧の変動が抑制されたことに他ならない。
. The waveform changes apparently the same as in the case of duty, but if you consider the average value of the non-selected period within the half-scanning period, you can see that the average value is almost the same in both cases.
Figures (α), (b), and CC) are respectively display images i(M, o)CM in the driving method of the present invention. N) (M,
The voltage VLO applied to the liquid crystal layer (shown as a solid line) with respect to the voltage applied to each of the liquid crystal layers (shown as a broken line) is shown. Now, when compared with the case of the conventional drive method shown in FIG. 6, the VLO waveform according to the present invention shown in FIG. I understand. This means that the present invention suppresses fluctuations in the effective voltage of the liquid crystal layer due to display signals.

このように、同一信号電極上の0N−OFFに影響され
ることなく画素印加実効電圧が決まるため、選択期間の
ピークレベル、選択レベルをとる時間、ピークレベルを
変Wt1することにより、従来の非線型素子液晶表示装
置では不可能とされていた階調表示が可能となり、さら
に従来の非線型素子液晶表示装置″1の電圧マージンで
あったOFF波形での最大実効’jlX圧と、ON波形
での最小実効′電圧が、本う6明によるとOFF波形、
ON波形σ〕特定レしル間で−りえられ、マージンが拡
大される利点を有している。しかるに本発明は、N桁の
マルチブレクス駆動時Gこも、実際には2N桁のマルチ
ブレジス1リス動となる。桁数の増加は、従来のマトリ
クスパネルにおいては、マージンの低下を招き行なわれ
なかったが、非線型素子液晶表示装置の場合は、ON波
形のピーク電圧が印加される細走査期間内に十分なレベ
ルにまで液晶層の等価容量OI、0 が充電される時間
があれば、駆動桁数が多くなっても問題とはならない。
In this way, the effective voltage applied to the pixel is determined without being influenced by 0N-OFF on the same signal electrode, so by changing the peak level of the selection period, the time to take the selection level, and the peak level Wt1, it is possible to Gradation display, which was considered impossible with linear element liquid crystal display devices, is now possible, and in addition, the maximum effective pressure in the OFF waveform and the voltage margin in the ON waveform, which was the voltage margin of conventional non-linear element liquid crystal display devices, have been improved. According to this book, the minimum effective voltage of OFF waveform,
ON waveform σ] can be changed between specific levels, and has the advantage of expanding the margin. However, in the present invention, even when N digits of multiplexes are driven, G is actually one 2N digits of multibranchs. Increasing the number of digits was not possible in conventional matrix panels because it would reduce the margin, but in the case of non-linear element liquid crystal display devices, sufficient As long as there is time for the equivalent capacitance OI,0 of the liquid crystal layer to be charged to the same level, there is no problem even if the number of driving digits increases.

実際、この充電期間は相当短くでき、非線型素子の特性
によっては、数十分の一デユーティも可能な位である。
In fact, this charging period can be considerably shortened, and depending on the characteristics of the nonlinear element, a duty of several tenths is possible.

以−ヒの実施例は、1走査期間を1/2等分した例をあ
げたが、本発明は、1/2等分に限定されるものではな
い。要は、(jLOがピーク電圧値をとる細走査期間内
に十分なレベルにまで充電する時間があればよいのであ
って、1走査期間内にピーク電圧値をとる複数の細走査
期間があっても良く、不等間1?、?に走査期間を分割
した細走査期間であっても良い。しかし駆動回路の容易
さ、及び実効1u圧の変動の少なさから考えて、′/2
等分割が最上と考えられる。
In the following embodiments, one scanning period is divided into 1/2 equal parts, but the present invention is not limited to 1/2 equal parts. The point is that (jLO only needs time to charge to a sufficient level within the fine scanning period in which it takes its peak voltage value, and there are multiple fine scanning periods in which it takes its peak voltage value in one scanning period. It is also possible to use a fine scanning period in which the scanning period is divided into unequal intervals of 1?, ?.However, considering the ease of the drive circuit and the small fluctuation of the effective 1u pressure,
Equal division is considered the best.

また、走査信号を選択レベルとする時間がON波形の選
択期間内でQLQ  が十分なレベルまで充電される時
間だけあれば良いから、1走査期間は必ずしも1走査周
期七8を2N等分した期間である必要はない。即ち、1
走査周期jsより少ない期間xts(σくX≦1)を2
N等分した期間を1走査期間とすることもできる。
In addition, one scanning period is not necessarily a period obtained by dividing one scanning period 78 into 2N equal parts, since the time for setting the scanning signal to the selected level only needs to be the time for QLQ to be charged to a sufficient level within the selection period of the ON waveform. It doesn't have to be. That is, 1
The period xts (σ×X≦1) which is less than the scanning period js is set to 2
The period divided into N equal parts can also be set as one scanning period.

第9図は、115バイアス法w N”” 8 e x−
o8とした時の走査信号5OAN1とS OA−N 8
 、表示信号S工G1を示したものである。第9図で表
示期間tDは8つの走査期間の集合であり、休止期間t
pはどの走査期間も属さない1情間であり、全信号電極
もこのty+の間は非選択レベルにある。この場合、t
pの期間に表示信号は常に、本発明でいう非選択波形と
なっているが、選択波形であってもかまわない。
FIG. 9 shows the 115 bias method w N"" 8 e x-
Scanning signal 5OAN1 and SOA-N8 when set to o8
, which shows the display signal S engineering G1. In FIG. 9, the display period tD is a set of eight scanning periods, and the rest period t
p is a period that does not belong to any scanning period, and all signal electrodes are at the non-selection level during this ty+ period. In this case, t
During the period p, the display signal always has a non-selected waveform as used in the present invention, but it may also have a selected waveform.

また本発明で述べる選択レベル、非選択レベルは、従来
例の駆動方式の選択レベル、非選択レベルに限定される
ものではない。
Further, the selection level and non-selection level described in the present invention are not limited to the selection level and non-selection level of the conventional drive system.

次に、本発明の駆動信号を作る回路について述べる。Next, a circuit for generating a drive signal according to the present invention will be described.

第10図は、本発明の液晶表示レベルのパネル及びパネ
ル駆動回路図であり、非線型素子ドツトマトリックス液
晶パネルσす9表示電極ドライバ一部0、走査′(1L
極ドライバ一部0.駆動信号発生部0から構成されてい
る。液晶パネル0は、走査電極0及び表示′電極(φか
ら構成されている。表示電極ドライバ一部[相]は、表
示電極数をJとすると、5段のシフトレジスター0及び
該シフトレジスターの各出力に継がるJケのラッチ回路
(Φ1回路のロジックレベルを液晶表示レベルに変換す
るレベルシフター[相]、該レベルシフター◎からの信
号により表示信号の点燈レベル、非点燈レベルを換える
Mヶのデマルチプレクサ−(ゆから構成されている。走
査電極ドライバ一部[相]は、走査電極数をにヶとする
と、2N段のシフトレジスター0.レベルシフター0、
該レベルシフターからの信号により走査信号の選択、非
選択を切換えるにヶのデマルチプレクサ−23から構成
されている。駆動信号発生部14は、デマルチプレクサ
−[相]〜[相]、駆動電圧発生抵抗[相]〜■から構
成されている。
FIG. 10 is a panel and panel drive circuit diagram of the liquid crystal display level of the present invention, and shows a non-linear element dot matrix liquid crystal panel σ, 9 display electrode drivers, part 0, scanning' (1L
Polar driver part 0. It consists of a drive signal generating section 0. The liquid crystal panel 0 is composed of a scanning electrode 0 and a display electrode (φ).If the number of display electrodes is J, the display electrode driver part [phase] is composed of a 5-stage shift register 0 and each of the shift registers. J latch circuits connected to the output (level shifter [phase] that converts the logic level of the Φ1 circuit to the liquid crystal display level, M that changes the lighting level and non-lighting level of the display signal by the signal from the level shifter ◎ The scanning electrode driver part [phase] consists of a 2N stage shift register 0, level shifter 0,
It consists of a demultiplexer 23 which switches between selection and non-selection of scanning signals according to the signal from the level shifter. The drive signal generation section 14 is composed of demultiplexers [phase] to [phase] and drive voltage generation resistors [phase] to [phase].

第11図、第12図C,a ) 9 (h )ツタイミ
ングチヤードを使い、第10図を詳しく説明する。
11 and 12C, a) 9 (h) Fig. 10 will be explained in detail using the timing chart.

第11図のφ日はシフトレジスターOの転送りロックで
あり、φ日により、表示データDATAが左から右へ転
送される。1ライン分のJケのデータが転送されると、
ラッチ回路[相]のクロックパルスCLtがり、 i 
g hレベルとなり、シフトレジスターOからラッチ回
路[相]へデータがラッチされる。
The φ day in FIG. 11 is the transfer lock of the shift register O, and the display data DATA is transferred from left to right on the φ day. When one line of J data is transferred,
Clock pulse CLt of latch circuit [phase] increases, i
gh level, and data is latched from the shift register O to the latch circuit [phase].

該データは[相]でレベルシフトされ、マルチプレクサ
−(Φの制御端子に入力される駆動信号発生部マルチプ
レクサ−[相]においては、表示データDATA信号に
よって、駆動信号発生部14からの表示信号DON 、
DOFFが切換えられる。走査電極ドライバー13のシ
フl−1/シスターQvは第11図のごとく、ラノヂク
ロソクバルス(j I・lと同期し刊〕数のjノア1含
C:1、− ’□I AQ”5 X /、’fい最大の
整数又は7より人きい最小の・1:り、改)終了し7′
こ11′l(・二うこ41:するパルスの+::; i
)l和の氷−CクロックCLsQをクロックパルスとし
、1周IJlに1回だi:J h 1.8 hとなるデ
ータDrca、nがデータ入力さAする。シフトレジス
ターのは、2Nl父の出力のうち奇数段のみがレベルシ
スターa2.lどイ11□ばれている。従って、シフト
レジスター丙ンの各奇敬段の出力SCI  + S(1
! 2 1 S Ci s宿は節12−σ図のようにな
る。該信号はレベルシスターI” k :iti′Iっ
て、デマルチプレクサ−0に供給される。デマルチプレ
クサー(ハ)においては、信号D S CA N &こ
より走査信号の選択信号’5OON、ジ[・選択信号S
 Ci OF Fが′、I)換えられる。
The data is level-shifted in [phase], and is input to the control terminal of the multiplexer (Φ) at the drive signal generator multiplexer [phase]. ,
DOFF is switched. The shift l-1/sister Qv of the scanning electrode driver 13 is as shown in FIG. 5
This 11'l (・2 uko 41:+ of the pulse to do::; i
)l sum of ice-C clocks CLsQ are used as clock pulses, and data Drca,n with i:J h 1.8 h is inputted once in one cycle IJl. In the shift register, only the odd-numbered stages of the output from the 2Nl father are level sister a2. 11□It's been revealed. Therefore, the output SCI + S(1
! 2 1 S Ci s accommodation is as shown in Section 12-σ diagram. The signal is supplied to the demultiplexer 0 as a level sister I"k:iti'I. In the demultiplexer (c), the scanning signal selection signal '5OOON,・Selection signal S
Ci OF F is changed to ', I).

抵抗(短〜(のは、−5V値から−V〜5■値を分11
−シて作る。デマルチプレクサー(ハ)、qOは、走査
信す・のレベルをン伐晶の交流駆動の周波数信号φfに
合わセで切換え、走査電極の選4’Q s a ON 
、非選択5OOFF信号を作る。デマルチプレクサー4
−f;)+Φ力ζ;1、φfに合わぜて表示′、シεイ
1す(の従来の駆動方式(こ13けるでいう選択イ、1
号D S E TJ +非選択信じ−D N S F 
Lを作る。C!+b 、(ハ)は、本発明で必要とtl
″るデマルチプレクザーであり、マルブーブレクーリ゛
ytD 、 Q++)においてOLBc  ’&: /
2分周した信号70丁JSCによってD S IG L
 、 D N S E Lが切j史えられる。こうして
、表示電極の信号1) ON 、 D 0irF C第
121;4 (h ) ) カ形成すレル。
Resistor (short to
- Make it. The demultiplexer (c), qO, switches the level of the scanning signal to match the frequency signal φf of the AC drive of the cutting crystal, and selects the scanning electrode 4'Qs a ON.
, creates a non-select 5OOFF signal. Demultiplexer 4
-f;) + Φ force ζ; 1, display ′ according to φf, conventional drive system of
No. D S E TJ + non-selected belief - D N S F
Make L. C! +b, (c) is required in the present invention and tl
It is a demultiplexer that uses OLBc'&: /
D S I G L by 70 signals JSC divided by 2
, DN S E L is terminated. In this way, the signal 1) ON of the display electrode is formed.

第16図は、本発明の1id(肋回路の心安4rクロッ
クノクルスを発生する制御量j’i’iの一例である。
FIG. 16 is an example of the control amount j'i'i for generating the 1id (reliable 4r clock noculus of the subcircuit) of the present invention.

不実1flii例では、J=160.に=120として
あり、6ビツトの2進カウンターQ(猶、N0F(ゲー
トQゎ。
In the false example, J=160. = 120, and a 6-bit binary counter Q (yet, N0F (gate Q).

RSフリップ70.ノブ慎。インバータG心、Dハリフ
リ7プフC17ブ(++’+ 、 (+5 、 (a’
) 、 (2わ、 N ORケ−ト(iφ、6ψ、6ビ
ツト2進カウンター(si) 、 A N Dゲート・
ゆから41;・1°成されている。表示電極ドライバー
 12のシフトレジスター(r’7Jにfl(蛤さ41
.るクロックパルスφ日は、6ビツトの2進カウンター
6[相]でカウントされ、■=80カウントすると、こ
れをゲート■が検出し、R5−FF[相]をSETする
。R3−F F (、+:′)は、すぐにφSの立上り
に同期しC,RESETされる。[相]の出力0Lsc
  はカウンタ・のR1りS用Tjfiia子に入力し
、かつ、D型rFe七の入力となる。Dクリップ70ツ
ブ94)はOLBcを72分1.’、] t、、イ、ビ
に′−2−(!LBCを作り、D型TIF(ハ)のD人
カへ供給する。信号T CL S Q  はD型1i’
F(ハ)NORゲー) (lj@ 4.二より1・;□
・(分され、1走査期間を周期とする信−写CLtとな
り、ラッチ回路Q−Φのクロック/ぐルス入力)’:!
if子に供給される。カウンタ■はり丁コックをOL 
s OトL/ RSフリツブフ■コツプ62からのクロ
ックパルス0TJ8Q  をカウントし、239発カウ
ントするとA N 1)ゲート[相]の出力はhigh
と4rす、このhigh信号はD型FF・により遅(+
、l;され、ゲー) (io)で微分される。DFF3
9により遅延される信号は遅延信号D 5CANとなり
、走査電極ドライバーのシフトレジスター21へ供給さ
れる。また、ゲート@で微分されたパルスはD型yrQ
のクロックパルスとなり、半周期ごと(こhigh 、
 low  が変わる交流駆動の信号φfとして、駒組
1信号発生部のデマルヂブレク・す24〜26にイ;(
給される。
RS flip 70. Shin Nobu. Inverter G core, D Harifuri 7 Puff C17 (++'+, (+5, (a'
), (2W, NOR gate (iφ, 6ψ, 6-bit binary counter (si), AAND gate
41;・1° is formed from Yu. Display electrode driver 12 shift registers (r'7J to fl (clam 41
.. The clock pulse φ is counted by a 6-bit binary counter 6 [phase], and when it counts ①=80, the gate ② detects this and sets R5-FF [phase]. R3-F F (, +:') is immediately C, RESET in synchronization with the rising edge of φS. [Phase] output 0Lsc
is input to the R1 and S Tjfiia of the counter, and also becomes the input to the D type rFe7. D clip 70 tube 94) OLBc 72 minutes 1. ', ] t,, A, B'-2-(! Create LBC and supply it to D person of D type TIF (c). Signal T CL S Q is D type 1i'
F (c) NOR game) (lj@ 4. 1 from 2; □
・(It becomes a signal CLt with a cycle of one scanning period, and is a clock/gleus input of the latch circuit Q-Φ)':!
provided to the if child. OL on the counter
Count the clock pulses 0TJ8Q from the s O to L/ RS Fritzbuf ■ Kotpu 62, and when 239 pulses are counted, the output of the gate [phase] becomes high.
4r, this high signal is delayed (+
, l; is differentiated by (io). DFF3
The signal delayed by 9 becomes a delayed signal D5CAN and is supplied to the shift register 21 of the scan electrode driver. Also, the pulse differentiated by the gate @ is D-type yrQ
clock pulse every half period (high,
As the AC drive signal φf that changes low, it is applied to the demultiplex brakes 24 to 26 of the frame set 1 signal generator;
be provided.

以上の様Gこ、比較的f7ii jiiな回路で本発明
の1−<動は実現できる。これに対して、本づC:明を
用いることにより、!;示画素の点燈。非点〕r2に依
(fした実効値のバラツギが小さくなるので、1)IJ
述のような効果とともにEONl17)最小値があがり
、li;OFFの最大(p’+が下がることによって、
駆動マージンが改善される効果も期待できる。従って、
本発明を非粘j 4(すg子液晶表示装航(こ用いると
、パネル画像全体にわたってムラのない階調表示も可能
になるという効果が得られる。と考えられる。
As described above, the 1-< operation of the present invention can be realized with a relatively f7ii jii circuit. On the other hand, by using Honzu C: Akira, ! ; Display pixel lights up. Astigmatism] Depending on r2, the variation in the effective value (f) becomes smaller, so 1) IJ
Along with the effects mentioned above, the minimum value of EONl17) increases, and the maximum value of li;OFF (p'+ decreases,
It can also be expected that the driving margin will be improved. Therefore,
It is believed that when the present invention is used in a non-adhesive liquid crystal display system, it is possible to achieve an effect of even gradation display over the entire panel image.

1×1面のfrii )itな、悦明 第1図は、典型的な非石j型軍子のV−王将性である。1 x 1 side frii) It's Etsumei Figure 1 shows the V-King general of a typical non-stone J-type military child.

第21.:<lは、非イξ・I↓型素子液晶表示装ji
ニーj、の等価回路である。
21st. :<l is non-iξ・I↓ type element liquid crystal display device ji
This is the equivalent circuit of knee j.

第6図は、従来の重用平均化法による液晶パネル駆動波
形例である。
FIG. 6 is an example of a liquid crystal panel drive waveform using the conventional weighted averaging method.

第4図は、非線型素子液晶表示装bffiの動作を示し
たものである。(a)は動作波形の例、(b)は非線型
素子のON領域、OFF領域を示している。
FIG. 4 shows the operation of the non-linear element liquid crystal display device bffi. (a) shows an example of an operating waveform, and (b) shows an ON region and an OFF region of a nonlinear element.

第5図は、非線型素子液晶表示装置の動作概念を模式的
に示したものである。(σ)は非線型素子がONした時
、Cb)はOFI]’l、た時を示している。
FIG. 5 schematically shows the operational concept of a non-linear element liquid crystal display device. (σ) indicates when the nonlinear element is turned on, and Cb) indicates when OFI]'l.

第6図は、非線型素子液晶表示装置の画素印加電圧波形
(破線)と液晶層印加波形(実線)を示したものである
。(α)は当事画素ON、同−信号′屯極上の他側1O
FFの時、Ch)は交互にON、OFFの時、(C)は
全ii2′7i素ONの時である第7図は本発明による
駆動波形の一例と従来の駆動波形を比較し描いたもので
ある。(α)は従来例、Cb)は本発明の例である。カ
ッコ内は走査電極と信号電極の交点にあたる画素にかか
る電圧波形である。S工GAは当事画素ON、同−同号
信号電極上画素ClFFの場合の信号波形、S工OBは
交互にON、OFFの場合の信号波形、S、TGOは同
一信号電極上の企画累ONの場合の信号波形である。
FIG. 6 shows a pixel applied voltage waveform (broken line) and a liquid crystal layer applied waveform (solid line) of a non-linear element liquid crystal display device. (α) indicates that the pixel in question is ON, and the other side 1O is above the signal level.
When FF, Ch) is alternately ON and OFF, and (C) is when all ii2'7i elements are ON. Figure 7 is a comparison between an example of the drive waveform according to the present invention and a conventional drive waveform. It is something. (α) is a conventional example, and Cb) is an example of the present invention. The figure in parentheses is the voltage waveform applied to the pixel at the intersection of the scanning electrode and the signal electrode. S GA is a signal waveform when the relevant pixel is ON and the pixel ClFF is on the same signal electrode, S OB is a signal waveform when it is alternately ON and OFF, and S and TGO are the signal waveforms when the pixel ClFF is on the same signal electrode. This is a signal waveform in the case of ON.

第8図は、本発明を適用した際の液晶層にかかる電圧波
形を示すものである。(σンは当事画素ON、同−同号
信号電極上画素OFFの場合、(b)は交互にCIN、
OFFの場合、(C)は全画素ONの時である。
FIG. 8 shows the voltage waveform applied to the liquid crystal layer when the present invention is applied. (When σ is the pixel in question ON, and the pixel on the same signal electrode is OFF, (b) is alternately CIN,
In the case of OFF, (C) is when all pixels are ON.

第9図は、本発明による休止期間tpを設置した場合の
駆動波形例である。
FIG. 9 is an example of a drive waveform when a pause period tp according to the present invention is provided.

第10図は、本発明の液晶表示装置の駆動回路図である
FIG. 10 is a driving circuit diagram of the liquid crystal display device of the present invention.

第11図、第12図(σ) G (b)は、タイミング
チャートである。
FIGS. 11 and 12 (σ)G (b) are timing charts.

第16図は、本発明の駆動回路の制御回路の一例である
FIG. 16 is an example of a control circuit of the drive circuit of the present invention.

以  上 出願人 株式会社靜訪精工舎 代理人 弁期I士 最上  務 (4) (b )               (c)v(H
絣−: : : ;
Applicant Seiwa Seikosha Co., Ltd. Agent Tsutomu Mogami (4) (b) (c) v (H
Kasuri-: : : ;

Claims (5)

【特許請求の範囲】[Claims] (1)液晶表示パネルを構成する少なくとも一方の基板
に、非線型特性を有する素子を設置した液晶表示袋f4
を2フレ一ム交流方式で駆動する場合において、1フレ
一ム周期内の非選択期間の画素印加■L圧の平均値の絶
対値が、全画素あるいは一部の画素についてほぼ等しい
ことを特徴とする液晶表示装置の駆動方法。
(1) Liquid crystal display bag f4 in which an element with non-linear characteristics is installed on at least one substrate constituting the liquid crystal display panel
When driven by the two-frame AC method, the absolute value of the average value of the L pressure applied to pixels during the non-selected period within one frame period is almost equal for all pixels or some pixels. A method for driving a liquid crystal display device.
(2)  該非線型素子設置液晶表示装置の駆動方法に
おいて、各半走査周期の全部あるいは一部を走査線数で
等分割して成る1走査期間を、更に複数の期間に分割し
て成る線走査期間のうち、走査信号が選択期間内の一部
の線走査期間で選択レベル、残りの線走査期間は非選択
レベルをとることを特徴とする特許請求の範囲第1項記
載の液晶表示装置の駆動方法。
(2) In the driving method of the non-linear element-equipped liquid crystal display device, line scanning is performed in which one scanning period, which is formed by dividing all or part of each half-scanning period equally by the number of scanning lines, is further divided into a plurality of periods. The liquid crystal display device according to claim 1, wherein the scanning signal takes a selection level during a part of the line scanning period within the selection period and takes a non-selection level during the remaining line scanning period. Driving method.
(3)走査信号が選択レベルをとる該線走査期間に同期
した期間に、表示信号が画素のON 、 OF\ Fに対応して、それぞれ点バーレベル、非点燈レベルな
とり、1走査期間の残りの線走査期間にはそれぞれ反対
に、非点燈レベル、点燈レベルをとることを特徴とする
特許請求の範囲第1項又は第2項記載の液晶表示装置の
駆動方法。
(3) During a period synchronized with the line scanning period in which the scanning signal takes the selected level, the display signal changes to the dot bar level, non-lighting level, and one scanning period in response to the ON and OF\F of the pixels, respectively. 3. The method of driving a liquid crystal display device according to claim 1, wherein the non-lighting level and the lighting level are respectively set to opposite levels during the remaining line scanning period.
(4)前記1走査期間を複数に分けた線走査期間のうぢ
、一部の線走査期間を選択レベル、残りを非選択レベル
とする時、選択レベルにある時間と、非選択レベルにあ
る時間が等しいことを特徴とする特許請求の範囲第1〜
6項のいずれかに記載の液晶表示装置6の駆動方法。
(4) When one line scanning period is divided into a plurality of parts, some of the line scanning periods are at the selection level and the rest are at the non-selection level. Claims 1-1 characterized in that the times are equal.
7. A method for driving a liquid crystal display device 6 according to any one of Item 6.
(5)  前記1走査期間を2等分して線走査期間とし
たことを特徴とする特許HI3求の1fiij囲第1〜
4項のいずれかに記載の液晶表示装置G、の駆動方法。
(5) The above-mentioned one scanning period is divided into two equal parts to form a line scanning period.
A method for driving a liquid crystal display device G according to any one of Item 4.
JP15609782A 1982-09-08 1982-09-08 Driving of liquid crystal electrooptic apparatus Granted JPS5945493A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15609782A JPS5945493A (en) 1982-09-08 1982-09-08 Driving of liquid crystal electrooptic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15609782A JPS5945493A (en) 1982-09-08 1982-09-08 Driving of liquid crystal electrooptic apparatus

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP15732893A Division JPH0659645A (en) 1993-06-28 1993-06-28 Driving method for liquid crystal electro-optical device
JP5157326A Division JP2605584B2 (en) 1993-06-28 1993-06-28 Liquid crystal electro-optical device

Publications (2)

Publication Number Publication Date
JPS5945493A true JPS5945493A (en) 1984-03-14
JPH0449712B2 JPH0449712B2 (en) 1992-08-12

Family

ID=15620239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15609782A Granted JPS5945493A (en) 1982-09-08 1982-09-08 Driving of liquid crystal electrooptic apparatus

Country Status (1)

Country Link
JP (1) JPS5945493A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241796A (en) * 1985-04-18 1986-10-28 シャープ株式会社 Driving of liquid crystal display unit
JPS62175756A (en) * 1986-01-13 1987-08-01 ロ−ム アンド ハ−ス コンパニ− Fine plastic construction and making thereof
JPH0452644A (en) * 1990-06-21 1992-02-20 Nec Corp Formation of multilayered resist pattern
JPH0529212A (en) * 1990-08-30 1993-02-05 American Teleph & Telegr Co <Att> Manufacture of device
JPH06349724A (en) * 1993-06-08 1994-12-22 Nec Corp Manufacture of semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828117A (en) * 1971-08-13 1973-04-13
JPS55140887A (en) * 1979-01-08 1980-11-04 Hitachi Ltd System for driving liquid crystal display unit
JPS55161273A (en) * 1979-05-30 1980-12-15 Northern Telecom Ltd Liquid crystal display unit and producing same
JPS56121112A (en) * 1980-02-26 1981-09-22 Shinko Electric Co Ltd Resonant vibrator
JPS5758191A (en) * 1980-09-25 1982-04-07 Suwa Seikosha Kk Active matric type liquid crystal indicator driving system
JPS5758190A (en) * 1980-09-25 1982-04-07 Suwa Seikosha Kk Active matric type liquid crystal indicator driving system
JPS5764891A (en) * 1980-10-08 1982-04-20 Hitachi Ltd Crime prevention device
JPS626210A (en) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd Optical demultiplexer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828117A (en) * 1971-08-13 1973-04-13
JPS55140887A (en) * 1979-01-08 1980-11-04 Hitachi Ltd System for driving liquid crystal display unit
JPS55161273A (en) * 1979-05-30 1980-12-15 Northern Telecom Ltd Liquid crystal display unit and producing same
JPS56121112A (en) * 1980-02-26 1981-09-22 Shinko Electric Co Ltd Resonant vibrator
JPS5758191A (en) * 1980-09-25 1982-04-07 Suwa Seikosha Kk Active matric type liquid crystal indicator driving system
JPS5758190A (en) * 1980-09-25 1982-04-07 Suwa Seikosha Kk Active matric type liquid crystal indicator driving system
JPS5764891A (en) * 1980-10-08 1982-04-20 Hitachi Ltd Crime prevention device
JPS626210A (en) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd Optical demultiplexer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241796A (en) * 1985-04-18 1986-10-28 シャープ株式会社 Driving of liquid crystal display unit
JPS62175756A (en) * 1986-01-13 1987-08-01 ロ−ム アンド ハ−ス コンパニ− Fine plastic construction and making thereof
JPH0452644A (en) * 1990-06-21 1992-02-20 Nec Corp Formation of multilayered resist pattern
JPH0529212A (en) * 1990-08-30 1993-02-05 American Teleph & Telegr Co <Att> Manufacture of device
JPH06349724A (en) * 1993-06-08 1994-12-22 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH0449712B2 (en) 1992-08-12

Similar Documents

Publication Publication Date Title
JP3277106B2 (en) Display drive
JPS5821793A (en) Driving of liquid crystal display
JP2646523B2 (en) Image display device
JPH11249624A (en) Liquid crystal display device
JPH05502108A (en) Liquid crystal display power system and scanning method
US7375707B1 (en) Apparatus and method for compensating gamma voltage of liquid crystal display
JPH11249623A (en) Method for driving liquid crystal display device
JPH0695625A (en) Driving method for ferroelectric liquid crystal display element and bias voltage circuit therefor
US5790089A (en) Method of driving an active matrix type liquid crystal display
JPS5945493A (en) Driving of liquid crystal electrooptic apparatus
KR100995627B1 (en) shift register circuit
JP2015094766A (en) Electro-optical device, driving method of the same and electronic apparatus
JPH1114966A (en) Voltage producing circuit and liquid crystal display device provided with the circuit
US20050012762A1 (en) Image display apparatus having gradation potential generating circuit
JP2004085666A (en) Image display device
JPH0954309A (en) Liquid crystal display device
JPH07325556A (en) Gradation voltage generation circuit for liquid crystal display device
KR20000010461A (en) Liquid crystal apparatus using hierarchical charge and discharge of common electrode and method for driving thereof
JPS626210B2 (en)
JP2004333911A (en) Method for driving electro-optic apparatus, electro-optic apparatus and electronic device
JP2605584B2 (en) Liquid crystal electro-optical device
JP3229720B2 (en) Drive control device for liquid crystal display panel
JP3436680B2 (en) Display device drive circuit
JPH0659645A (en) Driving method for liquid crystal electro-optical device
JPH04128786A (en) Display device