JPS5817745A - 同期検出方式 - Google Patents
同期検出方式Info
- Publication number
- JPS5817745A JPS5817745A JP56111651A JP11165181A JPS5817745A JP S5817745 A JPS5817745 A JP S5817745A JP 56111651 A JP56111651 A JP 56111651A JP 11165181 A JP11165181 A JP 11165181A JP S5817745 A JPS5817745 A JP S5817745A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- reset pulse
- block signal
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は同期検出方式に係り、入力データブロックに同
期信号ビットが存在しなくても、巡回符号を構成する入
力データブロックだけから巡回符号のもつ特徴を利用し
てデータ同期信号を得てデータブロックの区切りを検出
し得る同期検出方式を提供することを目的とする。
期信号ビットが存在しなくても、巡回符号を構成する入
力データブロックだけから巡回符号のもつ特徴を利用し
てデータ同期信号を得てデータブロックの区切りを検出
し得る同期検出方式を提供することを目的とする。
一般に、アナログ情報信号をパルス符号変調（ＰＯＭ
）等のディジタル変調をして得たディジタル信号は、情
報信号に関するデータとして各種伝送路を伝送されるに
際し、データの区切りをつけるための同期信号ビットと
伝送途中でのエラーを検出、訂正するための冗長ビット
とが夫々付加され、第１図に示す如き構成とされる。同
図に示す同期信号ビット１、伝送データ（又は情報ビッ
ト）２及び冗長ビット３とよりなる１ブロツクの信号が
時系列的に合成されて順次伝送されるわけであるが、そ
のうち伝送データ２と冗長ビット３とよりなる信号プリ
ッタはエラー検出能力の高さから巡回符号化される場合
が多い。従来はかかる構成のブロック信号を受信側でも
とのアナログ情報信号に復元するために、まず受信した
ブロックの区切りを同期信号ビット１により判断する。
）等のディジタル変調をして得たディジタル信号は、情
報信号に関するデータとして各種伝送路を伝送されるに
際し、データの区切りをつけるための同期信号ビットと
伝送途中でのエラーを検出、訂正するための冗長ビット
とが夫々付加され、第１図に示す如き構成とされる。同
図に示す同期信号ビット１、伝送データ（又は情報ビッ
ト）２及び冗長ビット３とよりなる１ブロツクの信号が
時系列的に合成されて順次伝送されるわけであるが、そ
のうち伝送データ２と冗長ビット３とよりなる信号プリ
ッタはエラー検出能力の高さから巡回符号化される場合
が多い。従来はかかる構成のブロック信号を受信側でも
とのアナログ情報信号に復元するために、まず受信した
ブロックの区切りを同期信号ビット１により判断する。
このため、ブロック中には同期信号ビット１は不可欠で
あり、伝送レートを下げる上で制限となっていた。
あり、伝送レートを下げる上で制限となっていた。
本発明は上記欠点を除去したものであり、第２図以下の
図面と共にその一実施例につき説明″する。
図面と共にその一実施例につき説明″する。
第２図は本発明になる同期検出方式により検出されるべ
き１ブロック信号の構成を示す。同図中４は伝送される
伝送データで（ｎ−ｋ）ビットからなり、例えばアナロ
グ情報信号がディジタル変調されてなるディジタル変調
波の一定区間の２値化信号であり、またＳはにビットの
冗長ビットである。すなわち、本発明方式により同期検
出される入力信号の各プルツクは伝送データ４と冗長ピ
ッ）Ｓとからなる計ｎビットの信号で、同期信号ビット
は存在しない。また、伝送データ４と冗長ビット５のｎ
ビットは巡回符号化される。従って冗長ビットＳのビッ
ト系列は伝送データ４のビット系列をある生成多項式で
割った剰余である。
き１ブロック信号の構成を示す。同図中４は伝送される
伝送データで（ｎ−ｋ）ビットからなり、例えばアナロ
グ情報信号がディジタル変調されてなるディジタル変調
波の一定区間の２値化信号であり、またＳはにビットの
冗長ビットである。すなわち、本発明方式により同期検
出される入力信号の各プルツクは伝送データ４と冗長ピ
ッ）Ｓとからなる計ｎビットの信号で、同期信号ビット
は存在しない。また、伝送データ４と冗長ビット５のｎ
ビットは巡回符号化される。従って冗長ビットＳのビッ
ト系列は伝送データ４のビット系列をある生成多項式で
割った剰余である。
同期信号ビットがないと巡回符号化された信号ブロック
の区切りが受信側ではわからない。しかし、信号ブロッ
クが何ビットで構成され、生成多項式が何であるかは既
知であるのが普通であり、ｎビットの区切りが正しけれ
ば信号ブロックは定められた生成多項式で割り切れるは
ずである。そこで、本発明は上記の点に鑑み、例えば第
３図に示す如き構成とすることにより、同期信号ビット
のない第２図に示すｎビットの巡回符号の信号プルツク
の区切りを検出できるようにしたものである。
の区切りが受信側ではわからない。しかし、信号ブロッ
クが何ビットで構成され、生成多項式が何であるかは既
知であるのが普通であり、ｎビットの区切りが正しけれ
ば信号ブロックは定められた生成多項式で割り切れるは
ずである。そこで、本発明は上記の点に鑑み、例えば第
３図に示す如き構成とすることにより、同期信号ビット
のない第２図に示すｎビットの巡回符号の信号プルツク
の区切りを検出できるようにしたものである。
第３図において、プルツク信号入力端子６に入来した第
２図に示す如き構成のｎビットのブロック信号は巡回符
号復号化回路Ｔに供給され、ここで所定の既知の生成多
項式で割算をして剰余が現。
２図に示す如き構成のｎビットのブロック信号は巡回符
号復号化回路Ｔに供給され、ここで所定の既知の生成多
項式で割算をして剰余が現。
われるか否かが検出され、剰余が現われたときは誤りが
生じているものとしてエラー出力がリセットパルス発生
回路８に供給される。リセットパルス発生回路８は入力
端子６の入力ブロック信号の１プルツク周期毎にリセッ
トパルスを発生し、また上記エラー出力が入来すると再
び再リセットパルスを発生する。巡回符号復号化回路７
内のフリップフロップ及び後述する一分周回路１０の計
数値（分周回路％Ｏは通常カウンタにより構成されてい
る）３は、夫々上記リセットパルスにより初期状態とさ
れる。一方、入力端子ＩＫはデータシフトクルツクが入
来して台分周回路１０に供給され、ここでデータの区切
りを検出するために、ブロック信号のビット数ｎ（又は
その整数倍でもよい）だけ分周される。この分周回路１
ｏの出力はデータ同期信号として出力される。
生じているものとしてエラー出力がリセットパルス発生
回路８に供給される。リセットパルス発生回路８は入力
端子６の入力ブロック信号の１プルツク周期毎にリセッ
トパルスを発生し、また上記エラー出力が入来すると再
び再リセットパルスを発生する。巡回符号復号化回路７
内のフリップフロップ及び後述する一分周回路１０の計
数値（分周回路％Ｏは通常カウンタにより構成されてい
る）３は、夫々上記リセットパルスにより初期状態とさ
れる。一方、入力端子ＩＫはデータシフトクルツクが入
来して台分周回路１０に供給され、ここでデータの区切
りを検出するために、ブロック信号のビット数ｎ（又は
その整数倍でもよい）だけ分周される。この分周回路１
ｏの出力はデータ同期信号として出力される。
いま、第４図に示す如く、データ（入力端子６の入力ブ
ロック信号）のＭ８Ｂであるり。のとき−分周回路１０
の値が初期値Ｏで、以下各ビット”１ ＊ Ｄ２ ｓ
”’ ”’ ｅ ＤＯ−２ｓ ＤＢ−１毎２．−Ｈ分周
回路１０の値が１ 、２ 、 ”−・−、Ｑ−ｆｌ 、
Ｑ−１であり、同期状態であるものとすると、１分周
回路１０のりセットパルスと復号化回路Ｔのリセットパ
ルスとが１分周回路１０のｎ−１の時点で夫々発生され
、かつ、エラーフラグは巡回符号復号化回路１から出力
されないので、次のデータの検査に移る。
ロック信号）のＭ８Ｂであるり。のとき−分周回路１０
の値が初期値Ｏで、以下各ビット”１ ＊ Ｄ２ ｓ
”’ ”’ ｅ ＤＯ−２ｓ ＤＢ−１毎２．−Ｈ分周
回路１０の値が１ 、２ 、 ”−・−、Ｑ−ｆｌ 、
Ｑ−１であり、同期状態であるものとすると、１分周
回路１０のりセットパルスと復号化回路Ｔのリセットパ
ルスとが１分周回路１０のｎ−１の時点で夫々発生され
、かつ、エラーフラグは巡回符号復号化回路１から出力
されないので、次のデータの検査に移る。
次に一分周回路１０とデータとが同期状態になく、第５
図に示すような状態にあったとすると。
図に示すような状態にあったとすると。
ｉ分周回路１０のリセットパルスと復号化回路１のりセ
ットパルスとかｉ分周回路１ｏのｎ−１の時点で夫々発
生されると共に、この時点でエラーフラグが復号化回路
Ｔから出力される。このエラーフラグにより、第５図に
示す如く１分周回路１゜の次の値のときに再度古分局回
路１ｏと復号化回路１とへ夫々再リセットパルスが供給
され、これらの回路を初期状態とした後次のデータの検
査へ移る。この結果、データの検査毎に一！−分周回路
１゜口 の計数値は第６図（Ａ）に示すデータに対して同図（Ｂ
）ｔ （’） ＃ （Ｄ）へと順次推移していき、デー
タと１分周回路の計数値との位相が第４図に示す如くに
一致した時点でエラー７ラグが出力されなくなり、再リ
セットもされなくなる。以降はデータと上分周回路１０
の計数値とは第４図に示すような同期状態となり、デー
タプルツクの区切りをつけるためのデータ同期信号が１
分周回路１０より出力される。
ットパルスとかｉ分周回路１ｏのｎ−１の時点で夫々発
生されると共に、この時点でエラーフラグが復号化回路
Ｔから出力される。このエラーフラグにより、第５図に
示す如く１分周回路１゜の次の値のときに再度古分局回
路１ｏと復号化回路１とへ夫々再リセットパルスが供給
され、これらの回路を初期状態とした後次のデータの検
査へ移る。この結果、データの検査毎に一！−分周回路
１゜口 の計数値は第６図（Ａ）に示すデータに対して同図（Ｂ
）ｔ （’） ＃ （Ｄ）へと順次推移していき、デー
タと１分周回路の計数値との位相が第４図に示す如くに
一致した時点でエラー７ラグが出力されなくなり、再リ
セットもされなくなる。以降はデータと上分周回路１０
の計数値とは第４図に示すような同期状態となり、デー
タプルツクの区切りをつけるためのデータ同期信号が１
分周回路１０より出力される。
上述の如く、本発明になる同期検出方式は、巡回符号化
された各ブロック信号が順次に供給されその誤りを検出
する復号化回路と、ブロック信号を７７）？るためのシ
フトクロックなりｐツク信号のビット数の整数倍の分局
比で分周する分周回路と、分周回路及び復号化回路を夫
々初期状態とするためのリセットパルスをブ胃ツク信号
伝送周期単位毎に発生すると共に復号化回路より誤り検
出信号が出力されたときは再度リセットパルスを発生し
て分周回路及び復号化回路を夫々再度初期状態とするリ
セットパルス発生回路とよりなるため、同期信号ビット
が存在しなくてもブロック信号、の区切りを検出するこ
とができ、従って伝送レートを従来に比し下げることが
でき、また同期信号ビット検出回路を不要にできるので
回路構成を簡単にすることができる等の特長を有するも
のである。
された各ブロック信号が順次に供給されその誤りを検出
する復号化回路と、ブロック信号を７７）？るためのシ
フトクロックなりｐツク信号のビット数の整数倍の分局
比で分周する分周回路と、分周回路及び復号化回路を夫
々初期状態とするためのリセットパルスをブ胃ツク信号
伝送周期単位毎に発生すると共に復号化回路より誤り検
出信号が出力されたときは再度リセットパルスを発生し
て分周回路及び復号化回路を夫々再度初期状態とするリ
セットパルス発生回路とよりなるため、同期信号ビット
が存在しなくてもブロック信号、の区切りを検出するこ
とができ、従って伝送レートを従来に比し下げることが
でき、また同期信号ビット検出回路を不要にできるので
回路構成を簡単にすることができる等の特長を有するも
のである。
第１図は従来のブロック信号の構成の一例を示す図、第
２図は本発明方式におけるブロック信号の構成の一実施
例を示す図、第３図は本発明方式の一実施例を示すブロ
ック系統図、第４図は同期状態にあるときの第３図の各
回路の状態を説明する因、第５図及び第６図（Ａ）〜（
Ｄ）は夫々非同期状態にあるときの第３図の各回路の状
態を説明する図である。 １・・・同期（１号ビット、２，４・・・伝送データ、
３．５・・・冗長ビット、６・・・ブロック信号（デー
タ）入力端子、７・・・巡回符号復号化回路、８・・・
リセットパルス発生回路、９・・・シフトクロック入力
端子、１０・・・−分周回路。 第６図 手続補正書 昭和５７年８月３１日 １、事件の表示 昭和５６年特 許願第 １１１６５１、発明の名称 同期検出方式 一補正をする者 特 許 出願人 住 所 ・２２１ 神奈川県横浜市神奈用区守屋町
３丁［１２番地名称 （４３２） 白本ビクター株式
会社代表者 取締役社長 宍 道 −部 −代理人 を補正命令の日付 ６、補正の対象 明細書の発明の詳細な説明、図面の簡単な説明の各欄、
及び図面。 ７、補正の内容 （１）明細山中、第６頁第１８行と第１９行どの間に次
の文を挿入する。 ［次に、リセットパルス発生回路８の回路構成及び回路
動作について更に詳細に説明する。第７図はリセットパ
ルス発生回路８の一実施例の回路系統図を示す。同図中
、入力端子２２に入来した巡回符号復号化回路７よりの
第８図に示ツ、Ｉ−ラーノラグはラッチ回路１１のデー
タ入力端子に印加され、ここで、入力端子２５に入来し
た１分周回路１０よりの第８図に示すリセットパルスｃ
１でラッチされ第８図に示すエラーゲートパルスを出１
）させる。エラー状態監視回路１２はラッチ回路１１の
出力エラーゲートパルスをカウントして１ラーの発生状
況を監祝し、連続するエラーが所定の数より多い場合は
再リセット回路コントロール信号を発生してゲート回路
１７を開き、ゲート回路１７を通して再すセットパルス
発生コントロール信号をゲート回路１４及び１６に夫々
供給させ、これらのゲート回路１４．１６をゲート「開
」状態とさせる。 一方、入力端子２５に入来した↓分周回路１゜よりの第
８図に示すリセットパルスはラッチ回路２０のデータ入
力端子に印加され、ここで入力端子２６に入来した第８
図に示すシフトクロックＣｓの立上りでラッチされる。 これにより、ラッチ回路２０からは第８図に示すユ分周
回路再生りＬブトパルスＣ２が取り出され、ゲート回路
１６゜１８の各一方の入力端子に夫々印加される。また
シフトクロックＣ８はリセット用パルス発生回路２１に
供給され、ここで第８図に示すリセット用パルスＲＯに
変換された後ゲート回路１８．１９の各他方の入力端子
に夫々印加される。 これにより、ゲート回路１８からは第８図に示す復号化
回路リセットパルスＲ２が出力されてゲート回路１４を
通してゲート回路１３の一方の入力端子に印加される。 また、ゲート回路１９の一方の入力端子にはリセットパ
ルスＣ１が印す１１され、その出力端子より第８図に示
す復号化回路リセットパルスＲ１がゲート回路１３の他
方の°入力端子へ出力される。この結梁、ゲート回路１
３は第８図に示すリセットパルス八を出力端子２３を介
して巡回符号復号化回路７へ出力する。 またゲート回路１５はゲート回路１６１７５出力パルス
と−９周回路リセットパルスＣ１とを夫々供ｎ 。 給されて第８図に示すリセットパルスＢを出力端連続す
るエラーが所定の数より多い場合に前記回路１２がゲー
ト回路１７を介してゲート回路１４．１６を開き、各々
再リセットパルスをＲ２゜Ｃ２を通過させるのは、ユ分
周回路１０が入力ｆＦ’＋号ブロツブロック状態にあっ
ても、入力信号に伝送エラーが生ずると直ちに再リセッ
トパルスが発生され、同期ズレを起こすのを防止するた
めであり、連続するエラーが所定以上の長さを生ずる場
合にのみ再リセットパルスを発生させるためである。こ
の１のはあらかじめ伝送系のエラー発生の特性を測定す
るなどしてエラーの特性を把握しｔこうえで定め、エラ
ー出力が伝送エラーによるものが、同期ズレによるもの
かを区別し再リセットパルスの発生をコントロールし、
伝送エラーに１）で同期ズレを起さぬようにしている。 」 ［Ｆ］ 同、第８頁第３行の「・・・する図」を「・・
・する図、第７図は第３図中のリセットパルス発生回路
の一実施例を示す回路系統図、第８図は第７図の動作説
明用タイムチャート」と補正する。 （３） 図面中、第３図を添付図面の通り補正づろ。 （４）同、添付図面に示す第７図及び第８図を追加する
。
２図は本発明方式におけるブロック信号の構成の一実施
例を示す図、第３図は本発明方式の一実施例を示すブロ
ック系統図、第４図は同期状態にあるときの第３図の各
回路の状態を説明する因、第５図及び第６図（Ａ）〜（
Ｄ）は夫々非同期状態にあるときの第３図の各回路の状
態を説明する図である。 １・・・同期（１号ビット、２，４・・・伝送データ、
３．５・・・冗長ビット、６・・・ブロック信号（デー
タ）入力端子、７・・・巡回符号復号化回路、８・・・
リセットパルス発生回路、９・・・シフトクロック入力
端子、１０・・・−分周回路。 第６図 手続補正書 昭和５７年８月３１日 １、事件の表示 昭和５６年特 許願第 １１１６５１、発明の名称 同期検出方式 一補正をする者 特 許 出願人 住 所 ・２２１ 神奈川県横浜市神奈用区守屋町
３丁［１２番地名称 （４３２） 白本ビクター株式
会社代表者 取締役社長 宍 道 −部 −代理人 を補正命令の日付 ６、補正の対象 明細書の発明の詳細な説明、図面の簡単な説明の各欄、
及び図面。 ７、補正の内容 （１）明細山中、第６頁第１８行と第１９行どの間に次
の文を挿入する。 ［次に、リセットパルス発生回路８の回路構成及び回路
動作について更に詳細に説明する。第７図はリセットパ
ルス発生回路８の一実施例の回路系統図を示す。同図中
、入力端子２２に入来した巡回符号復号化回路７よりの
第８図に示ツ、Ｉ−ラーノラグはラッチ回路１１のデー
タ入力端子に印加され、ここで、入力端子２５に入来し
た１分周回路１０よりの第８図に示すリセットパルスｃ
１でラッチされ第８図に示すエラーゲートパルスを出１
）させる。エラー状態監視回路１２はラッチ回路１１の
出力エラーゲートパルスをカウントして１ラーの発生状
況を監祝し、連続するエラーが所定の数より多い場合は
再リセット回路コントロール信号を発生してゲート回路
１７を開き、ゲート回路１７を通して再すセットパルス
発生コントロール信号をゲート回路１４及び１６に夫々
供給させ、これらのゲート回路１４．１６をゲート「開
」状態とさせる。 一方、入力端子２５に入来した↓分周回路１゜よりの第
８図に示すリセットパルスはラッチ回路２０のデータ入
力端子に印加され、ここで入力端子２６に入来した第８
図に示すシフトクロックＣｓの立上りでラッチされる。 これにより、ラッチ回路２０からは第８図に示すユ分周
回路再生りＬブトパルスＣ２が取り出され、ゲート回路
１６゜１８の各一方の入力端子に夫々印加される。また
シフトクロックＣ８はリセット用パルス発生回路２１に
供給され、ここで第８図に示すリセット用パルスＲＯに
変換された後ゲート回路１８．１９の各他方の入力端子
に夫々印加される。 これにより、ゲート回路１８からは第８図に示す復号化
回路リセットパルスＲ２が出力されてゲート回路１４を
通してゲート回路１３の一方の入力端子に印加される。 また、ゲート回路１９の一方の入力端子にはリセットパ
ルスＣ１が印す１１され、その出力端子より第８図に示
す復号化回路リセットパルスＲ１がゲート回路１３の他
方の°入力端子へ出力される。この結梁、ゲート回路１
３は第８図に示すリセットパルス八を出力端子２３を介
して巡回符号復号化回路７へ出力する。 またゲート回路１５はゲート回路１６１７５出力パルス
と−９周回路リセットパルスＣ１とを夫々供ｎ 。 給されて第８図に示すリセットパルスＢを出力端連続す
るエラーが所定の数より多い場合に前記回路１２がゲー
ト回路１７を介してゲート回路１４．１６を開き、各々
再リセットパルスをＲ２゜Ｃ２を通過させるのは、ユ分
周回路１０が入力ｆＦ’＋号ブロツブロック状態にあっ
ても、入力信号に伝送エラーが生ずると直ちに再リセッ
トパルスが発生され、同期ズレを起こすのを防止するた
めであり、連続するエラーが所定以上の長さを生ずる場
合にのみ再リセットパルスを発生させるためである。こ
の１のはあらかじめ伝送系のエラー発生の特性を測定す
るなどしてエラーの特性を把握しｔこうえで定め、エラ
ー出力が伝送エラーによるものが、同期ズレによるもの
かを区別し再リセットパルスの発生をコントロールし、
伝送エラーに１）で同期ズレを起さぬようにしている。 」 ［Ｆ］ 同、第８頁第３行の「・・・する図」を「・・
・する図、第７図は第３図中のリセットパルス発生回路
の一実施例を示す回路系統図、第８図は第７図の動作説
明用タイムチャート」と補正する。 （３） 図面中、第３図を添付図面の通り補正づろ。 （４）同、添付図面に示す第７図及び第８図を追加する
。
Claims (1)
- 巡回符号化された各ブロック信号が順次に供給されその
誤りを検出する復号化回路と、該ブロック信号をシフト
するためのシフトク四ツクを該ブロック信号のビット数
の整数倍の分局比で分周する分周回路と、骸分周回路及
び復号化回路を夫々初期状態とするためのリセットパル
スを該ブロック信号伝送周期単位毎に発生すると共に該
復号化回路より誤り検出信号が出力されたときは再度リ
セットパルスを発生して該分周回路及び復号化回路を夫
々再度初期状態とするリセットパルス発生回路とよりな
り、該分周回路より同期検出された信号を得ることを特
徴とする同期検出方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111651A JPS5817745A (ja) | 1981-07-17 | 1981-07-17 | 同期検出方式 |
| US06/398,141 US4481648A (en) | 1981-07-17 | 1982-07-14 | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111651A JPS5817745A (ja) | 1981-07-17 | 1981-07-17 | 同期検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5817745A true JPS5817745A (ja) | 1983-02-02 |
Family
ID=14566724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111651A Pending JPS5817745A (ja) | 1981-07-17 | 1981-07-17 | 同期検出方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4481648A (ja) |
| JP (1) | JPS5817745A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3418894A1 (de) * | 1984-05-21 | 1985-11-21 | TRW United-Carr GmbH, 6000 Frankfurt | Vorrichtung zur befestigung eines gegenstandes aus kunststoff, insbesondere eines halteelements, an einer traegerplatte |
| JPS62150944A (ja) * | 1985-12-24 | 1987-07-04 | Nec Corp | 符号誤り検出方式 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1259386A (en) * | 1985-03-30 | 1989-09-12 | Nec Corporation | Synchronization circuit for digital communication systems |
| JPH071885B2 (ja) * | 1986-10-09 | 1995-01-11 | 日本電気株式会社 | ワ−ド同期器 |
| US4823345A (en) * | 1987-06-15 | 1989-04-18 | International Business Machines Corp. | Method and apparatus for communication network alert record identification |
| JP2597872B2 (ja) * | 1988-02-13 | 1997-04-09 | 日本電信電話株式会社 | ブロック同期方式 |
| US4989211A (en) * | 1988-05-12 | 1991-01-29 | Digital Equipment Corporation | Sector mis-synchronization detection method |
| FI96733C (fi) * | 1993-06-18 | 1996-08-12 | Nokia Telecommunications Oy | Tilaajaverkkojärjestely tilaajien liittämiseksi yleiseen puhelinverkkoon |
| US6879650B1 (en) * | 1998-09-23 | 2005-04-12 | Paradyne Corporation | Circuit and method for detecting and correcting data clocking errors |
| US7820418B2 (en) * | 2004-06-25 | 2010-10-26 | Grainvalue, Llc | Corn fractionation method |
| KR102061178B1 (ko) * | 2013-06-19 | 2019-12-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그를 이용한 반도체 시스템 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179505A (ja) * | 1975-01-06 | 1976-07-10 | Hitachi Ltd | |
| JPS52142403A (en) * | 1976-05-21 | 1977-11-28 | Mitsubishi Electric Corp | Signal synchronous system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3789359A (en) * | 1972-10-04 | 1974-01-29 | Harris Intertype Corp | Synchronism indicator for a convolutional decoder |
| NL7905968A (nl) * | 1979-08-03 | 1981-02-05 | Philips Nv | Werkwijze voor het detecteren van een digitaal code- woord en codedetector voor het uitvoeren van de werkwijze. |
-
1981
- 1981-07-17 JP JP56111651A patent/JPS5817745A/ja active Pending
-
1982
- 1982-07-14 US US06/398,141 patent/US4481648A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179505A (ja) * | 1975-01-06 | 1976-07-10 | Hitachi Ltd | |
| JPS52142403A (en) * | 1976-05-21 | 1977-11-28 | Mitsubishi Electric Corp | Signal synchronous system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3418894A1 (de) * | 1984-05-21 | 1985-11-21 | TRW United-Carr GmbH, 6000 Frankfurt | Vorrichtung zur befestigung eines gegenstandes aus kunststoff, insbesondere eines halteelements, an einer traegerplatte |
| DE3418894C2 (ja) * | 1984-05-21 | 1988-03-24 | Trw United-Carr Gmbh, 6000 Frankfurt, De | |
| JPS62150944A (ja) * | 1985-12-24 | 1987-07-04 | Nec Corp | 符号誤り検出方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4481648A (en) | 1984-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2608609B2 (ja) | フェーズ・ロック・ループ回路 | |
| JPS59221047A (ja) | デイジタル信号伝送における同期信号検出回路 | |
| US4054754A (en) | Arrangement for transmitting digital data and synchronizing information | |
| US4777542A (en) | Data recording method | |
| JPH0124385B2 (ja) | ||
| JPS5817745A (ja) | 同期検出方式 | |
| US3529290A (en) | Nonredundant error detection and correction system | |
| US4017803A (en) | Data recovery system resistant to frequency deviations | |
| US4232388A (en) | Method and means for encoding and decoding digital data | |
| JPS5813046A (ja) | デ−タ読み取り回路 | |
| US4204199A (en) | Method and means for encoding and decoding digital data | |
| KR960024952A (ko) | 에러 정정 및 프레임 복구용 순환 선로 부호화 장치 | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US3893617A (en) | Failure detecting system for devices employing digital parallel-to-series converters | |
| EP0208558B1 (en) | A cmi signal transmission system | |
| CN1167233C (zh) | 用于恢复双相编码数据信号中的数据和时间的方法和系统 | |
| US3084214A (en) | Electronic switch for rotating head recorder | |
| KR880006862A (ko) | 디지틀 신호처리회로 및 그에 대한 신호전송방법 | |
| SU1485299A1 (ru) | Устройство для отображения информации на экране телевизионного индикатора | |
| SU1205190A1 (ru) | Устройство восстановлени синхронизации сигналов воспроизведени ,записанных способом модифицировани фазовой модул ции | |
| JPH01157142A (ja) | Ｃｍｉ符号伝送装置におけるタイミング抽出装置 | |
| AU539338B2 (en) | A method and apparatus for synchronizing a binary data signal | |
| USRE28257E (en) | Methods ahd apparatus for removing parity bits frou binary words | |
| SU1247876A1 (ru) | Сигнатурный анализатор | |
| JP2645133B2 (ja) | 符号誤り測定装置 |