JPH1168477A - チューナブルｃｍｏｓ演算トランスコンダクタンス増幅器 - Google Patents
チューナブルｃｍｏｓ演算トランスコンダクタンス増幅器Info
- Publication number
- JPH1168477A JPH1168477A JP9217665A JP21766597A JPH1168477A JP H1168477 A JPH1168477 A JP H1168477A JP 9217665 A JP9217665 A JP 9217665A JP 21766597 A JP21766597 A JP 21766597A JP H1168477 A JPH1168477 A JP H1168477A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- source
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45732—Indexing scheme relating to differential amplifiers the LC comprising a voltage generating circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路上に形成される、線形なトラ
ンスコンダクタンスを持つチューナブルＣＭＯＳ ＯＴ
Ａを提供する。 【解決手段】 本発明のチューナブルＣＭＯＳ ＯＴＡ
は、それぞれが２つの定電流源Ｉ0で駆動される２つの
トランジスタＭ１，２が入力対を構成して差動入力信号
Ｖiが印加され、それぞれのソース間には第１の抵抗Ｒ
が挿入され、前記それぞれのソースにはカレントミラー
回路が接続され、またゲートが共通接続されそれぞれの
ドレイン−ソース間には第２、第３の抵抗Ｒgが接続さ
れた２つのトランジスタＭ３，４を駆動し、これら２つ
のトランジスタのそれぞれのドレイン電圧によりバイア
スされる２つの出力トランジスタＭ５，６と入力トラン
ジスタ対を駆動する定電流を供給する第４の可変抵抗Ｒ
2を含む自己バイアス型基準電流回路（図２）を備えて
いる。
ンスコンダクタンスを持つチューナブルＣＭＯＳ ＯＴ
Ａを提供する。 【解決手段】 本発明のチューナブルＣＭＯＳ ＯＴＡ
は、それぞれが２つの定電流源Ｉ0で駆動される２つの
トランジスタＭ１，２が入力対を構成して差動入力信号
Ｖiが印加され、それぞれのソース間には第１の抵抗Ｒ
が挿入され、前記それぞれのソースにはカレントミラー
回路が接続され、またゲートが共通接続されそれぞれの
ドレイン−ソース間には第２、第３の抵抗Ｒgが接続さ
れた２つのトランジスタＭ３，４を駆動し、これら２つ
のトランジスタのそれぞれのドレイン電圧によりバイア
スされる２つの出力トランジスタＭ５，６と入力トラン
ジスタ対を駆動する定電流を供給する第４の可変抵抗Ｒ
2を含む自己バイアス型基準電流回路（図２）を備えて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅回路に関
し、特に、半導体集積回路上に形成される、トランスコ
ンダクタンスをチューニングできるチューナブルＣＭＯ
Ｓ演算トランスコンダクタンス増幅器（ＯＴＡ：Operat
ional Tarnsconductance Amplifier）に関する。
し、特に、半導体集積回路上に形成される、トランスコ
ンダクタンスをチューニングできるチューナブルＣＭＯ
Ｓ演算トランスコンダクタンス増幅器（ＯＴＡ：Operat
ional Tarnsconductance Amplifier）に関する。
【０００２】
【従来の技術】従来技術として、米国特許第５,４５１,
９０１号明細書（１９９５年）に記載のチューナブルＯ
ＴＡについて説明する。
９０１号明細書（１９９５年）に記載のチューナブルＯ
ＴＡについて説明する。
【０００３】従来のこの種のチューナブルＯＴＡは、図
４に示すように、ＭＯＳトランジスタを抵抗として用い
るやり方が知られている。すなわち、差動増幅回路の入
力対を構成するトランジスタＭ３７、Ｍ３８のソース電
極間にＭＯＳトランジスタＭ４３のソース電極およびド
レイン電極が接続されている。このＭＯＳトランジスタ
Ｍ４３のゲート電極は、制御端子７５に接続されてい
る。ＭＯＳトランジスタＭ４３は可変抵抗素子として用
いられるもので、そのソース・ドレイン電極間の抵抗値
は、制御端子７５を介してゲート電極に印加される制御
電圧Ｖcon によって制御される。
４に示すように、ＭＯＳトランジスタを抵抗として用い
るやり方が知られている。すなわち、差動増幅回路の入
力対を構成するトランジスタＭ３７、Ｍ３８のソース電
極間にＭＯＳトランジスタＭ４３のソース電極およびド
レイン電極が接続されている。このＭＯＳトランジスタ
Ｍ４３のゲート電極は、制御端子７５に接続されてい
る。ＭＯＳトランジスタＭ４３は可変抵抗素子として用
いられるもので、そのソース・ドレイン電極間の抵抗値
は、制御端子７５を介してゲート電極に印加される制御
電圧Ｖcon によって制御される。
【０００４】このように構成された回路では、ＭＯＳト
ランジスタＭ４３が差動増幅回路におけるソース・デジ
ェネレーション抵抗として働くため、そのゲート電極に
印加する制御電圧Ｖcon によりソース・ドレイン電極間
の抵抗値を変えることによって、差動増幅回路のトラン
スコンダクタンスを変化させることができる。
ランジスタＭ４３が差動増幅回路におけるソース・デジ
ェネレーション抵抗として働くため、そのゲート電極に
印加する制御電圧Ｖcon によりソース・ドレイン電極間
の抵抗値を変えることによって、差動増幅回路のトラン
スコンダクタンスを変化させることができる。
【０００５】図４において、ＣＭＯＳ ＯＴＡの入力対
を構成するＭＯＳトランジスタＭ３７、Ｍ３８はそれぞ
れ、ＭＯＳトランジスタＭ３３、Ｍ３２に流れる定電流
値をＩ0とおくと、いずれも等しい値の定電流で駆動さ
れているから、 ＶGS37＝ＶGS38 （１） したがって、差動入力電圧Ｖi はレベルシフトされてそ
のままＭＯＳトランジスタＭ４３のドレイン・ソース間
に印加される。
を構成するＭＯＳトランジスタＭ３７、Ｍ３８はそれぞ
れ、ＭＯＳトランジスタＭ３３、Ｍ３２に流れる定電流
値をＩ0とおくと、いずれも等しい値の定電流で駆動さ
れているから、 ＶGS37＝ＶGS38 （１） したがって、差動入力電圧Ｖi はレベルシフトされてそ
のままＭＯＳトランジスタＭ４３のドレイン・ソース間
に印加される。
【０００６】 ＩD39＝ＩD46＝Ｉ0−ＩD43 （２） ＩD40＝ＩD47＝Ｉ0＋ＩD43 （３） すなわち、差動増幅回路のトランスコンダクタンスは、
ＭＯＳトランジスタＭ４３の等価抵抗値により決定され
ることになる。ＭＯＳトランジスタＭ４３の等価抵抗値
は、チューニング電圧Ｖconによって制御される。
ＭＯＳトランジスタＭ４３の等価抵抗値により決定され
ることになる。ＭＯＳトランジスタＭ４３の等価抵抗値
は、チューニング電圧Ｖconによって制御される。
【０００７】ＭＯＳトランジスタＭ４３は線形領域(tri
ode region)で動作しているから、ＭＯＳトランジスタ
Ｍ４３のドレイン電流は、チャネル長変調と基板効果を
無視すれば、 ＩD43＝２β（ＶGS43−ＶTH−ＶDS43／２）ＶDS43 （４） ただし、β＝μ（Ｃox／２）（Ｗ／Ｌ）はトランスコン
ダクタンス・パラメータであり、μはキャリアの実効モ
ビリティ、Ｃoxは単位面積当たりのゲート酸化膜容量、
Ｗ、Ｌはそれぞれ、ゲート幅、ゲート長、ＶTHはスレッ
ショルド電圧である。
ode region)で動作しているから、ＭＯＳトランジスタ
Ｍ４３のドレイン電流は、チャネル長変調と基板効果を
無視すれば、 ＩD43＝２β（ＶGS43−ＶTH−ＶDS43／２）ＶDS43 （４） ただし、β＝μ（Ｃox／２）（Ｗ／Ｌ）はトランスコン
ダクタンス・パラメータであり、μはキャリアの実効モ
ビリティ、Ｃoxは単位面積当たりのゲート酸化膜容量、
Ｗ、Ｌはそれぞれ、ゲート幅、ゲート長、ＶTHはスレッ
ショルド電圧である。
【０００８】ここで、ＶDS43 ＝｜Ｖi｜であり、差動入
力電圧Ｖiは直流電圧ＶRを基準にそれぞれ±Ｖi／２の
電圧が差動入力されているとすると、ＶGS43＝Ｖcon−
ＶR＋ＶGS38＋｜Ｖi｜／２と求まり、 ＩD43＝２β（Ｖcon−ＶR＋ＶGS38＋｜Ｖi｜／２−ＶTH−｜Ｖi｜／２）｜Ｖi｜ ＝２β（Ｖcon−ＶR＋ＶGS38−ＶTH）｜Ｖi｜＋２β｜Ｖi｜2 （５） ここで、２β（Ｖcon−ＶR＋ＶGS38−ＶTH）｜Ｖi｜は
線形項であるが、２β｜Ｖi｜2は非線形項であり、差動
入力電圧Ｖiが大きくなるとこの非線形項は無視できな
くなり、もはや線形なチューナブルＣＭＯＳ ＯＴＡと
は呼べなくなる。
力電圧Ｖiは直流電圧ＶRを基準にそれぞれ±Ｖi／２の
電圧が差動入力されているとすると、ＶGS43＝Ｖcon−
ＶR＋ＶGS38＋｜Ｖi｜／２と求まり、 ＩD43＝２β（Ｖcon−ＶR＋ＶGS38＋｜Ｖi｜／２−ＶTH−｜Ｖi｜／２）｜Ｖi｜ ＝２β（Ｖcon−ＶR＋ＶGS38−ＶTH）｜Ｖi｜＋２β｜Ｖi｜2 （５） ここで、２β（Ｖcon−ＶR＋ＶGS38−ＶTH）｜Ｖi｜は
線形項であるが、２β｜Ｖi｜2は非線形項であり、差動
入力電圧Ｖiが大きくなるとこの非線形項は無視できな
くなり、もはや線形なチューナブルＣＭＯＳ ＯＴＡと
は呼べなくなる。
【０００９】
【発明が解決しようとする課題】上述した、従来のチュ
ーナブルＣＭＯＳ ＯＴＡでは、もともと、ＭＯＳトラ
ンジスタが線形抵抗ではないために、チューニング可能
なソース・デジェネレーション抵抗として用いた場合に
は、差動増幅回路の線形性を損ない、線形性の良いトラ
ンスコンダクタンスを得ることはできなかった。
ーナブルＣＭＯＳ ＯＴＡでは、もともと、ＭＯＳトラ
ンジスタが線形抵抗ではないために、チューニング可能
なソース・デジェネレーション抵抗として用いた場合に
は、差動増幅回路の線形性を損ない、線形性の良いトラ
ンスコンダクタンスを得ることはできなかった。
【００１０】また、アナログ信号処理においては、ＯＴ
Ａは欠くことのできない必須のファンクション・ブロッ
クである。特にトランスコンダクダンスが可変できる線
形なＯＴＡの必要性が一層高まって来ている。
Ａは欠くことのできない必須のファンクション・ブロッ
クである。特にトランスコンダクダンスが可変できる線
形なＯＴＡの必要性が一層高まって来ている。
【００１１】本発明の目的は、上記の問題点に鑑み、線
形なトランスコンダクタンスを持つＣＭＯＳ ＯＴＡに
おいて、トランスコンダクタンスが簡単に可変できる回
路を提供することにある。
形なトランスコンダクタンスを持つＣＭＯＳ ＯＴＡに
おいて、トランスコンダクタンスが簡単に可変できる回
路を提供することにある。
【００１２】
【課題を解決するための手段】本発明のチューナブルＣ
ＭＯＳ ＯＴＡは、それぞれが２つの定電流源で駆動さ
れる２つのトランジスタが入力対を構成して差動入力信
号が印加され、それぞれのソース間には第１の抵抗が挿
入され、前記それぞれのソースにはカレントミラー回路
またはカレントソース回路が接続され、ゲートが共通接
続され、それぞれのドレィンーソース間には第２、第３
の抵抗が接続された２つのトランジスタを駆動し、これ
ら２つのトランジスタのそれぞれのドレイン電圧により
バイアスされる２つの出力トランジスタと入力トランジ
スタ対を駆動する定電流を供給する第４の可変抵抗を含
む自己バイアス型基準電流回路を備えている。
ＭＯＳ ＯＴＡは、それぞれが２つの定電流源で駆動さ
れる２つのトランジスタが入力対を構成して差動入力信
号が印加され、それぞれのソース間には第１の抵抗が挿
入され、前記それぞれのソースにはカレントミラー回路
またはカレントソース回路が接続され、ゲートが共通接
続され、それぞれのドレィンーソース間には第２、第３
の抵抗が接続された２つのトランジスタを駆動し、これ
ら２つのトランジスタのそれぞれのドレイン電圧により
バイアスされる２つの出力トランジスタと入力トランジ
スタ対を駆動する定電流を供給する第４の可変抵抗を含
む自己バイアス型基準電流回路を備えている。
【００１３】このような構成により、入力トランジスタ
を定電流駆動としてゲート・ソース間電圧が一定となる
ようにしたので、もともとの差動対を線形動作させるこ
とができ、ソース抵抗の線形性と同程度の線形動作が確
保される。
を定電流駆動としてゲート・ソース間電圧が一定となる
ようにしたので、もともとの差動対を線形動作させるこ
とができ、ソース抵抗の線形性と同程度の線形動作が確
保される。
【００１４】また、駆動電流を可変すると、もともとの
差動対のトランスコンダクタンスは変化しないのである
が、出力トランジスタをバイアスするゲートが共通接続
された２つのトランジスタの駆動電流が可変することで
出力トランジスタのバイアス電圧が可変となり、出力電
流が駆動電流を可変することで変化し、トランスコンダ
クタンスが等価的にチューニングでき、線形なトランス
コンダクタンスを持つチューナブルＣＭＯＳ ＯＴＡが
実現できる。
差動対のトランスコンダクタンスは変化しないのである
が、出力トランジスタをバイアスするゲートが共通接続
された２つのトランジスタの駆動電流が可変することで
出力トランジスタのバイアス電圧が可変となり、出力電
流が駆動電流を可変することで変化し、トランスコンダ
クタンスが等価的にチューニングでき、線形なトランス
コンダクタンスを持つチューナブルＣＭＯＳ ＯＴＡが
実現できる。
【００１５】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
を参照して説明する。
【００１６】図１は、本発明の実施の形態であるチュー
ナブルＣＭＯＳ ＯＴＡの回路図である。
ナブルＣＭＯＳ ＯＴＡの回路図である。
【００１７】同図に示すように、チューナブルＣＭＯＳ
ＯＴＡは、それぞれが定電流源Ｉ 0で駆動される２つ
のトランジスタＭ１、Ｍ２が入力対を構成して差動入力
信号Ｖiが印加され、それぞれのソース間には第１の抵
抗Ｒが挿入され、前記それぞれのソースにはカレントミ
ラー回路が接続され、また、ゲートが共通接続されそれ
ぞれのドレイン−ソース間には第２、第３の抵抗Ｒg が
接続された２つのトランジスタＭ３、Ｍ４を駆動し、こ
れら２つのトランジスタのそれぞれのドレイン電圧によ
りバイアスされる２つの出力トランジスタＭ５、Ｍ６と
を具有するものである。また、トランジスタＭ９、Ｍ１
１、Ｍ１３、定電流源Ｉg 、およびトランジスタＭ１
０、Ｍ１２、Ｍ１４、定電流源Ｉg は、それぞれソース
フォロワトランジスタ付きカレントミラー回路を構成す
るものである。
ＯＴＡは、それぞれが定電流源Ｉ 0で駆動される２つ
のトランジスタＭ１、Ｍ２が入力対を構成して差動入力
信号Ｖiが印加され、それぞれのソース間には第１の抵
抗Ｒが挿入され、前記それぞれのソースにはカレントミ
ラー回路が接続され、また、ゲートが共通接続されそれ
ぞれのドレイン−ソース間には第２、第３の抵抗Ｒg が
接続された２つのトランジスタＭ３、Ｍ４を駆動し、こ
れら２つのトランジスタのそれぞれのドレイン電圧によ
りバイアスされる２つの出力トランジスタＭ５、Ｍ６と
を具有するものである。また、トランジスタＭ９、Ｍ１
１、Ｍ１３、定電流源Ｉg 、およびトランジスタＭ１
０、Ｍ１２、Ｍ１４、定電流源Ｉg は、それぞれソース
フォロワトランジスタ付きカレントミラー回路を構成す
るものである。
【００１８】次に、チューナブルＣＭＯＳ ＯＴＡの作
用について説明する。
用について説明する。
【００１９】飽和領域で動作しているＭＯＳトランジス
タのドレイン電流は、チャネル長変調と基板効果を無視
すれば、 ＩDj＝Ｋj（ＶGSj−ＶTH）2 （ＶGSj≧ＶTH） （６） と表される。ただし、Ｋjは単位トランジスタに対する
トランジスタサイズ比を表わす。
タのドレイン電流は、チャネル長変調と基板効果を無視
すれば、 ＩDj＝Ｋj（ＶGSj−ＶTH）2 （ＶGSj≧ＶTH） （６） と表される。ただし、Ｋjは単位トランジスタに対する
トランジスタサイズ比を表わす。
【００２０】差動入力電圧Ｖiの入力対を構成するトラ
ンジスタＭ１、Ｍ２のソース電極間にソース・デジェネ
レーション抵抗Ｒが挿入され、トランジスタＭ１、Ｍ２
はいずれも定電流源ＩOで駆動されているから、 ＶGS1＝ＶGS2 （７） すなわち、差動入力電圧Ｖiはレベルシフトされてその
ままソース・デジェネレーション抵抗Ｒに印加される。
したがって、ソース・デジェネレーション抵抗Ｒに流れ
る電流ｉは ｉ＝Ｖi／Ｒ （８） 電流ｉは抵抗Ｒに反比例し、入力電圧Ｖiに比例してい
る。一般に抵抗は線形素子とみなして良いから電流ｉは
線形電流となっている。トランジスタＭ９、Ｍ１１、Ｍ
１３、定電流源Ｉg、およびトランジスタＭ１０、Ｍ１
２、Ｍ１４、定電流源Ｉgはそれぞれソースフォロワト
ランジスタ付きカレントミラー回路を構成しており、ソ
ース・デジェネレーシヨン抵抗Ｒに流れる電流ｉとそれ
ぞれの入力対を構成しているトランジスタＭ１、Ｍ２に
流れる電流の差、および和電流を出力している。
ンジスタＭ１、Ｍ２のソース電極間にソース・デジェネ
レーション抵抗Ｒが挿入され、トランジスタＭ１、Ｍ２
はいずれも定電流源ＩOで駆動されているから、 ＶGS1＝ＶGS2 （７） すなわち、差動入力電圧Ｖiはレベルシフトされてその
ままソース・デジェネレーション抵抗Ｒに印加される。
したがって、ソース・デジェネレーション抵抗Ｒに流れ
る電流ｉは ｉ＝Ｖi／Ｒ （８） 電流ｉは抵抗Ｒに反比例し、入力電圧Ｖiに比例してい
る。一般に抵抗は線形素子とみなして良いから電流ｉは
線形電流となっている。トランジスタＭ９、Ｍ１１、Ｍ
１３、定電流源Ｉg、およびトランジスタＭ１０、Ｍ１
２、Ｍ１４、定電流源Ｉgはそれぞれソースフォロワト
ランジスタ付きカレントミラー回路を構成しており、ソ
ース・デジェネレーシヨン抵抗Ｒに流れる電流ｉとそれ
ぞれの入力対を構成しているトランジスタＭ１、Ｍ２に
流れる電流の差、および和電流を出力している。
【００２１】 ＩD9＝ＩD13＝Ｉ0−ｉ （９） ＩD10＝ＩD14＝Ｉ0＋ｉ （１０） すなわち、差動増幅回路のトランスコンダクタンスはソ
ース・デジェネレーション抵抗Ｒの値により決定される
ことになる。したがって、この回路だけでは駆動電流Ｉ
Oを可変させてもトランスコンダクタンスは可変せずに
一定である。
ース・デジェネレーション抵抗Ｒの値により決定される
ことになる。したがって、この回路だけでは駆動電流Ｉ
Oを可変させてもトランスコンダクタンスは可変せずに
一定である。
【００２２】次に、トランスコンダクタンスを可変する
ための出力回路について考える。
ための出力回路について考える。
【００２３】図１は、ＭＯＳ電流利得段(M0S current g
ain stage)に差動能動負荷（ＤＡＬ：Differential Act
ive Load）を用いた出力回路である。抵抗Ｒgには電流
ｉが流れ、ＶGS3＝ＶGS4＝Ｖcomとなる。ただし Ｖcom＝１／２（Ｖ+＋Ｖ-） （１１） である。したがって、 ＩD3＝ＩD4＝ＩOとなり、ＩD3＝ＩD4＝β（Ｖcom−
ＶTH）2＝ＩO である。また、 ＩD5 ＝Ｋβ（Ｖ+−ＶTH）2 ＩD6 ＝Ｋβ（Ｖ-−ＶTH）2 Ｖ+＝Ｖcom＋Ｒg・ｉ Ｖ-＝Ｖcom−Ｒg・ｉ であるから、したがって、ＤＡＬの差動出力電流△Ｉは
ain stage)に差動能動負荷（ＤＡＬ：Differential Act
ive Load）を用いた出力回路である。抵抗Ｒgには電流
ｉが流れ、ＶGS3＝ＶGS4＝Ｖcomとなる。ただし Ｖcom＝１／２（Ｖ+＋Ｖ-） （１１） である。したがって、 ＩD3＝ＩD4＝ＩOとなり、ＩD3＝ＩD4＝β（Ｖcom−
ＶTH）2＝ＩO である。また、 ＩD5 ＝Ｋβ（Ｖ+−ＶTH）2 ＩD6 ＝Ｋβ（Ｖ-−ＶTH）2 Ｖ+＝Ｖcom＋Ｒg・ｉ Ｖ-＝Ｖcom−Ｒg・ｉ であるから、したがって、ＤＡＬの差動出力電流△Ｉは
【００２４】
【数１】 （１２） ただし、トランジスタＭ５、Ｍ６のトランジスタサイズ
はトランジスタＭ３、Ｍ４のＫ倍としている。（８）式
を代入すると
はトランジスタＭ３、Ｍ４のＫ倍としている。（８）式
を代入すると
【００２５】
【数２】 （１３） したがって、駆動電流を可変することで出力電流を線形
的に可変でき、また、抵抗比で表されているから抵抗の
温度特性が相殺されたチューニング可能な(tunable)Ｍ
ＯＳ ＯＴＡが実現できる。
的に可変でき、また、抵抗比で表されているから抵抗の
温度特性が相殺されたチューニング可能な(tunable)Ｍ
ＯＳ ＯＴＡが実現できる。
【００２６】別の実施の形態について説明する。
【００２７】図２は本発明の別の実施の形態であるチュ
ーナブルＣＭＯＳ ＯＴＡの回路図である。図２におい
ては、図１では並列に接続されているＭＯＳ線形トラン
スコンダクタンス増幅器ＬＴＡと差動能動負荷ＤＡＬを
直列に接続することで、カレントミラー回路をカレント
ソース回路に改変することができ、流れる電流を減らす
ことができる。
ーナブルＣＭＯＳ ＯＴＡの回路図である。図２におい
ては、図１では並列に接続されているＭＯＳ線形トラン
スコンダクタンス増幅器ＬＴＡと差動能動負荷ＤＡＬを
直列に接続することで、カレントミラー回路をカレント
ソース回路に改変することができ、流れる電流を減らす
ことができる。
【００２８】次に、定電流源の具体例について説明す
る。
る。
【００２９】図３は定電流源としてのＣＭＯＳ自己バイ
アス永田基準電流回路（ ＭＯＳ self-biasing Nagata
current reference）の回路図である。この回路につい
て特開平５ー１９１１６６号公報の記載を参照して説明
する。
アス永田基準電流回路（ ＭＯＳ self-biasing Nagata
current reference）の回路図である。この回路につい
て特開平５ー１９１１６６号公報の記載を参照して説明
する。
【００３０】図３に示すように、定電流回路は、２つの
ｎチャンネルＭＯＳトランジスタＭ２１、Ｍ２２と２つ
のｐチャンネルＭＯＳトランジスタＭ２３、Ｍ２４とで
基本的に構成される。
ｎチャンネルＭＯＳトランジスタＭ２１、Ｍ２２と２つ
のｐチャンネルＭＯＳトランジスタＭ２３、Ｍ２４とで
基本的に構成される。
【００３１】２つのＭＯＳトランジスタＭ２１、Ｍ２２
において、トランジスタＭ２１はソースが接地され、ゲ
ートとドレインが抵抗Ｒ2 を介して接続される。また、
トランジスタＭ２２はソースが接地され、ゲートがトラ
ンジスタＭ２１のドレインに接続される。これにより、
両トランジスタＭ２１、Ｍ２２は非線形カレントミラー
回路を構成する。また、２つのＭＯＳトランジスタＭ２
３、Ｍ２４において、Ｍ２３、２４はドレインが共通に
電源ＶDDに接続され、ゲートが共通接続されている。そ
して、トランジスタＭ２４のソースにはＭ２１のドレイ
ンが抵抗Ｒ2 を介して、またゲートが直接接続され、ト
ランジスタＭ２３のソースには自己のゲートが接続され
るとともに、トランジスタＭ２２のドレインが接続され
る。これにより、両トランジスタＭ２３、Ｍ２４は線形
カレントミラー回路を構成する。
において、トランジスタＭ２１はソースが接地され、ゲ
ートとドレインが抵抗Ｒ2 を介して接続される。また、
トランジスタＭ２２はソースが接地され、ゲートがトラ
ンジスタＭ２１のドレインに接続される。これにより、
両トランジスタＭ２１、Ｍ２２は非線形カレントミラー
回路を構成する。また、２つのＭＯＳトランジスタＭ２
３、Ｍ２４において、Ｍ２３、２４はドレインが共通に
電源ＶDDに接続され、ゲートが共通接続されている。そ
して、トランジスタＭ２４のソースにはＭ２１のドレイ
ンが抵抗Ｒ2 を介して、またゲートが直接接続され、ト
ランジスタＭ２３のソースには自己のゲートが接続され
るとともに、トランジスタＭ２２のドレインが接続され
る。これにより、両トランジスタＭ２３、Ｍ２４は線形
カレントミラー回路を構成する。
【００３２】２つのトランジスタＭ２１、Ｍ２２と第４
の抵抗Ｒ2 から構成される非線形カレントミラー回路を
２つのトランジスタＭ２３、Ｍ２４から成る線形カレン
トミラー回路で駆動した自己バイアス型基準電流回路か
ら供給され、第４の抵抗Ｒ2を可変とするものである。
また、Ｍ２５は出力トランジスタであり、トランジスタ
Ｍ２６、Ｍ２７から成る回路はスタートアップ回路であ
る。
の抵抗Ｒ2 から構成される非線形カレントミラー回路を
２つのトランジスタＭ２３、Ｍ２４から成る線形カレン
トミラー回路で駆動した自己バイアス型基準電流回路か
ら供給され、第４の抵抗Ｒ2を可変とするものである。
また、Ｍ２５は出力トランジスタであり、トランジスタ
Ｍ２６、Ｍ２７から成る回路はスタートアップ回路であ
る。
【００３３】いま、このＭＯＳ自己バイアス永田基準電
流回路を用いると、駆動電流ＩOは
流回路を用いると、駆動電流ＩOは
【００３４】
【数３】 （１４） と表され、線形なチューニング可能なＭＯＳ線形トラン
スコンダクタンス増幅器（ＬＴＡ：Linear Tarnsconduc
tance Amplifier）の差動出力電流は
スコンダクタンス増幅器（ＬＴＡ：Linear Tarnsconduc
tance Amplifier）の差動出力電流は
【００３５】
【数４】 （１５） この式中には、負温度特性を有する（温度の−１.５乗
に比例する）トランスコンダクタンス・パラメータβ
（実際にはキャリアの実効モビリティμ）が消去されて
存在しない。したがって、ＭＯＳ ＬＴＡのトランスコ
ンダクタンスはバイアス回路の抵抗Ｒ2 を可変すること
で独立に設定できる。また、（１５）式から差動出力電
流の温度特性は相殺されて、この抵抗Ｒ2 のみの温度特
性が現われる。しかも、抵抗Ｒ2 を外付けの可変抵抗と
すれば、温度特性の非常に小さな抵抗素子に選ぶことが
でき、差動出力電流の温度特性をほぼ零に設定すること
が可能となる。
に比例する）トランスコンダクタンス・パラメータβ
（実際にはキャリアの実効モビリティμ）が消去されて
存在しない。したがって、ＭＯＳ ＬＴＡのトランスコ
ンダクタンスはバイアス回路の抵抗Ｒ2 を可変すること
で独立に設定できる。また、（１５）式から差動出力電
流の温度特性は相殺されて、この抵抗Ｒ2 のみの温度特
性が現われる。しかも、抵抗Ｒ2 を外付けの可変抵抗と
すれば、温度特性の非常に小さな抵抗素子に選ぶことが
でき、差動出力電流の温度特性をほぼ零に設定すること
が可能となる。
【００３６】また、ＭＯＳ自己バイアス基準電流回路と
しては、上記のＭＯＳ自己バイアス永田基準電流回路以
外のＣＭＯＳ自己バイアスワイドラー基準電流回路（
ＣＭＯＳ self-biasing Widlar current reference）で
も同様の効果が得られる。
しては、上記のＭＯＳ自己バイアス永田基準電流回路以
外のＣＭＯＳ自己バイアスワイドラー基準電流回路（
ＣＭＯＳ self-biasing Widlar current reference）で
も同様の効果が得られる。
【００３７】
【発明の効果】以上説明したように、本発明のチューナ
ブルＣＭＯＳ ＯＴＡによれば、以下のような効果を奏
する。
ブルＣＭＯＳ ＯＴＡによれば、以下のような効果を奏
する。
【００３８】第１の効果は、線形な回路動作を簡単な回
路構成で実現できるということである。これにより線形
なチューニング可能なＣＭＯＳ ＯＴＡが実現できた。
路構成で実現できるということである。これにより線形
なチューニング可能なＣＭＯＳ ＯＴＡが実現できた。
【００３９】その理由は、入力トランジスタを定電流駆
動して、差動入力電圧がそのままソース抵抗に印加され
るようにしているからである。
動して、差動入力電圧がそのままソース抵抗に印加され
るようにしているからである。
【００４０】第２の効果は、ＭＯＳトランジスタの温度
特性が現れない回路を実現できるということである。こ
れにより線形なチューニング可能なＣＭＯＳ ＯＴＡが
実現でき、トランスコンダクタンスの温度特性は可変抵
抗温度特性のみに依存するようにできる。
特性が現れない回路を実現できるということである。こ
れにより線形なチューニング可能なＣＭＯＳ ＯＴＡが
実現でき、トランスコンダクタンスの温度特性は可変抵
抗温度特性のみに依存するようにできる。
【００４１】その理由は、ＭＯＳ自己バイアス永田基準
電流回路で得られる電流で差動入力トランジスタを駆動
しているからである。
電流回路で得られる電流で差動入力トランジスタを駆動
しているからである。
【図１】本発明の実施の形態であるチューナブルＣＭＯ
Ｓ ＯＴＡの回路図
Ｓ ＯＴＡの回路図
【図２】本発明の別の実施の形態であるチューナブルＣ
ＭＯＳ ＯＴＡの回路図
ＭＯＳ ＯＴＡの回路図
【図３】定電流源としてのＭＯＳ自己バイアス永田基準
電流回路の回路図
電流回路の回路図
【図４】従来のチューナブルＯＴＡの回路図
Ｍ１、２ 入力トランジスタ Ｍ３、４ 駆動トランジスタ Ｍ５、６ 出力トランジスタ Ｍ９、Ｍ１１、Ｍ１３ カレントミラー回路 Ｍ１０、Ｍ１２、Ｍ１４ カレントミラー回路 Ｉg 定電流源 Ｉ0 定電流源 Ｒ ソース・デジェネレーション抵抗 Ｍ２１、２２ 非線形カレントミラー回路 Ｍ２３、２４ 線形カレントミラー回路 Ｒ2 可変抵抗 Ｍ２５ 出力トランジスタ Ｍ３７、３８ 入力トランジスタ Ｍ４３ トランジスタ
Claims (6)
- 【請求項１】 それぞれが２つの定電流源で駆動される
２つのトランジスタが入力対を構成して差動入力信号が
印加され、それぞれのソース間には第１の抵抗が挿入さ
れ、前記それぞれのソースにはカレントミラー回路が接
続され、ゲートが共通接続され、それぞれのドレイン−
ソース間には第２、第３の抵抗が接続された２つのトラ
ンジスタを駆動し、前記２つのトランジスタのそれぞれ
のドレイン電圧により２つの出力トランジスタがバイア
スされるＣＭＯＳ ＯＴＡにおいて、前記２つの定電流
源の電流値を可変することを特徴とするチューナブルＣ
ＭＯＳ演算トランスコンダクタンス増幅器。 - 【請求項２】 ２つの出力トランジスタの差動電流を出
力電流とすることを特徴とする請求項１に記載のチュー
ナブルＣＭＯＳ演算トランスコンダクタンス増幅器。 - 【請求項３】 入力差動対を構成する２つのトランジス
タを駆動する２つの定電流源が、２つのトランジスタと
第４の抵抗から構成される非線形カレントミラー回路を
線形カレントミラー回路で駆動した自己バイアス型基準
電流回路から供給され、前記第４の抵抗を可変すること
を特徴とする請求項１に記載のチューナブルＣＭＯＳ演
算トランスコンダクタンス増幅器。 - 【請求項４】 それぞれが２つの定電流源で駆動される
２つのトランジスタが入力対を構成して差動入力信号が
印加され、それぞれのソース間には第１の抵抗が挿入さ
れ、前記それぞれのソースにはカレントソース回路が接
続され、ゲートが共通接続され、それぞれのドレイン−
ソース間には第２、第３の抵抗が接続された２つのトラ
ンジスタを駆動し、前記２つのトランジスタのそれぞれ
のドレイン電圧により２つの出力トランジスタがバイア
スされるＣＭＯＳ ＯＴＡにおいて、前記２つの定電流
源の電流値を可変することを特徴とするチューナブルＣ
ＭＯＳ演算トランスコンダクタンス増幅器。 - 【請求項５】 ２つの出力トランジスタの差動電流を出
力電流とすることを特徴とする請求項４に記載のチュー
ナブルＣＭＯＳ演算トランスコンダクタンス増幅器。 - 【請求項６】 入力差動対を構成する２つのトランジス
タを駆動する２つの定電流源が、２つのトランジスタと
第４の抵抗から構成される非線形カレントミラー回路を
線形カレントミラー回路で駆動した自己バイアス型基準
電流回路から供給され、前記第４の抵抗を可変すること
を特徴とする請求項４に記載のチューナブルＣＭＯＳ演
算トランスコンダクタンス増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9217665A JPH1168477A (ja) | 1997-08-12 | 1997-08-12 | チューナブルｃｍｏｓ演算トランスコンダクタンス増幅器 |
| GB9817565A GB2328332A (en) | 1997-08-12 | 1998-08-12 | CMOS amplifier with variable transconductance |
| US09/132,738 US5999055A (en) | 1997-08-12 | 1998-08-12 | Tunable CMOS Operational Transconductance Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9217665A JPH1168477A (ja) | 1997-08-12 | 1997-08-12 | チューナブルｃｍｏｓ演算トランスコンダクタンス増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168477A true JPH1168477A (ja) | 1999-03-09 |
Family
ID=16707807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9217665A Pending JPH1168477A (ja) | 1997-08-12 | 1997-08-12 | チューナブルｃｍｏｓ演算トランスコンダクタンス増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5999055A (ja) |
| JP (1) | JPH1168477A (ja) |
| GB (1) | GB2328332A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151984A (ja) * | 2000-11-13 | 2002-05-24 | Asahi Kasei Microsystems Kk | 可変利得増幅器 |
| US7088860B2 (en) | 2001-03-28 | 2006-08-08 | Canon Kabushiki Kaisha | Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus |
| JP2009003660A (ja) * | 2007-06-21 | 2009-01-08 | Seiko Instruments Inc | ボルテージレギュレータ |
| US7486139B2 (en) | 2005-07-07 | 2009-02-03 | Panasonic Corporation | Variable transconductance circuit |
| JP2014179886A (ja) * | 2013-03-15 | 2014-09-25 | Tokyo Institute Of Technology | 差動増幅器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223967A (ja) * | 1999-01-27 | 2000-08-11 | Toshiba Corp | 信号増幅回路 |
| US6570447B2 (en) * | 2001-05-25 | 2003-05-27 | Infineon Technologies Ag | Programmable logarithmic gain adjustment for open-loop amplifiers |
| US7289149B1 (en) | 2002-03-29 | 2007-10-30 | Sensata Technologies, Inc. | Operational transconductance amplifier for high-speed, low-power imaging applications |
| US6600373B1 (en) | 2002-07-31 | 2003-07-29 | Agere Systems, Inc. | Method and circuit for tuning a transconductance amplifier |
| GB2393868B (en) * | 2002-10-01 | 2005-11-16 | Ericsson Telefon Ab L M | Integrated circuit |
| US7145395B2 (en) * | 2004-09-16 | 2006-12-05 | Qualcomm Incorporated | Linear transconductance cell with wide tuning range |
| KR101096221B1 (ko) * | 2009-06-05 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 장치 |
| US10063253B1 (en) * | 2017-06-22 | 2018-08-28 | Intel Corporation | Summer circuit including linearized load |
| US10152070B1 (en) | 2017-08-01 | 2018-12-11 | Himax Imaging Limited | Analog block implemented with band-gap reference scheme and related driving method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144412A (ja) * | 1985-12-19 | 1987-06-27 | Nec Corp | Ｃｍｏｓ形差動増巾器 |
| US4749957A (en) * | 1986-02-27 | 1988-06-07 | Yannis Tsividis | Semiconductor transconductor circuits |
| JP2800523B2 (ja) * | 1992-01-14 | 1998-09-21 | 日本電気株式会社 | 定電流回路 |
| JP2750230B2 (ja) * | 1991-07-12 | 1998-05-13 | 株式会社日立製作所 | 電子ファイル装置 |
| DE69118693T2 (de) * | 1991-09-25 | 1996-11-28 | Bell Telephone Mfg | Differenzverstärkeranordnung |
| US5392003A (en) * | 1993-08-09 | 1995-02-21 | Motorola, Inc. | Wide tuning range operational transconductance amplifiers |
| JP2526808B2 (ja) * | 1994-06-13 | 1996-08-21 | 日本電気株式会社 | チュ―ニング可能なｍｏｓ ｏｔａ |
| JP2697690B2 (ja) * | 1994-07-15 | 1998-01-14 | 日本電気株式会社 | バイポーラｏｔａおよびマルチプライヤ |
| JP2874616B2 (ja) * | 1995-10-13 | 1999-03-24 | 日本電気株式会社 | Ｏｔａ及びマルチプライヤ |
| US5896063A (en) * | 1997-04-30 | 1999-04-20 | Maxim Integrated Products, Inc. | Variable gain amplifier with improved linearity and bandwidth |
-
1997
- 1997-08-12 JP JP9217665A patent/JPH1168477A/ja active Pending
-
1998
- 1998-08-12 US US09/132,738 patent/US5999055A/en not_active Expired - Fee Related
- 1998-08-12 GB GB9817565A patent/GB2328332A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151984A (ja) * | 2000-11-13 | 2002-05-24 | Asahi Kasei Microsystems Kk | 可変利得増幅器 |
| US7088860B2 (en) | 2001-03-28 | 2006-08-08 | Canon Kabushiki Kaisha | Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus |
| US7512271B2 (en) | 2001-03-28 | 2009-03-31 | Canon Kabushiki Kaisha | Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus |
| US7486139B2 (en) | 2005-07-07 | 2009-02-03 | Panasonic Corporation | Variable transconductance circuit |
| US7911274B2 (en) | 2005-07-07 | 2011-03-22 | Panasonic Corporation | Variable transconductance circuit |
| JP2009003660A (ja) * | 2007-06-21 | 2009-01-08 | Seiko Instruments Inc | ボルテージレギュレータ |
| KR101248338B1 (ko) * | 2007-06-21 | 2013-04-01 | 세이코 인스트루 가부시키가이샤 | 전압 조정기 |
| JP2014179886A (ja) * | 2013-03-15 | 2014-09-25 | Tokyo Institute Of Technology | 差動増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9817565D0 (en) | 1998-10-07 |
| US5999055A (en) | 1999-12-07 |
| GB2328332A (en) | 1999-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0143322B1 (ko) | 적응 바이어스 차동 쌍을 이용한 모스 작동 트랜스컨덕턴스 증폭기 | |
| EP0597420B1 (en) | Differential amplifier circuit using quadritail circuit | |
| JPH1168477A (ja) | チューナブルｃｍｏｓ演算トランスコンダクタンス増幅器 | |
| JPH11214935A (ja) | 差動増幅回路 | |
| JPH0535348A (ja) | 電流安定器 | |
| JPH10303664A (ja) | 可変利得増幅器 | |
| US6724258B1 (en) | Highly-linear, wide-input-range, wide control-range, low-voltage differential voltage controlled transconductor | |
| JP2560542B2 (ja) | 電圧電流変換回路 | |
| JP2002057532A (ja) | 線形トランスコンダクタンスアンプ | |
| JP3127846B2 (ja) | Ｃｍｏｓマルチプライヤ | |
| JPH09307370A (ja) | 電流伝達回路及びこれを用いた電流電圧変換回路 | |
| US6507246B1 (en) | FET circuit with resistor-programmable transconductance | |
| JP2004304564A (ja) | 変動補償型発振器 | |
| EP0711032A1 (en) | Input stage for CMOS operational amplifier and method thereof | |
| JPH10229311A (ja) | Ｍｏｓ線形トランスコンダクタンスアンプ | |
| JP2900995B2 (ja) | 電圧加算回路 | |
| JP2526808B2 (ja) | チュ―ニング可能なｍｏｓ ｏｔａ | |
| JP2002084145A (ja) | Ｍｏｓ線形トランスコンダクタンスアンプ | |
| KR20050064114A (ko) | 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로 | |
| JP3196826B2 (ja) | ＣＭＯＳマルチプライヤ及びＢｉ−ＣＭＯＳマルチプライヤ | |
| JP2904053B2 (ja) | 差動増幅回路 | |
| JPH0645844A (ja) | 差動増幅器 | |
| JPH11306269A (ja) | Ｍｏｓ型電流乗算回路およびそれを備えたチューナブルｍｏｓ型ｏｔａ | |
| JPH07183743A (ja) | 電圧電流変換回路 | |
| JPH05291845A (ja) | 差動増幅器 |