Nothing Special   »   [go: up one dir, main page]

JPH11260883A - 基板処理装置 - Google Patents

基板処理装置

Info

Publication number
JPH11260883A
JPH11260883A JP5653498A JP5653498A JPH11260883A JP H11260883 A JPH11260883 A JP H11260883A JP 5653498 A JP5653498 A JP 5653498A JP 5653498 A JP5653498 A JP 5653498A JP H11260883 A JPH11260883 A JP H11260883A
Authority
JP
Japan
Prior art keywords
unit
substrate
buffer
substrates
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5653498A
Other languages
English (en)
Inventor
Satoshi Yamamoto
悟史 山本
Makoto Kamibayashi
誠 上林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP5653498A priority Critical patent/JPH11260883A/ja
Publication of JPH11260883A publication Critical patent/JPH11260883A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 一連の基板処理を行うシステム化された基板
処理装置の一部としてバッファ装置を機能させつつ、バ
ッファ装置の設計の自由度を高める。 【解決手段】 インデクサー部2等の複数のユニットの
一部にバッファ部50を設けて基板処理装置1を構成し
た。バッファ50は、インデクサー部2、現像ユニット
80、ポストベークユニット90と電気的に接続し、イ
ンデクサー部2から基板払出し信号を、現像ユニット8
0等からトラブル発生時のエラー信号をそれぞれバッフ
ァ50に出力するようにした。バッファ50は、基板払
出し信号に基づいて上流側の基板数を求め、エラー信号
が入力されると、バッファ部50からの基板の送出を停
止させる。また、上流側から流れてくる基板を収納、待
機させ、上流側の基板数がバッファ部50に収納可能な
範囲の予め設定された基板数に達するとインデクサー部
2に供給停止信号を出力するようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板を搬送しつつ
該基板に対して処理液の塗布、露光、現像等の各種処理
を順次施すように構成された基板処理装置において、特
に、処理工程の途中にバッファ装置を設けて基板を待機
させ得るように構成された基板処理装置に関するもので
ある。
【0002】
【従来の技術】従来から、半導体素子や液晶表示器用の
製造プロセスにおいては、半導体ウエハや液晶表示器用
のガラス基板等の基板を所定の搬送順序で搬送しつつ該
基板に複数種類の処理を施すことが行われており、例え
ば、フォトリソグラフィの工程では、洗浄、脱水ベー
ク、レジスト塗布、プリベーク、露光、現像、ポストベ
ーク等の各処理を順次施すことが行われる。
【0003】上記のようなフォトリソグラフィ工程の一
連の処理を行う基板処理装置は、例えば、洗浄、脱水ベ
ーク等の上記各処理を行う個々の装置(単位装置)が互
いに接続されて処理ラインを構成している。
【0004】このような基板処理装置においては、その
途中にバッファ装置が介設される場合があり、上記搬送
順序においてバッファ装置よりも下流側の単位装置でト
ラブルが発生した場合には、バッファ装置から下流側へ
の基板の送出を停止し、上記搬送順序においてバッファ
装置よりも上流側の各単位装置にある基板を順次バッフ
ァ装置に収納するようになっている。これにより、バッ
ファ装置よりも上流側にある基板が各単位装置に放置さ
れたままとなって基板が過剰の処理を受けたり、損傷す
るなどの事態が発生するのを防止するようにしている。
【0005】
【発明が解決しようとする課題】上記のような基板処理
装置は、通常、各単位装置に専用の制御部が搭載されて
おり、各単位装置の制御が独自に行われるとともに、各
単位装置が通信回線を介して接続されることにより装置
内ネットワーク(LAN)が構成されている。これによ
り各単位装置が他の単位装置の情報を共有しつつ一連の
基板処理を行うように構成されている。すなわち、上記
のようなバッファ装置は、各単位装置でのトラブルの発
生有無や、各単位装置の基板の保有枚数等の情報をLA
Nを介して監視し、バッファ装置の下流側でトラブルが
発生すると、バッファ装置から下流側への基板の供給を
停止して、上流側から流れてくる基板を収納する。この
際、バッファ装置は、例えば、上流側の各単位装置の基
板の保有枚数に基づいてバッファ装置に収納可能な基板
数を演算しながらローダから基板の供給を行わせ、上流
側の基板の数がバッファ装置への収納容量を越える前に
部品の供給を停止させるようにしている。
【0006】ところで、上記のようなバッファ装置は、
要求される機能がその前後に配置される単位装置の構成
や処理速度等の能力に応じて定まるものであり、前後の
単位装置の組合わせ等に応じ、バッファ装置自体には多
彩な機能が要求される。そのため、機能的に充実したバ
ッファ装置を自由に構成できるのが望ましい。
【0007】しかし、システム化された上記のような基
板処理装置の一部としてバッファ装置を用いるには、上
述のようにバッファ装置をLANに接続して用いる必要
がある。そのため、バッファ装置には、当該LANに接
続するための所定の機能を備えることが要求されること
となり、これにバッファ装置の構成、特に制御関係の構
成が拘束されることとなり、バッファ装置の設計自由度
の低下を招く主要素の一つとなっている。そのため、こ
の点を見直すことが求められている。
【0008】本発明は、上記問題を解決するためになさ
れたものであり、一連の基板処理を行うシステム化され
た基板処理装置の一部としてバッファ装置を機能させつ
つ、バッファ装置の設計の自由度を高めることができる
基板処理装置を提供することを目的としている。
【0009】
【課題を解決するための手段】本発明は、供給部から供
給される基板を複数の単位処理部にわたって所定の搬送
順序で搬送しながら所定の処理を施すように構成される
とともに、その一部に基板を収納して待機させるための
バッファ部が介設されている基板処理装置において、供
給部から基板が払出された旨の基板払出し信号をバッフ
ァ部に対して出力するように供給部又はこれに隣設され
る単位処理部のいずれか一方が構成されるとともに、ト
ラブルの発生に応じてエラー信号をバッファ部に向けて
出力するように搬送順序においてバッファ部よりも下流
側の単位処理部が構成され、基板払出し信号に基づいて
供給された基板を計数しつつ搬送順序においてバッファ
部よりも上流側の単位処理部にある基板数を求め、エラ
ー信号の入力に応じてバッファ部から下流側の単位処理
部への基板の送出を停止するとともに、上流側の基板数
がバッファ部に収納可能な範囲の予め設定された基板数
に達したときに供給部に基板の供給停止信号を出力する
ようにバッファ部が構成されているものである(請求項
1)。
【0010】この発明によれば、バッファ部より下流側
にあるいずれかの単位処理部からエラー信号が出力され
ると、バッファ部から下流側の単位処理部への基板の送
出が停止され、上流側から流れてくる基板がバッファ部
に収納される。この際、バッファ部より上流側の単位処
理部にある基板の数がバッファ部に収納可能な範囲で設
定された所定数に達すると供給部に基板の供給停止信号
が出力されて基板の供給が停止される。そのため、バッ
ファ部をLANに接続して装置全体の情報を監視するこ
とをしなくても、トラブル発生時には、バッファ部より
上流側の単位処理部にある基板をバッファ部に全て収納
するというバッファ部の機能が果たされる。
【0011】また、本発明は、供給部から供給される基
板を複数の単位処理部にわたって所定の搬送順序で搬送
しながら所定の処理を施すように構成されるとともに、
その一部に基板を収納して待機させるためのバッファ部
が介設されている基板処理装置において、供給部から基
板が払出された旨の基板払出し信号を出力するように供
給部又はこれに隣設される単位処理部のいずれか一方が
構成されるとともに、トラブルの発生に応じてエラー信
号を出力するように搬送順序においてバッファ部よりも
下流側の単位処理部が構成される一方、上記バッファ部
に電気的に接続される制御手段が設けられ、この制御手
段が基板払出し信号に基づいて供給された基板を計数し
つつ搬送順序においてバッファ部よりも上流側の単位処
理部にある基板数を求め、エラー信号の入力に応じてバ
ッファ部から下流側の単位処理部への基板の送出を停止
させるとともに、上流側の基板数がバッファ部に収納可
能な範囲の予め設定された基板数に達すると供給部に基
板の供給停止信号を出力するように構成されているもの
である(請求項2)。
【0012】この発明の場合も、請求項1と同様に、バ
ッファ部より下流側の単位処理部からエラー信号が出力
されると、バッファ部から下流側の単位処理部への基板
の送出が停止され、上流側から流れてくる基板がバッフ
ァ部に収納されることとなる。但し、請求項2の装置で
は、請求項1の装置と異なり、基板払出し信号、エラー
信号および供給停止信号の三種類の信号の送受信はバッ
ファ部に電気的に接続された制御手段に対して行われ
る。
【0013】
【発明の実施の形態】本発明の実施の形態について図面
を用いて説明する。図1は、本発明に係る基板処理装置
の一例を示している。この図に示す基板処理装置1は、
例えば、液晶表示器用のガラス基板の処理においてフォ
トリソグラフィ工程を担う装置で、レジスト塗布前の洗
浄処理からレジスト塗布・露光・現像までを連続して順
次行うように構成されている。
【0014】基板処理装置1は、同図に示すように、本
発明の供給部としてのインデクサー部2と、単位処理部
としての洗浄ユニット10、脱水ベークユニット20、
レジスト塗布ユニット30、プリベークユニット40、
露光ユニット60、現像ユニット80およびポストベー
クユニット90と、プリベークユニット40および露光
ユニット60の間に介設されるバッファ(バッファ部)
50とを有しており、インデクサー部2から供給される
所定の搬送順序で各単位処理部に搬送しながら各単位処
理部で処理した後、再度、上記インデクサー部2に基板
を戻すように、インデクサー部2に対して他の処理部が
U字型に接続されたレイアウト構成となっている。
【0015】上記インデクサー部2には、基板を収納し
たカセット4を載置するカセット載置部と、基板搬送用
のロボット3が設けられ、上記カセット載置部にセット
されたカセット4からロボット3により基板を取り出し
て洗浄ユニット10に受け渡すとともに、処理後の基板
をポストベークユニット90から受け取ってもとのカセ
ット4に収納するように構成されている。
【0016】上記洗浄ユニット10は、搬入部11、U
Vオゾン洗浄部12、水洗部13、液滴除去部14およ
び搬出部15を有し、上記インデクサー部2から供給さ
れた基板を例えば水平姿勢で搬送しながら洗浄処理を施
すように構成されている。
【0017】上記脱水ベークユニット20は、搬入部2
1、加熱部22、密着強化処理部23および冷却部24
を有しており、洗浄処理を終えた基板に対し、まず、加
熱部22において加熱処理を施して水分を除去し、レジ
スト液の密着性を向上させるべく密着強化処理部23に
おいてHMDS(ヘキサメチルジシラザン)を塗布す
る。そして、最後に冷却部24において基板に冷却処理
を施すように構成されている。
【0018】上記レジスト塗布ユニット30は、搬入部
31、スピンコータ部32、減圧乾燥部33、エッジリ
ンス部34および搬出部35を有しており、まず、スピ
ンコータ部32において基板の表面に均一なレジスト膜
を形成し、これを減圧乾燥部33で減圧ベークした後、
エッジリンス部34において基板周縁の不要なレジスト
膜を除去するように構成されている。
【0019】上記プリベークユニット40は、加熱部と
冷却部とを多段に備えた2つの処理部41を有してお
り、これら処理部41の間に介設されたロボット42に
より、該処理部41に対して基板を出し入れして基板に
加熱および冷却処理を施すように構成されている。
【0020】上記バッファ50は、多数の基板を収納可
能とする2つの収納部51と、これら収納部51の間に
介設されるロボット52とから構成されており、露光前
の基板および露光後の基板をロボット52により各収納
部51に収納して一時的に基板を待機させるように構成
されている。
【0021】上記露光ユニット60は、例えば、縮小投
影露光機等の露光機や、露光機での露光パターンの焼き
付けのための位置決め行うアライメント機構等を備えて
おり、プリベーク後の基板を露光するように構成されて
いる。
【0022】上記現像ユニット80は、搬入部81、現
像部82、水洗乾燥部83および搬出部84を有してお
り、現像部82では、例えば、現像液を基板に対して噴
霧しながら現像処理を施すように構成されている。
【0023】上記ポストベークユニット90は、搬入部
91、加熱部92、冷却部93及び搬出部94を有して
おり、まず、現像処理の後の基板に対して加熱処理を施
して基板上に残留した現像液や洗浄液を蒸発除去し、そ
の後、冷却処理を施すように構成されている。
【0024】なお、図1中、符号7および8は、基板の
載置テーブルであり、レジスト塗布ユニット30とプリ
ベークユニット40との間での基板の受渡し、あるいは
プリベークユニット40とバッファ50との間での基板
の受渡しの際に、一時的に基板を載置するようになって
いる。また、符号70は、露光処理後の基板を現像ユニ
ット80まで搬送するコンベアである。
【0025】図2は、上記基板処理装置1の制御系を示
しており、この図では、基板の搬送順序に対応させて上
流側のユニットを左側から順に並べて示している。この
図に示すように、基板処理装置1を構成する上記インデ
クサー部等の各ユニット2,10,20…には専用の制
御部2a、16,26…がそれぞれ搭載されている。図
示を省略しているが、これら制御部2a、16,26…
にはそれぞれROMが含まれており、各ユニット2,1
0,20…は該ROMに記憶されたプログラムに従っ
て、各ユニット自身の処理動作を各自の制御部2a、1
6,26により制御するように構成されている。
【0026】また、上記基板処理装置1は、該装置を統
括的に制御するホストコンピュータ100を備えたネッ
トワーク(LAN)Nを有しており、制御部56および
制御部66を除く各制御部2、16,26…がLAN・
I/F(インターフェース)2b、17、27…、通信
回線101を介してこのネットワークNに接続されてい
る。これによりバッファ50および露光ユニット60を
除く全てのユニット2,10,20…が当該ネットワー
クNに接続されている。
【0027】上記バッファ50は、上述のようにネット
ワークNには接続されておらず、以下のように一部のユ
ニットにのみ電気的に接続されている。
【0028】すなわち、バッファ50の制御部56は図
外のインターフェースを介してプリベークユニット4
0、露光ユニット60および現像ユニット80の各制御
部46,66,86に接続されており、プリベークユニ
ット40とバッファ50、または露光ユニット60とバ
ッファ50、若しくは現像ユニット80とバッファ50
との間で基板受渡し時に信号の送受信を行うようになっ
ている。これによりバッファ50とプリベークユニット
40等との間で基板の受渡しが円滑に行われるようにな
っている。なお、露光ユニット60は、バッファ50と
のみ電気的に接続されている。
【0029】また、バッファ50の制御部56は、イン
デクサー部2、現像ユニット80およびポストベークユ
ニット90の各制御部2a,86,96にインターフェ
ースを介して接続されている。
【0030】具体的には、図3に示すように、制御部5
6の入力ポートP1,出力ポートP2がそれぞれインデ
クサー部2の制御部2aの出力ポートP4,入力ポート
P5に接続されている。また、現像ユニット80および
ポストベークユニット90の各制御部86,96の出力
ポートP6,P7がワイヤード論理和回路102の入力
側に接続され、このワイヤード論理和回路102の出力
側が制御部56の入力ポートP3に接続されている。
【0031】ここで、上記インデクサー部2の制御部2
aは、ポートP4からは基板払出し信号を出力し、バッ
ファ50の制御部56は、ポートP2から基板の供給停
止信号を出力する。また、現像ユニット80およびポス
トベークユニット90の各制御部86,96は、ポート
P6,P7からそれぞれエラー発生信号を出力する。
【0032】上記各信号はいずれもパルス信号からな
り、上記インデクサー部2の制御部2aは、洗浄ユニッ
ト10に対して基板を一枚供給する毎に基板払出し信号
としてハイレベルの信号を出力するように構成されてい
る。また、上記現像ユニット80およびポストベークユ
ニット90の各制御部86,96は、各ユニットにおい
てトラブルが発生した際に上記エラー信号としてハイレ
ベルの信号を出力するように構成されている。
【0033】バッファ50の制御部56は、インデクサ
ー部2から出力される基板払出し信号の入力に基づき、
上記バッファ50よりも上流側、すなわち洗浄ユニット
10〜プリベークユニット40にある基板数(N1)を
計数しつつ、上記エラー信号が入力されると、バッファ
50から下流側への基板の搬出を停止するとともに、バ
ッファ50における現在の収納基板数(N2)と、既知
のデータとして記憶されているバッファ50の収納可能
数(N0)とに基づいてバッファ50に収納可能な残数
(N3;N3=N0−(N1+N2))を求め、例え
ば、収納可能残数(N3)が所定の供給停止枚数(N
4)に達すると(N3=N4のときに)インデクサー部
2に対して上記供給停止信号としてハイレベルの信号を
出力するように構成されている。
【0034】なお、図示を省略しているが、上記バッフ
ァ50には、各種データの入力を可能とする操作部が設
けられており、例えば、上記収納可能残数(N3)や供
給停止枚数(N4)は、この操作部を介して入力設定さ
れるようになっている。
【0035】以上のような基板処理装置1によれば、基
板は、ロボット3によりカセット4から取り出されてイ
ンデクサー部2から洗浄ユニット10に供給され、順
次、脱水ベークユニット20、レジスト塗布ユニット3
0へと搬送される。レジスト塗布ユニット30での処理
が終了した基板は載置テーブル7にセットされ、ロボッ
ト42によりプリベークユニット40に搬入され、さら
に、プリベークユニット40での処理が終了すると載置
テーブル8にセットされる。そして、バッファ50のロ
ボット52により露光ユニット60に取り込まれ、ここ
での処理が終了すると、ロボット52により再び載置テ
ーブル8に基板がセットされる。この際、露光前および
露光後の基板は、バッファ50の収納部51に収納され
て一時的に待機させられながら露光ユニット60に搬
入、あるいは載置テーブル8に搬出される。
【0036】載置テーブル8にセットされた露光済の基
板は、ロボット42により載置テーブル7に移された
後、コンベア70により現像ユニット80に搬入され、
ポストベークユニット90での処理を経た後、ロボット
3によりもとのカセット4へと収納されることとなる。
【0037】このような一連の処理動作中、バッファ5
0の制御部56においてはインデクサー部2の制御部2
aから出力される基板払出し信号に基づいてインデクサ
ー部2から払出される基板の数が計数される。そして、
現像ユニット80あるいはポストベークユニット90に
おいてトラブルが発生すると、バッファ50からプリベ
ークユニット40への基板の搬出が停止され、バッファ
50よりも上流側にある基板は、順次各ユニットでの処
理が施された後、バッファ50の収納部51内に収納さ
れる。
【0038】この際、バッファ50の制御部56におい
ては上述のように収納可能残数(N3)が求められると
ともに、該残数が供給停止枚数(N4)に達したか否か
が調べられる。そして、収納可能残数(N3)が供給停
止枚数(N4)に達すると、インデクサー部2からの基
板の供給が停止される。これによりバッファ50よりも
上流側にある全ての基板がプリベークユニット40まで
の処理を経た後、バッファ50の収納部51に収納され
ることとなる。
【0039】以上説明したように、上記の基板処理装置
1によれば、バッファ50を基板処理装置1のネットワ
ークNに接続することなく、バッファ50を基板処理装
置1の一部として適切に機能させることができる。その
ため、従来のこの種の装置のようにバッファの仕様等が
ネットワークとの関係で拘束されるということがなく、
バッファの設計の自由度が有効に高められる。従って、
ニーズによりマッチしたバッファを提供することが可能
となる。
【0040】特に、基板の受渡しのために不可欠な信号
を除けば、特別に必要な信号は、基板払出し信号、基板
供給停止信号およびエラー信号といったわずか3種類の
信号であるため、制御系においてはソフトウエア、ハー
ドウエア共に簡単な構成で実施することができる。しか
も、上記実施の形態では、基板払出し信号、基板供給停
止信号およびエラー信号はいずれも1ビットの信号であ
り、制御系の構成は極めて簡単なものとなる。
【0041】なお、上記基板処理装置1は本発明に係る
基板処理装置の一の実施の形態であって、具体的な構成
は本発明の要旨を逸脱しない範囲で適宜変更可能であ
る。
【0042】例えば、上記基板処理装置1では、基板払
出し信号をインデクサー部2の制御部2aから出力させ
るようにしているが、インデクサー部2に隣設される洗
浄ユニット10の制御部16から出力するようにしても
よい。この場合には、インデクサー部2から洗浄ユニッ
ト10に基板が払出される毎にハイレベルの信号を出力
するようにすればよい。
【0043】また、上記基板処理装置1では、基板払出
し信号、基板供給停止信号およびエラー信号はバッファ
50の制御部56に対して入出力されるようになってい
るが、制御部56に電気的に接続される別の制御部(制
御手段)を設け、この制御部に対して基板払出し信号、
基板供給停止信号およびエラー信号を入出力させるよう
にしてもよい。この場合、別の制御部は、上記バッファ
50内に一体に設けてもよいし、バッファ50とは別に
設けるようにしてもよい。
【0044】また、例えば隣設されるプリベークユニッ
ト40の制御部46に対して基板払出し信号、基板供給
停止信号およびエラー信号を入出力することにより該制
御部46を上記専用制御部として兼用するようにしても
よい。この場合には、プリベークユニット40の制御部
46とバッファ50の制御部56とは電気的に接続され
ているので、制御部46にエラー信号が入力された場合
には、バッファ部50から下流側への基板の搬出を停止
させるべく制御部46から制御部56に制御信号を出力
するようにすればよい。
【0045】なお、上記実施の形態は、液晶表示器用の
ガラス基板の処理においてフォトリソグラフィ工程を担
う装置に本願発明を適用した例であるが、本願発明は、
供給部から供給される基板を順次搬送しながら各処理部
で処理を施すものであって、その一部にバッファを含ん
でいるような装置であればいずれの装置にも適用可能で
ある。また、基板を一枚ずつ搬送しながら処理を施すい
わゆる枚葉式の装置に限らず、例えば、複数の基板をカ
セットに収納して処理液に浸漬させながら処理を施すい
わゆるバッチ式の基板処理装置にも勿論適用することが
できる。
【0046】
【発明の効果】以上説明したように、本発明は、バッフ
ァ部を含む複数の単位処理部にわたって所定の搬送順序
で基板を搬送しながら処理を施すように構成された基板
処理装置において、基板の供給部又はこれに隣設される
単位処理部のいずれか一方から基板払出し信号をバッフ
ァ部に向けて出力させ、これに基づきバッファ部よりも
上流側の単位処理部にある基板数をバッファ部で求める
ようにしておき、バッファ部にエラー信号が入力される
と、バッファ部からの基板の送出を停止させて上流側か
ら流れてくる基板をバッファ部に収納、待機させるとと
もに、上流側の基板数がバッファ部に収納可能な範囲の
予め設定された基板数に達すると供給部からの基板の払
出しを停止させるようにしたので、バッファ部をLAN
に接続して装置全体の情報を監視することをしなくて
も、トラブル発生時には、バッファ部より上流側の単位
処理部にある基板をバッファ部に全て収納するというバ
ッファ部の機能を適切に発揮させることができる。その
ため、従来のこの種の装置のようにバッファ部の仕様等
がLANとの関係で拘束されるということがなくなり、
これによりバッファ部の設計の自由度が高められる。従
って、ニーズによりマッチしたバッファ部を提供するこ
とが可能となる。
【図面の簡単な説明】
【図1】本発明に係る基板処理装置の一の実施の形態を
示す平面略図である。
【図2】基板処理装置の制御系を示す図である。
【図3】基板処理装置の制御系の要部を示す図である。
【符号の説明】
1 基板処理装置 2 インデクサー部 10 洗浄ユニット 20 脱水ベークユニット 30 レジスト塗布ユニット 40 プリベークユニット 50 バッファ 60 露光ユニット 80 現像ユニット 90 ポストベークユニット 2a,16,26,36,46,56,66,86,9
6 制御部 2b,17,27,37,47,57,87,97 L
ANインターフェース 100 ホストコンピュータ 101 通信回線 N ネットワーク

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 供給部から供給される基板を複数の単位
    処理部にわたって所定の搬送順序で搬送しながら所定の
    処理を施すように構成されるとともに、その一部に基板
    を収納して待機させるためのバッファ部が介設されてい
    る基板処理装置において、上記供給部から基板が払出さ
    れた旨の基板払出し信号を上記バッファ部に対して出力
    するように上記供給部又はこれに隣設される単位処理部
    のいずれか一方が構成されるとともに、トラブルの発生
    に応じてエラー信号を上記バッファ部に向けて出力する
    ように上記搬送順序においてバッファ部よりも下流側の
    単位処理部が構成され、上記基板払出し信号に基づいて
    供給された基板を計数しつつ上記搬送順序においてバッ
    ファ部よりも上流側の単位処理部にある基板数を求め、
    上記エラー信号の入力に応じてバッファ部から下流側の
    単位処理部への基板の送出を停止するとともに、上記上
    流側の基板数がバッファ部に収納可能な範囲の予め設定
    された基板数に達したときに上記供給部に基板の供給停
    止信号を出力するように上記バッファ部が構成されてい
    ることを特徴とする基板処理装置。
  2. 【請求項2】 供給部から供給される基板を複数の単位
    処理部にわたって所定の搬送順序で搬送しながら所定の
    処理を施すように構成されるとともに、その一部に基板
    を収納して待機させるためのバッファ部が介設されてい
    る基板処理装置において、上記供給部から基板が払出さ
    れた旨の基板払出し信号を出力するように上記供給部又
    はこれに隣設される単位処理部のいずれか一方が構成さ
    れるとともに、トラブルの発生に応じてエラー信号を出
    力するように上記搬送順序においてバッファ部よりも下
    流側の単位処理部が構成される一方、上記バッファ部に
    電気的に接続される制御手段が設けられ、この制御手段
    が上記基板払出し信号に基づいて供給された基板を計数
    しつつ上記搬送順序においてバッファ部よりも上流側の
    単位処理部にある基板数を求め、上記エラー信号の入力
    に応じてバッファ部から下流側の単位処理部への基板の
    送出を停止させるとともに、上記上流側の基板数がバッ
    ファ部に収納可能な範囲の予め設定された基板数に達す
    ると上記供給部に基板の供給停止信号を出力するように
    構成されていることを特徴とする基板処理装置。
JP5653498A 1998-03-09 1998-03-09 基板処理装置 Withdrawn JPH11260883A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5653498A JPH11260883A (ja) 1998-03-09 1998-03-09 基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5653498A JPH11260883A (ja) 1998-03-09 1998-03-09 基板処理装置

Publications (1)

Publication Number Publication Date
JPH11260883A true JPH11260883A (ja) 1999-09-24

Family

ID=13029769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5653498A Withdrawn JPH11260883A (ja) 1998-03-09 1998-03-09 基板処理装置

Country Status (1)

Country Link
JP (1) JPH11260883A (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033611A2 (de) * 1999-10-29 2001-05-10 Infineon Technologies Ag Anlage zur bearbeitung von wafern
WO2001033610A3 (de) * 1999-10-29 2001-09-20 Infineon Technologies Ag Anlage zur bearbeitung von wafern
WO2002037540A1 (en) * 2000-11-02 2002-05-10 Motorola Inc. Wafer processing equipment and method for processing wafers
JP2002289501A (ja) * 2001-03-27 2002-10-04 Tokyo Electron Ltd 処理装置
JP2002324741A (ja) * 2001-04-24 2002-11-08 Tokyo Electron Ltd 処理装置
JP2002329661A (ja) * 2001-04-27 2002-11-15 Yoshitake Ito 基板処理装置及び基板処理方法及び基板の製造方法
JP2002334918A (ja) * 2001-03-09 2002-11-22 Tokyo Electron Ltd 処理装置
JPWO2003007351A1 (ja) * 2001-07-12 2004-11-04 東京エレクトロン株式会社 基板の処理装置及び搬送装置調整システム
US6841451B2 (en) 2001-03-28 2005-01-11 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device having alignment mark
JP2005123608A (ja) * 2003-10-13 2005-05-12 Asml Netherlands Bv リソグラフィ装置またはリソグラフィ処理セルの作動方法、リソグラフィ装置およびリソグラフィ処理セル
JP2005142590A (ja) * 2005-01-28 2005-06-02 Yoshitake Ito 基板処理装置及び基板処理方法並びに基板の製造方法
JP2005303328A (ja) * 2005-06-17 2005-10-27 Yoshitake Ito 基板処理装置及び基板処理方法並びに基板の製造方法
JP2008053738A (ja) * 2007-09-04 2008-03-06 Yoshitake Ito 基板処理装置及び基板処理方法並びに基板の製造方法
JP2008078681A (ja) * 2001-03-09 2008-04-03 Tokyo Electron Ltd 処理装置
KR100821411B1 (ko) * 2001-04-24 2008-04-10 동경 엘렉트론 주식회사 처리장치
JP2008109158A (ja) * 2007-12-28 2008-05-08 Yoshitake Ito 基板処理装置、基板処理方法、基板の製造方法及び電子機器
JP2008124482A (ja) * 2007-11-27 2008-05-29 Tokyo Electron Ltd 処理装置
JP2008124502A (ja) * 2008-02-01 2008-05-29 Yoshitake Ito 基板処理装置及び基板処理方法及び基板の製造方法及び電子機器
JP2008166820A (ja) * 2007-12-28 2008-07-17 Yoshitake Ito 基板処理装置、基板処理方法、基板の製造方法及び電子機器
KR100858430B1 (ko) 2006-09-13 2008-09-17 세메스 주식회사 베이크 유닛 및 이를 이용한 기판처리방법
KR100873099B1 (ko) * 2001-03-09 2008-12-09 도쿄엘렉트론가부시키가이샤 처리장치
KR100912280B1 (ko) * 2001-11-30 2009-08-17 도쿄엘렉트론가부시키가이샤 기판처리시스템
JP2010087211A (ja) * 2008-09-30 2010-04-15 Sokudo Co Ltd 基板処理装置
JP2011176122A (ja) * 2010-02-24 2011-09-08 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2016066643A (ja) * 2014-09-22 2016-04-28 株式会社Screenホールディングス 基板処理装置、制御方法、およびコンピュータプログラム
JP2018148115A (ja) * 2017-03-08 2018-09-20 株式会社Screenホールディングス 基板処理システム及び基板処理システムの搬入制御方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594546B2 (en) 1999-10-29 2003-07-15 Infineon Technologies Ag Plant for processing wafers
WO2001033610A3 (de) * 1999-10-29 2001-09-20 Infineon Technologies Ag Anlage zur bearbeitung von wafern
WO2001033611A3 (de) * 1999-10-29 2001-09-27 Infineon Technologies Ag Anlage zur bearbeitung von wafern
WO2001033611A2 (de) * 1999-10-29 2001-05-10 Infineon Technologies Ag Anlage zur bearbeitung von wafern
US6887358B2 (en) 1999-10-29 2005-05-03 Infineon Technologies Ag Installation for processing wafers
WO2002037540A1 (en) * 2000-11-02 2002-05-10 Motorola Inc. Wafer processing equipment and method for processing wafers
US6491451B1 (en) 2000-11-03 2002-12-10 Motorola, Inc. Wafer processing equipment and method for processing wafers
JP2002334918A (ja) * 2001-03-09 2002-11-22 Tokyo Electron Ltd 処理装置
JP2008078681A (ja) * 2001-03-09 2008-04-03 Tokyo Electron Ltd 処理装置
JP2011187987A (ja) * 2001-03-09 2011-09-22 Tokyo Electron Ltd 基板処理装置
JP2012094908A (ja) * 2001-03-09 2012-05-17 Tokyo Electron Ltd 基板処理装置
JP2009062199A (ja) * 2001-03-09 2009-03-26 Tokyo Electron Ltd 処理装置
KR100873099B1 (ko) * 2001-03-09 2008-12-09 도쿄엘렉트론가부시키가이샤 처리장치
JP4619562B2 (ja) * 2001-03-27 2011-01-26 東京エレクトロン株式会社 処理装置
JP2002289501A (ja) * 2001-03-27 2002-10-04 Tokyo Electron Ltd 処理装置
US6841451B2 (en) 2001-03-28 2005-01-11 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device having alignment mark
KR100821411B1 (ko) * 2001-04-24 2008-04-10 동경 엘렉트론 주식회사 처리장치
JP2002324741A (ja) * 2001-04-24 2002-11-08 Tokyo Electron Ltd 処理装置
JP2002329661A (ja) * 2001-04-27 2002-11-15 Yoshitake Ito 基板処理装置及び基板処理方法及び基板の製造方法
JPWO2003007351A1 (ja) * 2001-07-12 2004-11-04 東京エレクトロン株式会社 基板の処理装置及び搬送装置調整システム
KR100912280B1 (ko) * 2001-11-30 2009-08-17 도쿄엘렉트론가부시키가이샤 기판처리시스템
JP2005123608A (ja) * 2003-10-13 2005-05-12 Asml Netherlands Bv リソグラフィ装置またはリソグラフィ処理セルの作動方法、リソグラフィ装置およびリソグラフィ処理セル
US7756597B2 (en) 2003-10-13 2010-07-13 Asml Netherlands B.V. Method of operating a lithographic processing machine, control system, lithographic apparatus, lithographic processing cell, and computer program
JP2005142590A (ja) * 2005-01-28 2005-06-02 Yoshitake Ito 基板処理装置及び基板処理方法並びに基板の製造方法
JP2005303328A (ja) * 2005-06-17 2005-10-27 Yoshitake Ito 基板処理装置及び基板処理方法並びに基板の製造方法
KR100858430B1 (ko) 2006-09-13 2008-09-17 세메스 주식회사 베이크 유닛 및 이를 이용한 기판처리방법
JP2008053738A (ja) * 2007-09-04 2008-03-06 Yoshitake Ito 基板処理装置及び基板処理方法並びに基板の製造方法
JP2008124482A (ja) * 2007-11-27 2008-05-29 Tokyo Electron Ltd 処理装置
JP4643630B2 (ja) * 2007-11-27 2011-03-02 東京エレクトロン株式会社 処理装置
JP2008109158A (ja) * 2007-12-28 2008-05-08 Yoshitake Ito 基板処理装置、基板処理方法、基板の製造方法及び電子機器
JP2008166820A (ja) * 2007-12-28 2008-07-17 Yoshitake Ito 基板処理装置、基板処理方法、基板の製造方法及び電子機器
JP2008124502A (ja) * 2008-02-01 2008-05-29 Yoshitake Ito 基板処理装置及び基板処理方法及び基板の製造方法及び電子機器
JP2010087211A (ja) * 2008-09-30 2010-04-15 Sokudo Co Ltd 基板処理装置
JP2011176122A (ja) * 2010-02-24 2011-09-08 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2016066643A (ja) * 2014-09-22 2016-04-28 株式会社Screenホールディングス 基板処理装置、制御方法、およびコンピュータプログラム
JP2018148115A (ja) * 2017-03-08 2018-09-20 株式会社Screenホールディングス 基板処理システム及び基板処理システムの搬入制御方法

Similar Documents

Publication Publication Date Title
JPH11260883A (ja) 基板処理装置
JP3337677B2 (ja) フォトリソグラフィ工程のための半導体製造装置
US7934880B2 (en) Coating and developing apparatus, coating and developing method, and storage medium
JP2004260129A (ja) 基板処理装置および基板処理装置における基板搬送方法および基板処理方法
WO2006077843A1 (ja) 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
WO2006006364A1 (ja) 基板の回収方法及び基板処理装置
JP2009021275A (ja) 基板処理装置
JP6723110B2 (ja) 基板処理装置および基板処理方法
JP4716362B2 (ja) 基板処理システム及び基板処理方法
JPH06310424A (ja) 半導体の製造方法及びそのシステム
JP2002043208A (ja) 塗布現像処理方法
JPH11163087A (ja) 基板処理装置及び搬送スケジューリング方法
JP3957445B2 (ja) 基板処理装置および基板処理方法
JPH11340297A (ja) 基板搬送装置および方法
JP4509926B2 (ja) 基板処理装置
JP3857097B2 (ja) 基板処理システム
JP3600692B2 (ja) 基板処理装置
JP2004214290A (ja) 基板処理装置
JP3605544B2 (ja) 処理装置および処理方法
JP6773497B2 (ja) 基板処理管理装置、基板処理管理方法および基板処理管理プログラム
WO2024157825A1 (ja) 基板搬送方法、基板処理装置及びプログラム
JP4394095B2 (ja) 基板処理システム
JPH11265923A (ja) 基板処理装置
JP2530625Y2 (ja) 塗布装置
JP2006024642A (ja) 基板処理装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510