JPH1093471A - Signal changeover switch - Google Patents
Signal changeover switchInfo
- Publication number
- JPH1093471A JPH1093471A JP8263536A JP26353696A JPH1093471A JP H1093471 A JPH1093471 A JP H1093471A JP 8263536 A JP8263536 A JP 8263536A JP 26353696 A JP26353696 A JP 26353696A JP H1093471 A JPH1093471 A JP H1093471A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- impedance
- changeover switch
- impedance conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は信号切換えスイッチ
に関する。例えば、携帯電話の送受信切り換え等に使用
される高周波用の信号切換えスイッチに関するものであ
る。The present invention relates to a signal changeover switch. For example, the present invention relates to a high-frequency signal changeover switch used for switching transmission and reception of a mobile phone.
【0002】[0002]
(第1の従来例)図1は、従来の携帯電話の送受信切り
換え等に使用される高周波用の信号切換えスイッチ1を
示す回路図である。一般に、この種の回路はSPDT
(Single-Pole-Dual-Throw)スイッチと呼ばれている。(First Conventional Example) FIG. 1 is a circuit diagram showing a conventional high frequency signal changeover switch 1 used for switching transmission and reception of a portable telephone. Generally, this type of circuit is SPDT
(Single-Pole-Dual-Throw) switch.
【0003】このSPDTスイッチは、入出力端子とし
て、送受信用アンテナが接続されるANT端子(図では
ANTで示す)と、送信用電力増幅器が接続されるTX
端子(図ではTXで示す)と、受信用低雑音増幅器が接
続されるRX端子(図ではRXで示す)とを備えてい
る。The SPDT switch has, as input / output terminals, an ANT terminal (indicated by ANT in the figure) to which a transmitting / receiving antenna is connected, and a TX terminal to which a transmitting power amplifier is connected.
It has a terminal (indicated by TX in the figure) and an RX terminal (indicated by RX in the figure) to which a low-noise amplifier for reception is connected.
【0004】この信号切換えスイッチ1は4つのスイッ
チング用半導体素子(以下、スイッチング用素子とい
う)Q1〜Q4を有しており、スイッチング用素子として
GaAs MESFET(GaAs Metal-Semiconducto
r FET)が用いられている。ANT端子−RX端子間
には、スイッチング用素子Q1のソース・ドレインが直
列に接続され、RX端子−グランド(以下、GNDと記
す)間には、スイッチング用素子Q2のソース・ドレイ
ンが直列に接続され、ANT端子−TX端子間には、ス
イッチング用素子Q3のソース・ドレインが直列に接続
され、TX端子−GND間には、スイッチング用素子Q
4のソース・ドレインが直列に接続されている。The signal changeover switch 1 has four switching semiconductor elements (hereinafter referred to as switching elements) Q 1 to Q 4 , and a GaAs MESFET (GaAs Metal-Semiconducto) is used as a switching element.
r FET) is used. Between ANT terminal -RX terminal, the source and drain of the switching element Q 1 is connected in series, RX terminal - ground (hereinafter, referred to as GND) between the source and drain of the switching element Q 2 in series is connected to, between ANT terminal -TX terminal, the source and drain of the switching element Q 3 are connected in series, between and GND TX terminal, the switching element Q
4 source / drain are connected in series.
【0005】各スイッチング用素子Q1〜Q4のゲート
は、それぞれ抵抗R1〜R4を介して制御電圧端子に接続
されている。V1〜V4は、各スイッチング用素子Q1〜
Q4のゲートに印加する制御電圧(ゲートバイアス
VGB)である。各スイッチング用素子Q1〜Q4は、ゲー
トにピンチオフ電圧VP以上の電圧VONを印加する(V1
〜V4≧VON)ことによりON(導通)状態となり、逆
に、ゲートにピンチオフ電圧VP以下の電圧VOFFを印加
する(V1〜V4≦VOFF)ことによりOFF(遮断)状
態となる。The gates of the switching elements Q 1 to Q 4 are connected to control voltage terminals via resistors R 1 to R 4 , respectively. V 1 to V 4 are the switching elements Q 1 to
A control voltage applied to the gate of Q 4 (gate bias V GB). Each switching element Q 1 to Q 4 applies a pinch-off voltage V P or more voltage V ON to the gate (V 1
~V 4 ≧ V ON) becomes ON (conductive) state by, conversely, the gate to apply a voltage less than V OFF pinch-off voltage V P (V 1 ~V 4 ≦ V OFF) OFF by (blocked) state Becomes
【0006】しかして、信号切換えスイッチ1を通して
送信する場合には、スイッチング用素子Q1,Q4の制御
電圧V1,V4をVOFFにし、スイッチング用素子Q2,Q
3の制御電圧V2,V3をVONにすると、ANT端子−R
X端子間がOFFとなり、ANT端子−TX端子間がO
Nとなり、送信側の電力増幅器からアンテナに送信信号
が出力される。When transmitting signals through the signal changeover switch 1, the control voltages V 1 and V 4 of the switching elements Q 1 and Q 4 are turned off , and the switching elements Q 2 and Q 4 are turned off.
3 of the control voltage V 2, V 3 when the V ON, ANT terminal -R
X terminal is OFF, and ANT terminal-TX terminal is O
N, and the transmission signal is output from the transmission-side power amplifier to the antenna.
【0007】また、信号切換えスイッチ1を通して受信
する場合には、スイッチング用素子Q2,Q3の制御電圧
V2,V3をVOFFにし,スイッチング用素子Q1,Q4の
制御電圧V1,V4をVONにすると、ANT端子−TX端
子間はOFFとなり、ANT端子−RX端子間はONと
なり、アンテナから受信側の低雑音増幅器に受信信号が
入力される。When receiving the signal through the signal changeover switch 1, the control voltages V 2 and V 3 of the switching elements Q 2 and Q 3 are turned off , and the control voltage V 1 of the switching elements Q 1 and Q 4 is turned off. , when the V 4 to V oN, between the ANT terminal -TX terminal becomes OFF, between the ANT terminal -RX terminal turns oN, the received signal to a receiver side of the low-noise amplifier from the antenna is input.
【0008】RX端子−GND間のスイッチング用素子
Q2は、スイッチング用素子Q1がOFF状態となってい
る場合にON状態となり、OFF状態にあるスイッチン
グ用素子Q1のOFF容量を通してRX端子側に漏れて
きた信号電力をGNDに落とすことにより、RX端子の
アイソレーション特性を高める効果がある。同様に、T
X端子−GND間のスイッチング用素子Q4は、スイッ
チング用素子Q3がOFF状態となっている場合にON
状態となり、OFF状態にあるスイッチング用素子Q3
のOFF容量を通してTX端子側に漏れてきた信号電力
をGNDに落とすことにより、TX端子のアイソレーシ
ョン特性を高める効果がある。[0008] The switching element Q 2 between and GND RX terminals are turned ON when the switching element Q 1 is is OFF state, RX terminal side through OFF capacitance of the switching element Q 1 which is in the OFF state By reducing the signal power leaked to the GND to GND, there is an effect of improving the isolation characteristics of the RX terminal. Similarly, T
Switching element Q 4 between and GND X terminals, ON when the switching element Q 3 is in the OFF state
And the switching element Q 3 in the OFF state.
By reducing the signal power leaked to the TX terminal side through the OFF capacitance to GND, there is an effect of improving the isolation characteristics of the TX terminal.
【0009】図2はスイッチング用素子(GaAs M
ESFET)Q1〜Q4の特性を表わし、さらに、OFF
状態のスイッチング用素子とON状態のスイッチング用
素子のゲート・ソース間に加わっている信号電圧波形を
表わす図であって、横軸はゲート・ソース間電圧VGS、
縦軸はドレイン電流IDSを示している。なお、スイッチ
ング用素子Q1〜Q4はデプレッション型であり、IDSS
はゲート・ソース間電圧VGS=0のときの飽和ドレイン
電流、VTHはゲート順方向電流の立ち上がり電圧、VP
はピンチオフ電圧、IFmaxはゲート順方向電流の立ち上
がり電圧VTHが印加されたときの飽和ドレイン電流、V
Bはゲート逆方向耐圧である。例えば、ピンチオフ電圧
がVP1=VP2=VP3=VP4=−1.5Vであり、スイッ
チング用素子Q1〜Q4の制御電圧をVON=0V、VOFF
=−3V、信号切換えスイッチから外部回路をみたイン
ピーダンスがZ0=50Ωとすると、ON状態となった
スイッチング用素子Q1〜Q4に入力可能な最大電圧波の
振幅は3Vとなり、線形最大伝送可能電力は、90mW
(19.5dBm)程度となる。FIG. 2 shows a switching element (GaAs M).
ESFET) represents the characteristics of the Q 1 to Q 4, further, OFF
FIG. 7 is a diagram illustrating a signal voltage waveform applied between the gate and the source of the switching element in the ON state and the switching element in the ON state, wherein the horizontal axis indicates the gate-source voltage V GS ,
The vertical axis indicates the drain current IDS . The switching element Q 1 to Q 4 are depletion type, I DSS
The saturation drain current, V TH is threshold voltage of the gate forward current when the gate-source voltage V GS = 0, V P
Pinch-off voltage, I Fmax is the saturation drain current when the rising voltage V TH of the gate forward direction current is applied, V
B is a gate reverse breakdown voltage. For example, the pinch-off voltage is V P1 = V P2 = V P3 = V P4 = -1.5V, the control voltage of the switching element Q 1 ~Q 4 V ON = 0V , V OFF
= -3 V, the impedance seen an external circuit from the signal changeover switch is a Z 0 = 50 [Omega, the amplitude of the largest voltage peak which can be input to the switching element Q 1 to Q 4 of the ON state is 3V, and the linear maximum transmission Possible power is 90mW
(19.5 dBm).
【0010】しかして、従来の高周波用信号切換えスイ
ッチ1においては、ANT端子とRX端子又はTX端子
の間を伝搬する信号電圧ΔVGSが各スイッチング用素子
Q1〜Q4のゲートバイアスVGB(VON又はVOFF)を中
心としてゲート・ソース間電圧VGSに重畳されるので、
送信時にTX端子から大電力の信号が入力された場合、
ゲート・ソース間電圧VGSがスイッチング用素子Q1〜
Q4のピンチオフ電圧VPに達する。このとき、送信時に
はON状態であるはずのスイッチング用素子Q3は、ゲ
ート・ソース間電圧VGS(=VON+ΔVGS)がピンチオ
フ電圧VP以下となる毎に一時的にOFF状態となるの
で、送信電力波形がクリッピングされて波形歪が生じ
る。すなわち、送信時にTX端子から大電力の信号が入
力された場合、スイッチング用素子の歪み特性が劣化し
てしまう。Thus, in the conventional high-frequency signal changeover switch 1, the signal voltage ΔV GS propagating between the ANT terminal and the RX terminal or the TX terminal changes the gate bias V GB of each of the switching elements Q 1 to Q 4 ( V ON or V OFF ), and is superimposed on the gate-source voltage V GS .
When a high power signal is input from the TX terminal during transmission,
The gate-source voltage V GS is equal to the switching element Q 1 ~
It reaches the pinch-off voltage V P of Q 4. At this time, the switching element Q 3 is supposed at the time of transmission is in the ON state, since the gate-source voltage V GS (= V ON + ΔV GS) temporarily becomes the OFF state each time equal to or less than the pinch-off voltage V P Then, the transmission power waveform is clipped to cause waveform distortion. That is, when a high-power signal is input from the TX terminal during transmission, the distortion characteristics of the switching element deteriorate.
【0011】また、TX端子から大電力の信号が入力さ
れた場合には、OFF状態であるはずのスイッチング用
素子Q1は、ゲート・ソース間電圧VGS(=VOFF+ΔV
GS)がピンチオフ電圧VP以上となる毎に一時的にON
状態となるので、送信電力の一部がRX端子へ漏れ、R
X端子のアイソレーションが悪化する。When a high-power signal is input from the TX terminal, the switching element Q 1 , which is supposed to be in the OFF state, applies the gate-source voltage V GS (= V OFF + ΔV).
Temporarily ON every time GS) is greater than or equal to the pinch-off voltage V P
State, a part of the transmission power leaks to the RX terminal,
The isolation of the X terminal deteriorates.
【0012】さらに、TX端子から大電力の信号が入力
された場合には、OFF状態であるはずのスイッチング
用素子Q4は、ゲート・ソース間電圧VGSがピンチオフ
電圧VP以上となる毎に一時的にONとなるので、送信
電力の一部がGNDに落ち、挿入損失が増加する。Furthermore, when a signal of a large power is input from the TX terminal, the switching element Q 4 which should be OFF state, each gate-source voltage V GS is equal to or higher than the pinch-off voltage V P Since it is temporarily turned on, a part of the transmission power drops to GND, and the insertion loss increases.
【0013】現在の状況では、高周波回路の電源電圧を
できるだけ小さくしたいという要求があるが、低電圧電
源によってスイッチング用素子を制御する低電圧動作を
行なう場合は、制御電圧VON,VOFFとピンチオフ電圧
VPの差が小さくなるため、スイッチング用素子に大き
な電圧の信号が流れることによるスイッチング性能の劣
化がより顕著になり、線形最大伝送可能電力は減少す
る。従って、上記問題に対して、大電力用のスイッチン
グ用素子を用い、電源電圧を大きくして対処することは
実際的でない。In the present situation, there is a demand to make the power supply voltage of the high-frequency circuit as small as possible. However, when performing a low-voltage operation for controlling the switching element by the low-voltage power supply, the control voltages V ON and V OFF and the pinch-off are required. since the difference between the voltage V P is reduced, degradation in switching performance due to signal a large voltage to the switching element flows becomes more pronounced, linear maximum transmittable power is reduced. Therefore, it is not practical to deal with the above problem by using a switching element for high power and increasing the power supply voltage.
【0014】(第2の従来例)そこで、低電圧電源で大
電力信号のスイッチングを良好に行なうため、特開平5
−199094号公報では、ピンチオフ電圧の異なる2
種類のスイッチング用素子を用いた高周波スイッチ回路
が開示されている。第1の従来例の信号切換えスイッチ
1に適用するには、送信時にON状態となるスイッチン
グ用素子Q2,Q3のピンチオフ電圧VP2、VP3を、他の
スイッチング用素子Q1、Q4のピンチオフ電圧VP1、V
P4より低く設定するとよい。(Second conventional example) In order to perform high-power signal switching satisfactorily with a low-voltage power supply, Japanese Patent Laid-Open Publication No.
Japanese Patent Application Laid-Open No. Hei.
A high-frequency switch circuit using various kinds of switching elements is disclosed. First To apply the signal switching switch 1 of the conventional example, a pinch-off voltage V P2, V P3 of the switching element Q 2, Q 3 to be the ON state at the time of transmission, elements for other switching Q 1, Q 4 Pinch-off voltage V P1 , V
It is better to set lower than P4 .
【0015】例えば、VP1=VP4=−0.8V、VP2=
VP3=−2.2Vとし、制御電圧をVON=0V、VOFF=
−3V、信号切換えスイッチから外部回路をみたインピ
ーダンスがZ0=50Ωとすると、送信時にON状態と
なるスイッチング用素子Q3に入力可能な最大電圧波の
振幅は4.4Vとなり、送信時の線形最大伝送可能電力
は、200mW(23dBm)程度に増加する。For example, V P1 = V P4 = −0.8 V, V P2 =
V P3 = −2.2 V, and control voltages V ON = 0 V, V OFF =
-3 V, the signal when the impedance viewed from the changeover switch the external circuit and Z 0 = 50 [Omega, the amplitude of the largest voltage peak which can be input to the switching element Q 3 to be the ON state at the time of transmission 4.4V, and the linear time of transmission The maximum transmittable power increases to about 200 mW (23 dBm).
【0016】しかしながら、本従来例の高周波スイッチ
回路では、半導体集積回路に実装した場合、同一ウェハ
上にピンチオフ電圧の異なるスイッチング用素子を形成
しなければならないことからプロセスが複雑となり、コ
ストが高くなり、歩留りが低下するといった問題があ
る。However, when the conventional high-frequency switch circuit is mounted on a semiconductor integrated circuit, the switching elements having different pinch-off voltages must be formed on the same wafer, which complicates the process and increases the cost. However, there is a problem that the yield is reduced.
【0017】(第3の従来例)図3は、特開平6−33
4506号公報に開示されている信号切換えスイッチ2
を示す図である。この信号切換えスイッチ2にあって
は、スイッチング用素子が多段接続されている。この方
法では、例えば、第1の従来例の信号切換えスイッチ1
において、各スイッチング用素子Q1、Q2、Q3、Q4に
加えさらに直列にスイッチング用素子Q1′、Q2′、Q
3′、Q4′を接続するとよい。これによって、各スイッ
チング用素子Q1、Q2、Q3、Q4、Q1′、Q2′、
Q3′、Q4′のゲート・ソース間に重畳される電圧波の
振幅は1段構成のときの半分になり、電源電圧を上げる
ことなく、線形最大伝送可能電力を増加させることが可
能となっている。(Third conventional example) FIG.
Signal switch 2 disclosed in Japanese Patent No. 4506
FIG. In this signal changeover switch 2, switching elements are connected in multiple stages. In this method, for example, the first conventional signal changeover switch 1
In addition to the switching elements Q 1 , Q 2 , Q 3 , Q 4 , the switching elements Q 1 ′, Q 2 ′, Q 4
3 ', Q 4' may be connected to. Thereby, each switching element Q 1 , Q 2 , Q 3 , Q 4 , Q 1 ′, Q 2 ′,
The amplitude of the voltage wave superimposed between the gate and source of Q 3 ′ and Q 4 ′ is half that of the single-stage configuration, and it is possible to increase the linear maximum transmittable power without increasing the power supply voltage. Has become.
【0018】例えば、第1の従来例と同様のピンチオフ
電圧VP=−1.5V、制御電圧VON=0V、VOFF=−
3Vに設定されたスイッチング用素子を用い、信号切換
えスイッチから外部回路をみたインピーダンスがZ0=
50Ωとすると、入力可能な最大電圧波の振幅は、2倍
の6Vとなり、送信時の線形最大伝送可能電力は、36
0mW(25.6dBm)程度に増加する。For example, the same pinch-off voltage V P = −1.5 V, control voltage V ON = 0 V, V OFF = − as in the first conventional example.
Using a switching element set at 3 V, the impedance of the external circuit viewed from the signal changeover switch as Z 0 =
Assuming 50Ω, the amplitude of the maximum voltage wave that can be input is doubled to 6 V, and the linear maximum transmittable power at the time of transmission is 36
It increases to about 0 mW (25.6 dBm).
【0019】しかしながら、この信号切換えスイッチ2
にあっては、スイッチング用素子の数が倍必要となり、
半導体集積回路に実装した場合、素子面積が2倍になる
ことからチップ面積が増大し、コストが増加するといっ
た問題がある。However, the signal changeover switch 2
, The number of switching elements is required twice,
When mounted on a semiconductor integrated circuit, there is a problem that the element area is doubled, the chip area is increased, and the cost is increased.
【0020】[0020]
【発明が解決しようとする課題】本発明は叙上の従来例
の欠点に鑑みてなされたものであり、その目的とすると
ころは、電源電圧を上げることなく線形最大伝送可能電
力を高め、スイッチング用素子のスイッチング性能を向
上することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks of the prior art, and has as its object to increase the linear maximum transmittable power without increasing the power supply voltage and to achieve switching. And to improve the switching performance of the device.
【0021】[0021]
【発明の開示】本発明の請求項1に記載の信号切換えス
イッチは、半導体素子がスイッチング素子として用いら
れたスイッチ回路と、複数の入出力端子を備え、スイッ
チ回路によって各入出力端子を互いに接続したり、切り
離したりするための信号切換えスイッチにおいて、前記
入出力端子と前記スイッチ回路との間にインピーダンス
変換回路を設け、スイッチ回路からインピーダンス変換
回路をみたインピーダンスを、入出力端子から外部回路
をみたインピーダンスより小さくしたを特徴としてい
る。ここで、入出力端子とは、入力端子、出力端子もし
くは入出力共用端子をさす。DISCLOSURE OF THE INVENTION A signal switching switch according to a first aspect of the present invention includes a switch circuit in which a semiconductor element is used as a switching element, and a plurality of input / output terminals, and the input / output terminals are connected to each other by the switch circuit. In the signal changeover switch for separating or disconnecting, an impedance conversion circuit is provided between the input / output terminal and the switch circuit, and the impedance when the impedance conversion circuit is viewed from the switch circuit is viewed from the input / output terminal to the external circuit. It is characterized by being smaller than the impedance. Here, the input / output terminal refers to an input terminal, an output terminal, or an input / output shared terminal.
【0022】請求項1に記載の信号切換えスイッチにあ
っては、スイッチ回路からインピーダンス変換回路をみ
たインピーダンスが、入出力端子から外部回路をみたイ
ンピーダンスより小さくなっているので、インピーダン
ス変換回路を設けたことにより、スイッチ回路内部を伝
搬する信号電力の電圧波の振幅が小さくなる。すなわ
ち、電源電圧を上げることなく、信号切換えスイッチの
最大伝送可能電力が増加する。In the signal changeover switch according to the first aspect, since the impedance seen from the switch circuit to the impedance conversion circuit is smaller than the impedance seen from the input / output terminal to the external circuit, the impedance conversion circuit is provided. Accordingly, the amplitude of the voltage wave of the signal power propagating inside the switch circuit decreases. That is, the maximum transmittable power of the signal changeover switch increases without increasing the power supply voltage.
【0023】このように、半導体素子数を増やさないで
信号切換えスイッチの最大伝送可能電力を高めているの
で、安価に製造できるとともに、半導体集積回路に実装
したときに素子面積が大きくならない。さらに、ピンチ
オフ電圧の異なる異種の半導体素子を併用する必要がな
いので、低コストで半導体集積回路内にスイッチ回路を
形成することができ、半導体集積回路の製造プロセスが
複雑になったり、歩留りが低下したりすることがない。As described above, since the maximum transmittable power of the signal changeover switch is increased without increasing the number of semiconductor elements, it can be manufactured at low cost, and the element area does not increase when mounted on a semiconductor integrated circuit. Furthermore, since it is not necessary to use different types of semiconductor elements having different pinch-off voltages, a switch circuit can be formed in the semiconductor integrated circuit at low cost, which complicates the semiconductor integrated circuit manufacturing process and lowers the yield. Nothing to do.
【0024】また、半導体素子のスイッチング性能(信
号の波形がクリッピングされる等の歪み特性、半導体素
子が一時的に切り換わって信号がGNDに漏れることに
よる挿入損失、送信側と受信側のアイソレーション特
性)が向上するとともに、半導体素子を低電圧電源で安
定して動作させることが可能となる。すなわち、半導体
素子の制御電圧を中心としてゲート・ソース間電圧に重
畳される電圧波の振幅が小さくなるので、大電力の信号
を入力した場合においても、各半導体素子のスイッチン
グ状態を安定に保つことが可能となり、信号切換えスイ
ッチを低電圧電源で安定して動作させることが可能とな
る。Also, the switching performance of the semiconductor element (distortion characteristics such as clipping of the signal waveform, insertion loss due to the temporary switching of the semiconductor element and leakage of the signal to GND, isolation between the transmission side and the reception side) Characteristic) is improved, and the semiconductor element can be stably operated with a low-voltage power supply. That is, since the amplitude of the voltage wave superimposed on the gate-source voltage around the control voltage of the semiconductor element becomes small, the switching state of each semiconductor element is kept stable even when a high-power signal is input. And the signal changeover switch can be stably operated with a low-voltage power supply.
【0025】さらに、半導体素子のOFF時にゲート・
ソース間電圧がゲート逆方向耐圧に達して半導体素子が
破壊することを防止できるとともに、半導体素子のON
時にゲート・ソース間電圧がゲート順方向電流の立ち上
がり電圧に達しゲート大電流が流れてスイッチング性能
が劣化することを防止できる。Further, when the semiconductor device is turned off, the gate
It is possible to prevent the semiconductor element from being damaged by the source-to-source voltage reaching the gate reverse breakdown voltage and to turn on the semiconductor element.
Sometimes, it is possible to prevent the gate-source voltage from reaching the rising voltage of the gate forward current, causing a large gate current to flow and deteriorating the switching performance.
【0026】請求項2に記載の実施態様は、請求項1記
載の信号切換えスイッチにおいて、前記インピーダンス
変換回路が、前記スイッチ回路が形成された半導体集積
回路のボンディングワイヤもしくはリードのインダクタ
ンスと、前記半導体集積回路のストレーキャパシタンス
とを用いたものであることを特徴としている。According to a second aspect of the present invention, in the signal changeover switch according to the first aspect, the impedance conversion circuit includes an inductance of a bonding wire or a lead of a semiconductor integrated circuit on which the switch circuit is formed, and the semiconductor device. It is characterized by using the stray capacitance of an integrated circuit.
【0027】請求項2に記載の実施態様にあっては、ス
イッチ回路が形成されている半導体集積回路のボンディ
ングワイヤもしくはリードのインダクタンスとストレー
キャパシタンスをインピーダンス変換回路に利用してい
るので、信号切換えスイッチの構成部品点数を削減する
ことができる。また、スイッチ回路及びインピーダンス
変換回路を構成された半導体集積回路のチップ面積を小
さくすることができる。In the embodiment of the present invention, since the inductance and the stray capacitance of the bonding wires or leads of the semiconductor integrated circuit on which the switch circuit is formed are used for the impedance conversion circuit, the signal changeover switch is used. Can be reduced in the number of components. Further, the chip area of the semiconductor integrated circuit including the switch circuit and the impedance conversion circuit can be reduced.
【0028】従って、信号切換えスイッチを小型化する
ことができると共に製造コストも安価にすることができ
る。Therefore, the size of the signal changeover switch can be reduced and the manufacturing cost can be reduced.
【0029】請求項3に記載の実施態様は、請求項1又
は2記載の信号切換えスイッチにおいて、前記インピー
ダンス変換回路が、誘電体多層基板内に形成されたイン
ダクタンス、キャパシタンス及び伝送線路から構成され
ていることを特徴としている。According to a third aspect of the present invention, in the signal changeover switch according to the first or second aspect, the impedance conversion circuit includes an inductance, a capacitance, and a transmission line formed in a dielectric multilayer substrate. It is characterized by having.
【0030】このように、インピーダンス変換回路を構
成するインダクタンス、キャパシタンス及びボンディン
グワイヤを誘電体多層基板内に積層することにより、イ
ンピーダンス変換回路を小面積に形成することができ、
信号切換えスイッチの小型化を図ることができる。As described above, by laminating the inductance, the capacitance and the bonding wires constituting the impedance conversion circuit in the dielectric multilayer substrate, the impedance conversion circuit can be formed in a small area.
The size of the signal changeover switch can be reduced.
【0031】また、請求項3に記載の実施態様によれ
ば、インピーダンス変換回路のQ値を下げることがで
き、広帯域なインピーダンス変換が実現できる。よっ
て、広帯域にわたって信号切換えスイッチの性能を向上
させることができる。According to the third aspect of the present invention, the Q value of the impedance conversion circuit can be reduced, and wide-band impedance conversion can be realized. Therefore, the performance of the signal changeover switch can be improved over a wide band.
【0032】請求項4に記載の実施態様は、請求項1〜
3記載の信号切換えスイッチにおいて、前記インピーダ
ンス変換回路が、単一正電源動作用の直流カット用キャ
パシタンスと高周波チョーク用インダクタンスとを含ん
でいることを特徴としている。[0032] The embodiment described in claim 4 corresponds to claims 1 to
3. The signal changeover switch according to claim 3, wherein the impedance conversion circuit includes a DC cut capacitance for operating a single positive power supply and a high-frequency choke inductance.
【0033】この実施態様によれば、単一正電源動作用
の高周波チョーク用インダクタンス及び直流カット用キ
ャパシタンスをインピーダンス変換回路の一部として利
用しているので、信号切換えスイッチの素子数を削減で
き、半導体集積回路として構成する場合にはチップ面積
を減少させることができる。従って、製造コストの削減
を図ることができる。According to this embodiment, since the high-frequency choke inductance and the DC cut capacitance for operating a single positive power supply are used as a part of the impedance conversion circuit, the number of elements of the signal switch can be reduced. When configured as a semiconductor integrated circuit, the chip area can be reduced. Therefore, the manufacturing cost can be reduced.
【0034】請求項5に記載の実施態様は、請求項1〜
4に記載の信号切換えスイッチにおいて、前記入出力端
子から各インピーダンス変換回路をみたインピーダンス
が前記各外部回路の要求する最適インピーダンスにほぼ
等しくなっていることを特徴としている。[0034] The embodiment described in claim 5 corresponds to claims 1 to 5.
4. The signal changeover switch according to 4, wherein the impedance as viewed from each of the impedance conversion circuits from the input / output terminal is substantially equal to the optimum impedance required by each of the external circuits.
【0035】請求項5に記載の実施態様にあっては、イ
ンピーダンス変換回路が入出力端子に接続する外部回路
との最適インピーダンスによる整合機能を有しているの
で、入出力端子と外部回路との間に整合回路を設ける必
要がなくなる。According to the fifth aspect of the present invention, since the impedance conversion circuit has a matching function by an optimum impedance with an external circuit connected to the input / output terminal, the impedance conversion circuit can connect the input / output terminal to the external circuit. There is no need to provide a matching circuit between them.
【0036】各入出力端子と外部回路との間に整合回路
が不要になるので、信号切換えスイッチの性能を向上さ
せた状態で、通信システム等の全体における変換損失の
低減を図ることができる。さらに、素子数を減少させ、
半導体集積回路においてはチップ面積を減少させること
ができるので、信号切換えスイッチの製造コストの削減
を図ることができる。Since no matching circuit is required between each input / output terminal and the external circuit, it is possible to reduce the conversion loss in the whole communication system or the like with the performance of the signal changeover switch improved. Furthermore, reducing the number of elements,
In a semiconductor integrated circuit, the chip area can be reduced, so that the manufacturing cost of the signal changeover switch can be reduced.
【0037】[0037]
(第1の実施形態)図4は、本発明の一実施形態による
信号切換えスイッチ11を示す回路図である。この信号
切換えスイッチ11は、スイッチング用素子Q1〜Q4と
してGaAs MESFETのような半導体素子を用い
たスイッチ回路12と、入出力端子であるANT端子、
RX端子及びTX端子と、インピーダンス変換回路M1
〜M3とから構成されている。ここで、スイッチ回路1
2は、従来例として説明した信号切換えスイッチ(SP
DTスイッチ)1と同じものであるので、同一構成要素
には同一符号を付して説明を省略する。インピーダンス
変換回路M1はANT端子とスイッチ回路12の間に接
続されており、スイッチ回路12からインピーダンス変
換回路M1をみたインピーダンスZSWがANT端子から
外部回路をみたインピーダンスZ0より小さくなるよう
にしている。同様に、インピーダンス変換回路M2はR
X端子とスイッチ回路12の間に接続され、インピーダ
ンス変換回路M3はTX端子とスイッチ回路12の間に
接続されており、いずれもインピーダンス変換回路M2
〜M3からRX端子又はTX端子をみたインピーダンス
ZSWがRX端子又はTX端子から外部回路をみたインピ
ーダンスZ0より小さくなるようにしている。(First Embodiment) FIG. 4 is a circuit diagram showing a signal changeover switch 11 according to an embodiment of the present invention. The signal changeover switch 11 includes a switch circuit 12 using a semiconductor element such as GaAs MESFET as the switching elements Q 1 to Q 4 , an ANT terminal as an input / output terminal,
RX terminal and TX terminal, impedance conversion circuit M1
To M3. Here, switch circuit 1
2 is a signal changeover switch (SP
DT switch), the same components are denoted by the same reference numerals and description thereof will be omitted. The impedance conversion circuit M1 is connected between the ANT terminal and the switch circuit 12, so that the impedance Z SW from the switch circuit 12 to the impedance conversion circuit M1 is smaller than the impedance Z 0 from the ANT terminal to the external circuit. . Similarly, the impedance conversion circuit M2 has R
The impedance conversion circuit M3 is connected between the X terminal and the switch circuit 12, and the impedance conversion circuit M3 is connected between the TX terminal and the switch circuit 12.
RX terminal or TX impedance ZS W viewed the terminal is set to be smaller than the impedance Z 0 of viewing the external circuit from the RX terminal or TX terminal from ~M3.
【0038】しかして、この信号切換えスイッチ11に
あっては、入出力端子であるANT端子、RX端子及び
TX端子とスイッチ回路12の間にそれぞれインピーダ
ンス変換回路M1〜M3を設け、スイッチ回路12から
インピーダンス変換回路M1〜M3をみたインピーダン
スZSWが、ANT端子、RX端子及びTX端子から外部
回路をみたインピーダンスZ0より小さくなるようにし
ているので、スイッチ回路12内部を伝搬する信号電力
の電圧波の振幅を小さくすることができる。よって、ス
イッチング用素子Q1〜Q4の制御電圧を中心としてゲー
ト・ソース間電圧に重畳される電圧波の振幅が小さくな
り、大電力の信号を入力した場合においても、各スイッ
チング用素子Q1〜Q4のスイッチング状態を安定に保つ
ことが可能となり、最大伝送可能電力が向上し、低電圧
動作におけるスイッチング性能(挿入損失、アイソレー
ション、歪み特性等)を向上させることができる。ま
た、スイッチング用素子Q1〜Q4のOFF時にゲート・
ソース間電圧がゲート逆方向耐圧VBに達して半導体素
子が破壊することを防止できる。さらに、半導体素子の
ON時にゲート・ソース間電圧がゲート順方向電流の立
ち上がり電圧VTHに達して、ゲート大電流が流れ、スイ
ッチング性能が劣化することを防止できる。In the signal changeover switch 11, impedance conversion circuits M1 to M3 are provided between the switch circuit 12 and the ANT terminal, RX terminal, and TX terminal, which are input / output terminals, respectively. Since the impedance Z SW viewed from the impedance conversion circuits M1 to M3 is set to be smaller than the impedance Z 0 viewed from the ANT terminal, the RX terminal, and the TX terminal to the external circuit, the voltage wave of the signal power propagating inside the switch circuit 12 is reduced. Can be reduced. Therefore, the amplitude of the voltage wave superimposed on the gate-source voltage around the control voltage of the switching elements Q 1 to Q 4 becomes small, and even when a high-power signal is input, each switching element Q 1 ~Q it is possible to maintain stably the switching state of 4, it is possible to improve the maximum transmittable power, switching performance at low voltage operation improves the (insertion loss, isolation, distortion characteristics, etc.). In addition, the gate and at the time of OFF of the switching element Q 1 ~Q 4
Semiconductor element source voltage reaches the gate reverse breakdown voltage V B can be prevented from breaking. Further, it is possible to prevent the gate-source voltage from reaching the rising voltage VTH of the gate forward current when the semiconductor element is turned on, causing a large gate current to flow and deteriorating the switching performance.
【0039】なお、本発明は、一般的にいうと、インピ
ーダンス変換回路M1〜M3によりスイッチ回路12か
ら外部回路をみたインピーダンスを減少させ、スイッチ
回路12に流れる信号の電圧振幅を減少させたものであ
る。すなわち、スイッチ回路12から外部回路をみたイ
ンピーダンスをZSWとすると、信号電力Pが送られてき
た場合、スイッチ回路12に伝送される電圧波の最大振
幅VSWはVSW=(2ZSWP)1/2で表わされるから、ス
イッチ回路12のインピーダンスZSWを小さくすること
により、スイッチ回路12を流れる信号電圧VSWを小さ
くすることができる。よって、スイッチング用素子Q1
〜Q4の低電圧動作におけるスイッチング性能の劣化を
防止することができる。本実施形態ではスイッチング用
素子Q1〜Q4としてGaAs MESFETを例として
用いたが、他の半導体素子、例えばPINダイオード等
を用いても、低電圧電源を用いたスイッチ回路に大きな
電圧の信号が発生するのを防止してスイッチング性能の
劣化を防止することが可能である(以下の実施形態にお
いても同様)。In the present invention, generally speaking, the impedance seen from the switch circuit 12 to the external circuit is reduced by the impedance conversion circuits M1 to M3, and the voltage amplitude of the signal flowing through the switch circuit 12 is reduced. is there. That is, when the impedance viewed an external circuit from the switch circuit 12 and Z SW, if the signal power P is sent, the maximum amplitude V SW voltage wave transmitted to the switching circuit 12 is V SW = (2ZS W P) Since it is represented by 1/2 , the signal voltage V SW flowing through the switch circuit 12 can be reduced by reducing the impedance Z SW of the switch circuit 12. Therefore, the switching element Q 1
It is possible to prevent the deterioration of the switching performance at low voltage operation to Q 4. In the present embodiment, the GaAs MESFET is used as an example of the switching elements Q 1 to Q 4. However, even if another semiconductor element, for example, a PIN diode or the like is used, a signal of a large voltage is applied to a switch circuit using a low-voltage power supply. It is possible to prevent occurrence of switching and to prevent deterioration of switching performance (the same applies to the following embodiments).
【0040】(第2の実施形態)図5は、本発明の別な
実施形態による信号切換えスイッチ13を示す回路図で
ある。インピーダンス変換回路M1は、L型接続された
インダクタンスLANTとキャパシタンスCANTからなるL
型無損失回路であり、信号の周波数をfとするとき、イ
ンダクタンスLANTによるインピーダンスがj(2π
f)LANT=j25Ω、キャパシタンスCANTによるイン
ピーダンスが−j/(2πfCANT)=−j50Ωとな
っている。従って、ANT端子から外部回路をみたイン
ピーダンスがZ0=50Ωのとき、スイッチ回路12か
らインピーダンス変換回路M1をみたインピーダンスは
ZSW=25Ωになる。同様に、インピーダンス変換回路
M2,M3は、それぞれL型接続されたインダクタンス
LRX、LTXとキャパシタンスCRX、CTXとからなるL型
無損失回路であり、インダクタンスLRX、LTXによるイ
ンピーダンスはj(2πf)LRX=j25Ω、j(2π
f)LTX=j25Ω、キャパシタンスCRX、CTXによる
インピーダンスは−j/(2πfCRX)=−j50Ω、
−j/(2πfCTX)=−j50Ωとなっている。従っ
て、RX端子又はTX端子から外部回路をみたインピー
ダンスがZ0=50Ωのとき、スイッチ回路12からR
X端子又はTX端子をみたインピーダンスもZSW=25
Ωになる。なお、インダクタンスLANT、LRX、LTX、
キャパシタンスCANT、CRX、CTXの素子定数は回路を
流れる信号の周波数fによって定まり、1.9GHzに
おいては、LANT=LRX=LTX=2.094nH、CANT
=CRX=CTX=1.675pFとなっている。(Second Embodiment) FIG. 5 is a circuit diagram showing a signal changeover switch 13 according to another embodiment of the present invention. The impedance conversion circuit M1 is composed of an L-type connected inductance L ANT and capacitance C ANT.
When the signal frequency is f, the impedance due to the inductance LANT is j (2π
f) L ANT = j25Ω, impedance due capacitance C ANT is -j / (2πfC ANT) = - it has become J50omu. Therefore, when the impedance seen from the ANT terminal to the external circuit is Z 0 = 50Ω, the impedance seen from the switch circuit 12 to the impedance conversion circuit M1 is Z SW = 25Ω. Similarly, the impedance conversion circuit M2, M3, the inductance L RX which are respectively L-type connection, L TX and the capacitance CR X, a L-type non-loss circuit consisting of a C TX, inductance L RX, impedance due L TX is j (2πf) L RX = j25Ω, j (2π
f) L TX = j25Ω, impedance by capacitances C RX and C TX is −j / (2πfC RX ) = − j50Ω,
−j / (2πfC TX ) = − j50Ω. Therefore, when the impedance of the external circuit viewed from the RX terminal or the TX terminal is Z 0 = 50Ω, the switching circuit 12
The impedance seen at the X terminal or TX terminal is also Z SW = 25
Ω. Note that the inductances L ANT , L RX , L TX ,
The element constants of the capacitances C ANT , C RX , and C TX are determined by the frequency f of the signal flowing through the circuit, and at 1.9 GHz, L ANT = L RX = L TX = 2.094 nH, C ANT
= C RX = C TX = 1.675 pF.
【0041】図6、図7はそれぞれ、信号切換えスイッ
チ13に360mWの信号電力を入力したときの、入力
端子(すなわち、TX端子またはANT端子)、スイッ
チ回路12内部、出力端子(すなわち、ANT端子また
はRX端子)における電圧波形及び電流波形を示す図で
ある。但し、簡単のため、スイッチ回路12内部での抵
抗損失は0であるとして計算している。入出力端子であ
るANT端子、RX端子、TX端子はZ0=50Ω系で
あるから、電圧波の最大振幅は6V[=(2P
Z0)1/2]、電流波の最大振幅は120mA[=(2P
/Z0)1/2]となっているが、スイッチ回路12の内部
ではインピーダンス変換回路M1〜M3によりZSW=2
5Ω系となっているため、電圧波の最大振幅は4.24
V[=(2PZSW)1/2]、電流波の最大振幅は170
mA[=(2P/ZSW)1/2]となっている。FIGS. 6 and 7 show the input terminal (ie, TX terminal or ANT terminal), the inside of the switch circuit 12, and the output terminal (ie, ANT terminal) when a signal power of 360 mW is input to the signal changeover switch 13. FIG. 3 is a diagram showing a voltage waveform and a current waveform at the (RX terminal). However, for the sake of simplicity, the calculation is performed on the assumption that the resistance loss inside the switch circuit 12 is zero. Since the ANT terminal, the RX terminal, and the TX terminal, which are the input / output terminals, are based on Z 0 = 50Ω, the maximum amplitude of the voltage wave is 6 V [= (2P
Z 0 ) 1/2 ], and the maximum amplitude of the current wave is 120 mA [= (2P
/ Z 0) but it becomes 1/2], ZS W = 2 by the impedance conversion circuit M1~M3 the inside of the switch circuit 12
Since it is a 5Ω system, the maximum amplitude of the voltage wave is 4.24.
V [= (2PZ SW ) 1/2 ], the maximum amplitude of the current wave is 170
mA [= (2P / Z SW ) 1/2 ].
【0042】しかして、入出力端子であるANT端子、
RX端子、TX端子から360mWの信号電力を入力す
ると、スイッチ回路12を伝搬する電圧波の最大振幅は
インピーダンスZ0=50Ωにより、6Vに達するはず
であるが、インピーダンス変換回路M1〜M3によりイ
ンピーダンスZSWを25Ω(インピーダンスZ0の1/
2倍)とすれば、スイッチ回路12を伝搬する電圧波の
最大振幅は4.24V(1/√2倍)に下がる。そのか
わり、電流波の最大振幅は、Z0=50Ωでは120m
Aであったが、ZSW=25Ωでは170mAと√2倍に
増加する。The ANT terminal which is an input / output terminal,
When a signal power of 360 mW is input from the RX terminal and the TX terminal, the maximum amplitude of the voltage wave propagating through the switch circuit 12 should reach 6 V due to the impedance Z 0 = 50Ω, but the impedance Z is determined by the impedance conversion circuits M1 to M3. SW is 25Ω (1/0 of impedance Z 0 )
(2 times), the maximum amplitude of the voltage wave propagating through the switch circuit 12 is reduced to 4.24 V (1 / √2 times). Instead, the maximum amplitude of the current wave is 120 m at Z 0 = 50Ω.
A, but increased by a factor of 2 to 170 mA at Z SW = 25Ω.
【0043】このように、入出力端子であるANT端
子、RX端子、TX端子とスイッチ回路12の間にイン
ピーダンス変換回路M1〜M3を設け、スイッチ回路1
2からインピーダンス変換回路M1〜M3をみたインピ
ーダンスZSWが、入出力端子であるANT端子、RX端
子、TX端子から外部回路をみたインピーダンスZ0よ
り小さくなるようにインピーダンス変換回路M1〜M3
を設計することで、スイッチ回路12内部を伝搬する信
号電力の電圧波の振幅を小さくすることができる。As described above, the impedance conversion circuits M1 to M3 are provided between the input / output terminals ANT terminal, RX terminal, TX terminal and the switch circuit 12, and the switch circuit 1
2 so that the impedance Z SW as viewed from the impedance conversion circuits M1 to M3 is smaller than the impedance Z 0 as viewed from the input / output terminals ANT, RX and TX terminals to the external circuit.
Is designed, the amplitude of the voltage wave of the signal power propagating inside the switch circuit 12 can be reduced.
【0044】従って、スイッチング用素子Q1〜Q4の制
御電圧を中心としてゲート・ソース間電圧に重畳される
電圧波の振幅が小さくなり、大電力の信号を入力した場
合においても、各スイッチング用素子Q1〜Q4のスイッ
チング状態を安定に保つことが可能となり、最大伝送可
能電力や、低電圧動作におけるスイッチング性能(挿入
損失、アイソレーション、歪み特性等)を向上させるこ
とができる。Accordingly, the amplitude of the voltage wave superimposed on the gate-source voltage around the control voltage of the switching elements Q 1 to Q 4 becomes small, and even when a high power signal is input, each of the switching elements The switching states of the elements Q 1 to Q 4 can be kept stable, and the maximum transmittable power and the switching performance (insertion loss, isolation, distortion characteristics, etc.) in low-voltage operation can be improved.
【0045】また、図2に示すように、スイッチング用
素子Q1〜Q4のOFF時にゲート・ソース間電圧がスイ
ッチング用素子Q1〜Q4のゲート逆方向耐圧VBに達す
るとスイッチング用素子Q1〜Q4の破壊が生じるが、本
発明によれば、この耐圧制限も緩和することが可能とな
る。Further, as shown in FIG. 2, when the OFF during the gate-source voltage of the switching element Q 1 to Q 4 reaches the gate reverse breakdown voltage V B of the switching element Q 1 to Q 4 switching elements Although disruption of Q 1 to Q 4 may occur, according to the present invention, it is possible also to alleviate this breakdown voltage limit.
【0046】さらに、スイッチング用素子Q1〜Q4のO
N時にゲート・ソース間電圧がゲート順方向電流の立ち
上がり電圧VTHに達するとゲート大電流が流れ、スイッ
チング性能が劣化するが、本発明では、この影響も緩和
することが可能である。Further, the switching elements Q 1 to Q 4 are
When the voltage between the gate and the source reaches the rising voltage VTH of the gate forward current at the time of N, a large gate current flows and the switching performance is deteriorated. However, according to the present invention, this effect can be reduced.
【0047】なお、これらの諸効果は、インピーダンス
変換回路M1〜M3によりスイッチ回路12内部のイン
ピーダンスを低下させ、電圧振幅を減少させたことによ
り、スイッチング用素子の電圧的な制限から生じるスイ
ッチング性能の劣化を緩和したものであって、本実施形
態では例としてスイッチング用素子にGaAsMESF
ETを用いたが、他のスイッチング用半導体素子、例え
ばPINダイオード等においても、耐圧等の電圧的な制
限を緩和することが可能である。These effects are attributable to the lowering of the impedance inside the switch circuit 12 by the impedance conversion circuits M1 to M3 and the reduction of the voltage amplitude. In this embodiment, the switching element is made of GaAs MESF as an example.
Although the ET is used, it is possible to relax the voltage limitation such as the withstand voltage in other switching semiconductor elements, for example, a PIN diode.
【0048】(第3の実施形態)図8は、本発明の別な
実施形態による信号切換えスイッチ14を示す平面図で
ある。この信号切換えスイッチ14においては、スイッ
チ回路12はIC(半導体集積回路)チップ15上に形
成されている。16、17、18はそれぞれ、ICチッ
プ15上に形成されているスイッチ回路12のANT側
端子電極、RX側端子電極、TX側端子電極である。ス
イッチ回路12を形成されたICチップ15は、ダイパ
ッド19上にダイボンドされている。ダイパッド19か
らは3本のグランド端子20が延出されている。また、
ICチップ15を封止しているモールドパッケージ21
には、ANT端子となるANTリード22と、RX端子
となるRXリード23と、TX端子となるTXリード2
4の各端部が埋めこまれている。ANTリード22とス
イッチ回路12のANT側端子電極16はボンディング
ワイヤ25により接続されており、RXリード23とス
イッチ回路12のRX側端子電極17はボンディングワ
イヤ26により接続されており、TXリード24とスイ
ッチ回路12のTX側端子電極18はボンディングワイ
ヤ27により接続されている。また、28、29、30
はそれぞれANT側端子電極16、RX側端子電極1
7、TX側端子電極18の近傍に設けられたグランド電
極であって、バイアホール31を介してダイパッド19
に導通している。そして、スイッチ回路12のANT端
子電極16aとグランド電極28はICチップ15上に
形成されたMIMキャパシタ32によって接続されてお
り、同様にRX端子電極17aとグランド電極29はM
IMキャパシタ33により接続されており、TX端子電
極18aとグランド電極30はMIMキャパシタ34に
より接続されている。(Third Embodiment) FIG. 8 is a plan view showing a signal changeover switch 14 according to another embodiment of the present invention. In the signal changeover switch 14, the switch circuit 12 is formed on an IC (semiconductor integrated circuit) chip 15. Reference numerals 16, 17, and 18 denote ANT-side terminal electrodes, RX-side terminal electrodes, and TX-side terminal electrodes of the switch circuit 12 formed on the IC chip 15, respectively. The IC chip 15 on which the switch circuit 12 is formed is die-bonded on the die pad 19. Three ground terminals 20 extend from the die pad 19. Also,
Mold package 21 encapsulating IC chip 15
, An ANT lead 22 serving as an ANT terminal, an RX lead 23 serving as an RX terminal, and a TX lead 2 serving as a TX terminal.
Each end of 4 is embedded. The ANT lead 22 and the ANT terminal electrode 16 of the switch circuit 12 are connected by a bonding wire 25, the RX lead 23 and the RX terminal electrode 17 of the switch circuit 12 are connected by a bonding wire 26, and the TX lead 24 The TX side terminal electrode 18 of the switch circuit 12 is connected by a bonding wire 27. Also, 28, 29, 30
Are the ANT side terminal electrode 16 and the RX side terminal electrode 1 respectively.
7, a ground electrode provided in the vicinity of the TX-side terminal electrode 18, and a die pad 19 via a via hole 31.
It is conducting. The ANT terminal electrode 16a and the ground electrode 28 of the switch circuit 12 are connected by an MIM capacitor 32 formed on the IC chip 15, and the RX terminal electrode 17a and the ground electrode 29
The TX terminal electrode 18a and the ground electrode 30 are connected by an MIM capacitor 34.
【0049】図9は上記信号切換えスイッチ14の等価
回路図である。この信号切換えスイッチ14にあって
は、ANT端子、RX端子、TX端子とスイッチ回路1
2の間に挿入されているインピーダンス変換回路M1〜
M3は、いずれもインダクタンスLL1,LL2,LL3とキ
ャパシタンスCS1,CS2,CS3からなるL型回路とイン
ダクタンスLW1,LW2とキャパシタンスCM1,CM2,C
M3からなるL型回路の2段構成となっている。FIG. 9 is an equivalent circuit diagram of the signal changeover switch 14. In the signal changeover switch 14, the ANT terminal, the RX terminal, the TX terminal and the switch circuit 1
2, impedance conversion circuits M1 to M1
M3 is an L-shaped circuit composed of inductances L L1 , L L2 , L L3 and capacitances C S1 , C S2 , C S3 , inductances L W1 , L W2, and capacitances C M1 , C M2 , C
It has a two-stage configuration of an L-type circuit composed of M3 .
【0050】インピーダンス変換回路M1においては、
ANTリード22の先端がANT端子となっており、イ
ンダクタンスLL1はANTリード22のインダクタンス
により構成され、キャパシタンスCS1はANTリード2
2とグランド端子20の間のストレーキャパシタンスに
より構成され、インダクタンスLW1,LW2はボンディン
グワイヤ25のインダクタンスにより構成され、大容量
のキャパシタンスCM1はMIMキャパシタンス32によ
り構成されている。In the impedance conversion circuit M1,
The tip of the ANT lead 22 is an ANT terminal, the inductance L L1 is constituted by the inductance of the ANT lead 22, and the capacitance C S1 is the ANT lead 2
The inductance L W1 and L W2 are formed by the inductance of the bonding wire 25, and the large capacitance C M1 is formed by the MIM capacitance 32.
【0051】同様に、インピーダンス変換回路M2にお
いては、RXリード23の先端がRX端子となってお
り、インダクタンスLL2はRXリード23のインダクタ
ンスにより構成され、キャパシタンスCS2はRXリード
23とグランド端子20の間のストレーキャパシタンス
により構成され、インダクタンスLW1,LW2はボンディ
ングワイヤ26のインダクタンスにより構成され、大容
量のキャパシタンスCM2はMIMキャパシタンス33に
より構成されている。Similarly, in the impedance conversion circuit M2, the tip of the RX lead 23 is an RX terminal, the inductance L L2 is constituted by the inductance of the RX lead 23, and the capacitance C S2 is equal to the RX lead 23 and the ground terminal 20. , The inductances L W1 and L W2 are formed by the inductance of the bonding wire 26, and the large capacitance C M2 is formed by the MIM capacitance 33.
【0052】同じく、インピーダンス変換回路M3にお
いては、TXリード24の先端がTX端子となってお
り、インダクタンスLL3はTXリード24のインダクタ
ンスにより構成され、キャパシタンスCS3はTXリード
24とグランド端子20の間のストレーキャパシタンス
により構成され、インダクタンスLW1,LW2はボンディ
ングワイヤ27のインダクタンスにより構成され、大容
量のキャパシタンスCM3はMIMキャパシタンス34に
より構成されている。Similarly, in the impedance conversion circuit M3, the tip of the TX lead 24 is a TX terminal, the inductance L L3 is constituted by the inductance of the TX lead 24, and the capacitance C S3 is the connection between the TX lead 24 and the ground terminal 20. The inductances L W1 and L W2 are formed by the inductance of the bonding wire 27, and the large capacitance C M3 is formed by the MIM capacitance 34.
【0053】本実施形態によれば、信号切換えスイッチ
14をモールドパッケージ21に納める際に問題とな
る、ANTリード22、RXリード23、TXリード2
4やボンディングワイヤ25,26,27の各インダク
タンスLL1,LL2,LL3やLW1,LW2、ANTリード2
2、RXリード23、TXリード24とグランド端子2
0の間のストレーキャパシタンスCS1,CS2,CS3をイ
ンピーダンス変換回路M1〜M3の一部として積極的に
利用することができ、ICチップ15のチップ面積を小
さくすることが可能となり、信号切換えスイッチ14の
性能を向上した状態で、ICチップ15の面積を小さく
でき、製造コストを低廉にできる。According to the present embodiment, the ANT lead 22, the RX lead 23, and the TX lead 2 which pose a problem when the signal changeover switch 14 is accommodated in the mold package 21.
4, the inductances L L1 , L L2 , L L3 , L W1 , L W2 , and ANT lead 2 of the bonding wires 25, 26, 27
2, RX lead 23, TX lead 24 and ground terminal 2
The stray capacitances C S1 , C S2 , and C S3 between 0 can be positively used as a part of the impedance conversion circuits M1 to M3, and the chip area of the IC chip 15 can be reduced, and signal switching can be performed. With the performance of the switch 14 improved, the area of the IC chip 15 can be reduced, and the manufacturing cost can be reduced.
【0054】(第4の実施形態)図10は、本発明のさ
らに別な実施形態による信号切換えスイッチ35を示す
斜視図、図11はその等価回路図である。この信号切換
えスイッチ35にあっては、インピーダンス変換回路M
1〜M3が構成された誘電体多層基板36の上面に、ス
イッチ回路12を形成されたICチップ15が実装さ
れ、ICチップ15と誘電体多層基板36とがボンディ
ングワイヤ37により接続されている。(Fourth Embodiment) FIG. 10 is a perspective view showing a signal changeover switch 35 according to still another embodiment of the present invention, and FIG. 11 is an equivalent circuit diagram thereof. In the signal changeover switch 35, the impedance conversion circuit M
The IC chip 15 on which the switch circuit 12 is formed is mounted on the upper surface of the dielectric multilayer substrate 36 in which 1 to M3 are configured, and the IC chip 15 and the dielectric multilayer substrate 36 are connected by bonding wires 37.
【0055】インピーダンス変換回路M1〜M3は、図
11に示すように、誘電体多層基板36の内部に多段に
形成されたインダクタンスLA1,LA2,LA3;LB1,L
B2,LB3;LC1,LC2,LC3とキャパシタンスCA1,C
A2,CA3;CB1,CB2,CB3;CC1,CC2,CC3と伝送
線路MS1;MS2;MS3により構成されている。As shown in FIG. 11, the impedance conversion circuits M1 to M3 include inductances L A1 , L A2 , L A3 ; L B1 , L A formed in multiple stages inside the dielectric multilayer substrate 36.
B2 , L B3 ; L C1 , L C2 , L C3 and capacitances C A1 , C
Is constituted by MS 3; A2, C A3; C B1, C B2, C B3; C C1, C C2, C C3 and the transmission line MS 1; MS 2.
【0056】インピーダンス変換回路M1においては、
ANT端子とスイッチ回路12間に直列にインダクタン
スLA1、キャパシタンスCA1、伝送線路MS1、インダ
クタンスLA3が接続され、インダクタンスLA1とキャパ
シタンスCA1の接続点がインダクタンスLA2を介してG
NDに接続され、キャパシタンスCA1と伝送線路MS1
の接続点がキャパシタンスCA2を介してGNDに接続さ
れ、伝送線路MS1とインダクタンスLA3の接続点がキ
ャパシタンスCA3を介してGNDに接続されている。In the impedance conversion circuit M1,
An inductance L A1 , a capacitance C A1 , a transmission line MS 1 , and an inductance L A3 are connected in series between the ANT terminal and the switch circuit 12, and a connection point between the inductance L A1 and the capacitance C A1 is connected to the G via the inductance L A2.
ND, the capacitance C A1 and the transmission line MS1
Is connected to GND via a capacitance C A2, and a connection point between the transmission line MS 1 and the inductance L A3 is connected to GND via a capacitance C A3 .
【0057】同様に、インピーダンス変換回路M2(M
3)においては、RX端子(TX端子)とスイッチ回路
12間に直列にインダクタンスLB1(LC1)、キャパシ
タンスCB1(CC1)、伝送線路MS2(MS3)、インダ
クタンスLB3(LC3)が接続され、インダクタンスLB1
(LC1)とキャパシタンスCB1(CC1)の接続点がイン
ダクタンスLB2(LC2)を介してGNDに接続され、キ
ャパシタンスCB1(CC1)と伝送線路MS2(MS3)の
接続点がキャパシタンスCB2(CC2)を介してGNDに
接続され、伝送線路MS2(MS3)とインダクタンスL
B3(LC3)の接続点がキャパシタンスCB3(CC3)を介
してGNDに接続されている。なお、ボンディングワイ
ヤ37のインダクタンスがインピーダンス変換回路M1
〜M3に利用されており、ボンデイングワイヤ37がイ
ンピーダンス変換回路M1〜M3の一部となっている。Similarly, the impedance conversion circuit M2 (M
In 3), the inductance L B1 (L C1 ), the capacitance C B1 (C C1 ), the transmission line MS 2 (MS 3 ), and the inductance L B3 (L C3 ) are connected in series between the RX terminal (TX terminal) and the switch circuit 12. ) Is connected and the inductance L B1
A connection point between (L C1 ) and the capacitance C B1 (C C1 ) is connected to GND via an inductance L B2 (L C2 ), and a connection point between the capacitance C B1 (CC 1 ) and the transmission line MS 2 (MS 3 ). Is connected to GND via a capacitance C B2 (C C2 ), and a transmission line MS 2 (MS 3 ) and an inductance L
A connection point of B3 (L C3 ) is connected to GND via a capacitance C B3 (C C3 ). Note that the inductance of the bonding wire 37 is different from the impedance conversion circuit M1.
To M3, and the bonding wire 37 is a part of the impedance conversion circuits M1 to M3.
【0058】このように、インピーダンス変換回路M1
〜M3を誘電体多層基板36に形成することにより、小
さな実装面積において、インピーダンス変換回路M1〜
M3をインダクタンスLA1〜LC3、キャパシタンスCA1
〜CC3、伝送線路MS1〜MS3及びボンディングワイヤ
37により多段に形成することができる。As described above, the impedance conversion circuit M1
To M3 are formed on the dielectric multilayer substrate 36, so that the impedance conversion circuits M1 to M3 can be mounted in a small mounting area.
M3 is the inductance L A1 to L C3 , the capacitance C A1
To C C3 , the transmission lines MS 1 to MS 3, and the bonding wires 37.
【0059】従って、インピーダンス変換回路M1〜M
3のQ値を下げることができ、広帯域なインピーダンス
変換が実現できる。よって、広帯域にわたってスイッチ
回路12の性能を向上することができる。また、このイ
ンピーダンス変換回路M1〜M3は誘電体多層基板36
に形成しているため、実装面積が小さくて済み、信号切
換えスイッチ35を小型化することができる。Therefore, the impedance conversion circuits M1 to M
3 can be reduced, and wide-band impedance conversion can be realized. Therefore, the performance of the switch circuit 12 can be improved over a wide band. The impedance conversion circuits M1 to M3 are connected to the dielectric multilayer substrate 36.
Therefore, the mounting area can be reduced, and the size of the signal changeover switch 35 can be reduced.
【0060】(第5の実施形態)図12は、本発明のさ
らに別な実施形態による信号切換えスイッチ38を示す
回路図である。この信号切換えスイッチ38は、単一正
電源動作を実現するために直流カット用キャパシタンス
CDCと高周波チョーク用インダクタンスLRFを付加して
おり、この直流カット用キャパシタンスCDCと高周波チ
ョーク用インダクタンスLRFをインピーダンス変換回路
M1〜M3の一部としている。(Fifth Embodiment) FIG. 12 is a circuit diagram showing a signal changeover switch 38 according to still another embodiment of the present invention. The signal changeover switch 38 has a DC cut capacitance C DC and a high frequency choke inductance L RF added to realize a single positive power supply operation. The DC cut capacitance C DC and the high frequency choke inductance L RF Are part of the impedance conversion circuits M1 to M3.
【0061】すなわち、インピーダンス変換回路M1
は、ANT端子とスイッチ回路12の間に挿入された直
流カット用キャパシタンスCDCと、この直流カット用キ
ャパシタンスCDCとANT端子間の接続点とGNDの間
に直列に挿入されたインダクタンスLGと、この直流カ
ット用キャパシタンスCDCとスイッチ回路12間の接続
点に接続されて定電圧VDDを印加された高周波チョーク
用インダクタンスLRFとから構成されている。That is, the impedance conversion circuit M1
Is a DC cut capacitance C DC inserted between the ANT terminal and the switch circuit 12, and an inductance L G inserted in series between a connection point between the DC cut capacitance C DC and the ANT terminal and GND. , And a high-frequency choke inductance L RF connected to a connection point between the DC cut capacitance C DC and the switch circuit 12 and applied with a constant voltage V DD .
【0062】また、インピーダンス変換回路M2は、R
X端子とスイッチ回路12の間に挿入された直流カット
用キャパシタンスCDCと、この直流カット用キャパシタ
ンスCDCとRX端子間の接続点とGNDの間に直列に挿
入されたインダクタンスLGと、スイッチング用素子Q2
とGNDの間に挿入された直流カット用キャパシタンス
CDCと、この直流カット用キャパシタンスCDCとスイッ
チング用素子Q2の接続点に接続されて定電圧VDDを印
加された高周波チョーク用インダクタンスLRFとから構
成されている。Further, the impedance conversion circuit M 2
And the capacitance C DC DC blocking inserted between the X terminal and the switch circuit 12, and the inductance L G which are inserted in series between the connection point and the GND between the DC cut capacitance C DC and RX terminals, switching Element Q 2
DC cut capacitance C DC inserted between the DC cut capacitance C DC and the switching element Q 2 , and a high frequency choke inductance L RF to which a constant voltage V DD is applied and which is connected to the connection point between the DC cut capacitance C DC and the switching element Q 2. It is composed of
【0063】同様に、インピーダンス変換回路M3は、
TX端子とスイッチ回路12の間に挿入された直流カッ
ト用キャパシタンスCDCと、この直流カット用キャパシ
タンスCDCとTX端子間の接続点とGNDの間に挿入さ
れたインダクタンスLGと、スイッチング用素子Q4とG
NDの間に挿入された直流カット用キャパシタンスCDC
と、この直流カット用キャパシタンスCDCとスイッチン
グ用素子Q4の接続点に接続され定電圧VDDを印加され
た高周波チョーク用インダクタンスLRF(インピーダン
ス変換回路M2と共用)とから構成されている。Similarly, the impedance conversion circuit M3
And the capacitance C DC DC blocking inserted between the TX terminal and the switch circuit 12, and the inductance L G which is inserted between the connection point and the GND between the DC cut capacitance C DC and TX terminals, the switching element Q 4 and G
DC cut capacitance C DC inserted between ND
When it is configured from this DC cut capacitance C DC and is connected to the connection point of the switching element Q 4 high-frequency choke inductance L RF applied a constant voltage V DD (shared with the impedance conversion circuit M2).
【0064】この信号切換えスイッチ38は、上記のよ
うに単一正電源動作用の高周波チョーク用インダクタン
スLRF及び直流カット用キャパシタンスCDCをインピー
ダンス変換回路M1〜M3の一部として利用しているの
で、信号切換えスイッチ38の素子数を削減でき、半導
体集積回路として構成する場合にはチップ面積を減少さ
せることができる。[0064] The signal switching switch 38, so use as part of the impedance conversion circuit M1~M3 inductance for high-frequency choke for a single positive power supply operation L RF and DC cut capacitance C DC as described above In addition, the number of elements of the signal changeover switch 38 can be reduced, and the chip area can be reduced when configured as a semiconductor integrated circuit.
【0065】(第6の実施形態)図13は、本発明のさ
らに別な実施形態による信号切換えスイッチ39を外部
回路と共に示す図である。ANT端子には送受信アンテ
ナ40が接続され、RX端子には受信用低雑音増幅器
(LNA)41が接続され、TX端子には送信用電力増
幅器(PA)42が接続されている。(Sixth Embodiment) FIG. 13 is a diagram showing a signal changeover switch 39 according to still another embodiment of the present invention together with an external circuit. A transmission / reception antenna 40 is connected to the ANT terminal, a reception low noise amplifier (LNA) 41 is connected to the RX terminal, and a transmission power amplifier (PA) 42 is connected to the TX terminal.
【0066】この信号切換えスイッチ39においては、
スイッチ回路12からインピーダンス変換回路M1〜M
3をみたインピーダンスZSWを、ANT端子、RX端子
及びTX端子から送受信アンテナ40、受信用低雑音増
幅器41、送信用電力増幅器42等の外部回路をみたイ
ンピーダンスZ0より小さくし、さらに、ANT端子、
RX端子及びTX端子から各インピーダンス変換回路M
1〜M3をみたインピーダンスを送受信アンテナ40、
受信用低雑音増幅器41、送信用電力増幅器42等の外
部回路が要求する最適インピーダンス(定格インピーダ
ンス)ZANT,ZLNA,ZPAとなるよう、各インピーダン
ス変換回路M1〜M3が設計されている。これによって
インピーダンス変換回路にANT端子、RX端子、TX
端子に接続する外部回路との最適インピーダンスによる
整合機能を持たせている。In this signal changeover switch 39,
From the switch circuit 12 to the impedance conversion circuits M1 to M
The impedance Z SW viewing the 3, smaller than the ANT terminal, transmitting and receiving antenna 40 from the RX terminal and the TX terminal, the receiving low noise amplifier 41, the impedance Z 0 viewed an external circuit such as a transmission power amplifier 42, further, the ANT terminal ,
From the RX terminal and the TX terminal to each impedance conversion circuit M
The transmission / reception antenna 40 which detects the impedances from 1 to M3,
Receiving low noise amplifier 41, the optimum impedance (Rated impedance) of the external circuit is required, such as transmission power amplifier 42 Z ANT, Z LNA, such as the Z PA, each impedance conversion circuit M1~M3 is designed. As a result, the ANT terminal, RX terminal, TX
It has a matching function with the optimum impedance to the external circuit connected to the terminal.
【0067】ここで、最適インピーダンスとは、送受信
アンテナ40では、送信回路から送受信アンテナ40に
入力された送信電力が全て空中へ放射され、逆に空中か
ら入射した受信電力が全て受信回路へ出力されるような
インピーダンスZANTである。また、送信用電力増幅器
42では、最大出力電力が得られるインピーダンスZPA
である。また、受信用低雑音増幅器41では、最小雑音
指数が得られるインピーダンスZLNAである。Here, the optimum impedance means that in the transmitting / receiving antenna 40, all the transmitting power input from the transmitting circuit to the transmitting / receiving antenna 40 is radiated into the air, and conversely, all the receiving power incident from the air is output to the receiving circuit. Impedance Z ANT . In the transmission power amplifier 42, the impedance Z PA at which the maximum output power is obtained is obtained.
It is. In the receiving low-noise amplifier 41, the impedance Z LNA at which the minimum noise figure is obtained.
【0068】信号切換えスイッチ39が最適インピーダ
ンスによる整合機能を有しない場合には、送受信アンテ
ナ40、送信用電力増幅器42、受信用低雑音増幅器4
1等の外部回路をANT端子、TX端子、RX端子に接
続する場合には、別途整合回路を用いることにより、A
NT端子、TX端子及びRX端子における外部回路との
特性インピーダンス(例えば50Ω)を外部回路が要求
する最適インピーダンスに変換した後、整合回路を介し
てANT端子、TX端子及びRX端子に送受信アンテナ
40、送信用電力増幅器42、受信用低雑音増幅器41
等の外部回路を接続する必要がある。If the signal changeover switch 39 does not have a matching function using the optimum impedance, the transmission / reception antenna 40, the transmission power amplifier 42, and the reception low noise amplifier 4
When an external circuit such as 1 is connected to the ANT terminal, TX terminal, and RX terminal, A
After converting the characteristic impedance (for example, 50Ω) of the NT terminal, the TX terminal, and the RX terminal with the external circuit to the optimal impedance required by the external circuit, the transmitting / receiving antenna 40 is connected to the ANT terminal, the TX terminal, and the RX terminal via the matching circuit. Power amplifier 42 for transmission, low noise amplifier 41 for reception
It is necessary to connect an external circuit such as.
【0069】これに対し、本実施形態による信号切換え
スイッチ39では、インピーダンス変換回路M1〜M3
に、ANT端子、TX端子、RX端子に接続する外部回
路との最適インピーダンスによる整合機能を持たせてい
るから、ANT端子、RX端子、TX端子と外部回路と
の間に整合回路が不要になり、外部回路と接続する際の
構成を簡単にすることができる。On the other hand, in the signal changeover switch 39 according to the present embodiment, the impedance conversion circuits M1 to M3
The ANT terminal, TX terminal and RX terminal have a matching function with the optimal impedance with the external circuit connected to the ANT terminal, TX terminal and RX terminal. Therefore, a matching circuit between the ANT terminal, RX terminal and TX terminal and the external circuit becomes unnecessary. In addition, the configuration when connecting to an external circuit can be simplified.
【0070】さらに、ANT端子、RX端子、TX端子
と外部回路との間に接続される整合回路が不要になるの
で、信号切換えスイッチ39の性能を向上させた状態に
おいて、信号切換えスイッチ39や通信システムにおけ
る変換損失を低減でき、さらに素子数を減少させ、半導
体集積回路を用いる場合にはチップ面積を減少させるこ
とができ、信号切換えスイッチ39の製造コストを安価
にできる。Further, since a matching circuit connected between the ANT terminal, the RX terminal, the TX terminal and the external circuit becomes unnecessary, the signal switching switch 39 and the communication The conversion loss in the system can be reduced, the number of elements can be further reduced, and when a semiconductor integrated circuit is used, the chip area can be reduced, and the manufacturing cost of the signal switch 39 can be reduced.
【図1】従来の信号切換えスイッチを示す回路図であ
る。FIG. 1 is a circuit diagram showing a conventional signal changeover switch.
【図2】スイッチング用素子の特性とスイッチング用素
子のゲートに印加される制御電圧に重畳された信号電圧
を示す図である。FIG. 2 is a diagram illustrating characteristics of a switching element and a signal voltage superimposed on a control voltage applied to a gate of the switching element.
【図3】別の従来例であって、スイッチング用素子が多
段接続された信号切換えスイッチを示す回路図である。FIG. 3 is a circuit diagram showing another conventional example, which is a signal changeover switch in which switching elements are connected in multiple stages.
【図4】本発明の一実施形態による信号切換えスイッチ
を示す回路図である。FIG. 4 is a circuit diagram showing a signal changeover switch according to an embodiment of the present invention.
【図5】本発明の別な実施形態による信号切換えスイッ
チを示す回路図である。FIG. 5 is a circuit diagram showing a signal changeover switch according to another embodiment of the present invention.
【図6】同上の信号切換えスイッチに信号電力を入力し
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電圧波形を示す図である。FIG. 6 is a diagram showing an input terminal, an output terminal, and a voltage waveform inside the switch circuit when a signal power is input to the signal changeover switch according to the first embodiment.
【図7】同上の信号切換えスイッチに信号電力を入力し
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電流波形を示す図である。FIG. 7 is a diagram showing an input terminal, an output terminal, and a current waveform in a switch circuit when signal power is input to the signal changeover switch of the above.
【図8】本発明のさらに別な実施形態による信号切換え
スイッチを示す平面図である。FIG. 8 is a plan view showing a signal changeover switch according to still another embodiment of the present invention.
【図9】同上の信号切換えスイッチの等価回路を示す回
路図である。FIG. 9 is a circuit diagram showing an equivalent circuit of the above signal changeover switch.
【図10】本発明のさらに別な実施形態による信号切換
えスイッチを示す外観斜視図である。FIG. 10 is an external perspective view showing a signal changeover switch according to still another embodiment of the present invention.
【図11】同上の信号切換えスイッチの等価回路を示す
回路図である。FIG. 11 is a circuit diagram showing an equivalent circuit of the above signal changeover switch.
【図12】本発明のさらに別な実施形態による信号切換
えスイッチを示す回路図である。FIG. 12 is a circuit diagram showing a signal changeover switch according to still another embodiment of the present invention.
【図13】本発明のさらに別な実施形態による信号切換
えスイッチを示す回路ブロック図である。FIG. 13 is a circuit block diagram showing a signal changeover switch according to still another embodiment of the present invention.
Q1〜Q4 スイッチング用素子 M1〜M3 インピーダンス変換回路 LANT,LL1〜LL3,LW1,LW2,LA1〜LA3,LB1〜
LB3,LC1〜LC3インダクタンス CANT,CS1〜CS3,CM1〜CM3,CA1〜CA3,CB1〜
CB3,CC1〜CC3キャパシタンス MS1〜MS3 伝送線路 LRF 高周波チョーク用インダクタンス CDC 直流カット用キャパシタンス ANT ANT端子 RX RX端子 TX TX端子 GND グランド 12 スイッチ回路 15 ICチップ 36 誘電体多層基板Q 1 to Q 4 Switching elements M 1 to M 3 Impedance conversion circuits L ANT , L L1 to L L3 , L W1 , L W2 , L A1 to L A3 , L B1 to
L B3 , L C1 to L C3 inductance C ANT , C S1 to C S3 , C M1 to C M3 , C A1 to C A3 , C B1 to
C B3 , C C1 to C C3 Capacitance MS 1 to MS 3 Transmission Line L RF High Frequency Choke Inductance C DC DC Cut Capacitance ANT ANT Terminal RX RX Terminal TX TX Terminal GND Ground 12 Switch Circuit 15 IC Chip 36 Dielectric Multilayer Substrate
Claims (5)
いられたスイッチ回路と、複数の入出力端子を備え、ス
イッチ回路によって各入出力端子を互いに接続したり、
切り離したりするための信号切換えスイッチにおいて、 前記入出力端子と前記スイッチ回路との間にインピーダ
ンス変換回路を設け、スイッチ回路からインピーダンス
変換回路をみたインピーダンスを、入出力端子から外部
回路をみたインピーダンスより小さくしたことを特徴と
する信号切換えスイッチ。A switch circuit in which a semiconductor element is used as a switching element; and a plurality of input / output terminals. The input / output terminals are connected to each other by the switch circuit.
In a signal changeover switch for disconnecting, an impedance conversion circuit is provided between the input / output terminal and the switch circuit, and the impedance of the impedance conversion circuit viewed from the switch circuit is smaller than the impedance of the external circuit viewed from the input / output terminal. A signal changeover switch characterized in that:
イッチ回路が形成された半導体集積回路のボンディング
ワイヤもしくはリードのインダクタンスと、前記半導体
集積回路のストレーキャパシタンスとを用いたものであ
ることを特徴とする、請求項1に記載の信号切換えスイ
ッチ。2. The method according to claim 1, wherein the impedance conversion circuit uses an inductance of a bonding wire or a lead of the semiconductor integrated circuit on which the switch circuit is formed, and a stray capacitance of the semiconductor integrated circuit. The signal changeover switch according to claim 1.
多層基板内に形成されたインダクタンス、キャパシタン
ス及び伝送線路から構成されていることを特徴とする、
請求項1又は2に記載の信号切換えスイッチ。3. The impedance conversion circuit according to claim 1, wherein the impedance conversion circuit includes an inductance, a capacitance, and a transmission line formed in a dielectric multilayer substrate.
The signal changeover switch according to claim 1.
電源動作用の直流カット用キャパシタンスと高周波チョ
ーク用インダクタンスとを含んでいることを特徴とす
る、請求項1〜3に記載の信号切換えスイッチ。4. The signal changeover switch according to claim 1, wherein the impedance conversion circuit includes a DC cut capacitance for operating a single positive power supply and a high frequency choke inductance.
換回路をみたインピーダンスが前記各外部回路の要求す
る最適インピーダンスにほぼ等しくなっていることを特
徴とする、請求項1〜4に記載の信号切換えスイッチ。5. The signal changeover switch according to claim 1, wherein the impedance as viewed from each of said impedance conversion circuits from said input / output terminal is substantially equal to the optimum impedance required by each of said external circuits. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8263536A JPH1093471A (en) | 1996-09-11 | 1996-09-11 | Signal changeover switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8263536A JPH1093471A (en) | 1996-09-11 | 1996-09-11 | Signal changeover switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1093471A true JPH1093471A (en) | 1998-04-10 |
Family
ID=17390913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8263536A Pending JPH1093471A (en) | 1996-09-11 | 1996-09-11 | Signal changeover switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1093471A (en) |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1156582A2 (en) * | 2000-05-16 | 2001-11-21 | Nokia Mobile Phones Ltd. | Transmitter/receiver chain impedance optimization |
WO2003026058A1 (en) * | 2001-09-14 | 2003-03-27 | Japan Radio Co., Ltd. | Switch and its usage |
WO2004059841A1 (en) * | 2002-12-25 | 2004-07-15 | Nec Corporation | Ground switching circuit |
JP2005020140A (en) * | 2003-06-24 | 2005-01-20 | Ngk Spark Plug Co Ltd | Antenna switch module and radio telephone communication apparatus using the same |
JP2005086248A (en) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | Rf front end circuit |
CN1316739C (en) * | 2002-08-30 | 2007-05-16 | 富士通量子器件有限公司 | Switch circuit, switch module and method for controlling switch circuit |
JP2008048450A (en) * | 2003-11-11 | 2008-02-28 | Murata Mfg Co Ltd | High frequency module |
JP2009005381A (en) * | 2003-11-11 | 2009-01-08 | Murata Mfg Co Ltd | High-frequency module |
WO2010053131A1 (en) * | 2008-11-05 | 2010-05-14 | 日立金属株式会社 | High-frequency circuit, high-frequency part, and multiband communication device |
JP2010219955A (en) * | 2009-03-17 | 2010-09-30 | Nec Corp | Antenna switch circuit and communication terminal |
US7812687B2 (en) | 2006-12-21 | 2010-10-12 | Murata Manufacturing Co., Ltd. | High-frequency switching circuit module |
US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8994452B2 (en) | 2008-07-18 | 2015-03-31 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US9030248B2 (en) | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
US20150130557A1 (en) * | 2013-10-04 | 2015-05-14 | Peregrine Semiconductor Corporation | Optimized RF Switching Device Architecture for Impedance Control Applications |
US9087899B2 (en) | 2005-07-11 | 2015-07-21 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US9130564B2 (en) | 2005-07-11 | 2015-09-08 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US9177737B2 (en) | 2007-04-26 | 2015-11-03 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US9190902B2 (en) | 2003-09-08 | 2015-11-17 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
US9225378B2 (en) | 2001-10-10 | 2015-12-29 | Peregrine Semiconductor Corpopration | Switch circuit and method of switching radio frequency signals |
US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
JP2016042669A (en) * | 2014-08-18 | 2016-03-31 | パナソニックIpマネジメント株式会社 | Signal input/output device and display apparatus |
US9369087B2 (en) | 2004-06-23 | 2016-06-14 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
WO2017199616A1 (en) * | 2016-05-17 | 2017-11-23 | 株式会社村田製作所 | Switch component, high frequency module, and communication device |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
-
1996
- 1996-09-11 JP JP8263536A patent/JPH1093471A/en active Pending
Cited By (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1156582A3 (en) * | 2000-05-16 | 2004-04-28 | Nokia Corporation | Transmitter/receiver chain impedance optimization |
EP1156582A2 (en) * | 2000-05-16 | 2001-11-21 | Nokia Mobile Phones Ltd. | Transmitter/receiver chain impedance optimization |
WO2003026058A1 (en) * | 2001-09-14 | 2003-03-27 | Japan Radio Co., Ltd. | Switch and its usage |
US9225378B2 (en) | 2001-10-10 | 2015-12-29 | Peregrine Semiconductor Corpopration | Switch circuit and method of switching radio frequency signals |
US10797694B2 (en) | 2001-10-10 | 2020-10-06 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
US10790820B2 (en) | 2001-10-10 | 2020-09-29 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
US10812068B2 (en) | 2001-10-10 | 2020-10-20 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
CN1316739C (en) * | 2002-08-30 | 2007-05-16 | 富士通量子器件有限公司 | Switch circuit, switch module and method for controlling switch circuit |
WO2004059841A1 (en) * | 2002-12-25 | 2004-07-15 | Nec Corporation | Ground switching circuit |
JP2005020140A (en) * | 2003-06-24 | 2005-01-20 | Ngk Spark Plug Co Ltd | Antenna switch module and radio telephone communication apparatus using the same |
JP2005086248A (en) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | Rf front end circuit |
US9190902B2 (en) | 2003-09-08 | 2015-11-17 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
US10965276B2 (en) | 2003-09-08 | 2021-03-30 | Psemi Corporation | Low noise charge pump method and apparatus |
JP2009005381A (en) * | 2003-11-11 | 2009-01-08 | Murata Mfg Co Ltd | High-frequency module |
US7904031B2 (en) | 2003-11-11 | 2011-03-08 | Murata Manufacturing Co., Ltd. | High-frequency module for transmitting and receiving transmission-reception signals of at least three communication systems using a single antenna |
JP2008048450A (en) * | 2003-11-11 | 2008-02-28 | Murata Mfg Co Ltd | High frequency module |
US9369087B2 (en) | 2004-06-23 | 2016-06-14 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
US9680416B2 (en) | 2004-06-23 | 2017-06-13 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US9130564B2 (en) | 2005-07-11 | 2015-09-08 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US10797691B1 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US10797172B2 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US9087899B2 (en) | 2005-07-11 | 2015-07-21 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US10680600B2 (en) | 2005-07-11 | 2020-06-09 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US9608619B2 (en) | 2005-07-11 | 2017-03-28 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
USRE48944E1 (en) | 2005-07-11 | 2022-02-22 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink |
US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
US7812687B2 (en) | 2006-12-21 | 2010-10-12 | Murata Manufacturing Co., Ltd. | High-frequency switching circuit module |
US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US9177737B2 (en) | 2007-04-26 | 2015-11-03 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US9197194B2 (en) | 2008-02-28 | 2015-11-24 | Peregrine Semiconductor Corporation | Methods and apparatuses for use in tuning reactance in a circuit device |
US11082040B2 (en) | 2008-02-28 | 2021-08-03 | Psemi Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US9293262B2 (en) | 2008-02-28 | 2016-03-22 | Peregrine Semiconductor Corporation | Digitally tuned capacitors with tapered and reconfigurable quality factors |
US11671091B2 (en) | 2008-02-28 | 2023-06-06 | Psemi Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US9106227B2 (en) | 2008-02-28 | 2015-08-11 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US8994452B2 (en) | 2008-07-18 | 2015-03-31 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9030248B2 (en) | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
JP5316544B2 (en) * | 2008-11-05 | 2013-10-16 | 日立金属株式会社 | High frequency circuit, high frequency component, and multiband communication device |
WO2010053131A1 (en) * | 2008-11-05 | 2010-05-14 | 日立金属株式会社 | High-frequency circuit, high-frequency part, and multiband communication device |
US8803632B2 (en) | 2008-11-05 | 2014-08-12 | Hitachi Metals, Ltd. | High-frequency circuit, high-frequency device, and multiband communications apparatus |
JP2010219955A (en) * | 2009-03-17 | 2010-09-30 | Nec Corp | Antenna switch circuit and communication terminal |
US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
US10141927B2 (en) | 2013-10-04 | 2018-11-27 | Psemi Corporation | Optimized RF switching device architecture for impedance control applications |
US20150130557A1 (en) * | 2013-10-04 | 2015-05-14 | Peregrine Semiconductor Corporation | Optimized RF Switching Device Architecture for Impedance Control Applications |
US9667246B2 (en) * | 2013-10-04 | 2017-05-30 | Peregrine Semiconductor Corporation | Optimized RF switching device architecture for impedance control applications |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
JP2016042669A (en) * | 2014-08-18 | 2016-03-31 | パナソニックIpマネジメント株式会社 | Signal input/output device and display apparatus |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US10855245B2 (en) | 2016-05-17 | 2020-12-01 | Murata Manufacturing Co., Ltd. | Switch component, high-frequency module, and communication apparatus |
WO2017199616A1 (en) * | 2016-05-17 | 2017-11-23 | 株式会社村田製作所 | Switch component, high frequency module, and communication device |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US11018662B2 (en) | 2018-03-28 | 2021-05-25 | Psemi Corporation | AC coupling modules for bias ladders |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US11418183B2 (en) | 2018-03-28 | 2022-08-16 | Psemi Corporation | AC coupling modules for bias ladders |
US10862473B2 (en) | 2018-03-28 | 2020-12-08 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US11870431B2 (en) | 2018-03-28 | 2024-01-09 | Psemi Corporation | AC coupling modules for bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US12081211B2 (en) | 2020-01-06 | 2024-09-03 | Psemi Corporation | High power positive logic switch |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1093471A (en) | Signal changeover switch | |
US8451044B2 (en) | Switching circuit | |
US6822321B2 (en) | Packaged RF power transistor having RF bypassing/output matching network | |
US9143184B2 (en) | Radio frequency multi-port switches | |
US5748053A (en) | Switching circuit | |
US6882829B2 (en) | Integrated circuit incorporating RF antenna switch and power amplifier | |
US6636119B2 (en) | Compact cascode radio frequency CMOS power amplifier | |
CN101252352B (en) | Semiconductor integrated circuit device and high-frequency power amplifier module | |
US6118985A (en) | High frequency switch device, front end unit and transceiver | |
US7561853B2 (en) | Radio frequency switch | |
JP4939125B2 (en) | Semiconductor integrated circuit device and high frequency module | |
US20050239415A1 (en) | High-frequency switch circuit and high-frequency transmitting/receiving apparatus | |
US10778211B2 (en) | Switching circuit and semiconductor module | |
KR20010042499A (en) | Antenna switch | |
US9728330B2 (en) | Radio frequency switching system with improved linearity | |
US20050107043A1 (en) | Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip | |
JPH11274804A (en) | High frequency switch | |
US8135357B1 (en) | Integrated transmitter/receiver switch with impedance matching network | |
JP3798855B2 (en) | Signal selector switch | |
US7612633B2 (en) | High-frequency switch | |
JP4005846B2 (en) | High frequency switch device | |
US11309847B2 (en) | Amplifier circuit | |
US11323080B2 (en) | Amplification circuit, radio-frequency front end circuit, and communication device | |
JP4147827B2 (en) | High frequency switch circuit and communication device using the same | |
US12113523B2 (en) | High frequency switch and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041228 |