JPH03195054A - 定電圧ダイオード半導体装置 - Google Patents
定電圧ダイオード半導体装置Info
- Publication number
- JPH03195054A JPH03195054A JP1336053A JP33605389A JPH03195054A JP H03195054 A JPH03195054 A JP H03195054A JP 1336053 A JP1336053 A JP 1336053A JP 33605389 A JP33605389 A JP 33605389A JP H03195054 A JPH03195054 A JP H03195054A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- semiconductor device
- diode structure
- schottky
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000007769 metal material Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12035—Zener diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のダイオードが直列に積層形成された積
層構造をもつ定電圧ダイオード半導体装置に関し、特に
、順方向1−V特性を利用して定電圧ダイオードとして
用いる場合に、順方向I−■特性の急峻な立ち上がり領
域の電圧(順方向電圧降下)を微細な電圧間隔で設定で
きるダイオード半導体装置に関するものである。
層構造をもつ定電圧ダイオード半導体装置に関し、特に
、順方向1−V特性を利用して定電圧ダイオードとして
用いる場合に、順方向I−■特性の急峻な立ち上がり領
域の電圧(順方向電圧降下)を微細な電圧間隔で設定で
きるダイオード半導体装置に関するものである。
定電圧ダイオードとしては、逆方向の降伏現象を利用し
たツェナーダイオードが知られているが、急峻な順方向
立ち上がり特性を利用した低電圧頭載用の定電圧ダイオ
ードがあり、この順方向特性を利用した定電圧ダイオー
ドのツェナー電圧を変更するために複数のダイオードを
直列に積層した積層構造の半導体装置がある。
たツェナーダイオードが知られているが、急峻な順方向
立ち上がり特性を利用した低電圧頭載用の定電圧ダイオ
ードがあり、この順方向特性を利用した定電圧ダイオー
ドのツェナー電圧を変更するために複数のダイオードを
直列に積層した積層構造の半導体装置がある。
この種の積層構造型のpn接合型定電圧ダイオード半導
体装置は、第3図に示すように、pn接合を備えたPN
ダイオード構造部2a、2b・・・をはんだ付けにより
同方向に直列接続したものである。ここに、それぞれの
PNダイオード構造部2a、2b・・・の順方向電圧降
下vFは0゜75(V)であって、定電圧ダイオード半
導体装置全体としては、ツェナー電圧v2が0.75X
n(V)(nは積層されたダイオードの数)となる。従
って、第2図(a)に示された定電圧ダイオード半導体
装置では、ツェナー電圧■2が0゜75X4=3 (V
)となっている。なお、21aはn°型の半導体基板、
223はn型のエピタキシャル層、23aはP型の拡散
層、4は!よんだ層、10は保護膜、4Iと42は電極
である。
体装置は、第3図に示すように、pn接合を備えたPN
ダイオード構造部2a、2b・・・をはんだ付けにより
同方向に直列接続したものである。ここに、それぞれの
PNダイオード構造部2a、2b・・・の順方向電圧降
下vFは0゜75(V)であって、定電圧ダイオード半
導体装置全体としては、ツェナー電圧v2が0.75X
n(V)(nは積層されたダイオードの数)となる。従
って、第2図(a)に示された定電圧ダイオード半導体
装置では、ツェナー電圧■2が0゜75X4=3 (V
)となっている。なお、21aはn°型の半導体基板、
223はn型のエピタキシャル層、23aはP型の拡散
層、4は!よんだ層、10は保護膜、4Iと42は電極
である。
従来、積層構造の定電圧ダイオード半導体装置のツェナ
ー電圧■2は、積層構造の各構成要素たるPNダイオー
ド構造部2a、2b・・・の順方向電圧降下v、を最小
単位として、その整数倍の値を採ることができるが、例
えば、シリコンpn接合ダイオードでは、T−V特性の
順方向の急峻な立ち上がり領域は一定電圧以上に限定さ
れているため、順方向電圧降下V、を0.75 (V)
よりも大きく下げることはできない。従って、以下の第
1表に示すように、積層構造型ダイオード半導体装置の
ツェナー電圧■2の値は、下限を有する順方向電圧降下
V、の間隔をもって離散的な数値でのみ設定できるに止
まり、これ以下の間隔でツェナー電圧を設定することは
不可能であった。
ー電圧■2は、積層構造の各構成要素たるPNダイオー
ド構造部2a、2b・・・の順方向電圧降下v、を最小
単位として、その整数倍の値を採ることができるが、例
えば、シリコンpn接合ダイオードでは、T−V特性の
順方向の急峻な立ち上がり領域は一定電圧以上に限定さ
れているため、順方向電圧降下V、を0.75 (V)
よりも大きく下げることはできない。従って、以下の第
1表に示すように、積層構造型ダイオード半導体装置の
ツェナー電圧■2の値は、下限を有する順方向電圧降下
V、の間隔をもって離散的な数値でのみ設定できるに止
まり、これ以下の間隔でツェナー電圧を設定することは
不可能であった。
第 1 表
ここで、個々のPNダイオード構造部2a。
2b・・・のチップ寸法の変更、金の拡散、電子線照射
、半導体基板の比抵抗の変更、或いは高抵抗層の形成や
厚さの変更等により、順方向電圧降下v、を多少修正す
ることができるが、いずれも、制御性、再現性、均一性
、生産コスト等の面において問題がある。
、半導体基板の比抵抗の変更、或いは高抵抗層の形成や
厚さの変更等により、順方向電圧降下v、を多少修正す
ることができるが、いずれも、制御性、再現性、均一性
、生産コスト等の面において問題がある。
そこで、本発明の課題は、積層構造を有するダイオード
半導体装置に対し、個々のpn接合を備えたダイオード
構造部の構造寸法や材料の物性を変更制御するのではな
く、その積層構造の積層単位として新たな構造部を付加
することにより、その構造部の特性を活用して、半導体
装置全体として所望のツェナー電圧v2を制御性、再現
性、経済性良く設定形成できる定電圧ダイオード半導体
装置を提供することにある。
半導体装置に対し、個々のpn接合を備えたダイオード
構造部の構造寸法や材料の物性を変更制御するのではな
く、その積層構造の積層単位として新たな構造部を付加
することにより、その構造部の特性を活用して、半導体
装置全体として所望のツェナー電圧v2を制御性、再現
性、経済性良く設定形成できる定電圧ダイオード半導体
装置を提供することにある。
上記課題を解決するために、複数のダイオード構造部が
直列かつ同一方向に連結導電層を介して接続された積層
構造を有する定電圧ダイオード半導体装置において、本
発明が講じた手段は、該積層構造を、pn接合を備えた
少な(とも10PNダイオ一ド構造部と、バリア金属層
が形成され、ショットキー接合を備えた少なくとも1の
ショットキーバリアダイオード構造部とを含むように形
成するものである。
直列かつ同一方向に連結導電層を介して接続された積層
構造を有する定電圧ダイオード半導体装置において、本
発明が講じた手段は、該積層構造を、pn接合を備えた
少な(とも10PNダイオ一ド構造部と、バリア金属層
が形成され、ショットキー接合を備えた少なくとも1の
ショットキーバリアダイオード構造部とを含むように形
成するものである。
また、上記の手段において、ショットキーバリアダイオ
ード構造部に形成されたバリア金属層は、Cr、Aj!
、Ti又はMoのうち何れかの材料により形成するもの
である。
ード構造部に形成されたバリア金属層は、Cr、Aj!
、Ti又はMoのうち何れかの材料により形成するもの
である。
このような手段によれば、PNダイオード構造部の他に
少なくとも1つのショットキーバリアダイオード構造部
が積層形成されているので、PNダイオード構造部の順
方向電圧降下v、とショットキーバリアダイオード構造
部の順方向電圧降下V、′ (通常、v 、 lはV、
よりも小さ(することができる。)との組合せにより、
従来よりも半導体装置全体のツェナー電圧■2を細かく
設定することができる。 また、ショットキーバリアダ
イオード構造部は、例えば第4図に示すショットキー・
バリア・ダイオードのように、ショットキー接合を形成
するためにバリア金属層を備えるようにしているが、そ
のダイオード構造部のI−V特性は、このバリア金属層
の仕事関数Φにとこれに接合する半導体の電子親和力χ
との差、即ちショットキー接合の障壁の高さにより変化
する。従って、バリア金属層の材料を替えることにより
シコツトキー接合を備えたダイオード構造部の順方向電
圧降下v 、 Iを変化させることができる。それ故、
半導体装置全体のツェナー電圧v2の値を更に細かく設
定することが可能となる。
少なくとも1つのショットキーバリアダイオード構造部
が積層形成されているので、PNダイオード構造部の順
方向電圧降下v、とショットキーバリアダイオード構造
部の順方向電圧降下V、′ (通常、v 、 lはV、
よりも小さ(することができる。)との組合せにより、
従来よりも半導体装置全体のツェナー電圧■2を細かく
設定することができる。 また、ショットキーバリアダ
イオード構造部は、例えば第4図に示すショットキー・
バリア・ダイオードのように、ショットキー接合を形成
するためにバリア金属層を備えるようにしているが、そ
のダイオード構造部のI−V特性は、このバリア金属層
の仕事関数Φにとこれに接合する半導体の電子親和力χ
との差、即ちショットキー接合の障壁の高さにより変化
する。従って、バリア金属層の材料を替えることにより
シコツトキー接合を備えたダイオード構造部の順方向電
圧降下v 、 Iを変化させることができる。それ故、
半導体装置全体のツェナー電圧v2の値を更に細かく設
定することが可能となる。
加えて、この半導体装置は、ショットキー接合を備えた
ダイオード構造部を付加し、そのバリア金属材料の選択
するだけでツェナー電圧■2を多くの値に設定できるの
で、チップ寸法の変更、金の拡散、電子線照射、半導体
基板の比抵抗の変更、或いは高抵抗層の形成や厚さの変
更等の手段とは異なり、従来の製造工程の殆どを変更す
ることなく形成できるから、製造コストを低く維持する
ことができる。また、不安定かつ複雑な半導体物性の制
御をする必要がないので、制御性や再現性も良い。
ダイオード構造部を付加し、そのバリア金属材料の選択
するだけでツェナー電圧■2を多くの値に設定できるの
で、チップ寸法の変更、金の拡散、電子線照射、半導体
基板の比抵抗の変更、或いは高抵抗層の形成や厚さの変
更等の手段とは異なり、従来の製造工程の殆どを変更す
ることなく形成できるから、製造コストを低く維持する
ことができる。また、不安定かつ複雑な半導体物性の制
御をする必要がないので、制御性や再現性も良い。
第1図を参照して、本発明に係る積層構造の定電圧ダイ
オード半導体装置の実施例を説明する。
オード半導体装置の実施例を説明する。
第1図(a)は、pn接合型ダイオード構造部2とショ
ットキー接合型ダイオード構造部3とからなる半導体装
置を示している。PNダイオード構造部2は、n゛型の
シリコン半導体基板21上にエピタキシャル成長により
n型のエピタキシャル層22を堆積し、その表面側に拡
散法によってp0型の拡散層23を形成することによっ
てpn接合を構成したものである。一方、ショットキー
バリアダイオード構造部3は、n+型のシリコン半導体
基板31上にn型のエピタキシャル層32を積層し、こ
の表面にMoを蒸着することによりバリア金属層33を
形成する。なお、バリア金属層33周縁部にはn型のガ
ードリング34が形成され、また、バリア金属層33の
周囲の表面は酸化膜35で被覆されている。PNダイオ
ード構造部2の拡散層23表面と、ショットキーバリア
ダイオード構造部3の半導体基板31裏面とは、連結導
電層としてのはんだ層4にて接着され、半導体基板21
裏面上に電極41が、バリア金属層33表面上には電極
42が形成されている。
ットキー接合型ダイオード構造部3とからなる半導体装
置を示している。PNダイオード構造部2は、n゛型の
シリコン半導体基板21上にエピタキシャル成長により
n型のエピタキシャル層22を堆積し、その表面側に拡
散法によってp0型の拡散層23を形成することによっ
てpn接合を構成したものである。一方、ショットキー
バリアダイオード構造部3は、n+型のシリコン半導体
基板31上にn型のエピタキシャル層32を積層し、こ
の表面にMoを蒸着することによりバリア金属層33を
形成する。なお、バリア金属層33周縁部にはn型のガ
ードリング34が形成され、また、バリア金属層33の
周囲の表面は酸化膜35で被覆されている。PNダイオ
ード構造部2の拡散層23表面と、ショットキーバリア
ダイオード構造部3の半導体基板31裏面とは、連結導
電層としてのはんだ層4にて接着され、半導体基板21
裏面上に電極41が、バリア金属層33表面上には電極
42が形成されている。
このPNダイオード構造部2の順方向電圧降下V「は0
. 75 (V)、ショットキーバリアダイオード構造
部3の順方向電圧降下v 、 lは0. 35〔■〕で
あって、ダイオード半導体装置のツェナー電圧V2は、
1.IVとなる。
. 75 (V)、ショットキーバリアダイオード構造
部3の順方向電圧降下v 、 lは0. 35〔■〕で
あって、ダイオード半導体装置のツェナー電圧V2は、
1.IVとなる。
次に、第1図(b)には、3つのPNダイオード構造部
2a、2b、2cと、1つのショットキーバリアダイオ
ード構造部3とからなる半導体装置を示す。各PNダイ
オード構造部2a、2b。
2a、2b、2cと、1つのショットキーバリアダイオ
ード構造部3とからなる半導体装置を示す。各PNダイ
オード構造部2a、2b。
2Cは上記PNダイオード構造部2と同一構造であり、
ショットキーバリアダイオード構造部3も上記のものと
同一である。これらは、はんだ層4a、4b、4cを介
して、ショットキーバリアダイオード構造部3が最上層
に配されるようにして構成されている。この半導体装置
では、ツェナー電圧■2は0.75x3+0.35=2
.6 (V〕となる。
ショットキーバリアダイオード構造部3も上記のものと
同一である。これらは、はんだ層4a、4b、4cを介
して、ショットキーバリアダイオード構造部3が最上層
に配されるようにして構成されている。この半導体装置
では、ツェナー電圧■2は0.75x3+0.35=2
.6 (V〕となる。
第2図(a)〜(C)には、第1図(b)に示す半導体
装置を半導体ウェハ単位で形成した場合の切出し方法を
示す。第2図(a)に示すように、ショットキーバリア
ダイオード構造部3とPNダイオード構造部2a、2b
、2cを半導体ウェハ単位で形成して接着し、各チップ
に切り出すことにより(第2図(b)L所定の面積の半
導体装置を形成することができる(第2図(C))。
装置を半導体ウェハ単位で形成した場合の切出し方法を
示す。第2図(a)に示すように、ショットキーバリア
ダイオード構造部3とPNダイオード構造部2a、2b
、2cを半導体ウェハ単位で形成して接着し、各チップ
に切り出すことにより(第2図(b)L所定の面積の半
導体装置を形成することができる(第2図(C))。
上記定電圧ダイオード半導体装置においては、順方向電
圧降下VF =0. 30 (V)のショットキーバ
リアダイオード構造部3をPNダイオード構造部の積層
構造に直列接続した構造となっているため、PNダイオ
ード構造部の順方向電圧降下Vr =0.75 (V)
よりも小さい0.35(V)間隔でツェナー電圧v2を
設定することができる。また、上記実施例では、ショッ
トキーバリアダイオード構造部3のバリア金属層33の
材料としてMoを用いていたが、これ以外の材料を用い
ることにより、その順方向電圧降下vF′を変更するこ
とができる。即ち、バリア金属層に用いる金属をCr、
Ti又はMoの何れかにすると、順方向電圧降下v 、
/は、Cr<Ti<Moの順で大きくなる。従って、
バリア金属層の材料を選択使用することにより、ツェナ
ー電圧■2を更に細かく設定して形成することができる
。
圧降下VF =0. 30 (V)のショットキーバ
リアダイオード構造部3をPNダイオード構造部の積層
構造に直列接続した構造となっているため、PNダイオ
ード構造部の順方向電圧降下Vr =0.75 (V)
よりも小さい0.35(V)間隔でツェナー電圧v2を
設定することができる。また、上記実施例では、ショッ
トキーバリアダイオード構造部3のバリア金属層33の
材料としてMoを用いていたが、これ以外の材料を用い
ることにより、その順方向電圧降下vF′を変更するこ
とができる。即ち、バリア金属層に用いる金属をCr、
Ti又はMoの何れかにすると、順方向電圧降下v 、
/は、Cr<Ti<Moの順で大きくなる。従って、
バリア金属層の材料を選択使用することにより、ツェナ
ー電圧■2を更に細かく設定して形成することができる
。
上記実施例の構造はショットキーバリアダイオード構造
部3を最上部に配置するものであるが、このショットキ
ーバリアダイオード構造部3は中段や最下部に配置する
ことも可能であり、そのショットキーバリアダイオード
構造部3の数は1つでなく複数配置しても勿論よい。ま
た、一般に、ショットキー接合は逆耐圧特性が悪く、逆
バイアス印加時の漏れ電流が大きいという欠点があるが
、逆耐圧特性に優れるシリコンのpn接合を備えたPN
ダイオード構造部と直列接続されているので、半導体装
置全体としては逆耐圧に関して全く問題を生じない。
部3を最上部に配置するものであるが、このショットキ
ーバリアダイオード構造部3は中段や最下部に配置する
ことも可能であり、そのショットキーバリアダイオード
構造部3の数は1つでなく複数配置しても勿論よい。ま
た、一般に、ショットキー接合は逆耐圧特性が悪く、逆
バイアス印加時の漏れ電流が大きいという欠点があるが
、逆耐圧特性に優れるシリコンのpn接合を備えたPN
ダイオード構造部と直列接続されているので、半導体装
置全体としては逆耐圧に関して全く問題を生じない。
このような構造は、半導体材料自体の寸法変更や物性制
御による従来の方法よりも簡単かつ確実に形成できるの
で、制御性、再現性、経済性等に関して優れている。
御による従来の方法よりも簡単かつ確実に形成できるの
で、制御性、再現性、経済性等に関して優れている。
[発明の効果]
以上説明したように、本発明は、PNダイオード構造部
に加えてショットキーバリアダイオード構造部を備える
ことに特徴を有し、これらが複数直列に接続された積層
構造の定電圧ダイオード半導体装置としたので、以下の
効果を奏する。
に加えてショットキーバリアダイオード構造部を備える
ことに特徴を有し、これらが複数直列に接続された積層
構造の定電圧ダイオード半導体装置としたので、以下の
効果を奏する。
■ ショットキーバリアダイオード構造部を積層構造に
加えたので、その順方向電圧降下v 、 lがPNダイ
オード構造部の順方向電圧降下v7よりも低いこと、及
びそのバリア金属の選択により順方向電圧降下v 、
/を変更できることから、これらのVyとvF′とを組
み合わせることによって、従来よりも格段に細かい間隔
でツェナー電圧■2を設定できる。
加えたので、その順方向電圧降下v 、 lがPNダイ
オード構造部の順方向電圧降下v7よりも低いこと、及
びそのバリア金属の選択により順方向電圧降下v 、
/を変更できることから、これらのVyとvF′とを組
み合わせることによって、従来よりも格段に細かい間隔
でツェナー電圧■2を設定できる。
■ 本発明の半導体装置の構造は、従来の積riill
造自体を変更するものではなく、また、構造の寸法や半
導体の物性制御を行なう必要がないので、制御性、再現
性及び経済性に優れている。
造自体を変更するものではなく、また、構造の寸法や半
導体の物性制御を行なう必要がないので、制御性、再現
性及び経済性に優れている。
第1図(a)はPNダイオード構造部とショットキーバ
リアダイオード構造部とを1つずつ備えた本発明の実施
例に係る積層構造の定電圧ダイオード半導体装置の構造
を示す断面図で、第1図(b)は3つのPNダイオード
構造部と1つのショットキーバリアダイオード構造部と
を備えた別の実施例に係る積層構造の定電圧ダイオード
半導体装置の構造を示す断面図である。 第2図(a)〜(c)は第1図(b)に示す積層構造の
定電圧ダイオード半導体装置を半導体ウェハ単位で形成
する場合に、その切出し方法を示す工程図である。 第3図は従来のPNダイオード構造部を積層した定電圧
ダイオード半導体装置の構造を示す断面図である。 第4図は従来のショットキー・バリア・ダイオードの構
造を示す断面図である。 〔主要符号の説明〕 2.2a、2b、2 c−P Nダイオード構造部3・
・・ショットキーバリアダイオード構造部4・・・はん
だ層 ’4 ヤ (b) 第1図 第 2 図 第 図 第 図
リアダイオード構造部とを1つずつ備えた本発明の実施
例に係る積層構造の定電圧ダイオード半導体装置の構造
を示す断面図で、第1図(b)は3つのPNダイオード
構造部と1つのショットキーバリアダイオード構造部と
を備えた別の実施例に係る積層構造の定電圧ダイオード
半導体装置の構造を示す断面図である。 第2図(a)〜(c)は第1図(b)に示す積層構造の
定電圧ダイオード半導体装置を半導体ウェハ単位で形成
する場合に、その切出し方法を示す工程図である。 第3図は従来のPNダイオード構造部を積層した定電圧
ダイオード半導体装置の構造を示す断面図である。 第4図は従来のショットキー・バリア・ダイオードの構
造を示す断面図である。 〔主要符号の説明〕 2.2a、2b、2 c−P Nダイオード構造部3・
・・ショットキーバリアダイオード構造部4・・・はん
だ層 ’4 ヤ (b) 第1図 第 2 図 第 図 第 図
Claims (2)
- (1)複数のダイオード構造部が直列かつ同一方向に連
結導電層を介して接続された積層構造を有する定電圧ダ
イオード半導体装置において、該積層構造は、pn接合
を備えた少なくとも1のPNダイオード構造部と、バリ
ア金属層が形成され、ショットキー接合を備えた少なく
とも1のショットキーバリアダイオード構造部とを含む
ことを特徴とする定電圧ダイオード半導体装置。 - (2)前記バリア金属層は、Cr、Al、Ti又はMo
のうち何れかの材料により形成されていることを特徴と
する請求項第1項に記載の定電圧ダイオード半導体装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1336053A JPH03195054A (ja) | 1989-12-25 | 1989-12-25 | 定電圧ダイオード半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1336053A JPH03195054A (ja) | 1989-12-25 | 1989-12-25 | 定電圧ダイオード半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03195054A true JPH03195054A (ja) | 1991-08-26 |
Family
ID=18295217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1336053A Pending JPH03195054A (ja) | 1989-12-25 | 1989-12-25 | 定電圧ダイオード半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03195054A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002003473A1 (de) | 2000-07-05 | 2002-01-10 | Robert Bosch Gmbh | Anordnung mit p-dotierten und n-dotierten halbleiterschichten sowie verfahren zu deren herstellung |
JP2017059667A (ja) * | 2015-09-16 | 2017-03-23 | 富士電機株式会社 | 半導体装置 |
JP2017208988A (ja) * | 2016-05-20 | 2017-11-24 | 新電元工業株式会社 | スイッチング電源装置及びクランプ型半導体装置 |
-
1989
- 1989-12-25 JP JP1336053A patent/JPH03195054A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002003473A1 (de) | 2000-07-05 | 2002-01-10 | Robert Bosch Gmbh | Anordnung mit p-dotierten und n-dotierten halbleiterschichten sowie verfahren zu deren herstellung |
US7170104B2 (en) | 2000-07-05 | 2007-01-30 | Robert Bosch Gmbh | Arrangement with p-doped and n-doped semiconductor layers and method for producing the same |
JP2017059667A (ja) * | 2015-09-16 | 2017-03-23 | 富士電機株式会社 | 半導体装置 |
JP2017208988A (ja) * | 2016-05-20 | 2017-11-24 | 新電元工業株式会社 | スイッチング電源装置及びクランプ型半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3619738A (en) | Semiconductor device with improved connection to control electrode region | |
US4967256A (en) | Overvoltage protector | |
US3280386A (en) | Semiconductor a.c. switch device | |
US4223332A (en) | Thyristor having an anode transverse field emitter | |
JPH03195054A (ja) | 定電圧ダイオード半導体装置 | |
KR920002088B1 (ko) | 게이트 턴 오프 다이리스터(gate turn-off thyristor) | |
JPH0272675A (ja) | 高速パワーダイオードおよびその製造方法 | |
JPS6343371A (ja) | 半導体ダイオ−ド | |
US3443175A (en) | Pn-junction semiconductor with polycrystalline layer on one region | |
CA1068411A (en) | Power thyristor | |
US3906545A (en) | Thyristor structure | |
JPH0220849Y2 (ja) | ||
US3688164A (en) | Multi-layer-type switch device | |
JPS63262870A (ja) | ゲート遮断サイリスタ及びその製造方法 | |
US3268782A (en) | High rate of rise of current-fourlayer device | |
US5010384A (en) | Gate turn-off thyristor with resistance layers | |
JP2510972B2 (ja) | 双方向サイリスタ | |
JPH01270348A (ja) | ショットキバリア半導体装置 | |
JPS58116767A (ja) | 半導体素子 | |
US3979767A (en) | Multilayer P-N junction semiconductor switching device having a low resistance path across said P-N junction | |
JPS5834982A (ja) | 高速ダイオ−ド | |
JPS6031112B2 (ja) | Pn接合を有するシヨツトキダイオ−ド | |
US7170104B2 (en) | Arrangement with p-doped and n-doped semiconductor layers and method for producing the same | |
JPS62273771A (ja) | 半導体デバイス | |
US3258660A (en) | Tunnel diode devices with junctions formed on predetermined paces |