JPH0245856A - 中央相互接続部を有する情報処理システム - Google Patents
中央相互接続部を有する情報処理システムInfo
- Publication number
- JPH0245856A JPH0245856A JP1165166A JP16516689A JPH0245856A JP H0245856 A JPH0245856 A JP H0245856A JP 1165166 A JP1165166 A JP 1165166A JP 16516689 A JP16516689 A JP 16516689A JP H0245856 A JPH0245856 A JP H0245856A
- Authority
- JP
- Japan
- Prior art keywords
- medium
- information processing
- processing system
- bus
- pli
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 42
- 230000015654 memory Effects 0.000 claims abstract description 143
- 238000004891 communication Methods 0.000 claims abstract description 55
- 230000005540 biological transmission Effects 0.000 claims abstract description 37
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 230000006870 function Effects 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 15
- 230000002457 bidirectional effect Effects 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 13
- 230000003936 working memory Effects 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 6
- 238000012423 maintenance Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 description 12
- 238000012360 testing method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- FYAMXEPQQLNQDM-UHFFFAOYSA-N Tris(1-aziridinyl)phosphine oxide Chemical compound C1CN1P(N1CC1)(=O)N1CC1 FYAMXEPQQLNQDM-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 101100521851 Arabidopsis thaliana PSBO1 gene Proteins 0.000 description 1
- 101150100076 PSBO gene Proteins 0.000 description 1
- 239000004191 allura red AC Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009365 direct transmission Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009349 indirect transmission Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、中央処理装置と周辺装置の間が相互に接続さ
れた情報処理システムに関するものである。
れた情報処理システムに関するものである。
従来の技術
現在の情報処理システムは、プロセッサまたは中央処理
装置(CPU)や1つまたは複数のメモリユニットを有
する中央メモリ (MMU)などの中実装置と、周辺装
置との通信が可能な1つまたは複数の入力/出力制御装
置(例えばメモリディスク、モデム、プリンタなど)と
で構成されている。プロセッサ(CPU)と中央メモリ
ユニット(MMU>は、通信用内部バスを介して通信す
る。
装置(CPU)や1つまたは複数のメモリユニットを有
する中央メモリ (MMU)などの中実装置と、周辺装
置との通信が可能な1つまたは複数の入力/出力制御装
置(例えばメモリディスク、モデム、プリンタなど)と
で構成されている。プロセッサ(CPU)と中央メモリ
ユニット(MMU>は、通信用内部バスを介して通信す
る。
この内部バスのプロトコルは、ホストシステムの設計者
によって、このシステムのアーキテクチャをどのように
するかに応じて選択される。プロトコルは、たいていの
場合、特別でしかも非常にバラエティ−に富んでいる。
によって、このシステムのアーキテクチャをどのように
するかに応じて選択される。プロトコルは、たいていの
場合、特別でしかも非常にバラエティ−に富んでいる。
一方、産業界ではIEEE規格の「篭の底」式バスなど
の標準バスが存在していることがわかる。このような標
準バスは、たいていの場合、少なくとも1つの並列通信
チャネルを備えている。
の標準バスが存在していることがわかる。このような標
準バスは、たいていの場合、少なくとも1つの並列通信
チャネルを備えている。
発明が解決しようとする課題
本発明は、相互接続することによりプロトコルの異なる
バス間の接続を保証して、ホストシステムの内部バスに
柔軟に適合するとともに、速度、コスト、それに柔軟性
に関して通信用の標準バスを最大限に使用するのに効果
的な情報処理システムを提供することを目的とする。
バス間の接続を保証して、ホストシステムの内部バスに
柔軟に適合するとともに、速度、コスト、それに柔軟性
に関して通信用の標準バスを最大限に使用するのに効果
的な情報処理システムを提供することを目的とする。
課題を解決するための手段
この目的を達成するため、本発明によれば、通信用内部
バスと、制御モジュール(IOM)に接続された少なく
とも1つの周辺装置と、該制御モジュール (IOM)
と該内部バスの間を接続する少なくとも1つの相互接続
部とを介して通信を行う少なくとも1つの中央処理装置
(CPU)と中央メモ’II (MMU)とを備える
情報処理システムであって、一方では、上記制御モジュ
ール(IOM)が上記内部バスとは異なるタイプの通信
用外部バスに接続されており、他方では、上記相互接続
部が、上記内部バスに接続された内部接続媒体(CLM
)と、上記外部バスに接続された外部接続媒体(PLM
)と、上記内部接続媒体および上記外部接続媒体の間に
配置された媒体間接続線(PLI)とを備え、上記内部
および外部接続媒体(CLM)(PLM)が、上記の2
つのバスと上記媒体間接続線(PLI)内でそれぞれ利
用されるプロトコル間を整合させることを特徴とする情
報処理システムが提供される。
バスと、制御モジュール(IOM)に接続された少なく
とも1つの周辺装置と、該制御モジュール (IOM)
と該内部バスの間を接続する少なくとも1つの相互接続
部とを介して通信を行う少なくとも1つの中央処理装置
(CPU)と中央メモ’II (MMU)とを備える
情報処理システムであって、一方では、上記制御モジュ
ール(IOM)が上記内部バスとは異なるタイプの通信
用外部バスに接続されており、他方では、上記相互接続
部が、上記内部バスに接続された内部接続媒体(CLM
)と、上記外部バスに接続された外部接続媒体(PLM
)と、上記内部接続媒体および上記外部接続媒体の間に
配置された媒体間接続線(PLI)とを備え、上記内部
および外部接続媒体(CLM)(PLM)が、上記の2
つのバスと上記媒体間接続線(PLI)内でそれぞれ利
用されるプロトコル間を整合させることを特徴とする情
報処理システムが提供される。
中央相互接続部を最大限に活用することのできる本発明
の好ましい特徴によれば、上記の2つのバスと上記媒体
間接続線(PLI)内でそれぞれ利用されるプロトコル
は異なっており、上記内部接続媒体(CLM)が上記内
部バスと上記媒体間接続線(PLI)で使用されるプロ
トコルの間を整合させ、上記外部接続媒体(PLM)が
上記外部バスと上記媒体間接続線(PLI)で使用され
るプロトコルの間を整合させている。
の好ましい特徴によれば、上記の2つのバスと上記媒体
間接続線(PLI)内でそれぞれ利用されるプロトコル
は異なっており、上記内部接続媒体(CLM)が上記内
部バスと上記媒体間接続線(PLI)で使用されるプロ
トコルの間を整合させ、上記外部接続媒体(PLM)が
上記外部バスと上記媒体間接続線(PLI)で使用され
るプロトコルの間を整合させている。
本発明によればさらに多数の変形例が提供され、その特
徴が相互接続線の効率を向上させるのに寄与する。
徴が相互接続線の効率を向上させるのに寄与する。
本発明の第1の変形例によれば、上記媒体間接続線(P
LI)は、パケットタイプ(ヘディングを有するメツセ
ージの伝送)のメツセージモードで動作する並列通信チ
ャネルを有するタイプである。
LI)は、パケットタイプ(ヘディングを有するメツセ
ージの伝送)のメツセージモードで動作する並列通信チ
ャネルを有するタイプである。
本発明のこの変形例において、上記媒体間接続線(PL
I)の並列通信チャネルが双方向性であり、上記内部接
続媒体(CLM)と上記外部接続媒体(PLM)の間に
同期線を備えることが望ましい。
I)の並列通信チャネルが双方向性であり、上記内部接
続媒体(CLM)と上記外部接続媒体(PLM)の間に
同期線を備えることが望ましい。
本発明の別の変形例によれば、上記媒体間接続線(PL
I)の同期信号(XCL)は、上記内部接続媒体(CL
M)から出力されるクロック(HOR)により生成され
、このクロック(HOR)が、各接続媒体(CLM)(
PLM)内に配置された2つのシーケンサ(PLS)を
制御している。
I)の同期信号(XCL)は、上記内部接続媒体(CL
M)から出力されるクロック(HOR)により生成され
、このクロック(HOR)が、各接続媒体(CLM)(
PLM)内に配置された2つのシーケンサ(PLS)を
制御している。
本発明の別の変形例によれば、各媒体間接続線(PLI
)は、それぞれ上記接続媒体(CLM)(PL、M)内
に配置された2つのサービス制御装置(ASC)によっ
て制御される独立な直列チャネル(SC,PLI)を備
え、該チャネル(SC9PLI)は、初期化命令および
/またはメンテナンスサービス命令を伝送する。従って
、この伝送は、いかなる制約もなくブロックされことも
なく並列チャネルとはまったく独立に実行することがで
きる。
)は、それぞれ上記接続媒体(CLM)(PL、M)内
に配置された2つのサービス制御装置(ASC)によっ
て制御される独立な直列チャネル(SC,PLI)を備
え、該チャネル(SC9PLI)は、初期化命令および
/またはメンテナンスサービス命令を伝送する。従って
、この伝送は、いかなる制約もなくブロックされことも
なく並列チャネルとはまったく独立に実行することがで
きる。
本発明の別の変形例によれば、上記システムは同じタイ
プまたは異なるタイプの複数の外部通信バスを備え、各
バスは少なくとも1つの制御モジュール(10M)をサ
ポートし、上記システムは各外部バスに対応する外部接
続媒体(PLIvl)を備え、該外部接続媒1本(PL
M)は、放射状の媒体間接続線(PLI)ネットワーク
を通じて、接続手段を備える単一の内部接続媒体(CL
′Ni)に接続されることにより、異なる外部バスに対
応する制御モジュール(10M)間の直接の通信を保証
している。従って、内部バスを過度に使用することもモ
ジュールIOMの容量を変更することもなしに極めて多
数の周辺装置を相互に接続することができる。
プまたは異なるタイプの複数の外部通信バスを備え、各
バスは少なくとも1つの制御モジュール(10M)をサ
ポートし、上記システムは各外部バスに対応する外部接
続媒体(PLIvl)を備え、該外部接続媒1本(PL
M)は、放射状の媒体間接続線(PLI)ネットワーク
を通じて、接続手段を備える単一の内部接続媒体(CL
′Ni)に接続されることにより、異なる外部バスに対
応する制御モジュール(10M)間の直接の通信を保証
している。従って、内部バスを過度に使用することもモ
ジュールIOMの容量を変更することもなしに極めて多
数の周辺装置を相互に接続することができる。
最後に、本発明のさらに別の変形例によれば、上記外部
接続媒体(PLM)は、上記制御モジュール(IOM)
と上記中央メモリ (M M U )の間に間接通信装
置をさらに備え、該制御モジュール(IOM)から出力
される交渉用メツセージに応答してデータが流れるとき
に「メモリ・サーバ」機能を実行する。この特徴は、媒
体と中央メモリの間で伝送を行うにあたって、特に、周
辺サブシステムの有効情報伝達速度とこのサブシステム
のモジュールIOMの占有時間の減少に関する改良に大
きく寄与する。
接続媒体(PLM)は、上記制御モジュール(IOM)
と上記中央メモリ (M M U )の間に間接通信装
置をさらに備え、該制御モジュール(IOM)から出力
される交渉用メツセージに応答してデータが流れるとき
に「メモリ・サーバ」機能を実行する。この特徴は、媒
体と中央メモリの間で伝送を行うにあたって、特に、周
辺サブシステムの有効情報伝達速度とこのサブシステム
のモジュールIOMの占有時間の減少に関する改良に大
きく寄与する。
様々な変形例を組み合わせ、求める情報処理システムが
どのようなものであるかに応じてその変形例を最大限に
利用することも本発明の範囲に含まれる。
どのようなものであるかに応じてその変形例を最大限に
利用することも本発明の範囲に含まれる。
本発明の実施例を添付の図面を参照して以下に説明する
。なお、本発明がこの実施例に限定されることはない。
。なお、本発明がこの実施例に限定されることはない。
実施例
第1図の情報処理システムは、位置が決必られた物理的
な3つのサブグループの形態で示されている。すなわち
、中央サブグループ10と、2つの周辺サブグループ1
2および14である。中央サブグループ10には、内部
伝送バス16(以後、バスUMIと表記する)の周囲に
集まったこのシステムの様々な中実装置が含まれている
。中実装置としては、特に、1つまたは複数の中央プロ
セッサ(CPU)18と、1つまたは複数の中央メモリ
ュニッ) (MMU)20がある。ここで説明している
本発明の実施例においては、情報処理システムの中実装
置は本特許出願の出願人の会社の機械アーキテクチャに
属する。このアーキテクチャによれば、通信用バスUM
Iは3つの独立なチャネルの構造にされている。すなわ
ち、コマンド用チャネル(UMI−CMD) 、アドレ
ス用チャネル(UMI−AD)、それに有効幅が32ビ
ツトの並列なデータ用チャネル(UMI−DT)である
。クロックの周波数は7.5MHzであり、30メガバ
イト/秒の最大ビット伝送速度が保証される。
な3つのサブグループの形態で示されている。すなわち
、中央サブグループ10と、2つの周辺サブグループ1
2および14である。中央サブグループ10には、内部
伝送バス16(以後、バスUMIと表記する)の周囲に
集まったこのシステムの様々な中実装置が含まれている
。中実装置としては、特に、1つまたは複数の中央プロ
セッサ(CPU)18と、1つまたは複数の中央メモリ
ュニッ) (MMU)20がある。ここで説明している
本発明の実施例においては、情報処理システムの中実装
置は本特許出願の出願人の会社の機械アーキテクチャに
属する。このアーキテクチャによれば、通信用バスUM
Iは3つの独立なチャネルの構造にされている。すなわ
ち、コマンド用チャネル(UMI−CMD) 、アドレ
ス用チャネル(UMI−AD)、それに有効幅が32ビ
ツトの並列なデータ用チャネル(UMI−DT)である
。クロックの周波数は7.5MHzであり、30メガバ
イト/秒の最大ビット伝送速度が保証される。
サブグループ12.14は数が2つに限られることはな
い。これらサブグループ12.14は互いに同じタイプ
または異なるタイプの通信用外部バス24.26の周囲
に構造が形成されている。ここで説明している実施例で
は、外部バスが並列な通信用標準チャネルPSBで構成
されている。産業界で標準的なこのチャネルは現在では
周知であり、IEEE 1296規格と呼ばれている。
い。これらサブグループ12.14は互いに同じタイプ
または異なるタイプの通信用外部バス24.26の周囲
に構造が形成されている。ここで説明している実施例で
は、外部バスが並列な通信用標準チャネルPSBで構成
されている。産業界で標準的なこのチャネルは現在では
周知であり、IEEE 1296規格と呼ばれている。
本明細書を読む人は、必要に応じてこの規格が記載され
た刊行物を参照されたい。標準チャネルPSBに関して
は、クロックの周波数が10MHzであり、32ハイド
のテ゛−タパケットを用いる場合にはメンセージモード
でビット伝送速度が32メガハイド/秒に達することが
できる。256バイトのデータパケ7)を用いる場合に
はビット伝送速度が約40メガバイト/秒になる。本実
施例では数が2つでありそれぞれPSBO(24)およ
びPSBI(26)と表記される各標準バスPSBには
情報処理システムの周辺装置28.29が接続される。
た刊行物を参照されたい。標準チャネルPSBに関して
は、クロックの周波数が10MHzであり、32ハイド
のテ゛−タパケットを用いる場合にはメンセージモード
でビット伝送速度が32メガハイド/秒に達することが
できる。256バイトのデータパケ7)を用いる場合に
はビット伝送速度が約40メガバイト/秒になる。本実
施例では数が2つでありそれぞれPSBO(24)およ
びPSBI(26)と表記される各標準バスPSBには
情報処理システムの周辺装置28.29が接続される。
任意のタイプのこれら周辺装置28.29(例えばコプ
ロセッサなどの補助処理装置、補助中央メモリ、メモリ
群)は、制御用モジュール30.31(以下、モジュー
ルIOMと表記する)を介して対応する標準バスPSB
に接続されている。
ロセッサなどの補助処理装置、補助中央メモリ、メモリ
群)は、制御用モジュール30.31(以下、モジュー
ルIOMと表記する)を介して対応する標準バスPSB
に接続されている。
通信用内部バスUMIと各外部バスPSBは、バスUM
Iに接続された内部接続媒体(CLM)32と、バスP
SBに接続された外部接続媒体(PLM)34.36と
、媒体間接続線(以後、接続線PLIと表記)38.4
0とで構成されたt目互接続線を介して接続されている
。あとでさらに詳しく説明するように、各接続線は、並
列なチャネルPC−PLI(実線で表示)と直列なチャ
ネル5C−PLi実線で点線)を備えている。それぞれ
のチャネルは、各端部において、それぞれ内部接続媒体
(CLM)と2つの外部接続媒体(PLM)に内蔵され
ているサービス制御装置(以後ASCと表記)42.4
4.46によって制御される。この直列チャネルは、初
期化命令とサービス−メンテナンス命令を外部バスPS
Bに接続された媒体全体に伝達するために設けられてお
り、内部接続媒体(CLM)(7)f ’ビス制御装
置(A S C) 42ニ接続されている。内部接続媒
体(CLM)の出力MC3Iは、本情報処理システムの
サービス用プロセッサ22(SPA)に接続される。構
成の観点からすると、接続線PLIの幅が4バイトの並
列チャネルは、クロックの周波数が16MHzだと最大
長2.5mとなり、長さを0.5mだと最大クロツタ周
波数が25 MHzとなる。16MHzの周波数では、
(デ−夕に関する)有効ビット伝達速度は、16バイト
のブロックの場合には42メガバイト/秒に達し、32
ハイドのブロックの場合には50メガバイト/秒に達し
、64バイトのブロックの場合には56メガバイト/秒
に達し、256バイトのブロックの場合には約64メガ
バイト/秒になる。25 MHzの周波数では、ビット
伝達速度は、それぞれ、66.80.88、約100メ
ガバイト/秒である。プロトコルはパケットによるメツ
セージモードのタイプである。接続IPLIの直列チャ
ネルは、8ビツトのキャラクタ士パリティビア)に対し
て非同期モードにて約15.000ボーて双方向伝送す
る。
Iに接続された内部接続媒体(CLM)32と、バスP
SBに接続された外部接続媒体(PLM)34.36と
、媒体間接続線(以後、接続線PLIと表記)38.4
0とで構成されたt目互接続線を介して接続されている
。あとでさらに詳しく説明するように、各接続線は、並
列なチャネルPC−PLI(実線で表示)と直列なチャ
ネル5C−PLi実線で点線)を備えている。それぞれ
のチャネルは、各端部において、それぞれ内部接続媒体
(CLM)と2つの外部接続媒体(PLM)に内蔵され
ているサービス制御装置(以後ASCと表記)42.4
4.46によって制御される。この直列チャネルは、初
期化命令とサービス−メンテナンス命令を外部バスPS
Bに接続された媒体全体に伝達するために設けられてお
り、内部接続媒体(CLM)(7)f ’ビス制御装
置(A S C) 42ニ接続されている。内部接続媒
体(CLM)の出力MC3Iは、本情報処理システムの
サービス用プロセッサ22(SPA)に接続される。構
成の観点からすると、接続線PLIの幅が4バイトの並
列チャネルは、クロックの周波数が16MHzだと最大
長2.5mとなり、長さを0.5mだと最大クロツタ周
波数が25 MHzとなる。16MHzの周波数では、
(デ−夕に関する)有効ビット伝達速度は、16バイト
のブロックの場合には42メガバイト/秒に達し、32
ハイドのブロックの場合には50メガバイト/秒に達し
、64バイトのブロックの場合には56メガバイト/秒
に達し、256バイトのブロックの場合には約64メガ
バイト/秒になる。25 MHzの周波数では、ビット
伝達速度は、それぞれ、66.80.88、約100メ
ガバイト/秒である。プロトコルはパケットによるメツ
セージモードのタイプである。接続IPLIの直列チャ
ネルは、8ビツトのキャラクタ士パリティビア)に対し
て非同期モードにて約15.000ボーて双方向伝送す
る。
ここで説明している本発明の実施例では、情報処理シス
テムのバスPSBの数は2である。本発明においては、
外部バスPSBと対応する接続線PLIの数に制限のな
いことに注意されたい。本当の制約は、この情報処理シ
ステムのいくつかの素子の物理的容量、例えば内部接続
媒体(CLM)の物理的容量および/またはこの情報処
理システムの各ユニットの同定のためのアドレス操作に
ある。単なる例であるが、内部バスに接続されている中
実装置(CPU)と(MMU)の数は30にすることが
可能である。他方、周辺バスPSBの数は12まで可能
であり、各バスPSBにはモジュールIOMを15個ま
で接続することができる。
テムのバスPSBの数は2である。本発明においては、
外部バスPSBと対応する接続線PLIの数に制限のな
いことに注意されたい。本当の制約は、この情報処理シ
ステムのいくつかの素子の物理的容量、例えば内部接続
媒体(CLM)の物理的容量および/またはこの情報処
理システムの各ユニットの同定のためのアドレス操作に
ある。単なる例であるが、内部バスに接続されている中
実装置(CPU)と(MMU)の数は30にすることが
可能である。他方、周辺バスPSBの数は12まで可能
であり、各バスPSBにはモジュールIOMを15個ま
で接続することができる。
ここで説明している情報処理システムは、周辺装置が接
続されているバスPSBがどのようなものであれすべて
周辺装置相互の間で直接に通信が行われるのを保証する
単一の接続媒体(CLM)32のまわりに2本の接続線
PLIが放射状になった構造を有する。情報処理システ
ムを利用しやすくするという点に関して極めて有利なこ
の特徴については、あとで詳しく説明する。この構成で
は、接続線PLIと外部接続媒体(PLM)はそれぞれ
互いに同等である。
続されているバスPSBがどのようなものであれすべて
周辺装置相互の間で直接に通信が行われるのを保証する
単一の接続媒体(CLM)32のまわりに2本の接続線
PLIが放射状になった構造を有する。情報処理システ
ムを利用しやすくするという点に関して極めて有利なこ
の特徴については、あとで詳しく説明する。この構成で
は、接続線PLIと外部接続媒体(PLM)はそれぞれ
互いに同等である。
以下の説明では、特別の記載がない限り、単一の周辺サ
ブグループ、単一のバスPSB、単一の外部接続媒体(
PLM)、単一の接続線PLIについて述べる。
ブグループ、単一のバスPSB、単一の外部接続媒体(
PLM)、単一の接続線PLIについて述べる。
本発明の範囲では、バスPSBは対応する接続線PLI
と同様にメンセージモードで動作する。
と同様にメンセージモードで動作する。
このハ′スPSBを用いることにより、モジュール10
M内に情報処理システムの中実装置に対するI10チャ
ネル機能を導入することができる。各モジュールIOM
は、1つまたは複数の物理的I10チャネルをサポート
することが可能である。
M内に情報処理システムの中実装置に対するI10チャ
ネル機能を導入することができる。各モジュールIOM
は、1つまたは複数の物理的I10チャネルをサポート
することが可能である。
本発明の情報処理システムでは、中央相互接続部(接続
媒体(CLM)(PLM)と接続線PLI)により実現
される機能は主として命令事象とデータ事象の通信機能
である。従って、バスPSBのモジュールIOMとこの
情報処理システムの中実装置の間の通信ネントワークが
実現される。
媒体(CLM)(PLM)と接続線PLI)により実現
される機能は主として命令事象とデータ事象の通信機能
である。従って、バスPSBのモジュールIOMとこの
情報処理システムの中実装置の間の通信ネントワークが
実現される。
この1月旦接続部によってパスPSB上のI10チャネ
ル機能を実現できるのであれば、この機能は、モジュー
ルIOMによって実際に保証される。しかし、モジュー
ル10M内でI10チャネル機能を実現するのを容易に
するため、外部接続媒体(PLM)が、「メモリ・サー
バ」タイプの通信機能を保証することによって中央メモ
リ (M M U )との間のデータの移動に関して
サポートを行う。
ル機能を実現できるのであれば、この機能は、モジュー
ルIOMによって実際に保証される。しかし、モジュー
ル10M内でI10チャネル機能を実現するのを容易に
するため、外部接続媒体(PLM)が、「メモリ・サー
バ」タイプの通信機能を保証することによって中央メモ
リ (M M U )との間のデータの移動に関して
サポートを行う。
第2図を参照してさらに詳しく説明すると、7メモリ・
サーバ」モードにおいてアクティブなステーションであ
る中実装置(CPU)(MMU)、モジュールIOM、
媒体(PLM)の相互間で「ユニット」から1−ユニッ
ト」への通信が保証されるモデルは以下のように分類さ
れている。
サーバ」モードにおいてアクティブなステーションであ
る中実装置(CPU)(MMU)、モジュールIOM、
媒体(PLM)の相互間で「ユニット」から1−ユニッ
ト」への通信が保証されるモデルは以下のように分類さ
れている。
タイプ■:接続10M/CPU (中断=モデル(A)
) タイプ■:接続10M/MMU (直ちにメモリにアク
セスコモデル(B)) タイプ■:接続IOM/PLM (データの移動外部段
階=モデル(C)) タイプ■:接続PLM/MMU (データの移動−内部
段階=モデル(C)) 第2図に示された層状構造の通信モデル(ISO規格)
からは、内部接続媒体(CLM)が常に通信ノードNC
として振る舞い(受動的挙動)、外部接続媒体(PLM
)が、モジュール■○Mによって「メモリ・サーバ」と
して使用される場合には、タイプIとタイプ■の接続に
対する通信ノ−ドNCとして(直接メツセージ)、ある
いはタイプ■とタイプ■の接続に対してはステーション
STとして(間接メツセージ)振る舞う(能動的挙動)
ことがわかる。
) タイプ■:接続10M/MMU (直ちにメモリにアク
セスコモデル(B)) タイプ■:接続IOM/PLM (データの移動外部段
階=モデル(C)) タイプ■:接続PLM/MMU (データの移動−内部
段階=モデル(C)) 第2図に示された層状構造の通信モデル(ISO規格)
からは、内部接続媒体(CLM)が常に通信ノードNC
として振る舞い(受動的挙動)、外部接続媒体(PLM
)が、モジュール■○Mによって「メモリ・サーバ」と
して使用される場合には、タイプIとタイプ■の接続に
対する通信ノ−ドNCとして(直接メツセージ)、ある
いはタイプ■とタイプ■の接続に対してはステーション
STとして(間接メツセージ)振る舞う(能動的挙動)
ことがわかる。
一般に、すべてのメツセージがアクティブにされること
はない(非同期タイプ)。ただし、「データ・パケット
」に関係していてバスPSB上を伝送されるある種のメ
ツセージによって形成される唯一の例外がある。同期メ
ツセージと呼ばれて非同期メンセージによりアクティブ
にされるこのタイプのメツセージは、タイプ■の接続(
IOM/PLM)に現れる。同期メツセージの到着速度
は、外部接続媒体(PLM)とモジュールIOMの間で
調整される。
はない(非同期タイプ)。ただし、「データ・パケット
」に関係していてバスPSB上を伝送されるある種のメ
ツセージによって形成される唯一の例外がある。同期メ
ツセージと呼ばれて非同期メンセージによりアクティブ
にされるこのタイプのメツセージは、タイプ■の接続(
IOM/PLM)に現れる。同期メツセージの到着速度
は、外部接続媒体(PLM)とモジュールIOMの間で
調整される。
一例を挙げると、第3図に、タイプn(IOM/MMU
)の接続、さらに詳細には中央メモリのアドレスMAへ
のデータブロツ′りDOO〜D15の書き込みの場合に
バスU M I 、接続線PL、I(並列チャネル)、
バスPSBにより伝送される様々なメツセージのフォー
マットが示されている。
)の接続、さらに詳細には中央メモリのアドレスMAへ
のデータブロツ′りDOO〜D15の書き込みの場合に
バスU M I 、接続線PL、I(並列チャネル)、
バスPSBにより伝送される様々なメツセージのフォー
マットが示されている。
バスUMIにより伝達される情報のフォーマントを考慮
すると、線CMD、RQUN、IN I Dで構成され
たコマンド用チャネルと、中央メモリに32ビツト (
0〜31)で実際のアドレスMAを与えるアドレス用チ
ャネルUMI−ADと、16ハ゛イトのブロックを伝送
することのできるデータ用チャネルUMI−DTとがあ
ることがわかる。コマンド用チャネルは、6ビントの幅
(O〜3.4〜5)で操作コードのレファランス(ここ
では「E3」)をもつ本来のコマンドフィールドrcD
M。
すると、線CMD、RQUN、IN I Dで構成され
たコマンド用チャネルと、中央メモリに32ビツト (
0〜31)で実際のアドレスMAを与えるアドレス用チ
ャネルUMI−ADと、16ハ゛イトのブロックを伝送
することのできるデータ用チャネルUMI−DTとがあ
ることがわかる。コマンド用チャネルは、6ビントの幅
(O〜3.4〜5)で操作コードのレファランス(ここ
では「E3」)をもつ本来のコマンドフィールドrcD
M。
と、データブロックDOO〜D15のリソースであるモ
ジュールIOMが接続されている外部接続媒体(PLM
)の同定用レファランスをもち、発信ユニ7)を同定す
る情報処理システムの中実装置に対して直接にアクセス
するという意味をもつ1直「0」を有する4ビツトの幅
のフィールドrRQUNJと、目的地ユニット同定用の
線「UN I D。
ジュールIOMが接続されている外部接続媒体(PLM
)の同定用レファランスをもち、発信ユニ7)を同定す
る情報処理システムの中実装置に対して直接にアクセス
するという意味をもつ1直「0」を有する4ビツトの幅
のフィールドrRQUNJと、目的地ユニット同定用の
線「UN I D。
とに分割される。目的地ユニット同定用の線「UNID
Jは、アドレス用チャネルUMI−AD内に実際のアド
レスMAが存在していることにより完全なものになって
いる。
Jは、アドレス用チャネルUMI−AD内に実際のアド
レスMAが存在していることにより完全なものになって
いる。
接続線PLIとバスPSB内のメツセージのフォーマッ
トは4ハイド (O〜31)のワードに分割することの
できる形態であり、「ヘディング」部分と「データ」部
分を有する。接続線PLIとバスPSBのメッセージの
「ヘディング」部分は上位4バイトである。これら上位
4バイトは、接続線PLI内では1つのワード(4バイ
ト)にはとめられ、バスPSBでは2つのワードにまと
められる。従って、後者の場合はI E E E129
6規格に合致する。すなわち、第1のパイ) (DST
)と第2のバイト(EXP)は目的地および発信地の媒
体または装置の同定用(I OM −I D、 P L
MID、CPU−ID)であり、第3のバイト(CDE
)と第4のバイト (AUχ)は主要および補助命令
コード化用であり、「操作」コードとも呼ばれる。メツ
セージの「データ」部分は、存在しているのであれば最
初のヘディングのあとにに続いて32ビツトのメモリア
ドレスMAで始まる。
トは4ハイド (O〜31)のワードに分割することの
できる形態であり、「ヘディング」部分と「データ」部
分を有する。接続線PLIとバスPSBのメッセージの
「ヘディング」部分は上位4バイトである。これら上位
4バイトは、接続線PLI内では1つのワード(4バイ
ト)にはとめられ、バスPSBでは2つのワードにまと
められる。従って、後者の場合はI E E E129
6規格に合致する。すなわち、第1のパイ) (DST
)と第2のバイト(EXP)は目的地および発信地の媒
体または装置の同定用(I OM −I D、 P L
MID、CPU−ID)であり、第3のバイト(CDE
)と第4のバイト (AUχ)は主要および補助命令
コード化用であり、「操作」コードとも呼ばれる。メツ
セージの「データ」部分は、存在しているのであれば最
初のヘディングのあとにに続いて32ビツトのメモリア
ドレスMAで始まる。
第3図に示した実施例では、フィールドDSTに情報処
理システムの中実装置に対する直接アクセスを意味する
値0O−Hex (16進表示)が含まれ、フィール
ドEXPに発信モジュールIOMの同定要素(■○M−
I D)が含まれ、フィールドCDEに4’E−Hex
の書き込み操作に対応する(直が含まれ、フィールドA
UXに1直IQ−flex (、:の1直は、書き込
むべきブロックの上位バイトのフィールド長、すなわち
本実施例では1つのブロックiこ完全に書き込む16バ
イトに対応する)が含まれる。
理システムの中実装置に対する直接アクセスを意味する
値0O−Hex (16進表示)が含まれ、フィール
ドEXPに発信モジュールIOMの同定要素(■○M−
I D)が含まれ、フィールドCDEに4’E−Hex
の書き込み操作に対応する(直が含まれ、フィールドA
UXに1直IQ−flex (、:の1直は、書き込
むべきブロックの上位バイトのフィールド長、すなわち
本実施例では1つのブロックiこ完全に書き込む16バ
イトに対応する)が含まれる。
般に、フィールドA U、Xは、媒体によって与えられ
る例えばIOMref。またはPLMref、 など
の操作のレファランスを始めとした嘩々な情報をに基づ
いて使用することができる。
る例えばIOMref。またはPLMref、 など
の操作のレファランスを始めとした嘩々な情報をに基づ
いて使用することができる。
接続線PLIとバスPSB上のメツセージの「ヘディン
グ」のフィールド内の充填値は、簡便さと効率を考慮し
て「操作」コードと「同定」コードの仕様と同じ仕様に
対応することに注意されたい。メツセージPLIとPS
、Bが中実装置とモジュールIOMの間の直接的な接続
に関する場合ニハ、フィールドDST、EXP、CDE
SAUXに対するレファランスが接続線PLIとバスP
SB上のメツセージに無差別に対応する。
グ」のフィールド内の充填値は、簡便さと効率を考慮し
て「操作」コードと「同定」コードの仕様と同じ仕様に
対応することに注意されたい。メツセージPLIとPS
、Bが中実装置とモジュールIOMの間の直接的な接続
に関する場合ニハ、フィールドDST、EXP、CDE
SAUXに対するレファランスが接続線PLIとバスP
SB上のメツセージに無差別に対応する。
以下の説明では、特別な記・戎がない場合には、7 イ
ールドDS T、 E X P 、 CD ESA U
Xニ対するレファランスは接続線PLIとバスPSB上
のメツセージの「ヘディング」部分に関するものとする
。
ールドDS T、 E X P 、 CD ESA U
Xニ対するレファランスは接続線PLIとバスPSB上
のメツセージの「ヘディング」部分に関するものとする
。
極めて特殊なタイプの内部バス、すなわちバスUMIを
参照して本発明を説明していることに注意されたい。も
ちろん、本発明の範囲をはずれることなく、ここでは1
6バイトに限定されているデータブロックを、接続線P
LIのメツセージのフォーマットを特にデータブロック
の上位バイトのフィールド長に関して変更することなく
、256バイトまで拡張することができる(「ヘディン
グ」部分の補助コードAUXに対応するバイトにおいて
は16進値0O−Hexによって最大値で256バイト
が与えられる)。
参照して本発明を説明していることに注意されたい。も
ちろん、本発明の範囲をはずれることなく、ここでは1
6バイトに限定されているデータブロックを、接続線P
LIのメツセージのフォーマットを特にデータブロック
の上位バイトのフィールド長に関して変更することなく
、256バイトまで拡張することができる(「ヘディン
グ」部分の補助コードAUXに対応するバイトにおいて
は16進値0O−Hexによって最大値で256バイト
が与えられる)。
4つのタイプの接続に対応する異なるメツセージを以下
に簡潔に提示する。第3図に示した実施例についてのメ
ンセージと比較すると、対応するメツセージは接続の特
殊性を考慮して変えられている(例えばいくつかのメッ
セージPLIは1ワードしかもたず、他のメツセージは
メモリアドレスMAをもたない)。しかし、あらゆるメ
ンセージは上で説明したのと同じ基本構造を特に「ヘデ
ィング」部分にもつ。
に簡潔に提示する。第3図に示した実施例についてのメ
ンセージと比較すると、対応するメツセージは接続の特
殊性を考慮して変えられている(例えばいくつかのメッ
セージPLIは1ワードしかもたず、他のメツセージは
メモリアドレスMAをもたない)。しかし、あらゆるメ
ンセージは上で説明したのと同じ基本構造を特に「ヘデ
ィング」部分にもつ。
■、接続■○M/CPU
バスPSB側でモジュールIOMに実現されているI1
0チャネルとバスUMI側の中央処理装置(CP U)
は、接続、分離、終了などの事象を知らせる「中断」タ
イプのメツセージによって直接に双方向の通信を行う。
0チャネルとバスUMI側の中央処理装置(CP U)
は、接続、分離、終了などの事象を知らせる「中断」タ
イプのメツセージによって直接に双方向の通信を行う。
3本の実在の接続線、すなわち2つのバスUMI、PS
Bと接続線PL■の上を情報が移動する。
Bと接続線PL■の上を情報が移動する。
接続媒体(CLM)と(PLM)はこのタイプのメツセ
ージに対しては透過性があり、その機能はプロトコルの
変換、特にメツセージの「ヘディング」部分の再構成に
限定される。
ージに対しては透過性があり、その機能はプロトコルの
変換、特にメツセージの「ヘディング」部分の再構成に
限定される。
接続線PLI上では、メツセージが1ワードに限定され
る。中央処理装置の動作がモジュール■OMによって中
断される場合には、フィールドが以下のようにエンコー
ドされる。すなわち、DSTに対しては0O−Hex
、 EXPに対してはl0MID、CDEに対してはコ
ード操作48−flex 。
る。中央処理装置の動作がモジュール■OMによって中
断される場合には、フィールドが以下のようにエンコー
ドされる。すなわち、DSTに対しては0O−Hex
、 EXPに対してはl0MID、CDEに対してはコ
ード操作48−flex 。
AUXに対してはCPU−IDにエンコードされる。逆
の中断の場合、フィールドAUXが、中央メモリ (
MMU)内に記憶されている入力/出力表の中に目印コ
ードPCを入れる。実際、このようにして正式に知らさ
れた事象に関する追加情報は、「郵便箱」と呼ばれる方
法によってアクティブにされるモジュールIOMにより
得られる。
の中断の場合、フィールドAUXが、中央メモリ (
MMU)内に記憶されている入力/出力表の中に目印コ
ードPCを入れる。実際、このようにして正式に知らさ
れた事象に関する追加情報は、「郵便箱」と呼ばれる方
法によってアクティブにされるモジュールIOMにより
得られる。
■、接続I OM / M M U
モジュールIOMと中央メモリ (MMU)の間の接
続IOM/MMUは、メモリの緊急アクセス操作とも呼
ばれる。本発明によれば、単位メモリのアクセスコマン
ド(読み出し、書き込み)は、メツセージの形態にされ
る。従って、情報は3本の実在の接続線UMI、PLI
、PSB上でアクティブにされない(非同期の)メツセ
ージまたはリクエストの形態で移動する。この場合、接
続媒体(CLM)と(PLM)はやはり透過性があり、
プロトコルの変換機能のみをもつ。
続IOM/MMUは、メモリの緊急アクセス操作とも呼
ばれる。本発明によれば、単位メモリのアクセスコマン
ド(読み出し、書き込み)は、メツセージの形態にされ
る。従って、情報は3本の実在の接続線UMI、PLI
、PSB上でアクティブにされない(非同期の)メツセ
ージまたはリクエストの形態で移動する。この場合、接
続媒体(CLM)と(PLM)はやはり透過性があり、
プロトコルの変換機能のみをもつ。
中央メモリに向けてのメツセージまたはリクエスト(フ
ィールドDST=00)によって以下の清報が出力され
る。
ィールドDST=00)によって以下の清報が出力され
る。
a、コマンド: 「ブロックのテスト/セント」(フィ
ールドCDE=45)または「ブロックの読み出し」
(フィールドCDE=46>または「ブロックへの書き
込み」 (フィールドCDE=4E)(全体的または部
分的)。
ールドCDE=45)または「ブロックの読み出し」
(フィールドCDE=46>または「ブロックへの書き
込み」 (フィールドCDE=4E)(全体的または部
分的)。
b、メモリアドレス(MA):問題のメモリ領域の開始
を示すバイトのアドレス。
を示すバイトのアドレス。
C0書き込むべきブロック内の上位バイトのフィールド
長(AUX)。
長(AUX)。
d、 (16バイトのブロックごとに)書き込むデー
タ。
タ。
書き込みが成功した場合には、中央メモリは、書き込み
コマンドに応答してメツセージを送ることはない。これ
に対して逆の場合には、応答メ、ンセージで「ブロック
への書き込み」コマンドのメモリアドレスを送り返し、
失敗の原因を明らかにする。
コマンドに応答してメツセージを送ることはない。これ
に対して逆の場合には、応答メ、ンセージで「ブロック
への書き込み」コマンドのメモリアドレスを送り返し、
失敗の原因を明らかにする。
読み出し操作の場合(その中には「ブロックのテスト/
セント」も含まれる)には、モジュールIOMに向けて
の中央メモリの応答メンセージにより、必要に応じて訂
正されたエラーを正式に知らせて中央メモリにおいてア
クセスされたブロックの内容を拒否するか、あるいは失
敗の原因を示す。
セント」も含まれる)には、モジュールIOMに向けて
の中央メモリの応答メンセージにより、必要に応じて訂
正されたエラーを正式に知らせて中央メモリにおいてア
クセスされたブロックの内容を拒否するか、あるいは失
敗の原因を示す。
(例えば第2図に示されたメツセージを提示する際に例
として役立った)「プロ、ツクへの書き込み」コマンド
は、モジュールIOMによっテDSTがQQ−Hexで
あるという同定結果とともに中央メモリ (MMU)に
送られる。このコマンドのあとにはメモリアドレスMA
と書き込むべきデータブロックの一部または全部が続く
。最上位ノくイトは、アドレスMAの下位ビット28〜
31の内容によって与えられる。一方、上位バイトの長
さ(ブロックの部分書き込みの場合には1O−t(ex
未満の埴)はフィールドAUXに含まれている。
として役立った)「プロ、ツクへの書き込み」コマンド
は、モジュールIOMによっテDSTがQQ−Hexで
あるという同定結果とともに中央メモリ (MMU)に
送られる。このコマンドのあとにはメモリアドレスMA
と書き込むべきデータブロックの一部または全部が続く
。最上位ノくイトは、アドレスMAの下位ビット28〜
31の内容によって与えられる。一方、上位バイトの長
さ(ブロックの部分書き込みの場合には1O−t(ex
未満の埴)はフィールドAUXに含まれている。
「ブロックの読み出し」コマンドは、やはりモジュール
IOMによってDSTが0O−Hexであるという同定
結果とともに中央メモリ (MMU)に送られる。この
コマンドのあとにはメモリアドレスMAと、フィールド
AUXに含まれる命令■○Mのレファランス(IOM
ref、 )が続く。中央メモリの応答コマンドは4
である。すなわち、メモリの書き込みエラーくフィール
ドCDE二49)。このコマンドは、実行されない「ブ
ロックへの書き込み」コマンドに関係するメモリアドレ
スMAをモジュールIOMに送り返すとともに、失敗の
種類をフィールドAUXに示す。
IOMによってDSTが0O−Hexであるという同定
結果とともに中央メモリ (MMU)に送られる。この
コマンドのあとにはメモリアドレスMAと、フィールド
AUXに含まれる命令■○Mのレファランス(IOM
ref、 )が続く。中央メモリの応答コマンドは4
である。すなわち、メモリの書き込みエラーくフィール
ドCDE二49)。このコマンドは、実行されない「ブ
ロックへの書き込み」コマンドに関係するメモリアドレ
スMAをモジュールIOMに送り返すとともに、失敗の
種類をフィールドAUXに示す。
メモリブロックの復帰−状態O(フィールドCDE=4
0)。「ブロックの読み出しJコマンドに応答したこの
コマンドは、リクエストされたメモリブロックの内容を
出力し、読み出しエラーがないことを示す。
0)。「ブロックの読み出しJコマンドに応答したこの
コマンドは、リクエストされたメモリブロックの内容を
出力し、読み出しエラーがないことを示す。
メモリブロックの復帰−状態1 (フィールドCD E
=41)。「ブロックの読み出し」コマンドに応答し
たこのコマンドは、リクエストされたブロックメモリの
内容を出力し、読み出しエラーの訂正を示す。
=41)。「ブロックの読み出し」コマンドに応答し
たこのコマンドは、リクエストされたブロックメモリの
内容を出力し、読み出しエラーの訂正を示す。
メモリブロックの復帰−状態2 (フィールドCDE=
42) !、rブロックの読み出し」コマンドに応答し
たこのコマンドは、リクエストされたブロックメモリの
内容を出力し、訂正不能なエラーの存在を示す。
42) !、rブロックの読み出し」コマンドに応答し
たこのコマンドは、リクエストされたブロックメモリの
内容を出力し、訂正不能なエラーの存在を示す。
これら応答メツセージはすべて、DSTコードとしてリ
クエストが出されたモジュールIOMの同定部を備えて
いる(IOM=ID)。
クエストが出されたモジュールIOMの同定部を備えて
いる(IOM=ID)。
■、接続10M/PLM
この接続■○M/PLMは中央メモリ (MMU)の入
力データまたは出力データの移動操作の全体の外部段階
を構成しており、この接続IOM/PLMでは、通信I
OM/MMUはもはや直接ではなく「メモリ・サーバ
」の機能を果たす外部接続媒体(PLM)によって制御
される。
力データまたは出力データの移動操作の全体の外部段階
を構成しており、この接続IOM/PLMでは、通信I
OM/MMUはもはや直接ではなく「メモリ・サーバ
」の機能を果たす外部接続媒体(PLM)によって制御
される。
この接続10M/PLMにはバスPSB上のメッセージ
しか対応しない。
しか対応しない。
モジュールIOMから出力された交渉メッセージにより
初期化される上記の外部操作は、外部接続媒体(PLM
)の制御下に置かれる。この外部接続媒体(PLM)は
、DMA(メモリへの直接アクセス)機能を有する32
個のサーバの集合を(1iiえている。各サーバは11
個のレジスタで構成されている。すなわち、 ・16ビソトのrIOM+fi作のレファランス」レジ
スタ1個。
初期化される上記の外部操作は、外部接続媒体(PLM
)の制御下に置かれる。この外部接続媒体(PLM)は
、DMA(メモリへの直接アクセス)機能を有する32
個のサーバの集合を(1iiえている。各サーバは11
個のレジスタで構成されている。すなわち、 ・16ビソトのrIOM+fi作のレファランス」レジ
スタ1個。
・8ヒ゛ノドの「メモリコマンド」レジスタl(固。
・16ビツトの「伝送長」 (4バイトのワードを単位
をした長さ)レジスタ1個。
をした長さ)レジスタ1個。
・中央メモリ内でバッファメモリを連結するための4つ
のメモリ記述装置。各メモリ記述装置は、16ビツトの
「長さ]、すなわち半ワード(バイト単位での長さ)の
レジスタ1個と、32ビツト、すなわち1ワードの「ア
ドレス」 (バイト単位でのアドレス)レジスタ1個と
を備えている。
のメモリ記述装置。各メモリ記述装置は、16ビツトの
「長さ]、すなわち半ワード(バイト単位での長さ)の
レジスタ1個と、32ビツト、すなわち1ワードの「ア
ドレス」 (バイト単位でのアドレス)レジスタ1個と
を備えている。
モジュールIOMは、DMA機能を有するサーハを可能
な限り占有することができる。DMA機能を有するサー
バが同時に動作する能力は、主としてバスPSBの制御
回路と外部接続媒体(PLM)の構造とに依存すること
に注意されたい。例えば、あとで第6図を参照して説明
する外部接続媒体(PLM)を用いても入力操作と出力
操作しか同時に行わせることができない。データを移動
させるこれら外部操作は長さに関係するが、この長さは
64キロバイトの4(@に達する可能性がある。
な限り占有することができる。DMA機能を有するサー
バが同時に動作する能力は、主としてバスPSBの制御
回路と外部接続媒体(PLM)の構造とに依存すること
に注意されたい。例えば、あとで第6図を参照して説明
する外部接続媒体(PLM)を用いても入力操作と出力
操作しか同時に行わせることができない。データを移動
させるこれら外部操作は長さに関係するが、この長さは
64キロバイトの4(@に達する可能性がある。
D M A 機能を有するサーバはモジュールIOMと
バスPSBの負担を軽減する「メモリ・サーバ」であり
、このようにしてバスPSBの有効ビット伝送速度を向
上させる。
バスPSBの負担を軽減する「メモリ・サーバ」であり
、このようにしてバスPSBの有効ビット伝送速度を向
上させる。
中央メモリにデータを入力する場合には、モジュールI
OMが、バスPSBに、2ワードからなる「ヘディング
」部分と「データ」部分とを有する非同期メツセージ「
バッファー入力リクエスト」(フィールドCD E =
24)を送ることにより操作を初期化する。この「ヘデ
ィング」部分はさらに、求める媒体PLMの同定部(P
LM−ID)をフィールドDST内に、IOM+fi作
のレファランス(IOM ref、)をフィールドAU
X内に備える。
OMが、バスPSBに、2ワードからなる「ヘディング
」部分と「データ」部分とを有する非同期メツセージ「
バッファー入力リクエスト」(フィールドCD E =
24)を送ることにより操作を初期化する。この「ヘデ
ィング」部分はさらに、求める媒体PLMの同定部(P
LM−ID)をフィールドDST内に、IOM+fi作
のレファランス(IOM ref、)をフィールドAU
X内に備える。
「データ」部分は、データ伝送の全長くワード番号2)
と記述装置(ワード番号3〜8)とを含んでいる。デー
タ伝送の全長(ワード番号2)は、合体したメモリ記述
装置内のデータ長の加算によって得られ、4バイトの倍
数(より大きな倍数は丸められている)でデータ伝送の
全長が表されている。記述装置(ワード番号3〜8)は
、それぞfLfJ<64キロバイ) (216バイト)
に限定された対応するバイト列をバイト単位で表した長
さと、記述装置により規定されるハイド列の書き込みが
開始されるときの主メモリ内のバイトのアドレスとを備
えている。
と記述装置(ワード番号3〜8)とを含んでいる。デー
タ伝送の全長(ワード番号2)は、合体したメモリ記述
装置内のデータ長の加算によって得られ、4バイトの倍
数(より大きな倍数は丸められている)でデータ伝送の
全長が表されている。記述装置(ワード番号3〜8)は
、それぞfLfJ<64キロバイ) (216バイト)
に限定された対応するバイト列をバイト単位で表した長
さと、記述装置により規定されるハイド列の書き込みが
開始されるときの主メモリ内のバイトのアドレスとを備
えている。
モジュールIOMから出力されるこの初期化用メツセー
ジに続いてはメツセージ列がバスPSB上に現れる。第
1に、外部接続媒体(PLM)の応答メツセージ、すな
わち許可メツセージ「バッファ入力許可」、または拒否
メツセージ「バッファ入力拒否」があり、次に、許可の
場合には、モジュール■○Mから出力された1つまたは
複数のデータ伝送メンセージ「パケット入力」が続き、
次いで、外部接続媒体(PLM)がら出力されて操作の
終了を知らせるメツセージ[データ入力終了−が来る。
ジに続いてはメツセージ列がバスPSB上に現れる。第
1に、外部接続媒体(PLM)の応答メツセージ、すな
わち許可メツセージ「バッファ入力許可」、または拒否
メツセージ「バッファ入力拒否」があり、次に、許可の
場合には、モジュール■○Mから出力された1つまたは
複数のデータ伝送メンセージ「パケット入力」が続き、
次いで、外部接続媒体(PLM)がら出力されて操作の
終了を知らせるメツセージ[データ入力終了−が来る。
これらのすべてのメツセージについて以下に説明する。
例えば外部接続媒体(PLM)はメツセージ「バッファ
入力許可」 (フィールドCDE=35)に応答してフ
ィールドA U Xに、モジュールI。
入力許可」 (フィールドCDE=35)に応答してフ
ィールドA U Xに、モジュールI。
Mによってリクエストされた操作を割り当てられたDM
A機能(PLM ref、 )付きサーハルファラン
スを与える。このメンセージのr f −りJ部分は第
3のワード(ワード番号2)を備えている。このワード
では、■oM摸作操作ファランス(IOM ref、
)が1バイトで表され、作業の最大速度も1バイトで
表されている。この応答が交渉シーケンスを終了させ、
この応答の直後には第1のメツセージ「データパケット
の入力」がモジュールIOMによって同期して送られる
。メツセージの「ヘディング」部分は、フィールドEX
P内にモジュールIOMの同定部(IOM−ID)を備
え、フィールドDST内に外部接続媒体(PLM)の同
定部(PLM−I D)を備え、フィールドCDEにコ
マンドコード(3F−Hexであり、最後のパケットに
対しては3E−Hexに変更される)を備え、フィール
ドAUX内に操作のレファランス(PLM ref、)
を備えている。このメツセージの「データ」部分は最大
で32バイトである。
A機能(PLM ref、 )付きサーハルファラン
スを与える。このメンセージのr f −りJ部分は第
3のワード(ワード番号2)を備えている。このワード
では、■oM摸作操作ファランス(IOM ref、
)が1バイトで表され、作業の最大速度も1バイトで
表されている。この応答が交渉シーケンスを終了させ、
この応答の直後には第1のメツセージ「データパケット
の入力」がモジュールIOMによって同期して送られる
。メツセージの「ヘディング」部分は、フィールドEX
P内にモジュールIOMの同定部(IOM−ID)を備
え、フィールドDST内に外部接続媒体(PLM)の同
定部(PLM−I D)を備え、フィールドCDEにコ
マンドコード(3F−Hexであり、最後のパケットに
対しては3E−Hexに変更される)を備え、フィール
ドAUX内に操作のレファランス(PLM ref、)
を備えている。このメツセージの「データ」部分は最大
で32バイトである。
予定している伝送長が正確に32の倍数でない場合には
、最後のワードに上位でないバイトが追加される。
、最後のワードに上位でないバイトが追加される。
PLMの「メモリ・サーバ」機能は、最初のメツセージ
「データパケットの入力」の受信後に直ちにアクティブ
にされる。外部接続媒体(PLM)は、データパケット
を受信するにつれて中央メモリ内にバイト列を書き込む
。外部接続媒体(PLM)は、データの運動の内部段階
に従って接続線PLI上にタイプ■のメツセージ(あと
で説明する)を発生させながら中央メモリに書き込みを
行う。このメツセージは、モジュールIOMが緊急アク
セス操作において直接に送るメツセージ(タイプHのメ
ツセージ)と似ている。
「データパケットの入力」の受信後に直ちにアクティブ
にされる。外部接続媒体(PLM)は、データパケット
を受信するにつれて中央メモリ内にバイト列を書き込む
。外部接続媒体(PLM)は、データの運動の内部段階
に従って接続線PLI上にタイプ■のメツセージ(あと
で説明する)を発生させながら中央メモリに書き込みを
行う。このメツセージは、モジュールIOMが緊急アク
セス操作において直接に送るメツセージ(タイプHのメ
ツセージ)と似ている。
受信したデータの中央メモリへの書き込みが終了すると
、外部接続媒体(PLM)はメンセージ「データ入力終
了」を出力し、D M A機能を有するサーバを開放す
る。3ワードの長さのこのメッセージは、フィールドD
STにモジュールIOMの同定部(IOM−ID)を含
み、フィールドExpに外部接続媒体(PLM)の同定
部(PLMID)を含み、フィールドCDEにコード4
CHexを含み、最後に、フィールドAUXに外部接続
媒体(PLM)による操作のレファランス(PLM r
ef、 )を含む「ヘディング」部分を備えている。
、外部接続媒体(PLM)はメンセージ「データ入力終
了」を出力し、D M A機能を有するサーバを開放す
る。3ワードの長さのこのメッセージは、フィールドD
STにモジュールIOMの同定部(IOM−ID)を含
み、フィールドExpに外部接続媒体(PLM)の同定
部(PLMID)を含み、フィールドCDEにコード4
CHexを含み、最後に、フィールドAUXに外部接続
媒体(PLM)による操作のレファランス(PLM r
ef、 )を含む「ヘディング」部分を備えている。
「データ」部分は1ワードの長さであり、一方ではIO
Mによる操作のレファランス(IOM ref、)を、
他方では操作の状態の表示(成功の場合には0O−He
x、事故の場合にはより大きな値)を含んでいる。この
最後の場合には、モジュールIOMが初期化メツセージ
「バッファ入力リクエスト」を送ることによって全体の
操作をに再開させる必要がある。
Mによる操作のレファランス(IOM ref、)を、
他方では操作の状態の表示(成功の場合には0O−He
x、事故の場合にはより大きな値)を含んでいる。この
最後の場合には、モジュールIOMが初期化メツセージ
「バッファ入力リクエスト」を送ることによって全体の
操作をに再開させる必要がある。
媒体PLMによってメツセージ「バッファ入力リクエス
ト」 (フィールドCD E =34−Hex)が拒否
された場合には、この媒体は、■ワードに減縮された「
データ」部分に操作のIOMのレファランス(IOMr
ef、)が含まれるメツセージを出力する。この拒否は
、外部接続媒体(PLM)、特にDMA1i能を有する
サーバ(この場合はほとんどない)の側にリソースが欠
如していることと、「バッファ入力リクエスト」メツセ
ージの内容に合致しないリクエストとに起因する可能性
がある。
ト」 (フィールドCD E =34−Hex)が拒否
された場合には、この媒体は、■ワードに減縮された「
データ」部分に操作のIOMのレファランス(IOMr
ef、)が含まれるメツセージを出力する。この拒否は
、外部接続媒体(PLM)、特にDMA1i能を有する
サーバ(この場合はほとんどない)の側にリソースが欠
如していることと、「バッファ入力リクエスト」メツセ
ージの内容に合致しないリクエストとに起因する可能性
がある。
従ってモジュールIOMは新たなリクエストを出力する
必要がある。
必要がある。
バスPSB上における外部段階でのデータ出力操作はデ
ータ入力操作と似た構造であるため、これ以上詳しくは
説明しない。コマンドの数はやはり5である。バスPS
B上の同数の典型的なメンセージがコマンドに対応して
いる。
ータ入力操作と似た構造であるため、これ以上詳しくは
説明しない。コマンドの数はやはり5である。バスPS
B上の同数の典型的なメンセージがコマンドに対応して
いる。
・操作を初期化するために外部接続媒体(PLM)に向
けて出力するモジュール■○Mの[出力データリクエス
トー、。このメツセージは、操作レファランス(IOM
ref、)のほかに、データ転送(中央メモリアドレ
スと転送するバイトのフィールドの対応する長さ)に関
係するメモリ記述装置(最大で4個)を含んでいる。
けて出力するモジュール■○Mの[出力データリクエス
トー、。このメツセージは、操作レファランス(IOM
ref、)のほかに、データ転送(中央メモリアドレ
スと転送するバイトのフィールドの対応する長さ)に関
係するメモリ記述装置(最大で4個)を含んでいる。
・モジュールIOMに向けて出力する外部接続媒体(P
LM)の「バッファ入力リクエスト」。このメツセージ
は、特に、操作に割り当てられたPLMのリソース(D
MA機能を有するサーバ)のレファランス(P LM
ref、 )を含んでいる。
LM)の「バッファ入力リクエスト」。このメツセージ
は、特に、操作に割り当てられたPLMのリソース(D
MA機能を有するサーバ)のレファランス(P LM
ref、 )を含んでいる。
・外部接続媒体(PLM)に向けて出力するモジュール
IOMの「バッファ出力許可」または「バッファ出力拒
否」。許可の場合にはメツセージが転送の最大速度を決
める。
IOMの「バッファ出力許可」または「バッファ出力拒
否」。許可の場合にはメツセージが転送の最大速度を決
める。
・モジュールIOMに向けた外部接続媒体(PLM)の
「出力のデータパケット」。[バッファ出力許可を外部
接続媒体(PLM)のメモリ・サーバが受信すると直ち
に、この外部接続媒体(PLM)は中央メモリから読み
出されたデータを直ちに同期メツセージ列「出力データ
パケット」としてモジュールIOMに送る。中央メモリ
がら外部接続媒体(PLM)へのデータ転送は、データ
移動操作の内部段階において、いわゆるタイプ■てあり
緊急アクセス操作においてモジュールIOMが直接に出
力するメツセージ(タイプHのメツセージ)と似たメツ
セージによって実行される。
「出力のデータパケット」。[バッファ出力許可を外部
接続媒体(PLM)のメモリ・サーバが受信すると直ち
に、この外部接続媒体(PLM)は中央メモリから読み
出されたデータを直ちに同期メツセージ列「出力データ
パケット」としてモジュールIOMに送る。中央メモリ
がら外部接続媒体(PLM)へのデータ転送は、データ
移動操作の内部段階において、いわゆるタイプ■てあり
緊急アクセス操作においてモジュールIOMが直接に出
力するメツセージ(タイプHのメツセージ)と似たメツ
セージによって実行される。
データ出力操作の様々なメッセージのフォーマントに関
しては、データ入力操作の中に存在する等価な機能メツ
セージのフォーマントがら直接に導出される。
しては、データ入力操作の中に存在する等価な機能メツ
セージのフォーマントがら直接に導出される。
■、接続P L M / M M U
外部接続媒体(PLM)と中央メモリ (MMU)の
間の接続PLM/MMUは、データ移動操作の内部段階
に対応する。この接続には、バスUMIと接続線PLI
上のメツセージだけが対応する。
間の接続PLM/MMUは、データ移動操作の内部段階
に対応する。この接続には、バスUMIと接続線PLI
上のメツセージだけが対応する。
メツセージの構造は、タイプ■の接続(緊急アクセス)
に関するメツセージを説明した際のメツセージの構造と
等しいが、モジュールIOMのi能が、コード(PLM
ID)によって同定される外部接続媒体(PLM)
の機能で置換されてぃる。
に関するメツセージを説明した際のメツセージの構造と
等しいが、モジュールIOMのi能が、コード(PLM
ID)によって同定される外部接続媒体(PLM)
の機能で置換されてぃる。
この接続で利用される典型的なメッセージを以下に列挙
するが、これらメツセージについてはここでは詳しく説
明しない(読者は緊急アクセスのメツセージの説明を参
照されたい)。メツセージとは、すなわち、外部接続媒
体(PLM)から出発して、メツセージ、「ブロックの
テスト」、「ブロックの読み出し」、「ブロックへの書
き込み」と、中央メモリに応答した「メモリへの書き込
みのエラー」、[メモリブロックの復帰、状態0/l/
2Jである。
するが、これらメツセージについてはここでは詳しく説
明しない(読者は緊急アクセスのメツセージの説明を参
照されたい)。メツセージとは、すなわち、外部接続媒
体(PLM)から出発して、メツセージ、「ブロックの
テスト」、「ブロックの読み出し」、「ブロックへの書
き込み」と、中央メモリに応答した「メモリへの書き込
みのエラー」、[メモリブロックの復帰、状態0/l/
2Jである。
本発明の情報処理システムの内部バスと外部バスの並列
チャネル間を伝送される様々なメツセージの説明が終了
したため、接続媒体(CLM)と(PLM)を第4図、
第5図、第6図をそれぞれ参照して以下に説明する。
チャネル間を伝送される様々なメツセージの説明が終了
したため、接続媒体(CLM)と(PLM)を第4図、
第5図、第6図をそれぞれ参照して以下に説明する。
第4図を参照すると、内部接続媒体(CLlvi)は、
データ受信用の一群のバッファメモリ100で構成され
た作業用メモリ群と、アドレス受信用の一対の補助バッ
ファメモリ102.104(TAUOとTAUI、TA
POとTAPI>と、接続線PLI上を伝送されるメモ
リの「ヘディング」部分を受信するための別の補助バッ
ファメモリ106(THOとTHI)とを備えている。
データ受信用の一群のバッファメモリ100で構成され
た作業用メモリ群と、アドレス受信用の一対の補助バッ
ファメモリ102.104(TAUOとTAUI、TA
POとTAPI>と、接続線PLI上を伝送されるメモ
リの「ヘディング」部分を受信するための別の補助バッ
ファメモリ106(THOとTHI)とを備えている。
内部接続媒体(CLM)は、接続線PLIと通信する一
組の記憶用双方向ゲート108.110をさらに備えて
いる。これら−組の記憶用ゲート108.110は、ノ
ード135において放射状に接続されて(この実施例の
場合には、接続線PLIの数が2つであることを考慮し
て並列である)、接続線PLlの並列チャネルPC−P
L I OとPC−PL■1にそれぞれ接続されている
。
組の記憶用双方向ゲート108.110をさらに備えて
いる。これら−組の記憶用ゲート108.110は、ノ
ード135において放射状に接続されて(この実施例の
場合には、接続線PLIの数が2つであることを考慮し
て並列である)、接続線PLlの並列チャネルPC−P
L I OとPC−PL■1にそれぞれ接続されている
。
図示されてはいないが、上記の各メモリ too、10
2.104と記憶用ゲート108.110に対応する回
路は数が32(第4図では×32)であり、幅が4バイ
トすなわち1ワードの情報の伝達が可能である。これら
接続線と本来の伝達回路には、パリティ制御装置PAR
112,114,116に接続された4本のパリティ線
(1バイトにつき1本)が付加されている。内部接続媒
体(CLM)は、クロック(HOR)124によって互
いに同期状態にされた2つのシーケンサ、シーケンサ(
UMS) 118とシーケンサ(PLS)120を備
えている。内部接続媒体(CLM)は、インターフェイ
ス回路US A RT8251 (図示せず)を介して
、2本の媒体間接続線の直列なチャネル5C−PL I
Oと5CPL11に接続された8086型マイクロプ
ロセツサの周囲に構成されたサービス制御装置(ASC
>42をさらに備えている。サービス制御装置(ASC
)42は、特に、情報処理シクテムの初期化と、テスト
方法およびエラーの伝達手順を管理する。
2.104と記憶用ゲート108.110に対応する回
路は数が32(第4図では×32)であり、幅が4バイ
トすなわち1ワードの情報の伝達が可能である。これら
接続線と本来の伝達回路には、パリティ制御装置PAR
112,114,116に接続された4本のパリティ線
(1バイトにつき1本)が付加されている。内部接続媒
体(CLM)は、クロック(HOR)124によって互
いに同期状態にされた2つのシーケンサ、シーケンサ(
UMS) 118とシーケンサ(PLS)120を備
えている。内部接続媒体(CLM)は、インターフェイ
ス回路US A RT8251 (図示せず)を介して
、2本の媒体間接続線の直列なチャネル5C−PL I
Oと5CPL11に接続された8086型マイクロプ
ロセツサの周囲に構成されたサービス制御装置(ASC
>42をさらに備えている。サービス制御装置(ASC
)42は、特に、情報処理シクテムの初期化と、テスト
方法およびエラーの伝達手順を管理する。
一群のバッファメモリ100は双方向性であり、入力に
おいて容量がそれぞれ4ワードの2つのメモリ回路B
P U O(152)とB P U 1 (154)に
分割され、出力において容量がやはり4ワードの2つの
メモリ回路BUP 0(156) 、BUP 1(15
8)と、容量が1ワードの2つのメモリ回路TWO1T
WH160)に分割される。メモリ回路TWO1T’v
V1は、特に、中央処理装置によるモジュールIOMの
中断に関係する「郵便箱」の手順において情報の転送を
行うためのものである。これらメモリ回路は並列に接続
されており、一方では一組のゲート130を介してバス
UMIの「デークヨチャネルUMI−DTに接続され、
他方、接続線PLIの側では作業用バス132に接続さ
れている。このバス132は、−組のゲートTST13
4を介してサービス制御装置(ASC)42に接続され
、ノード135に接続された一組の隔離用ゲート15(
1136を介して記憶用ゲート108.110に接続さ
れ、別の一組の隔離用ゲートISO138を介して一組
の補助バッファメモリ102.104.106の入力に
接続されている。補助バッファメモリ102.104.
106はすべて容量が1ワードであり、情報処理システ
ム内の接続線PLIと同数のバッファメモリをそれぞれ
備えている(ここでは2個)。アドレス用の第1のバッ
ファメモリ(TAUOとTAUl)102は、出力がバ
ス140によって一組のゲート142を介してバスUM
IのアドレスチャネルUMI−IDに接続されている。
おいて容量がそれぞれ4ワードの2つのメモリ回路B
P U O(152)とB P U 1 (154)に
分割され、出力において容量がやはり4ワードの2つの
メモリ回路BUP 0(156) 、BUP 1(15
8)と、容量が1ワードの2つのメモリ回路TWO1T
WH160)に分割される。メモリ回路TWO1T’v
V1は、特に、中央処理装置によるモジュールIOMの
中断に関係する「郵便箱」の手順において情報の転送を
行うためのものである。これらメモリ回路は並列に接続
されており、一方では一組のゲート130を介してバス
UMIの「デークヨチャネルUMI−DTに接続され、
他方、接続線PLIの側では作業用バス132に接続さ
れている。このバス132は、−組のゲートTST13
4を介してサービス制御装置(ASC)42に接続され
、ノード135に接続された一組の隔離用ゲート15(
1136を介して記憶用ゲート108.110に接続さ
れ、別の一組の隔離用ゲートISO138を介して一組
の補助バッファメモリ102.104.106の入力に
接続されている。補助バッファメモリ102.104.
106はすべて容量が1ワードであり、情報処理システ
ム内の接続線PLIと同数のバッファメモリをそれぞれ
備えている(ここでは2個)。アドレス用の第1のバッ
ファメモリ(TAUOとTAUl)102は、出力がバ
ス140によって一組のゲート142を介してバスUM
IのアドレスチャネルUMI−IDに接続されている。
他方の組のアドレス用バッファメモリ (TAPOとT
API)104は、出力が、−組の「ヘディング」用バ
ッファメモリ (THOとTHI)106の出力と同様
にループを形成し、隔離用ゲートISO138を介して
バス132に接続されている。このループ構成は、上で
説明したタイプ■とタイプ■の接続において応答メツセ
ージをモジュールIOMと外部接続媒体(PLM)に向
けて発生させるのに利用される。
API)104は、出力が、−組の「ヘディング」用バ
ッファメモリ (THOとTHI)106の出力と同様
にループを形成し、隔離用ゲートISO138を介して
バス132に接続されている。このループ構成は、上で
説明したタイプ■とタイプ■の接続において応答メツセ
ージをモジュールIOMと外部接続媒体(PLM)に向
けて発生させるのに利用される。
同様に、−組のゲート108と110のメモリは容量が
1ワードである。
1ワードである。
クロック(HOR)124は同期した2つのクロック信
号を出力する。一方はバスUMIに出力され、他方はX
CLと表記されて(矢印148で示した線を参照のこと
)接続線PLIの並列なチャネルに出力される。シーケ
ンサ(UMS)118と(PLS)120は、信号xC
Lによりやはり同期して同じ周波数で動作する。
号を出力する。一方はバスUMIに出力され、他方はX
CLと表記されて(矢印148で示した線を参照のこと
)接続線PLIの並列なチャネルに出力される。シーケ
ンサ(UMS)118と(PLS)120は、信号xC
Lによりやはり同期して同じ周波数で動作する。
シーケンサ(UMS)118は、−組のゲート146を
介してバスUMIのコマンドチャネルUMI−CMDに
接続されている。シーケンサ(UMS)118は、バス
UMI上の優先順位を制御するほかに、メモリ 100
と102のパスUMI側のアクセス用ゲートを制御する
(矢印150で示したネットワークを参照のこと)。さ
らに、シーケンサ(UMS) 118は、補助バッフ
ァメモリ 106(THOとTHI)に含まれるメツセ
ージ(またはメッセージのヘディング)をもとにしたイ
ンストラクションを受信することができる。
介してバスUMIのコマンドチャネルUMI−CMDに
接続されている。シーケンサ(UMS)118は、バス
UMI上の優先順位を制御するほかに、メモリ 100
と102のパスUMI側のアクセス用ゲートを制御する
(矢印150で示したネットワークを参照のこと)。さ
らに、シーケンサ(UMS) 118は、補助バッフ
ァメモリ 106(THOとTHI)に含まれるメツセ
ージ(またはメッセージのヘディング)をもとにしたイ
ンストラクションを受信することができる。
シーケンサ(PLS)120は、メモリ100と102
の接続線PLI側のアクセス用ゲートと、メモリ104
.106のアクセス用ゲートと、ゲートISO136,
138の記憶用ゲート108.110の制御と、データ
伝送用の36本の線(矢印152で示したネットワーク
を参照のこと)に対する3本の追加線(図示せず)上で
接続線PLIの並列チャネルにおいて使用される制御信
号(第4図ではXIRO/1、XIGO/l、XCPO
/1と表記)の発生および/または受信の制御を行う。
の接続線PLI側のアクセス用ゲートと、メモリ104
.106のアクセス用ゲートと、ゲートISO136,
138の記憶用ゲート108.110の制御と、データ
伝送用の36本の線(矢印152で示したネットワーク
を参照のこと)に対する3本の追加線(図示せず)上で
接続線PLIの並列チャネルにおいて使用される制御信
号(第4図ではXIRO/1、XIGO/l、XCPO
/1と表記)の発生および/または受信の制御を行う。
これら3本の線は、機能についてはあとで説明するが、
双方向線XCPと、出力用単方向線XIGと、受信用単
方向線XIRに分割され、それぞれ、双方向の一組の記
憶用ゲート(図示せず)、単方向の記憶用ゲート(図示
せず)、記憶回路(図示せず)によってシーケンサ(P
LS)152に接続されている。これら記憶用ゲートお
よび記憶回路はすべて、クロック124からの信号XC
Lによって同期され。
双方向線XCPと、出力用単方向線XIGと、受信用単
方向線XIRに分割され、それぞれ、双方向の一組の記
憶用ゲート(図示せず)、単方向の記憶用ゲート(図示
せず)、記憶回路(図示せず)によってシーケンサ(P
LS)152に接続されている。これら記憶用ゲートお
よび記憶回路はすべて、クロック124からの信号XC
Lによって同期され。
ている。
2つのシーケンサ(UMS)118と(PLS)120
は、プログラムされた論理ネットワークの形態に完全に
配線されている。この論理ネットワークについては、原
理と使用法が周知であるためここでは詳しく説明しない
。明らかに、このネットワークは、内部接続媒体(CL
M)32に関係しており先に説明を行った様々なメツセ
ージの状況と同数のフローチャートに対応する。
は、プログラムされた論理ネットワークの形態に完全に
配線されている。この論理ネットワークについては、原
理と使用法が周知であるためここでは詳しく説明しない
。明らかに、このネットワークは、内部接続媒体(CL
M)32に関係しており先に説明を行った様々なメツセ
ージの状況と同数のフローチャートに対応する。
ここで例えば緊急アクセスモードで中央メモリ(MMU
)の読み出しを行う場合を考えると、モジュールIOM
から出力された読み出しコマンドのメツセージは、接続
線PLt (例えばPLIO)を介して内部接続媒体
(CLM)に入る。このメツセージは、バッファメモリ
106(THO)に向カラヘディングと、バッファメモ
リ 1(12(TAUO) と104 (TAPO)に
向かうアドレスとに分解される。これら操作は、シーケ
ンサ(PLS)120によって制御される。シーケンサ
(UMS)113はそのあとを引き受けてバッファメモ
リTHOに含まれるヘディングを読み、それをデコード
してインストラクションCMDSRQUN、UNIDを
発生させてバスUMIに出力する。これと並行して、バ
ッファメモリ T A U Oの内容がチャネルUMI
ADに転送される。中央メモリ (MMU)は、こ
のようにしてアクティブにされることにより応答し、シ
ーケンサ(UMS)118の制御のもとてバッファメモ
リ156 (BUP O) ニテータを記憶させる。こ
れと並行して、バッファメモリ 106 (THO)の
内容が読み出し操作の結果に応じて変更される(メモリ
ブロックの復帰、状態0/1/2)。
)の読み出しを行う場合を考えると、モジュールIOM
から出力された読み出しコマンドのメツセージは、接続
線PLt (例えばPLIO)を介して内部接続媒体
(CLM)に入る。このメツセージは、バッファメモリ
106(THO)に向カラヘディングと、バッファメモ
リ 1(12(TAUO) と104 (TAPO)に
向かうアドレスとに分解される。これら操作は、シーケ
ンサ(PLS)120によって制御される。シーケンサ
(UMS)113はそのあとを引き受けてバッファメモ
リTHOに含まれるヘディングを読み、それをデコード
してインストラクションCMDSRQUN、UNIDを
発生させてバスUMIに出力する。これと並行して、バ
ッファメモリ T A U Oの内容がチャネルUMI
ADに転送される。中央メモリ (MMU)は、こ
のようにしてアクティブにされることにより応答し、シ
ーケンサ(UMS)118の制御のもとてバッファメモ
リ156 (BUP O) ニテータを記憶させる。こ
れと並行して、バッファメモリ 106 (THO)の
内容が読み出し操作の結果に応じて変更される(メモリ
ブロックの復帰、状態0/1/2)。
シーケンサP L S (120)は再び操作の制御を
行い、バッファメモ!J 106 (THO)から接続
線PLIOに向けてモジュールIOMに戻る要求メッセ
ージのヘディングと、そのあとに続くバッファメモリ
156 (BUP O)の内容、すなわちメモリから読
み出されたデータを送る。ここで説明したばかりの操作
の復帰段階は第5図のフローチャートに一部が示されて
おり、それを以下に説明する。
行い、バッファメモ!J 106 (THO)から接続
線PLIOに向けてモジュールIOMに戻る要求メッセ
ージのヘディングと、そのあとに続くバッファメモリ
156 (BUP O)の内容、すなわちメモリから読
み出されたデータを送る。ここで説明したばかりの操作
の復帰段階は第5図のフローチャートに一部が示されて
おり、それを以下に説明する。
ここでも例であるが、第5図のフローチャートは、内部
接続媒体(CLM)のシーケンサ(UMS)と(PLS
)内のプログラムされた論理ネットワークの機能の一部
を示している。このフローチャートは、所定の接続線P
LIに対応するモジュールIOMによりリクエストされ
た緊急アクセス操作(読み出しまたは書き込み)の後に
中央メモ!J (MMU)に復帰する場合に対応して
いる。
接続媒体(CLM)のシーケンサ(UMS)と(PLS
)内のプログラムされた論理ネットワークの機能の一部
を示している。このフローチャートは、所定の接続線P
LIに対応するモジュールIOMによりリクエストされ
た緊急アクセス操作(読み出しまたは書き込み)の後に
中央メモ!J (MMU)に復帰する場合に対応して
いる。
中央メモリへの復帰信号をバスUMIが受信すると直ち
に、テス)rR3−WRJ(書き込み復帰)が実行され
る。rR3−WRJが真である場合には、rRWER=
1」テスト(書き込みエラー)が実行されることになる
。rRWER=lJが偽である場合には、様々なバッフ
ァメモ!JBUPとBPUに向けて「空」状態の信号を
発生させることによりシーケンスの終了に直接に接続さ
れる(実際、書き込み操作が成功した場合には、メッセ
ージが最初のモジュールIOMに戻ることはない)。r
RWER= IJが真である場合には、欠点r S T
A T U S RW E Rjのタイプを考慮し
て接続がなされる。この情報は、メツセージ「エラー書
き込みメモリ」のヘディングをフィールドAUXに記憶
させるのに役立つ。次のテスト「自由なXCP、は、関
係する接続線PLIの並列チャネルの占有状態に対応す
る。NOの場合には、メツセージは待機状態にとどまり
、YESの場合には内部接続媒体(CLM)のンーケン
サ(PLS)から接続線PLIの占有信号XCPを発生
させrENV XCP/PL IJ 、次に、補助バ
ッファメモリ106からメッセージのヘディングが送ら
れrENV H/PLIJ、第2のテスト「RWER
=IJ (出カー真)が続き、補助バッファメモリ1
04(TAP)から接続線PLIに、モジュールIOM
からの書き込みコマンドに示されたメモリアドレスが再
び送られるrENV AD/PL1.。テストrR3
−WR,が偽である場合には、状況は「メモリブロック
の復帰」のタイプのメツセージを発生させ、バッファメ
モU B U Pのうちの1つを占有していることを示
す信号を発生させた後にUM■−DTをもとにして4つ
のデータワードrCHDT−1/UMIなど」を記憶さ
せ、メモリの読み出しに戻ることに対応する。
に、テス)rR3−WRJ(書き込み復帰)が実行され
る。rR3−WRJが真である場合には、rRWER=
1」テスト(書き込みエラー)が実行されることになる
。rRWER=lJが偽である場合には、様々なバッフ
ァメモ!JBUPとBPUに向けて「空」状態の信号を
発生させることによりシーケンスの終了に直接に接続さ
れる(実際、書き込み操作が成功した場合には、メッセ
ージが最初のモジュールIOMに戻ることはない)。r
RWER= IJが真である場合には、欠点r S T
A T U S RW E Rjのタイプを考慮し
て接続がなされる。この情報は、メツセージ「エラー書
き込みメモリ」のヘディングをフィールドAUXに記憶
させるのに役立つ。次のテスト「自由なXCP、は、関
係する接続線PLIの並列チャネルの占有状態に対応す
る。NOの場合には、メツセージは待機状態にとどまり
、YESの場合には内部接続媒体(CLM)のンーケン
サ(PLS)から接続線PLIの占有信号XCPを発生
させrENV XCP/PL IJ 、次に、補助バ
ッファメモリ106からメッセージのヘディングが送ら
れrENV H/PLIJ、第2のテスト「RWER
=IJ (出カー真)が続き、補助バッファメモリ1
04(TAP)から接続線PLIに、モジュールIOM
からの書き込みコマンドに示されたメモリアドレスが再
び送られるrENV AD/PL1.。テストrR3
−WR,が偽である場合には、状況は「メモリブロック
の復帰」のタイプのメツセージを発生させ、バッファメ
モU B U Pのうちの1つを占有していることを示
す信号を発生させた後にUM■−DTをもとにして4つ
のデータワードrCHDT−1/UMIなど」を記憶さ
せ、メモリの読み出しに戻ることに対応する。
このバッファメモリ内に第4番目と最後のワードが記憶
されると、rBUP i充満」信号が発生する。この場
合には、接続線PLIの占有テスト「自由なxcp、に
対して接続が行われ、線の接続トバッファメモリ 10
6(TH)から応答メッセージのヘディングが送信され
るのが許可される。
されると、rBUP i充満」信号が発生する。この場
合には、接続線PLIの占有テスト「自由なxcp、に
対して接続が行われ、線の接続トバッファメモリ 10
6(TH)から応答メッセージのヘディングが送信され
るのが許可される。
第2のテストrRWER=1」が否定的な結果であると
、メモリ B U Pの内容を接続線PLIに向けて取
り出す操作に対する接続がなされるrENV DT−
1/PLIなど」。シーケンスは、バッファメモリ B
U PとBPUに対して「空」状態信号が発生するこ
とにより終了する。
、メモリ B U Pの内容を接続線PLIに向けて取
り出す操作に対する接続がなされるrENV DT−
1/PLIなど」。シーケンスは、バッファメモリ B
U PとBPUに対して「空」状態信号が発生するこ
とにより終了する。
ここで第6図を参照すると、外部接続媒体(PLM)は
、バスPSBと媒体間接続線PLIの間に並列に取り付
けられた2つの通信列200と202を(+iえている
。通信列200はバスPSBと接続線PLIO間の直接
的な伝送に割り当てられ、通1言列202は間接的な先
導、特に外部接続媒体(PLM)の「メモリ・サーノビ
機能の実現に割り当てられる。
、バスPSBと媒体間接続線PLIの間に並列に取り付
けられた2つの通信列200と202を(+iえている
。通信列200はバスPSBと接続線PLIO間の直接
的な伝送に割り当てられ、通1言列202は間接的な先
導、特に外部接続媒体(PLM)の「メモリ・サーノビ
機能の実現に割り当てられる。
直接通信列200は、アドレスメツセージが0O−He
xであるメツセージ制御回路(MPCO)204で構成
されている。このタイプの同定回路は定義がI E E
E1296規格に与えられており産業界では周知であ
るため、詳しくは説明しない。同定回路(MPCO)は
、入力が一組の双方向性ゲート206によってバスPS
Bに接続されており、出力が作業用バス208に接続さ
れている。このバス208には、68020型のマイク
ロプロセッサ210 (32ビット−16MHz)と、
マイクロプロセッサ210用の命令が記憶された2キロ
バイトのP ROM型の読み出し専用メモリ212と、
情報を一時的に記憶することのできる大容量(32キロ
バイト)のSRAM型の第1の作業用メモリ214と、
エンコードデコードユニント216と、容量が32ビ、
ソトのワード100個分である一対のFIFOレジスタ
218.220とで構成された補助処理ユニットが接続
されている。入力用FIF○レジスタ218には8ビツ
トの制御カウンタ222が対応し、出力用FIFOレジ
スタ220には8ビツトの制御カウンタ224が対応す
る。PLIの側では、2つのFIF○レジスタ218.
220が、記憶用ゲート226を有する双方向性インタ
ーフェイス回路を介して並列なチャネルPC−PL I
に接続されている。FIFOレジスタ218.220と
上記回路の記憶用ゲート226は、外部接続媒体(PL
M)のシーケンサ(PLS) 22Bによって管理さ
れ制御される。外部接続媒体(PLM)は、内部接続媒
体(CLM)のシーケンサ(PLS)120によって制
御され、クロック信号XCLによって同期状態にされる
。
xであるメツセージ制御回路(MPCO)204で構成
されている。このタイプの同定回路は定義がI E E
E1296規格に与えられており産業界では周知であ
るため、詳しくは説明しない。同定回路(MPCO)は
、入力が一組の双方向性ゲート206によってバスPS
Bに接続されており、出力が作業用バス208に接続さ
れている。このバス208には、68020型のマイク
ロプロセッサ210 (32ビット−16MHz)と、
マイクロプロセッサ210用の命令が記憶された2キロ
バイトのP ROM型の読み出し専用メモリ212と、
情報を一時的に記憶することのできる大容量(32キロ
バイト)のSRAM型の第1の作業用メモリ214と、
エンコードデコードユニント216と、容量が32ビ、
ソトのワード100個分である一対のFIFOレジスタ
218.220とで構成された補助処理ユニットが接続
されている。入力用FIF○レジスタ218には8ビツ
トの制御カウンタ222が対応し、出力用FIFOレジ
スタ220には8ビツトの制御カウンタ224が対応す
る。PLIの側では、2つのFIF○レジスタ218.
220が、記憶用ゲート226を有する双方向性インタ
ーフェイス回路を介して並列なチャネルPC−PL I
に接続されている。FIFOレジスタ218.220と
上記回路の記憶用ゲート226は、外部接続媒体(PL
M)のシーケンサ(PLS) 22Bによって管理さ
れ制御される。外部接続媒体(PLM)は、内部接続媒
体(CLM)のシーケンサ(PLS)120によって制
御され、クロック信号XCLによって同期状態にされる
。
間接通信列202は、アドレスメツセージが、問題とな
っている外部接続媒体(PLM)の同定コード、すなわ
ちPLM−I Dであるメツセージ制御回路(MPCI
)230で構成されている。このメツセージ制御回路(
MPCI>は、入力が一組の双方向ゲート232によっ
てバスPSBに接続され、出力が作業用バス234に接
続されている。このバス234には、68020型のマ
イクロプロセッサ236 (32ビット−16MHz)
と、マイクロプロセッサ236用の命令が記憶された1
28キロバイトのEPROM型の読み出し専用メモリ2
38と、「メモリ・サーバ」モードにおいて情報を一時
的に記憶することのできる大容量(128キロバイト)
のSRA M型の第1の作業用メモリ240と、メモU
(CAD)242に直接にアクセスする装置と、エンコ
ード−デコードユニット (CDC)244と1.68
9(11型の多機能プロセッサ回路(MFP)246と
、容量が36ビツトのワード(4バイトのワードとその
ハリティ)100個分である一対のFIFOレジスタ2
48.250とで構成された補助処理ユニットが接続さ
れている。入力用FIFOレジスタ248には8ビツト
の制御カウンタ252が対応し、出力用FIFOレジス
タ250には8ビツトの制御カウンタ254が対応する
。FIFOレジスク248.250は、直接通信列20
0のFIFOレジスタ228.230に並列に接続され
、記憶用ゲート226を有する双方向性インターフェイ
ス回路を介して並列なチャネルPC−PLIに接続され
ている。FIFOレンスタ248.250は、外部接続
媒体(PLM)のシーケンサ(PLS)228によって
も制御される。
っている外部接続媒体(PLM)の同定コード、すなわ
ちPLM−I Dであるメツセージ制御回路(MPCI
)230で構成されている。このメツセージ制御回路(
MPCI>は、入力が一組の双方向ゲート232によっ
てバスPSBに接続され、出力が作業用バス234に接
続されている。このバス234には、68020型のマ
イクロプロセッサ236 (32ビット−16MHz)
と、マイクロプロセッサ236用の命令が記憶された1
28キロバイトのEPROM型の読み出し専用メモリ2
38と、「メモリ・サーバ」モードにおいて情報を一時
的に記憶することのできる大容量(128キロバイト)
のSRA M型の第1の作業用メモリ240と、メモU
(CAD)242に直接にアクセスする装置と、エンコ
ード−デコードユニット (CDC)244と1.68
9(11型の多機能プロセッサ回路(MFP)246と
、容量が36ビツトのワード(4バイトのワードとその
ハリティ)100個分である一対のFIFOレジスタ2
48.250とで構成された補助処理ユニットが接続さ
れている。入力用FIFOレジスタ248には8ビツト
の制御カウンタ252が対応し、出力用FIFOレジス
タ250には8ビツトの制御カウンタ254が対応する
。FIFOレジスク248.250は、直接通信列20
0のFIFOレジスタ228.230に並列に接続され
、記憶用ゲート226を有する双方向性インターフェイ
ス回路を介して並列なチャネルPC−PLIに接続され
ている。FIFOレンスタ248.250は、外部接続
媒体(PLM)のシーケンサ(PLS)228によって
も制御される。
図示されていないが、チャネルPC−PLIの3本の線
XCP、X IRSX IGは、インターフェイス回路
226を介してシーケンサ(PLS) 228に接続
されている。これら3本の線に関しては、インターフェ
イス回路226は、記憶用ゲートの構造およびこれら線
の他端、すなわちCLM側の端部に接続されたインター
フェイスの既に説明したメモリと似たメモリの構造を有
する。
XCP、X IRSX IGは、インターフェイス回路
226を介してシーケンサ(PLS) 228に接続
されている。これら3本の線に関しては、インターフェ
イス回路226は、記憶用ゲートの構造およびこれら線
の他端、すなわちCLM側の端部に接続されたインター
フェイスの既に説明したメモリと似たメモリの構造を有
する。
クロックを中断させるという従来の機能をさらに有する
多機能プロセッサ(MFP)246は、接続線PLIの
直列チャネル5C−PLIに適切に接続され、かつマイ
クロプロセッサ236にサポートされているサービス制
御装置(ASC)44.46に内蔵されている。
多機能プロセッサ(MFP)246は、接続線PLIの
直列チャネル5C−PLIに適切に接続され、かつマイ
クロプロセッサ236にサポートされているサービス制
御装置(ASC)44.46に内蔵されている。
サービス制御装置(ASC)44.46は、C3Mとし
て知られるインターフェイス機能PSBを担う。このC
3Mの定義は、I E E E1296規格に与えられ
ている。この機能C3Mは、単方向ゲート258による
バスPSBに対する接続を意味する。
て知られるインターフェイス機能PSBを担う。このC
3Mの定義は、I E E E1296規格に与えられ
ている。この機能C3Mは、単方向ゲート258による
バスPSBに対する接続を意味する。
この機能は、バスPSBの初期化の際にIEEE129
6規格の範囲で使用される。サービス制御装置(ASC
)44〜46は、I E、E E1296規格の範囲で
、テストとバスPSBに固有のエラー伝達の方法とプロ
トコルに対しても使用される。このため、このサービス
制御装置は2つのメツセージ制御回路(MPCO)20
4と(MPCI)230に接続される。接続線PLIか
ら出ている1本の線RC−PL1により、サービス制御
装置(ASC)44.46とマイクロプロセッサ210
.236を緊急に再始動(WR3)させることができる
。
6規格の範囲で使用される。サービス制御装置(ASC
)44〜46は、I E、E E1296規格の範囲で
、テストとバスPSBに固有のエラー伝達の方法とプロ
トコルに対しても使用される。このため、このサービス
制御装置は2つのメツセージ制御回路(MPCO)20
4と(MPCI)230に接続される。接続線PLIか
ら出ている1本の線RC−PL1により、サービス制御
装置(ASC)44.46とマイクロプロセッサ210
.236を緊急に再始動(WR3)させることができる
。
従って、メツセージの伝送と外部接続媒体PLMにおけ
る様々なプロトコルの整合は、プログラムされたプロセ
ッサの制御のもとに実現される。
る様々なプロトコルの整合は、プログラムされたプロセ
ッサの制御のもとに実現される。
直接通信列200により、タイプIとタイプ■の接続に
よる関係したメツセージの伝送と制御が保証され、間接
通信列202により、タイプ■とタイプ■のメツセージ
の伝送と制御が保証される。バスPSB起源の初期メツ
セージに関しては、メンセージ制御回路(M P C)
204と230によってアドレスメツセージを同定
する、すなわちメツセージ制御回路(MPCO>に対し
ては0O−Hex 、メツセージ制御回路(MPCO)
に対してはPLM−IDを同定することにより区別がな
される。復帰の際には、通信列202用のタイプ■のメ
ツセージがFIFOレジスタ248にデータを記憶させ
る際にアドレスメツセージPLM−I Dによって選択
される。この同定機能は、2つの異なるバスPSB (
PSB−EとP S B−R)に接続されたモジュール
IOM(発信モジュールIOM−Eと受信モジュールI
OM−R)相互の間で情報を伝送するのにうまくかつ効
果的に使用される。この場合、メッセージの「ヘディン
グ」部分は媒体PLMRの同定部を含む。メツセージは
、媒体PLMEにより移動し、次いで接続線PLI−E
により移動し、媒体(CLM)のIlo TPLI−
Eの記1.@用ゲートに記憶される。この段階で、メツ
セージは隔離用ゲート136によってノード135の位
置でブロックされ、自己の機能を認識してこのメツセー
ジを引き受ける媒体PLM−Rに接続された記憶用ゲー
トTPL I−R内に記憶される。
よる関係したメツセージの伝送と制御が保証され、間接
通信列202により、タイプ■とタイプ■のメツセージ
の伝送と制御が保証される。バスPSB起源の初期メツ
セージに関しては、メンセージ制御回路(M P C)
204と230によってアドレスメツセージを同定
する、すなわちメツセージ制御回路(MPCO>に対し
ては0O−Hex 、メツセージ制御回路(MPCO)
に対してはPLM−IDを同定することにより区別がな
される。復帰の際には、通信列202用のタイプ■のメ
ツセージがFIFOレジスタ248にデータを記憶させ
る際にアドレスメツセージPLM−I Dによって選択
される。この同定機能は、2つの異なるバスPSB (
PSB−EとP S B−R)に接続されたモジュール
IOM(発信モジュールIOM−Eと受信モジュールI
OM−R)相互の間で情報を伝送するのにうまくかつ効
果的に使用される。この場合、メッセージの「ヘディン
グ」部分は媒体PLMRの同定部を含む。メツセージは
、媒体PLMEにより移動し、次いで接続線PLI−E
により移動し、媒体(CLM)のIlo TPLI−
Eの記1.@用ゲートに記憶される。この段階で、メツ
セージは隔離用ゲート136によってノード135の位
置でブロックされ、自己の機能を認識してこのメツセー
ジを引き受ける媒体PLM−Rに接続された記憶用ゲー
トTPL I−R内に記憶される。
この特徴により、通信用外部バスの容量が本当に拡張さ
れる。
れる。
間接通信列202に関しては、メツセージ制御回路(M
PCI)230と大容量SRAMメモリ240の間での
情報の伝送はメモリ (CAD) 242によって
管理され、メモリ240との間での伝送はマイクロプロ
セッサ236によって直接に管理されることに注意され
たい。メモリ (CAD) 242 (外部接続媒
体PLMの「メモリ・サーバ」機能を実現する際にソフ
トウェアにより得られる直接アクセス機能DMAを有す
る32個のサーバと混同しないように注意)は、16ビ
ツトの一組の入力カウンタ(CAE) 260、 (
CLE)262と、16ビツトの一組の出力カウンタ(
CAS) 264、(CLS)266を備えている。
PCI)230と大容量SRAMメモリ240の間での
情報の伝送はメモリ (CAD) 242によって
管理され、メモリ240との間での伝送はマイクロプロ
セッサ236によって直接に管理されることに注意され
たい。メモリ (CAD) 242 (外部接続媒
体PLMの「メモリ・サーバ」機能を実現する際にソフ
トウェアにより得られる直接アクセス機能DMAを有す
る32個のサーバと混同しないように注意)は、16ビ
ツトの一組の入力カウンタ(CAE) 260、 (
CLE)262と、16ビツトの一組の出力カウンタ(
CAS) 264、(CLS)266を備えている。
そのため、本実施例では、タイプ■の接続においてモジ
ュールIOMと媒体(PLM)の間で同時に入力操作と
出力操作が1回だけ可能になる。カウンタ(CAE)2
60と(CAS)264は、SRAMメモリ240のア
ドレス操作に割り当てられ、カウンタ(CLE)262
と(CLS)266は伝送する情報のブロックの長さを
決定するのに割り当てられる。
ュールIOMと媒体(PLM)の間で同時に入力操作と
出力操作が1回だけ可能になる。カウンタ(CAE)2
60と(CAS)264は、SRAMメモリ240のア
ドレス操作に割り当てられ、カウンタ(CLE)262
と(CLS)266は伝送する情報のブロックの長さを
決定するのに割り当てられる。
第7図は、媒体間接続線PLIの概略図である(第7図
を考える場合、チャネルの参照符号PC1SC,RCは
左側に表示され、対応する信号の参照符号は右側に表示
されている)。物理的には、この接続線は数メートルに
達することのある可撓性のある接続線の形態のアクティ
ブな43本の線からなる。この接続線は、2つの通信用
チャネル、1つの並列チャネルPC−PLI (40
本の線)、1つの直列チャネル5C−PLI (2本
の線)により構成されるとともに、内部接続媒体(CL
M)から外部接続媒体(PLM)に向かう単方向線RC
−PLIによって構成されている。単方向線RC−PL
Iは、このシステムを緊急に再始動させるときに、内部
接続媒体(CLM)のサービス制i卸装置(ASC)4
2から、あるいはこのサービス制御装置(ASC)42
の出力MC3Iに接続されたホストシステムのサービス
用プロセッサ(SPA)22から、外部接続媒体(PL
M)のサービス制御装置(ASC)44.46に向けて
信号WSRを伝送することを目的とする。
を考える場合、チャネルの参照符号PC1SC,RCは
左側に表示され、対応する信号の参照符号は右側に表示
されている)。物理的には、この接続線は数メートルに
達することのある可撓性のある接続線の形態のアクティ
ブな43本の線からなる。この接続線は、2つの通信用
チャネル、1つの並列チャネルPC−PLI (40
本の線)、1つの直列チャネル5C−PLI (2本
の線)により構成されるとともに、内部接続媒体(CL
M)から外部接続媒体(PLM)に向かう単方向線RC
−PLIによって構成されている。単方向線RC−PL
Iは、このシステムを緊急に再始動させるときに、内部
接続媒体(CLM)のサービス制i卸装置(ASC)4
2から、あるいはこのサービス制御装置(ASC)42
の出力MC3Iに接続されたホストシステムのサービス
用プロセッサ(SPA)22から、外部接続媒体(PL
M)のサービス制御装置(ASC)44.46に向けて
信号WSRを伝送することを目的とする。
直列通信チアネルSCは、情報処理システムのサービス
用プロセッサ(SPA)22とサービス制御装置(AS
C)44.46の間、外部接続媒体(PLM)のマイク
ロプロセッサ210と236の間を内部接続媒体(CL
M)の制御装置(ASC)42とサービス用接続線MC
3Iを介して接続することを保証する(第1図〜第3図
を参照のこと)。この通信チャネルは2本の線に分割さ
れる。すなわち、内部接続媒体(CLM)(マスター)
から外部接続媒体(PLM)(スレーブ)に向かう送信
線TDXと、外部接続媒体(PLM)から内部接続媒体
(CLM)に向かう受信線RXDである。
用プロセッサ(SPA)22とサービス制御装置(AS
C)44.46の間、外部接続媒体(PLM)のマイク
ロプロセッサ210と236の間を内部接続媒体(CL
M)の制御装置(ASC)42とサービス用接続線MC
3Iを介して接続することを保証する(第1図〜第3図
を参照のこと)。この通信チャネルは2本の線に分割さ
れる。すなわち、内部接続媒体(CLM)(マスター)
から外部接続媒体(PLM)(スレーブ)に向かう送信
線TDXと、外部接続媒体(PLM)から内部接続媒体
(CLM)に向かう受信線RXDである。
これら2本の線は、命令「スタート」と「ストップ」が
追加された後に、11の事象列(クロックの「時間」T
ごとに1つ)として8ビツトの記号とパリティビットで
非同期モードにて約15.000ボーのビット伝送速度
で動作する。外部接続媒体PLMの側では、これら2本
の線は先に説明した対応する回路U S A RT82
51によって管理される。
追加された後に、11の事象列(クロックの「時間」T
ごとに1つ)として8ビツトの記号とパリティビットで
非同期モードにて約15.000ボーのビット伝送速度
で動作する。外部接続媒体PLMの側では、これら2本
の線は先に説明した対応する回路U S A RT82
51によって管理される。
接続線PLIの並列通信チャネルは40本の線で構成さ
れている。その中には以下のものが含まれる。
れている。その中には以下のものが含まれる。
・内部接続媒体(CLM)から送信される伝送りロック
信号XCL0 ・通信チャネルと外部接続媒体(PLM)の間の整合信
号XIRとXIGo ・4バイトとそのパリティビア)の幅が通過できる36
個の信号X A DOO〜35と、経路占有信号xCP
とで構成される「アドレス/データ」双方向経路。
信号XCL0 ・通信チャネルと外部接続媒体(PLM)の間の整合信
号XIRとXIGo ・4バイトとそのパリティビア)の幅が通過できる36
個の信号X A DOO〜35と、経路占有信号xCP
とで構成される「アドレス/データ」双方向経路。
接続線PLIの並列チャネルPCの線は、様々な記憶用
回路とゲート (特に記憶用ゲート 10B、110.
226)に接続されている。これら要素は、既に、説明
がなされており、対応する媒体CLMとPLM内の並列
チャネルの端部にそれぞれ存在している。
回路とゲート (特に記憶用ゲート 10B、110.
226)に接続されている。これら要素は、既に、説明
がなされており、対応する媒体CLMとPLM内の並列
チャネルの端部にそれぞれ存在している。
伝送の周波数は、接続線PLIの物理的長さを0.5m
に限定すると25MHzにすることができる。
に限定すると25MHzにすることができる。
物理的長さを2.5mにすると、可能な最大周波数は1
6M)lzに低下する。メツセージ間の間隔は少なくと
もクロックの「時間」Tである。
6M)lzに低下する。メツセージ間の間隔は少なくと
もクロックの「時間」Tである。
通信チャネルと外部接続媒体(PLM)の整合は、内部
接続媒体(CLM)のシーケンサ(PLS) 120
に依存する。一般に、内部接続媒体(CLM)がこのチ
ャネルを利用する。外部接続媒体(PLM)は、送信を
行いたい場合にはリクエスト信号XIRをアクティブに
する。内部接続媒体(CLM’)がこのチャネルを必要
としない場合にはくゲート108または110の出力メ
モリは空にさ。
接続媒体(CLM)のシーケンサ(PLS) 120
に依存する。一般に、内部接続媒体(CLM)がこのチ
ャネルを利用する。外部接続媒体(PLM)は、送信を
行いたい場合にはリクエスト信号XIRをアクティブに
する。内部接続媒体(CLM’)がこのチャネルを必要
としない場合にはくゲート108または110の出力メ
モリは空にさ。
れており同じゲートの入力メモリは受信可能である)、
内部接続媒体(CLM)がシーケンサ(PLS)120
を通じて整合信号XIGをアクティブにする。媒f、t
(PLM)内に信号XtGが現れると、外部接続媒体(
PLM)が現在の伝送サイクルを継続して別の伝送サイ
クルにするためにチャネルを維持しようとしている場合
を除いては、信号XIRが直ちにインアクティブにされ
る。内部接続媒体(CLM)内の信号XIRが消えると
、信号XIGが直ちにインアクティブにされる。メツセ
ージの送信後に信号XIGが外部接続媒体(PLM)内
に存在し続けるのであれば、この媒体は次の伝送サイク
ルに直ちに接続されて送信を続けることができる。
内部接続媒体(CLM)がシーケンサ(PLS)120
を通じて整合信号XIGをアクティブにする。媒f、t
(PLM)内に信号XtGが現れると、外部接続媒体(
PLM)が現在の伝送サイクルを継続して別の伝送サイ
クルにするためにチャネルを維持しようとしている場合
を除いては、信号XIRが直ちにインアクティブにされ
る。内部接続媒体(CLM)内の信号XIRが消えると
、信号XIGが直ちにインアクティブにされる。メツセ
ージの送信後に信号XIGが外部接続媒体(PLM)内
に存在し続けるのであれば、この媒体は次の伝送サイク
ルに直ちに接続されて送信を続けることができる。
径路X A DOO〜35ては、メツセージが、伝送サ
イクルの各クロック時間XCLに4バイトの集合となっ
て並列に伝送される。メツセージの「ヘディング」部分
Hはサイクルの時刻「0」で伝送され、次のヘディング
部分は、存在しているのであれば、次の時刻に伝送され
る。信号/XCP/の出現は、接続線PLIの並列チャ
ネルにおいてメツセージの伝送が開始されたことを意味
し、この信号が消えることは、伝送の終了を意味する。
イクルの各クロック時間XCLに4バイトの集合となっ
て並列に伝送される。メツセージの「ヘディング」部分
Hはサイクルの時刻「0」で伝送され、次のヘディング
部分は、存在しているのであれば、次の時刻に伝送され
る。信号/XCP/の出現は、接続線PLIの並列チャ
ネルにおいてメツセージの伝送が開始されたことを意味
し、この信号が消えることは、伝送の終了を意味する。
この信号/XCP/は、線XADの占有状態を表す。
すべての信号/X I R/、/XIG/、/XCP/
、/ X A D i /は、送信と受信の際に、関係
する接続媒体(CLM)と(PLM)によって、媒体C
LMから出力される同期クロック信号XCLをもとにし
てタイミングが調整される。
、/ X A D i /は、送信と受信の際に、関係
する接続媒体(CLM)と(PLM)によって、媒体C
LMから出力される同期クロック信号XCLをもとにし
てタイミングが調整される。
ここに例として説明した情報処理システムに対しては、
本発明の範囲をはずれることなく、制御媒体の構成や各
バスで使用されるプロトコルに関して多数の変形例を考
えることができる。プロトコルに関しては、本発明の中
央相互接続部のモジュール構造があるために、特定のそ
れぞれの用途に対して相互接続を完全に描き直すことな
しに容易にシステムを再構成したり、それぞれのタイプ
の(内部または外部)バスに対して適当な部分的変更を
行うことができる。
本発明の範囲をはずれることなく、制御媒体の構成や各
バスで使用されるプロトコルに関して多数の変形例を考
えることができる。プロトコルに関しては、本発明の中
央相互接続部のモジュール構造があるために、特定のそ
れぞれの用途に対して相互接続を完全に描き直すことな
しに容易にシステムを再構成したり、それぞれのタイプ
の(内部または外部)バスに対して適当な部分的変更を
行うことができる。
第1図は、本発明の情報処理システム全体のダイヤグラ
ムである。 第2図は、内部バス上の中実装置(中央メモリ(MMU
)とプロセッサ(CPU))と外部バス上の周辺装置(
モジュールIOM)の間の階層構造伝送モデルの図であ
る。 第3図は、内部バスと外部バスにより伝送される喋々な
メツセージのフォーマットと、モジュールIOMと中央
メモリ (MMU)の間で直接に伝送がなされている
ときの媒体間の接続を示す図である。 第4図は、第1図に示された内部接続媒体(CLM)の
原理図である。 第5図は、第4図に示された内部接続媒体(CL M
)に組み込まれたプログラムされた論理ネットワークの
フローチャートである。 第6図は、第1図に示された外部接続媒体(PLM)の
原理図である。 第7図は、第1図に示された媒体間接続線PLIの図で
ある。 (主な参照番号) 10・・中央サブグループ、 12.14・・周辺サブグループ、 16・・内部通信バス(UMI)、 18・・中央処理装置(CPU)、 20・・中央メモリ (MMU)、 22・・サービス用プロセッサ(SPA)、24.26
・・外部通信バス(P S B)、28.29・・周辺
装置、 30.31・・制御用モジュール(IOM)、32・・
内部接続媒体(CLM)、 34.36・・外部接続媒体(PLM)、38.40・
・接続線(PLI)、 42.44.46・・サーヒス制御装置(ASC)、1
00・・バッファメモリ、 102.104.106・・補助バッファメモリ (T
AU。 TAP、TH)、 108.110.226・・記憶用ゲート、112.1
14.116・・パリティ制御装置(PAR)、118
.120.228・・シーケンサ(UMslPLs)1
24・・クロック(HoR)、 130.142.146.206.232.258・・
ケート、132.208.234・・作業用バス、13
4・ ・ゲート、 135・ ・ノード、13
6.138・・隔離用ゲート (ISO)、140・・
バス、 152.154.156.158.16o・・メモリ回
路(BPU、BUP)、 200.202・・通信列、 204.230・・メツセージ制御回路(MPC)、2
10.236・・マイクロプロセッサ、212.214
.238.240.242・・メモリ、216.244
・ ・エンコード−デコードユニ・ット (CDC)、 218.220.248.25o・・FIFoレジスタ
、222.224.252.254・・カウンタ、24
6・・多機能プロセッサ(MFP)、260.262・
・人カhウン9 (CAE、CLE)、264.266
・・出力カウンタ(cAsScLs)特許出願人 ビ
ュル ニス、アー。
ムである。 第2図は、内部バス上の中実装置(中央メモリ(MMU
)とプロセッサ(CPU))と外部バス上の周辺装置(
モジュールIOM)の間の階層構造伝送モデルの図であ
る。 第3図は、内部バスと外部バスにより伝送される喋々な
メツセージのフォーマットと、モジュールIOMと中央
メモリ (MMU)の間で直接に伝送がなされている
ときの媒体間の接続を示す図である。 第4図は、第1図に示された内部接続媒体(CLM)の
原理図である。 第5図は、第4図に示された内部接続媒体(CL M
)に組み込まれたプログラムされた論理ネットワークの
フローチャートである。 第6図は、第1図に示された外部接続媒体(PLM)の
原理図である。 第7図は、第1図に示された媒体間接続線PLIの図で
ある。 (主な参照番号) 10・・中央サブグループ、 12.14・・周辺サブグループ、 16・・内部通信バス(UMI)、 18・・中央処理装置(CPU)、 20・・中央メモリ (MMU)、 22・・サービス用プロセッサ(SPA)、24.26
・・外部通信バス(P S B)、28.29・・周辺
装置、 30.31・・制御用モジュール(IOM)、32・・
内部接続媒体(CLM)、 34.36・・外部接続媒体(PLM)、38.40・
・接続線(PLI)、 42.44.46・・サーヒス制御装置(ASC)、1
00・・バッファメモリ、 102.104.106・・補助バッファメモリ (T
AU。 TAP、TH)、 108.110.226・・記憶用ゲート、112.1
14.116・・パリティ制御装置(PAR)、118
.120.228・・シーケンサ(UMslPLs)1
24・・クロック(HoR)、 130.142.146.206.232.258・・
ケート、132.208.234・・作業用バス、13
4・ ・ゲート、 135・ ・ノード、13
6.138・・隔離用ゲート (ISO)、140・・
バス、 152.154.156.158.16o・・メモリ回
路(BPU、BUP)、 200.202・・通信列、 204.230・・メツセージ制御回路(MPC)、2
10.236・・マイクロプロセッサ、212.214
.238.240.242・・メモリ、216.244
・ ・エンコード−デコードユニ・ット (CDC)、 218.220.248.25o・・FIFoレジスタ
、222.224.252.254・・カウンタ、24
6・・多機能プロセッサ(MFP)、260.262・
・人カhウン9 (CAE、CLE)、264.266
・・出力カウンタ(cAsScLs)特許出願人 ビ
ュル ニス、アー。
Claims (15)
- (1)通信用内部バス(16)と、制御モジュール(I
OM)(30、31)に接続された少なくとも1つの周
辺装置(28、29)と、該制御モジュール(IOM)
(30、31)と該内部バス(16)の間を接続する少
なくとも1つの相互接続部とを介して通信を行う少なく
とも1つの中央処理装置(CPU)(18)と中央メモ
リ(MMU)(20)とを備える情報処理システムであ
って、一方では、上記制御モジュール(IOM)(30
、31)が上記内部バスとは異なるタイプの通信用外部
バス(24、26)に接続されており、他方では、上記
相互接続部が、上記内部バス(16)に接続された内部
接続媒体(CLM)(32)と、上記外部バス(24、
26)に接続された外部接続媒体(PLM)(34、3
6)と、上記内部接続媒体(32)および上記外部接続
媒体(34、36)の間に配置された媒体間接続線(P
LI)(38、40)とを備え、上記内部および外部接
続媒体(CLM)(PLM)が、上記の2つのバス(1
6、24〜26)と上記媒体間接続線(PLI)(38
、40)内でそれぞれ利用されるプロトコル間を整合さ
せることを特徴とする情報処理システム。 - (2)上記の2つのバス(16、24−26)と上記媒
体間接続線(PLI)(38、40)内でそれぞれ利用
されるプロトコルが異なっており、上記内部接続媒体(
CLM)(32)が上記内部バス(16)と上記媒体間
接続線(PLI)(38、40)で使用されるプロトコ
ルの間を整合させ、上記外部接続媒体(PLM)(34
、36)が上記外部バス(24、26)と上記媒体間接
続線(PLI)(38、40)で使用されるプロトコル
の間を整合させることを特徴とする請求項1に記載の情
報処理システム。 - (3)上記媒体間接続線(PLI)(38、40)が、
パケットタイプ(ヘディングを有するメッセージの伝送
)のメッセージモードで動作する並列通信チャネルを有
するタイプであることを特徴とする請求項2に記載の情
報処理システム。 - (4)上記媒体間接続線(PLI)の並列通信チャネル
が双方向性であり、上記内部接続媒体(CLM)(32
)と上記外部接続媒体(PLM)(34、36)の間に
同期線(XCL)を備えることを特徴とする請求項3に
記載の情報処理システム。 - (5)上記媒体間接続線(PLI)の同期信号(XCL
)が、上記内部接続媒体(CLM)(32)から出力さ
れるクロック(HOR)(124)により生成され、こ
のクロック(HOR)(124)が、各接続媒体(CL
M)(PLM)(32、34、36)内に配置された2
つのシーケンサ(PLS)(120、228)を制御す
ることを特徴とする請求項4に記載の情報処理システム
。 - (6)上記各シーケンサ(PLS)(120、228)
が、対応する接続媒体(32、34−36)内に配置さ
れた一組の記憶用ゲート(108、110)を通じて信
号の通過を制御し、該記憶用ゲート(108、110)
は、一方では上記媒体間接続線(PLI)の並列通信チ
ャネルに接続され、他方では対応する接続媒体(32、
34−36)内に配置された一群の作業用メモリ(10
0−102−104−106、214−218−220
)238一248−250)に接続されていることを特
徴とする請求項5に記載の情報処理システム。 - (7)上記内部バスが、制御用チャネル(UMI−CM
D)と、アドレス用チャネル(UMI−AD)と、デー
タ用チャネル(UMI−DT)とを備え、上記内部接続
媒体(CLM)(32)が、やはり上記クロック(HO
R)(124)によって制御されるとともに、上記内部
バスの制御用チャネル(UMI−CMD)に接続された
第2のシーケンサ(UMS)(118)を備え、該シー
ケンサ(UMS)(118)と上記第1のシーケンサ(
PLS)(120)が、上記アドレス用チャネル(UM
I−AD)と上記データ用チャネル(UMI−DT)に
接続された上記一群の作業用メモリ(100−102−
104−106)に対するデータの出し入れを制御する
ことを特徴とする請求項6に記載の情報処理システム。 - (8)上記一群の作業用メモリ(100−102−10
4−106)が、上記媒体間接続線(PLI)上を移動
するメッセージ(パケット)のヘディングを受信するた
めの少なくとも1つの補助バッファメモリ(106)と
、アドレスを受信するための少なくとも1つの別の補助
バッファメモリ(102、104)と、データを受信す
るための双方向性の一群のバッファメモリ(152、1
54、156、158)とを備えることを特徴とする請
求項6または7に記載の情報処理システム。 - (9)上記外部接続媒体(PLM)(34、36)が、
上記外部バス(24、26)と上記媒体間接続線(PL
I)の間に配置された大容量のメモリ(214、240
)の入力と出力を制御する少なくとも1つの処理ユニッ
ト(210−212、236−238)を備えることを
特徴とする請求項2〜6のいずれか1項に記載の情報処
理システム。 - (10)上記大容量メモリ(214、240)が、上記
外部接続媒体(PLM)(34、36)のシーケンサ(
PLS)(228)によって制御される双方向性の一群
のFIFOレジスタ(218〜220、248〜250
)に接続されて、上記一群の作業用メモリを形成してい
ることを特徴とする請求項6および9に記載の情報処理
システム。 - (11)上記外部接続媒体(PLM)(34、36)が
、上記制御モジュール(IOM)(30、31)と上記
中央メモリ(MMU)(20)の間に間接通信装置(2
02)をさらに備え、該制御モジュール(IOM)(3
0、31)から出力される交渉用メッセージに応答して
データが流れるときに「メモリ・サーバ」機能を実行す
ることを特徴とする請求項2〜8のいずれか1項に記載
の情報処理システム。 - (12)上記間接通信装置(202)が交渉用メッセー
ジを同定する手段(230)を備え、該手段(230)
は、メモリに対する直接アクセス装置(242)と大容
量メモリ(240)とに接続された処理ユニット(23
6、238)と協働することを特徴とする請求項11に
記載の情報処理システム。 - (13)上記システムが同じタイプまたは異なるタイプ
の複数の外部通信バス(24、26)を備え、各バスは
少なくとも1つの制御モジュール(IOM)(30、3
1)をサポートし、上記システムが各外部バス(24、
26)に対応する外部接続媒体(PLM)(34、36
)を備え、該外部接続媒体(PLM)(34、36)は
、放射状の媒体間接続線(PLI)(38、40)ネッ
トワークを通じて、接続手段(108、110、135
、136)を備える単一の内部接続媒体(CLM)(3
2)に接続されることにより、異なる外部バス(24、
26)に対応する制御モジュール(IOM)(30、3
1)間の直接の通信を保証していることを特徴とする請
求項1〜12のいずれか1項に記載の情報処理システム
。 - (14)内部接続媒体(CLM)(32)との接続を行
う上記手段が、上記媒体間接続線(PLI)(38、4
0)に接続された一群の記憶用ゲート(108、110
)と、上記内部接続媒体(CLM)(32)のシーケン
サ(PLS)(120)によって制御される一群の隔離
用ゲート(136)のノード(135)のまわりの放射
状の接続線とによって構成されており、この放射状接続
線は、上記ノード(135)と上記作業用メモリ(10
0、102、104、106))の間に配置されている
ことを特徴とする請求項6〜13に記載の情報処理シス
テム。 - (15)各媒体間接続線(PLI)が、それぞれ上記接
続媒体(CLM)(PLM)(32、34−36)内に
配置された2つのサービス制御装置(ASC)(42、
44−46)によって制御される独立な直列チャネル(
SC、PLI)を備え、該チャネル(SC、PLI)は
、初期化命令および/またはメンテナンスサービス命令
を伝送することを特徴とする請求項1〜14のいずれか
1項に記載の情報処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8808578 | 1988-06-27 | ||
FR8808578A FR2633414B1 (fr) | 1988-06-27 | 1988-06-27 | Systeme informatique a interconnexion centrale |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0245856A true JPH0245856A (ja) | 1990-02-15 |
JPH0731654B2 JPH0731654B2 (ja) | 1995-04-10 |
Family
ID=9367737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1165166A Expired - Fee Related JPH0731654B2 (ja) | 1988-06-27 | 1989-06-27 | 中央相互接続部を有する情報処理システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US5245703A (ja) |
EP (1) | EP0349371B1 (ja) |
JP (1) | JPH0731654B2 (ja) |
DE (1) | DE68917388T2 (ja) |
ES (1) | ES2062063T3 (ja) |
FR (1) | FR2633414B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002542637A (ja) * | 1999-02-17 | 2002-12-10 | アクシス アクチボラグ | ネットワークを介した通信のための装置および方法 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2930257B2 (ja) * | 1991-04-22 | 1999-08-03 | 株式会社東芝 | 携帯可能電子装置 |
FR2679352B1 (fr) | 1991-07-15 | 1996-12-13 | Bull Sa | Dispositif universel de couplage d'un bus d'ordinateur a un controleur d'un groupe de peripheriques. |
US5826017A (en) * | 1992-02-10 | 1998-10-20 | Lucent Technologies | Apparatus and method for communicating data between elements of a distributed system using a general protocol |
US5495585A (en) * | 1992-10-16 | 1996-02-27 | Unisys Corporation | Programmable timing logic system for dual bus interface |
US5430847A (en) * | 1992-10-22 | 1995-07-04 | International Business Machines Corporation | Method and system for extending system buses to external devices |
US5784622A (en) * | 1992-11-18 | 1998-07-21 | Canon Kabushiki Kaisha | Method and apparatus for multiprotocol operation of a networked peripheral |
US5442754A (en) * | 1992-12-04 | 1995-08-15 | Unisys Corporation | Receiving control logic system for dual bus network |
JP3421378B2 (ja) * | 1993-03-23 | 2003-06-30 | 株式会社東芝 | 伝送制御方式 |
JP3264465B2 (ja) * | 1993-06-30 | 2002-03-11 | 株式会社日立製作所 | 記憶システム |
US5594874A (en) * | 1993-09-30 | 1997-01-14 | Cirrus Logic, Inc. | Automatic bus setting, sensing and switching interface unit |
US5758107A (en) * | 1994-02-14 | 1998-05-26 | Motorola Inc. | System for offloading external bus by coupling peripheral device to data processor through interface logic that emulate the characteristics of the external bus |
US6510465B1 (en) | 1994-04-19 | 2003-01-21 | Ibm | Dual communication services interface for distributed transaction processing |
US5727184A (en) * | 1994-06-27 | 1998-03-10 | Cirrus Logic, Inc. | Method and apparatus for interfacing between peripherals of multiple formats and a single system bus |
US5794014A (en) * | 1994-06-27 | 1998-08-11 | Cirrus Logic, Inc. | Method and apparatus for interfacing between peripherals of multiple formats and a single system bus |
US5805924A (en) * | 1994-11-08 | 1998-09-08 | Stoevhase; Bent | Method and apparatus for configuring fabrics within a fibre channel system |
JP3522882B2 (ja) * | 1995-03-22 | 2004-04-26 | 株式会社東芝 | プロトコル切換方法 |
US5608877A (en) * | 1995-03-24 | 1997-03-04 | Cirrus Logic, Inc. | Reset based computer bus identification method and circuit resilient to power transience |
US5596169A (en) * | 1995-05-12 | 1997-01-21 | Iomega Corporation | Combined SCSI/parallel port cable |
US6209037B1 (en) | 1995-05-30 | 2001-03-27 | Roy-G-Biv Corporation | Motion control systems using communication map to facilitating communication with motion control hardware |
US6859671B1 (en) | 1995-05-30 | 2005-02-22 | Roy-G-Biv Corporation | Application programs for motion control devices including access limitations |
US7139843B1 (en) | 1995-05-30 | 2006-11-21 | Roy-G-Biv Corporation | System and methods for generating and communicating motion data through a distributed network |
US6480896B1 (en) | 1999-10-27 | 2002-11-12 | Roy-G-Biv Corporation | Systems and methods for generating and communicating motion data through a distributed network |
US5691897A (en) * | 1995-05-30 | 1997-11-25 | Roy-G-Biv Corporation | Motion control systems |
US7024666B1 (en) | 2002-01-28 | 2006-04-04 | Roy-G-Biv Corporation | Motion control systems and methods |
US20060206219A1 (en) | 1995-05-30 | 2006-09-14 | Brown David W | Motion control systems and methods |
US7137107B1 (en) | 2003-04-29 | 2006-11-14 | Roy-G-Biv Corporation | Motion control systems and methods |
US20100131081A1 (en) * | 1995-05-30 | 2010-05-27 | Brown David W | Systems and methods for motion control |
US6571141B1 (en) | 1995-05-30 | 2003-05-27 | Roy-G-Biv Corporation | Application programs for motion control devices including access limitations |
US6542925B2 (en) | 1995-05-30 | 2003-04-01 | Roy-G-Biv Corporation | Generation and distribution of motion commands over a distributed network |
US5832244A (en) * | 1996-02-20 | 1998-11-03 | Iomega Corporation | Multiple interface input/output port for a peripheral device |
US5878225A (en) * | 1996-06-03 | 1999-03-02 | International Business Machines Corporation | Dual communication services interface for distributed transaction processing |
US6058263A (en) * | 1996-06-03 | 2000-05-02 | Microsoft Corporation | Interface hardware design using internal and external interfaces |
US6105093A (en) * | 1997-02-21 | 2000-08-15 | General Electric Company | Interface monitor for communicating between different communication protocols |
US5978861A (en) | 1997-09-30 | 1999-11-02 | Iomega Corporation | Device and method for continuously polling for communication bus type and termination |
US20010032278A1 (en) * | 1997-10-07 | 2001-10-18 | Brown Stephen J. | Remote generation and distribution of command programs for programmable devices |
US6885898B1 (en) | 2001-05-18 | 2005-04-26 | Roy-G-Biv Corporation | Event driven motion systems |
US8032605B2 (en) | 1999-10-27 | 2011-10-04 | Roy-G-Biv Corporation | Generation and distribution of motion commands over a distributed network |
US20100131078A1 (en) * | 1999-10-27 | 2010-05-27 | Brown David W | Event driven motion systems |
US7904194B2 (en) | 2001-02-09 | 2011-03-08 | Roy-G-Biv Corporation | Event management systems and methods for motion control systems |
WO2002071241A1 (en) | 2001-02-09 | 2002-09-12 | Roy-G-Biv Corporation | Event management systems and methods for the distribution of motion control commands |
US8027349B2 (en) * | 2003-09-25 | 2011-09-27 | Roy-G-Biv Corporation | Database event driven motion systems |
US20060064503A1 (en) | 2003-09-25 | 2006-03-23 | Brown David W | Data routing systems and methods |
US20100131077A1 (en) * | 2004-02-25 | 2010-05-27 | Brown David W | Data Collection Systems and Methods for Motion Control |
US7606945B2 (en) * | 2006-01-04 | 2009-10-20 | Broadcom Corporation | Method and apparatus for dynamically configuring hardware resources by a generic CPU management interface |
US20130235884A1 (en) * | 2012-03-11 | 2013-09-12 | Broadcom Corporation | Mixed serial and parallel stream channel bonding architecture |
US9383932B2 (en) * | 2013-12-27 | 2016-07-05 | Intel Corporation | Data coherency model and protocol at cluster level |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5427748A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Bus control system of composite computer system |
JPS54127239A (en) * | 1978-03-27 | 1979-10-03 | Toshiba Corp | Input-output control system |
JPS62184558A (ja) * | 1986-02-10 | 1987-08-12 | Fujitsu Ltd | インタフエ−ス装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4162536A (en) * | 1976-01-02 | 1979-07-24 | Gould Inc., Modicon Div. | Digital input/output system and method |
US4156796A (en) * | 1977-11-29 | 1979-05-29 | International Business Machines Corporation | Programmable data processing communications multiplexer |
US4188665A (en) * | 1977-11-29 | 1980-02-12 | International Business Machines Corporation | Programmable communications subsystem |
US4434459A (en) * | 1980-04-25 | 1984-02-28 | Data General Corporation | Data processing system having instruction responsive apparatus for both a basic and an extended instruction set |
US4814979A (en) * | 1981-04-01 | 1989-03-21 | Teradata Corporation | Network to transmit prioritized subtask pockets to dedicated processors |
US4945471A (en) * | 1981-04-01 | 1990-07-31 | Teradata Corporation | Message transmission system for selectively transmitting one of two colliding messages based on contents thereof |
US4493021A (en) * | 1981-04-03 | 1985-01-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multicomputer communication system |
US4631666A (en) * | 1982-10-25 | 1986-12-23 | Burroughs Corporation | Data transfer network for variable protocol management |
JPS6090452A (ja) * | 1983-07-20 | 1985-05-21 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | 独立的に操作可能なロ−カルエリアネツトワ−ク |
AU589400B2 (en) * | 1985-03-05 | 1989-10-12 | Wang Laboratories, Inc. | Apparatus and method for control of one computer system by another computer system |
US4774659A (en) * | 1986-04-16 | 1988-09-27 | Astronautics Corporation Of America | Computer system employing virtual memory |
US5056015A (en) * | 1988-03-23 | 1991-10-08 | Du Pont Pixel Systems Limited | Architectures for serial or parallel loading of writable control store |
US4872157A (en) * | 1988-03-31 | 1989-10-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Architecture and organization of a high performance metropolitan area telecommunications packet network |
US4872159A (en) * | 1988-03-31 | 1989-10-03 | American Telephone And Telegraph Company At&T Bell Laboratories | Packet network architecture for providing rapid response time |
-
1988
- 1988-06-27 FR FR8808578A patent/FR2633414B1/fr not_active Expired - Fee Related
-
1989
- 1989-06-15 ES ES89401679T patent/ES2062063T3/es not_active Expired - Lifetime
- 1989-06-15 EP EP89401679A patent/EP0349371B1/fr not_active Expired - Lifetime
- 1989-06-15 DE DE68917388T patent/DE68917388T2/de not_active Expired - Fee Related
- 1989-06-21 US US07/369,333 patent/US5245703A/en not_active Expired - Lifetime
- 1989-06-27 JP JP1165166A patent/JPH0731654B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5427748A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Bus control system of composite computer system |
JPS54127239A (en) * | 1978-03-27 | 1979-10-03 | Toshiba Corp | Input-output control system |
JPS62184558A (ja) * | 1986-02-10 | 1987-08-12 | Fujitsu Ltd | インタフエ−ス装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002542637A (ja) * | 1999-02-17 | 2002-12-10 | アクシス アクチボラグ | ネットワークを介した通信のための装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
DE68917388T2 (de) | 1995-04-06 |
EP0349371B1 (fr) | 1994-08-10 |
DE68917388D1 (de) | 1994-09-15 |
JPH0731654B2 (ja) | 1995-04-10 |
EP0349371A1 (fr) | 1990-01-03 |
ES2062063T3 (es) | 1994-12-16 |
US5245703A (en) | 1993-09-14 |
FR2633414A1 (fr) | 1989-12-29 |
FR2633414B1 (fr) | 1993-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0245856A (ja) | 中央相互接続部を有する情報処理システム | |
CN1307570C (zh) | 控制数据处理系统间经由存储器的数据流的方法和装置 | |
JP3687990B2 (ja) | メモリアクセス機構 | |
US5890218A (en) | System for allocating and accessing shared storage using program mode and DMA mode | |
JPS61225946A (ja) | ローカル・エリア・ネツトワークにおいて第1のノードから第2のノードを診断する方法 | |
JPH0795766B2 (ja) | デジタル・データ通信装置及びそれに使用するデータ通信アダプタ | |
JPS60160463A (ja) | プロセツサシステム | |
JPS58501740A (ja) | デ−タ処理システムにおけるホスト、周辺制御プロセツサのような対になつたプロセツサのインタ−フエ−ス機構 | |
JPS60114953A (ja) | アドレス翻訳を採用するコンピユータ装置 | |
JPS62115564A (ja) | インタ−フエ−ス回路 | |
JPS62206658A (ja) | 記憶管理装置 | |
CN101937406A (zh) | 一种VxWorks操作系统中实现驱动1394设备的方法和系统 | |
CN105573951A (zh) | 一种针对数据流传输的ahb总线接口系统 | |
US6055581A (en) | Vital product data concentrator and protocol converter | |
JPS6136860A (ja) | マイクロプロセツサの相互接続方法 | |
US5163049A (en) | Method for assuring data-string-consistency independent of software | |
JPS58201166A (ja) | マルチプロセツサ方式 | |
JPS61114631A (ja) | 通信アダプタ | |
JPS584427A (ja) | 複数のシリアルバスル−プを有するマルチコンピユ−タシステム | |
JP2001175631A (ja) | Cpuカード及びデータ通信方法 | |
JP2905041B2 (ja) | メッセージ送受信装置 | |
JP2002198990A (ja) | データ通信方式およびデータ通信用ic | |
JP2929631B2 (ja) | プロセッサ間通信装置 | |
JPH076133A (ja) | データ転送方法及びデータ処理システム | |
TW505863B (en) | Software interface between a parallel bus and a packet network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |