Nothing Special   »   [go: up one dir, main page]

JPH09320887A - 積層セラミックコンデンサ及びその製造方法 - Google Patents

積層セラミックコンデンサ及びその製造方法

Info

Publication number
JPH09320887A
JPH09320887A JP8139874A JP13987496A JPH09320887A JP H09320887 A JPH09320887 A JP H09320887A JP 8139874 A JP8139874 A JP 8139874A JP 13987496 A JP13987496 A JP 13987496A JP H09320887 A JPH09320887 A JP H09320887A
Authority
JP
Japan
Prior art keywords
dielectric layer
layer
dielectric
internal electrode
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8139874A
Other languages
English (en)
Inventor
Hikoharu Okuyama
彦治 奥山
辰男 ▲高▼橋
Tatsuo Takahashi
Mahito Omiya
磨人 大宮
Hisanao Nakakura
久直 中蔵
Iwao Ishikawa
巌夫 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8139874A priority Critical patent/JPH09320887A/ja
Publication of JPH09320887A publication Critical patent/JPH09320887A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 高い容量精度が要求される積層セラミックコ
ンデンサの容量命中率の向上と中高圧用積層セラミック
コンデンサの耐沿面放電性の向上とを目的とする。 【解決手段】 第2のシート4bと内部電極層2が交互
に積層された静電容量を得るための実効部分5bと、外
部からこの実効部分5bを保護する第1の誘電体層5
a,5cについて、第1の誘電体層5a,5cの比誘電
率を実効部分5bの比誘電率よりも小さくしたものであ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は積層セラミックコン
デンサ及びその製造方法に関するものである。
【0002】
【従来の技術】積層セラミックコンデンサの製造方法と
しては、まずセラミック誘電体原料と樹脂バインダ、可
塑剤等を混合してスラリー化し、リバースロール法等で
キャリアフィルム上にセラミックグリーンシート(以
下、シートと記す)を作製し、次に、このシート上にス
クリーン印刷法で内部電極層を都度形成しながら図9に
その断面図を示すように、誘電体層1を介して内部電極
層2aが一定寸法交互にずれるようにシートを積み重ね
て圧着させた後、所望形状のチップに切断し、得られた
積層体を焼成する。その後、焼結体の両端部に外部電極
3を形成して内部電極層2aとの接続をとる手法が一般
的に行われている。このとき積層に供されるシートは、
内部電極層2a間に挟まれた誘電体層1と内部電極層2
a間に挟まれていない誘電体層1とは、通常同一のシー
トを用いて構成されている。
【0003】一方、近年中高圧用セラミックコンデンサ
の積層チップ化の動きが盛んになっている。中高圧用積
層セラミックコンデンサでは、絶縁耐圧を向上させるた
めに、図10にその断面図を示すように、端部が外部電
極3に接続されている内部電極層2b(以下、対向電極
と記す)と、端部が外部電極3に接続されずかつ対向電
極2bのそれぞれに重なるような内部電極層2c(以
下、浮遊電極と記す)とを誘電体層1を介して交互に配
置させることで1層当たりに加わる電界強度が等価回路
的に半減される直並列型の積層構造にする手法が一般的
である。尚、この場合も積層に供されるシートは、素子
上下部のマージン部分とコンデンサの容量に関わる実効
部分とは通常同一のシートを用いて構成されている。
【0004】
【発明が解決しようとする課題】一般に、積層セラミッ
クコンデンサは温度補償用と高誘電率用に大別される
が、特に前者は高い容量精度を要求される製品が大半で
ある。このため量産時に所望の容量値を精度よく実現さ
せる容量命中率の向上が製造上の重要課題となっている
のが現状である。しかしながら上記で説明した構成で
は、上、下の内部電極層2aに挟まれていない誘電体層
を起因とする浮遊容量が発生し、この値の読み込みが非
常に困難であるため、容量命中率の低下を招いている。
【0005】一方、中高圧用積層セラミックコンデンサ
においては基本的に素子を樹脂モールドせず、そのまま
の形態で使用することが前提となっており、そのため使
用時における素子表面での耐沿面放電特性が品質上の重
要課題となっている。
【0006】そこで本発明は上記問題点に鑑み、温度補
償用積層セラミックコンデンサにおいては容量命中率の
向上を、中高圧用積層セラミックコンデンサにおいては
耐沿面放電特性の改善を、実現することを目的とするも
のである。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明の積層セラミックコンデンサは、誘電体層と内
部電極層とを交互に積層した積層体と、この積層体の
上、下両面に設けた保護層とを有するセラミック焼結体
と、このセラミック焼結体の前記内部電極層の露出した
端面に設けた外部電極とを備え、前記保護層の内少なく
とも最外層の比誘電率は、前記内部電極層に挟まれた前
記誘電体層の比誘電率よりも小さくしたことを特徴とす
るものである。
【0008】一般にセラミック表面の沿面放電電圧V
は、表面の固有容量をC、電極間距離L、比例定数をα
とすると、概略下記のように表現される。(例えば、放
電ハンドブック[電気学会編]P227参照) V=α・Lm/C (0<l<1,0<m<1) ここで固有容量Cはセラミックの比誘電率εに比例した
値を取ることから、結果的に沿面放電電圧VはLが一定
のときはεに反比例することがわかる。従って上記構成
によって、保護層の内少なくとも最外層の比誘電率を内
部電極層に挟まれた誘電体層の比誘電率よりも小さくし
たので、コンデンサの容量取得には影響を与えることな
く沿面放電開始電圧(以下、FOVと記す)を向上させ
ることが可能となるわけである。
【0009】また同時に、保護層の内少なくとも最外層
の比誘電率を低下させることにより、保護層に起因する
浮遊容量が低下し、コンデンサの実質の静電容量は実効
部分の設計寸法のみからほぼ正しい値を算出することが
可能となり、量産時の容量命中率を向上させることがで
きる。
【0010】
【発明の実施の形態】本発明の請求項1に記載の発明
は、誘電体層と内部電極層とを交互に積層した積層体
と、この積層体の上、下両面に設けた保護層とを有する
セラミック焼結体と、このセラミック焼結体の前記内部
電極層の露出した端面に設けた外部電極とを備え、前記
保護層の内少なくとも最外層の比誘電率は、前記内部電
極層に挟まれた前記誘電体層の非誘電率よりも小さくし
たことを特徴とする積層セラミックコンデンサであり、
FOVを向上させ、かつ容量命中率を向上させる作用を
有する。
【0011】請求項2に記載の発明は、保護層の内少な
くとも最外層の比誘電率をε1、誘電体層の比誘電率を
ε2としたとき、ε2/ε1≧1.1となるようにした請
求項1に記載の積層セラミックコンデンサであり、FO
Vの改善効果の好ましい条件を与えるものである。
【0012】請求項3に記載の発明は、内部電極層は、
同一面内において少なくとも2つの電極が一定距離をお
いて対向するとともにその一端が各々別の外部電極に接
続されている第1の内部電極層と、端部が前記外部電極
に非接触の状態でかつ前記第1の内部電極層と誘電体層
を介して重なるように設けられた第2の内部電極層とを
備えた請求項1に記載の積層セラミックコンデンサであ
り、FOVを向上させ、かつ容量命中率を向上させる作
用を有する。
【0013】請求項4に記載の発明は、保護層の内少な
くとも最外層の厚みをt1、誘電体層の厚みをt2とし
た時、1≦t1/t2≦4とした請求項3に記載の積層セ
ラミックコンデンサであり、保護層と誘電体層との一体
焼結性を向上させることができる。
【0014】請求項5に記載の発明は、第1のセラミッ
クシートを所望枚数積層して下部第1の誘電体層を作成
する工程と、次にこの第1の誘電体層上に第2の誘電体
層と内部電極層とを交互に所望の積層数になるように積
層し第1の積層体を得る工程と、この第1の積層体上に
前記第1のセラミックシートを所望枚数積層して上部第
1の誘電体層を形成し第2の積層体を得る工程と、その
後この第2の積層体を所望の形状のチップに切断し、次
いでこのチップを焼成した後前記チップの端面に外部電
極を形成する工程とを有し、前記第1の誘電体層の比誘
電率は前記第2の誘電体層の比誘電率よりも小さい積層
セラミックコンデンサの製造方法であり、FOVを向上
させ、かつ容量命中率を向上させる作用を有する。
【0015】請求項6に記載の発明は、第1の誘電体層
の焼成時の収縮率をS1(%)、第2の誘電体層の焼成
時の収縮率をS2(%)としたとき、|S1−S2|≦
3.0となる誘電体層を用いる請求項5に記載の積層セ
ラミックコンデンサの製造方法であり、保護層と誘電体
層との一体焼結性を向上させることができる。
【0016】請求項7に記載の発明は、第1の誘電体層
と第2の誘電体層との間に少なくとも一層以上の接着用
シートを設けた請求項5に記載の積層セラミックコンデ
ンサの製造方法であり、保護層と誘電体層との固着力を
強固にするための作用を有する。
【0017】請求項8に記載の発明は、接着用シート
は、少なくとも第1の誘電体層の収縮率と、第2の誘電
体層の収縮率の間の収縮率を有するものである請求項7
に記載の積層セラミックコンデンサの製造方法であり、
保護層と誘電体層との一体焼結性を向上させることがで
きる。
【0018】請求項9に記載の発明は、接着用シート
は、第1の誘電体層及び第2の誘電体層よりも高い接着
性を有する請求項7に記載の積層セラミックコンデンサ
の製造方法であり、保護層と誘電体層との固着力を強固
にするための作用を有する。
【0019】請求項10に記載の発明は、第2の誘電体
層と内部電極層とを交互に積層して第1の積層体を形成
する工程と、前記第1の積層体の前記内部電極層の非露
出面に第1の誘電体層を圧着して第2の積層体を形成す
る工程と、前記第2の積層体を焼成した後、前記内部電
極層の露出した端面に外部電極を形成する工程を有し、
前記第1の誘電体層の比誘電率は前記第2の誘電体層の
比誘電率よりも小さくした積層セラミックコンデンサの
製造方法であり、FOVを向上させ、かつ容量命中率を
向上させる作用を有する。
【0020】請求項11に記載の発明は、第2の誘電体
層と内部電極層とを交互に積層して角柱状の積層体を形
成する工程と、この積層体を第1の誘電体層を用いて形
成された角筒に圧入して焼成して焼結体を得る工程と、
この焼結体の前記内部電極層の露出した端面に外部電極
を形成する工程とを有し、前記第1の誘電体層の比誘電
率は前記第2の誘電体層の比誘電率よりも小さくした積
層セラミックコンデンサの製造方法であり、FOVを向
上させ、かつ容量命中率を向上させる作用を有する。
【0021】以下、本発明の実施の形態について図面を
参照しながら説明する。 (実施の形態1)図1は、本発明における積層セラミッ
クコンデンサの積層方法の一例を単体の素子について示
した図である。まず、焼結後の比誘電率がε1となる第
1のシート4aを所定枚数積層して下部の第1の誘電体
層5aを形成し、続いて焼結後の比誘電率がε2となる
第2の誘電体層用の第2のシート4bと内部電極層2a
とを交互に、静電容量を得るための実効部分5bを作製
し、所望の積層数の終了した時点で、第1のシート4a
を所定枚数積層して上部の第1の誘電体層5cを作製す
る積層工程を示している。
【0022】このとき、第1および第2のシート4a,
4bは、誘電体原料をスラリー化した後リバースロール
コータによりキャリアフィルム上に成形する。また、内
部電極層2aは通常スクリーン印刷法で形成するが、そ
の形成時期は積層時に印刷と積層をその都度繰り返す方
法や、予め内部電極層2aを形成した第2のシート4b
を重ね合わせる方法など種々考えられるが、本発明では
特に限定する必要はない。さらに第1の誘電体層5a,
5cは、同じ厚みにしておくことが焼結性を考慮したと
き好ましい。尚、図1では内部電極層2aのパターン
は、図9に示す一般的な並列型の構成をとっているが、
図7に示した浮遊電極2cを有する中高圧コンデンサの
製造についても内部電極層2aのパターンを変更するだ
けで同様の積層方法で得られることは言うまでもない。
【0023】以上の積層工程は通常複数の素子から得ら
れる所定の大きさのグリーンシートで行い、積層終了
後、得られた積層成形体を所望のチップ状に切断し、電
気炉内で有機バインダの脱脂を行った後、1200〜1
300℃で焼成して焼結素体を得る。次に、得られた焼
結素子の内部電極層2aが露出した端面に銀を主成分と
する外部電極3を焼付けによって形成し、積層セラミッ
クコンデンサを作製する。
【0024】本実施の形態においては、上、下部の第1
の誘電体層5a,5cに供される第1のシート4aとし
て焼結後の比誘電率ε1が50となるシートを、実効部
分5bに供される第2のシート4bとして焼結後の比誘
電率ε2が100となると共に厚み50μmのシートを
用い、素子形状が3216タイプ、静電容量が100p
Fとなるように内部電極層2a面積及び積層数の所定の
設計を施した後、上述した方法で積層セラミックコンデ
ンサを作製した。
【0025】また比較例として、焼結後の比誘電率ε2
が100となる第2のシート4bのみを用いて上記と同
様の方法で積層セラミックコンデンサを作製した。
【0026】こうして得られた2種類の積層セラミック
コンデンサ各100個について、初期の静電容量を測定
し、結果を(表1)に示した。
【0027】
【表1】
【0028】(表1)を見て明らかなように、本発明品
では静電容量値が所望の100pFをほぼ忠実に実現
し、かつバラツキも非常に小さくなっているのに対し、
比較例では容量値が全体的に大きくなっているのがわか
る。つまり本発明品では、第1の誘電体体層5a,5c
に起因する浮遊容量の影響が打ち消され、コンデンサの
実効部分5bのみを考慮した当初の設計値がほぼ得られ
ていることを示している。
【0029】(実施の形態2)次に図10にその断面図
を示すように、対向電極2bと浮遊電極2cとが誘電体
層1を介して交互に配置された直並列型の積層構造を有
する中高圧用の積層セラミックコンデンサの場合につい
ても同様の検討を行った。
【0030】基本的には上述した第1および第2のシー
ト4a,4bを用い、このとき高耐圧を得るため第2の
誘電体層は1層当たり第2のシート4bを3枚重ねにし
て使用した。本実施の形態の積層セラミックコンデンサ
は、素子形状が4520タイプ、静電容量が82pFと
なるように内部電極層構造を所定形状に設計し(図示せ
ず)、積層数の調整を行い、実施の形態1と全く同様の
方法で積層セラミックコンデンサを作製した。また比較
例として、焼結後の比誘電率ε2が100となる第2の
シート4bのみを用いて同仕様の積層セラミックコンデ
ンサを作製した。
【0031】こうして得られた2種類の積層セラミック
コンデンサ各100個について、初期の静電容量とFO
Vを測定し、結果を(表2)に示した。
【0032】
【表2】
【0033】(表2)を見て明らかなように、本発明品
では静電容量値が所望の82pFをほぼ忠実に実現し、
かつバラツキも非常に小さくなっているのに対し、比較
例では容量値は全体的に大きくなっているのがわかる。
また、本発明品では比較例に比べてFOVの値も明らか
に向上している。つまり、内部電極層が直並列構造を成
す中高圧仕様のコンデンサにおいても、上述した本発明
の効果が確実に得られることが確認された。
【0034】(実施の形態3)実施の形態1,2では本
発明の基本的な効果を確認したが、本実施の形態では本
発明を具現化するに当たっての好ましい条件を例示す
る。
【0035】本発明の要点は比誘電率の相違する2種の
材料の一体焼結を行うことにあるため、本発明の効果が
発揮される比誘電率の相対比と、かつ実効部分5bと第
1の誘電体層5aとの界面での素体の機械的強度を確保
するための条件を選ぶ必要がある。
【0036】そこで、比誘電率の相対比、第1の誘電体
層5aおよび実効部分5bの焼結時の収縮率の差、第1
の誘電体層5aと第2の誘電体層1層当たりの厚み比の
それぞれについて種々の条件下で、上記と全く同様にし
て積層セラミックコンデンサを作製し、最適条件の検討
を行った。尚、検討に用いた積層セラミックコンデンサ
は実施の形態2と同仕様とした。
【0037】得られた種々のサンプル各100個につい
て、まず第1にFOVの測定によって比誘電率の相対比
(ε2/ε1)を、次に素子の断面観察による構造欠陥の
発生数と抗折強度試験によって、第1の誘電体層5a及
び実効部分5bの収縮率をそれぞれS1,S2(%)とし
たときの最適収縮率の差(|S1−S2|)と第1の誘電
体層5a及び第2の誘電体層1層当たりの厚みをそれぞ
れt1,t2としたときの厚み比(t1/t2)の最適値と
を求めた。以上の結果をまとめて(表3),(表4),
(表5)に示した。
【0038】
【表3】
【0039】
【表4】
【0040】
【表5】
【0041】(表3)を見てわかるように、第1の誘電
体層5aの比誘電率をε1、実効部分5bの比誘電率ε2
としたとき、その比率はε2/ε1≧1.1が好ましい。
【0042】次に、(表4)を見てわかるように、第1
の誘電体層5aの収縮率をS1(%)、実効部分5bの
収縮率をS2(%)としたとき収縮率の差は、|S1−S
2|≦3.0が好ましい。
【0043】最後に、(表5)を見てわかるように第1
の誘電体層5aの厚みをt1、第2の誘電体層5bの1
層当たりの厚みをt2としたときの厚み比は、1≦t1
2≦4が好ましいということがわかる。
【0044】尚、これらの三者の条件を同時に満足する
条件が最良ではあるが、機械的強度については実用上問
題無いレベルにあれば、本発明の効果を最大限発揮する
ため比誘電率の相対比率を重視した形で条件を選択すれ
ばよい。
【0045】(実施の形態4)本実施の形態では、実効
部分5bと第1の誘電体層5aとの界面での素体の機械
的強度を向上させることを目的とした製造方法について
説明する。
【0046】図2は本発明における積層セラミックコン
デンサの積層方法の一例を単体の素子について示した図
である。まず、焼結後の比誘電率がε1となる第1のシ
ート4aを所定枚数積層して下部の第1の誘電体層5a
を形成し、次に、第1あるいは第2のシート4a,4b
に比べてシート中の樹脂バインダの量を増量させた、す
なわち、第1あるいは第2のシート4a,4bに比べて
接着性の高い第3のシート4cを1枚介在させて積層
し、続いて焼結後の比誘電率がε2となる第2のシート
4bと内部電極層2aとを交互に積層をし、静電容量を
得るための実効部分5bを作製し、所望の積層数が終了
した時点で第3のシート4cを1枚介在させて積層し、
最後に第1のシート4aを所定枚数積層して上部の第1
の誘電体層5cを作製する積層工程を示している。
【0047】ここでは実施の形態1で用いた第1および
第2のシート4a,4bを使用し、第3のシート4cと
して第1のシート4aにおいてバインダ量を10%増量
させたシートを作製し、接着用シートとして用いた。
尚、積層セラミックコンデンサの仕様及びその他の製造
方法は実施の形態1と全く同様にした。
【0048】こうして得られた積層セラミックコンデン
サ100個について素子の抗折強度を測定した。尚、こ
のとき実施の形態1で作製した発明品、すなわち第1の
誘電体層5a,5cと実効部分5bとの間に接着シート
を用いず、第1および第2のシート4a,4bのみで積
層を行った積層セラミックコンデンサを比較例とし、同
様の測定を行った。これらの結果を(表6)に示す。
【0049】
【表6】
【0050】この(表6)から明らかなように、本発明
品では比較例に比べて抗折強度が増し、機械的特性を向
上させることに成功した。
【0051】尚、本実施の形態において、接着用シート
は第3のシート4cとして第1のシート4aにおいてバ
インダ量を10%増量させたシートを用いたが、第1及
び第2のシート4a,4bよりも粘着性の高いシートで
あれば、誘電体材料を含まず、可塑剤及びバインダーな
どの接着要素のみを含むシートでもかまわない。
【0052】(実施の形態5)本実施の形態では、実施
の形態4の他に第1の誘電体層5a,5cと実効部分5
bとの界面での素体の機械的強度を向上させることを目
的とした製造方法について述べる。
【0053】図3はその説明図であるが、基本構成は図
2とまったく同じであり、異なっているのは、上、下部
の第1の誘電体層5a,5cと実効部分5bとの間に介
在させる接着用の第3のシート4dの主成分として第1
および第2のシート4a,4bに含まれるそれぞれ焼結
後の比誘電率の異なる誘電体原料を適正比で混合して構
成している点である。
【0054】ここでは実施の形態1で用いた第1および
第2のシート4a,4bを使用し、第3のシート4dと
して第1のシート4aに供される焼結後の比誘電率がε
1となる誘電体原料と第2のシート4bに供される焼結
後の比誘電率がε2となる誘電体原料を重量比で1:1
となるよう混合し、バインダ量その他の構成は第1のシ
ート4aと全く同等に設定して作製した第3のシート4
dを接着用シートとして用いた。尚、積層セラミックコ
ンデンサの仕様及び製造方法は実施の形態1と全く同様
にした。
【0055】こうして得られた積層セラミックコンデン
サ100個について素子の抗折強度を測定した。尚、こ
のとき実施の形態1で作製した発明品、すなわち第1の
誘電体層5a,5cと実効部分5bの間とに接着層を用
いず第1および第2のシート4a,4bのみで積層を行
った積層セラミックコンデンサを比較例とし、同様の測
定を行った。これらの結果を(表7)に示す。
【0056】
【表7】
【0057】この(表7)から明らかなように、本発明
品では比較例に比べて抗折強度が増し、機械的特性を向
上させることに成功した。
【0058】尚、接着用シートの誘電体原料の混合比
は、その焼結後の比誘電率が第1及び第2のシート4
a,4bの焼結後の比誘電率の間の値になるようであれ
ばどのように混合してもかまわない。
【0059】また実施の形態4、5において接着用シー
トは、第1の誘電体層5a,5cと実効部分5bとの間
に1枚用いたが複数枚用いてもかまわない。
【0060】(実施の形態6)図4は、本発明における
積層セラミックコンデンサの製造方法の概要を単体の素
子について示した図である。
【0061】まず、焼結後の比誘電率ε2が100とな
る第2のシート4bと内部電極層2aを用いて、内部電
極層2aの外部電極3と接続する側と反対側の端縁以外
の三方の端縁が露出するように、実施の形態1で示した
積層方法などにより実効部分5dを作製する。
【0062】また別途、焼結後の比誘電率ε1が50と
なる第1のシート4aのみを所定枚数積層して第1の誘
電体層を形成するための積層成形体を作製し(図示せ
ず)、次にこの第1の誘電体層を実効部分5dの上、下
面および側面に相当する寸法に、この積層成形体を切断
して角板5eとした後、図4に示すように実効部分5d
の外部電極3が形成されるべき端面を除く上、下面およ
び側面にそれぞれ圧着して、図5に示すように一体化す
る。その後の製造方法は実施の形態1で説明した方法と
全く同様にして行う。
【0063】本製造方法では、第1の誘電体層5eを実
効部分5dの外部電極3が形成されるべき端面を除く
上、下面および側面においても用いることにより、誘電
体の低誘電率化が図られるため本発明の効果を一層発揮
できることとなる。
【0064】(実施の形態7)図6、7、8は本発明に
おける積層セラミックコンデンサの製造方法の概要を単
体の素子について示した図である。
【0065】まず、実施の形態6と同様にして静電容量
を得るための実効部分5dのみを作製する。
【0066】また別途、焼結後の比誘電率ε1が50と
なる第1のシート4aのみを用い、所望する成形体素子
の最終形状の厚みに匹敵するまで所定枚数積層して積層
成形体を作製し、次にこの積層成形体を所望する成形体
素子の最終形状に相当する寸法に切断してチップ状とし
た後(図示せず)、実効部分5dの寸法に従って図6に
示すようにその内部をプレス等で打ち抜くことで角筒5
fに加工し、その後図7、8に示すように実効部分5d
を角筒5fの中空部分に圧入して一体化する。その後の
製造方法は実施の形態1で説明した方法と全く同様にし
て行う。
【0067】本製造方法では、積層セラミックコンデン
サの上下面のみならず、側面においても誘電体の低誘電
率化が図られるため本発明の効果を一層発揮できること
となる。
【0068】なお、実施の形態3〜7においては、内部
電極層を並列に接続したものと、直列に接続したものの
どちらか一方についてのみ説明したが、どちらのタイプ
においても同様の効果が得られることは言うまでもな
い。
【0069】また、実施の形態1〜7では、第1の誘電
体層5a,5c,5eのすべてを低誘電率化した例を主
に説明したが、本発明の効果を得るためには積層セラミ
ックコンデンサの少なくとも最外層からの1層以上を実
効部分5b,5dの第2の誘電体層よりも低誘電率化し
てやることでも実施可能である。
【0070】
【発明の効果】以上のように本発明によれば、高い容量
精度で積層セラミックコンデンサの量産が可能となり、
かつ素子表面の耐沿面放電特性を大幅に向上させること
もでき、積層セラミックコンデンサの製造上画期的な効
果をもたらすものである。特に厳しい容量精度が要求さ
れる温度補償用コンデンサの製造時の容量命中率の向上
と、高い耐電圧が要求される中高圧用途品の耐沿面放電
特性の改善とが達成される。
【図面の簡単な説明】
【図1】本発明の実施の形態1における積層工程を示す
分解斜視図
【図2】本発明の実施の形態4における積層工程を示す
分解斜視図
【図3】本発明の実施の形態5における積層工程を示す
分解斜視図
【図4】本発明の実施の形態6における製造工程を示す
分解斜視図
【図5】本発明の実施の形態6における積層体の斜視図
【図6】本発明の実施の形態7における製造工程を示す
分解斜視図
【図7】本発明の実施の形態7における製造工程を示す
分解斜視図
【図8】本発明の実施の形態7における積層体の斜視図
【図9】並列構造を有する一般的な積層セラミックコン
デンサの断面図
【図10】直列構造を有する中高圧用積層セラミックコ
ンデンサの断面図
【符号の説明】
1 誘電体層 2a 内部電極層 2b 対向電極 2c 浮遊電極 3 外部電極 4a 第1のシート 4b 第2のシート 4c 第3のシート 4d 第3のシート 5a 第1の誘電体層 5b 実効部分 5c 第1の誘電体層 5d 実効部分 5e 角板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中蔵 久直 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 石川 巌夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 誘電体層と内部電極層とを交互に積層し
    た積層体と、この積層体の上、下両面に設けた保護層と
    を有するセラミック焼結体と、このセラミック焼結体の
    前記内部電極層の露出した端面に設けた外部電極とを備
    え、前記保護層の内少なくとも最外層の比誘電率は、前
    記内部電極層に挟まれた前記誘電体層の非誘電率よりも
    小さくしたことを特徴とする積層セラミックコンデン
    サ。
  2. 【請求項2】 保護層の内少なくとも最外層の比誘電率
    をε1、誘電体層の比誘電率をε2としたとき、ε2
    ε1≧1.1となるようにした請求項1に記載の積層セ
    ラミックコンデンサ。
  3. 【請求項3】 内部電極層は、同一面内において少なく
    とも2つの電極が一定距離をおいて対向するとともにそ
    の一端が各々別の外部電極に接続されている第1の内部
    電極層と、端部が前記外部電極に非接触の状態でかつ前
    記第1の内部電極層と誘電体層を介して重なるように設
    けられた第2の内部電極層とを備えた請求項1に記載の
    積層セラミックコンデンサ。
  4. 【請求項4】 保護層の内少なくとも最外層の厚みをt
    1、誘電体層の厚みをt2とした時、1≦t1/t2≦4
    とした請求項3に記載の積層セラミックコンデンサ。
  5. 【請求項5】 第1のセラミックシートを所望枚数積層
    して下部第1の誘電体層を作成する工程と、次にこの第
    1の誘電体層上に第2の誘電体層と内部電極層とを交互
    に所望の積層数になるように積層し第1の積層体を得る
    工程と、この第1の積層体上に前記第1のセラミックシ
    ートを所望枚数積層して上部第1の誘電体層を形成し第
    2の積層体を得る工程と、その後この第2の積層体を所
    望の形状のチップに切断し、次いでこのチップを焼成し
    た後前記チップの端面に外部電極を形成する工程とを有
    し、前記第1の誘電体層の比誘電率は前記第2の誘電体
    層の比誘電率よりも小さい積層セラミックコンデンサの
    製造方法。
  6. 【請求項6】 第1の誘電体層の焼成時の収縮率をS1
    (%)、第2の誘電体層の焼成時の収縮率をS2(%)
    としたとき、|S1−S2|≦3.0となる誘電体層を用
    いる請求項5に記載の積層セラミックコンデンサの製造
    方法。
  7. 【請求項7】 第1の誘電体層と第2の誘電体層との間
    に少なくとも一層以上の接着用シートを設けた請求項5
    に記載の積層セラミックコンデンサの製造方法。
  8. 【請求項8】 接着用シートは、少なくとも第1の誘電
    体層の収縮率と、第2の誘電体層の収縮率の間の収縮率
    を有するものである請求項7に記載の積層セラミックコ
    ンデンサの製造方法。
  9. 【請求項9】 接着用シートは、第1の誘電体層及び第
    2の誘電体層よりも高い接着性を有する請求項7に記載
    の積層セラミックコンデンサの製造方法。
  10. 【請求項10】 第2の誘電体層と内部電極層とを交互
    に積層して第1の積層体を形成する工程と、前記第1の
    積層体の前記内部電極層の非露出面に第1の誘電体層を
    圧着して第2の積層体を形成する工程と、前記第2の積
    層体を焼成した後、前記内部電極層の露出した端面に外
    部電極を形成する工程を有し、前記第1の誘電体層の比
    誘電率は前記第2の誘電体層の比誘電率よりも小さくし
    た積層セラミックコンデンサの製造方法。
  11. 【請求項11】 第2の誘電体層と内部電極層とを交互
    に積層して角柱状の積層体を形成する工程と、この積層
    体を第1の誘電体層を用いて形成された角筒に圧入して
    焼成して焼結体を得る工程と、この焼結体の前記内部電
    極層の露出した端面に外部電極を形成する工程とを有
    し、前記第1の誘電体層の比誘電率は前記第2の誘電体
    層の比誘電率よりも小さくした積層セラミックコンデン
    サの製造方法。
JP8139874A 1996-06-03 1996-06-03 積層セラミックコンデンサ及びその製造方法 Pending JPH09320887A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8139874A JPH09320887A (ja) 1996-06-03 1996-06-03 積層セラミックコンデンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8139874A JPH09320887A (ja) 1996-06-03 1996-06-03 積層セラミックコンデンサ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09320887A true JPH09320887A (ja) 1997-12-12

Family

ID=15255583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8139874A Pending JPH09320887A (ja) 1996-06-03 1996-06-03 積層セラミックコンデンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09320887A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098092A1 (ja) * 2005-03-14 2006-09-21 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
US7167352B2 (en) 2004-06-10 2007-01-23 Tdk Corporation Multilayer chip varistor
JP2013004985A (ja) * 2011-06-17 2013-01-07 National Cheng Kung Univ 電子部品及びその製造方法
CN103137326A (zh) * 2011-12-01 2013-06-05 李文熙 电子组件及其制造方法
JP2015065414A (ja) * 2013-08-30 2015-04-09 太陽誘電株式会社 積層セラミックコンデンサ
WO2015151810A1 (ja) * 2014-04-02 2015-10-08 株式会社村田製作所 チップ型電子部品
WO2019053953A1 (ja) * 2017-09-12 2019-03-21 株式会社村田製作所 積層コンデンサおよび回路モジュール
WO2019053954A1 (ja) * 2017-09-12 2019-03-21 株式会社村田製作所 積層コンデンサおよび回路モジュール
JP2019102798A (ja) * 2017-12-07 2019-06-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ
JP2021022722A (ja) * 2019-07-24 2021-02-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ及びその実装基板
JP2021072356A (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
US11488777B2 (en) 2020-12-07 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
US11894197B2 (en) 2020-11-10 2024-02-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7167352B2 (en) 2004-06-10 2007-01-23 Tdk Corporation Multilayer chip varistor
WO2006098092A1 (ja) * 2005-03-14 2006-09-21 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
JPWO2006098092A1 (ja) * 2005-03-14 2008-08-21 株式会社村田製作所 積層セラミックコンデンサ
US7859822B2 (en) 2005-03-14 2010-12-28 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP4636084B2 (ja) * 2005-03-14 2011-02-23 株式会社村田製作所 積層セラミックコンデンサ
JP2013004985A (ja) * 2011-06-17 2013-01-07 National Cheng Kung Univ 電子部品及びその製造方法
CN103137326A (zh) * 2011-12-01 2013-06-05 李文熙 电子组件及其制造方法
JP2015065414A (ja) * 2013-08-30 2015-04-09 太陽誘電株式会社 積層セラミックコンデンサ
JPWO2015151810A1 (ja) * 2014-04-02 2017-04-13 株式会社村田製作所 チップ型電子部品
WO2015151810A1 (ja) * 2014-04-02 2015-10-08 株式会社村田製作所 チップ型電子部品
US10128043B2 (en) 2014-04-02 2018-11-13 Murata Manufacturing Co., Ltd. Chip-type electronic component
CN106133860A (zh) * 2014-04-02 2016-11-16 株式会社村田制作所 芯片型电子部件
WO2019053953A1 (ja) * 2017-09-12 2019-03-21 株式会社村田製作所 積層コンデンサおよび回路モジュール
WO2019053954A1 (ja) * 2017-09-12 2019-03-21 株式会社村田製作所 積層コンデンサおよび回路モジュール
US11776747B2 (en) 2017-12-07 2023-10-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP2019102798A (ja) * 2017-12-07 2019-06-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ
JP2021022722A (ja) * 2019-07-24 2021-02-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ及びその実装基板
JP2022133459A (ja) * 2019-10-30 2022-09-13 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
US11538636B2 (en) 2019-10-30 2022-12-27 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method of producing multilayer ceramic electronic component
JP2021072356A (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
US11894197B2 (en) 2020-11-10 2024-02-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US11488777B2 (en) 2020-12-07 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN102810398B (zh) 多层陶瓷电子元件和多层陶瓷电容器
JPH09320887A (ja) 積層セラミックコンデンサ及びその製造方法
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
JPH0257325B2 (ja)
EP1022751B1 (en) Monolithic ceramic electronic component
JP2001155959A (ja) 積層型電子部品およびその製法
KR101153686B1 (ko) 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품
JP2000150289A (ja) 積層セラミックコンデンサ
JPH05166667A (ja) 積層セラミックコンデンサの製造方法
JP2993247B2 (ja) 積層セラミックコンデンサの製造方法
JP6187590B2 (ja) 可変容量素子
JPH10223470A (ja) 積層セラミックコンデンサ
JPH07263272A (ja) 積層電子部品の製造方法
JPS6339958Y2 (ja)
JP2005136046A (ja) 積層セラミックコンデンサおよびその製法
JPS61253811A (ja) 積層セラミックコンデンサの製造方法
JPH0338812A (ja) 積層コンデンサ
JPH07240339A (ja) 積層セラミックコンデンサ
JP3160855B2 (ja) 積層セラミックコンデンサ
JP2004095687A (ja) 積層セラミックコンデンサ及びその製造方法
JPH08273971A (ja) 積層セラミックコンデンサ
JP3087450B2 (ja) 積層セラミックコンデンサの製造方法
JP3292006B2 (ja) 積層セラミックコンデンサの製造方法
EP0390944B1 (en) Manufacturing method for a multilayer ceramic substrate
JP2575909Y2 (ja) 積層セラミックコンデンサ