JPH09223777A

JPH09223777A - 白金薄膜，半導体装置及びその製造方法

Info

Publication number: JPH09223777A
Application number: JP8028928A
Authority: JP
Inventors: Keiko Kushida; 恵子櫛田; Masahiko Hiratani; 正彦平谷; Kazunari Torii; 和功鳥居; 信一郎 ▲高▼谷; Shinichiro Takatani; Hiroshi Miki; 浩史三木; Yuichi Matsui; 裕一松井; Yoshihisa Fujisaki; 芳久藤崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-02-16
Filing date: 1996-02-16
Publication date: 1997-08-26

Abstract

(57)【要約】【課題】強誘電体をキャパシタ絶縁膜に用い、高集積化
に好適な微細なメモリを有する半導体装置を提供する。【解決手段】拡散防止用導電層膜６１の上に、白金下部
電極６２、その上に強誘電体薄膜６３を設け、白金下部
電極６２，強誘電体薄膜６３等により形成される強誘電
体キャパシタにおいて、白金下部電極６２には、強誘電
体６３の構成元素には含まれず、酸化物を形成する元素
を添加し、かつこの元素を白金膜粒界に偏析させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大規模集積回路
（ＬＳＩ）に好適なメモリのキャパシタを有する半導体
装置及びその製造方法並びに白金薄膜及びその製造方法
に関する。

【０００２】

【従来の技術】ダイナミック・ランダム・アクセス・メ
モリ(ＤＲＡＭ)をはじめとするＬＳＩを有する半導体装
置は、高集積化に伴うキャパシタ面積の増大，構造の複
雑化が問題となっている。そのため、従来より使用され
ているシリコン酸化物，窒化物のかわりに、数百から数
千と極めて大きな比誘電率を持つ強誘電体物質をキャパ
シタ絶縁膜に使用することが検討されるようになった。
また、強誘電体物質は自発分極をもち、外部電場により
その方向を反転させることができるので、この特性を用
いて不揮発性メモリを形成することも試みられている。
従来の強誘電体を用いたメモリについては、たとえば、
特開昭63−201998号に記載されている。

【０００３】上記メモリに使用される強誘電体薄膜とし
ては、チタン酸ジルコン酸鉛，チタン酸ストロンチウム
等の酸化物強誘電体が一般的である。強誘電体の多くは
500℃以上の結晶化温度を有するため、従来より耐熱性
を有する白金電極を酸化マグネシウム等の単結晶基板上
へ形成し、この上に強誘電体薄膜を形成して使用してき
た。しかしメモリへ適用するためにはシリコン基板上へ
白金等の電極と強誘電体からなるキャパシタを形成しな
ければならない。白金はシリコンと反応してシリサイド
を形成するので、白金電極とシリコン基板または多結晶
シリコンを直接接する構造をとることはできない。その
ため、例えば１９８９アイイーイーイーインタナショナ
ルソリッドステートサーキッツカンファレンス
ダイジェスト（IEEE Int. Solid-State Circuits Conf.
Digest）pp.２４２−２４３に記載されているように、
層間絶縁膜の上に強誘電体キャパシタを形成し、ＭＯＳ
トランジスタのソース又はドレインへの接続は、キャパ
シタの領域外からアルミニウム等の配線用導電層を用い
て行っていた。

【０００４】

【発明が解決しようとする課題】しかし、ＭＯＳトラン
ジスタのソース又はドレインへの接続にアルミニウム等
の配線用導電層を用いる方法はメモリセル面積を小さく
することが難しく、強誘電体を用いて高集積化するメリ
ットが半減されてしまう。より高集積なメモリを実現す
るためには、例えば、特開平3−256358 号に記載されて
いるように、MOSトランジスタを形成した半導体基板上
を絶縁物質で覆い、その上に強誘電体キャパシタを形成
し、強誘電体キャパシタの一方の電極とＭＯＳトランジ
スタのソース又はドレインへの接続は、絶縁物質に穿設
したコンタクトホール内部に埋め込んだ導電物質による
構造とすることが好ましい。

【０００５】この構造を実現するためには、強誘電体キ
ャパシタの一方の電極とＭＯＳトランジスタのソース又
はドレインを導電性物質で接続する必要がある。この導
電性物質には多結晶シリコンが一般に用いられる。しか
し前述のように白金とシリコンが直接接すると反応して
シリサイドを形成したり、Ｓｉが白金中を拡散し白金表
面でＳｉ酸化膜を形成して強誘電体キャパシタの特性が
劣化してしまう。また、強誘電体を構成する元素がＳｉ
基板へ拡散する等の問題が生じる。これらの問題を解決
する方法としては、特開平4−14862号や特開平4−18176
6 号に記載されているように白金電極とＳｉの間に、Ｔ
ｉ，Ｔａ，ＴｉＮ等の拡散防止用導電層を設ける方法が
ある。

【０００６】しかし、上記特開平4−14862号や特開平4
−181766 号に記載の従来技術は、次のような問題があ
った。すなわち、酸化物強誘電体薄膜を形成するには、
５００℃以上の高温酸化雰囲気下で成膜するか、または
低温で形成した膜を高温酸化雰囲気下で熱処理する必要
があり、このような条件下では酸素が白金中を拡散して
拡散防止用導電層を酸化し、接触抵抗を増大させたり、
拡散防止用導電材料が白金中を拡散して酸化され、直列
寄生容量が発生する等の問題があった。

【０００７】この問題を解決する方法として白金層を厚
くすることが考えられる。しかし微細なキャパシタでは
アスペクト比が大きくなり、白金の加工が困難になる
他、強誘電体膜を形成すると側壁部でリーク電流の増大
や絶縁耐圧の低下が起こる。従って、白金層の膜厚を厚
くすることは適切ではない。

【０００８】本発明の第１の目的は、強誘電体をキャパ
シタ絶縁膜に用い、高集積化に好適な微細なメモリを有
する半導体装置を提供することにある。

【０００９】本発明の第２の目的は、そのような半導体
装置の製造方法を提供することにある。

【００１０】本発明の第３の目的は、酸素の拡散を抑え
ることのできる白金薄膜を提供することにある。

【００１１】本発明の第４の目的は、そのような白金薄
膜の製造方法を提供することにある。

【００１２】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の半導体装置は、基板上に、白金を主
成分とする下部導電膜と、その上に設けられた強誘電体
薄膜と、さらにその上に設けられた上部導電膜とからな
る強誘電体キャパシタが配置され、下部導電膜に酸化物
を形成する元素が添加され、かつ、この元素が白金薄膜
の粒界に偏析されているようにしたものである。

【００１３】基板と下部導電膜の間には、Ｔｉ，Ｔａ及
びＴｉＮの内の少なくとも１種の物質等からなる拡散防
止用導電層を配置することが好ましい。下部導電膜は、
この拡散防止用導電層を介して、半導体素子の所望の領
域、例えば、ＭＯＳトランジスタのソース領域又はドレ
イン領域と電気的に接続されることが好ましい。

【００１４】酸化物を形成する元素としては、クロミウ
ム，銅，鉄，アルミニウム，コバルト，ランタン等の元
素を用いることができる。これらの元素の２種以上を同
時に用いてもよい。また、これらの元素は、白金への固
溶限界以上の量が添加されていることが好ましい。これ
らの添加元素は粒界に多く偏析している。

【００１５】また、強誘電体膜は、酸化物強誘電体、例
えば、チタン酸ジルコン酸鉛，チタン酸バリウムストロ
ンチウム，チタン酸ジルコン酸バリウム鉛，ビスマス系
層状強誘電体等を用いることが好ましい。

【００１６】また、上記第２の目的を達成するために、
本発明の白金薄膜は、酸化物を形成する元素が添加され
た白金をターゲットとし、不活性ガス雰囲気中でスパッ
タして、白金を主成分とし、上記元素を粒界に偏析させ
た状態で形成し、下部白金膜上に強誘電体膜を形成し、
さらにその上に上部導電膜を形成し、この上部及び下部
導電膜と強誘電体膜とが強誘電体キャパシタを構成する
ようにしたものである。

【００１７】下部白金膜を形成する前に、基板上に、拡
散防止用導電層を形成し、その拡散防止用導電層の上に
上記の下部白金膜を形成するようにすることが好まし
い。下部導電膜は、この拡散防止用導電層を介して、例
えば、ＭＯＳトランジスタのソース又はドレイン領域と
電気的に接続するようにすることができる。

【００１８】また、上記第３の目的を達成するために、
本発明の白金薄膜は、酸化物を形成する元素が添加さ
れ、粒界に偏析するようにしたものである。酸化物を形
成する元素は、上記の元素であり、それらの元素が固溶
限界以上添加されていることが好ましい。

【００１９】さらにまた、上記第４の目的を達成するた
めに、本発明の白金薄膜の製造方法は、白金と酸化物を
形成する元素とを同時にスパッタ又は蒸着して、上記元
素が白金膜粒界に偏析するようにしたものである。

【００２０】あるいは、白金膜を形成した後、酸化物を
形成する元素からなる薄膜を極薄く形成した後、不活性
雰囲気中で熱処理することにより白金膜粒界にそれらが
偏析するように形成したものである。

【００２１】上記のように、強誘電体キャパシタを構成
するためには、白金を主成分とする下部導電膜上に、強
誘電体膜を形成する。この強誘電体薄膜の形成時、ある
いは結晶化に必要な酸素雰囲気中での熱処理時に、白金
膜中を酸素が拡散するが、その拡散は主に結晶粒界で起
こっている。

【００２２】白金に上記クロミウム，鉄等の添加物を加
えると、ある原子量比までは白金原子におき変わって固
溶体を形成するが、添加量を増加させると添加物が結晶
粒界により多く析出するようになる。このような白金膜
に酸素が拡散してくると、主な拡散経路である粒界で、
酸化物を形成する元素が容易に酸化されて酸化物を形成
し、白金膜自身の酸素の拡散を抑制する。従って、添加
物を加えると、白金膜厚を薄くしても該白金膜の酸素透
過性が低いので拡散防止用導電層が酸化されることがな
い。

【００２３】白金膜自体は酸化されていないため導電性
は保たれ、電極膜として使用することが可能である。

【００２４】

【発明の実施の形態】接着強化および拡散防止用の導電
層としてＴｉＮを用い、その上に形成する白金電極にど
の程度の添加物を加えればＴｉＮ下地層の酸化を防止で
きるかについて検討を行った。低抵抗シリコン基板上に
１００ｎｍのＴｉＮ膜を形成後、白金ターゲット上にク
ロミウムあるいは鉄のペレットを所望の量おいて、アル
ゴン雰囲気中でスパッタすることにより、それぞれ約
３，５，１０，１５，２０モル％のクロミウムまたは鉄
を含有させた膜厚１００ｎｍの白金を主成分とする膜を
形成した。スパッタ条件は表１に示すとおりである。

【００２５】

【表１】白金膜のスパッタ条件パワー４００Ｗスパッタガスアルゴン１００％ガス圧２Ｐａ基板温度５００℃ この白金膜を走査型オージェ電子顕微鏡で観察したとこ
ろ、結晶粒界にそってクロミウムまたは鉄の濃度が高く
なっていることが確認された。更に１００ｎｍのチタン
酸ジルコン酸鉛薄膜をゾルゲル法で形成した。使用した
ゾルは、酢酸鉛，チタンイソプロポキシド，ジルコニウ
ムイソプロポキシドをメトキシエタノール中で反応させ
たものである。酸素雰囲気中で６５０℃，２分間のラピ
ッド・サーマル・アニーリングを行い結晶化させた。さ
らにチタン酸ジルコン酸鉛薄膜を除去し、ホトマスクを
用いて白金を主成分とする薄膜，ＴｉＮ膜を順次イオン
ミリングで１００μｍ□に微細加工した。

【００２６】この試料について、白金電極−基板間の抵
抗を測定した結果を図１（ａ）に示した。この図からわ
かるように、クロミウムあるいは鉄の添加量が増加する
につれ下地ＴｉＮ層の酸化度が低減されるため、抵抗値
が減少していることがわかる。特に、クロミウムの添加
量が５モル％以上のとき、鉄の添加量が１０モル％以上
のときその効果が大きい。白金中のクロミウム含有量が
２％を越えると白金との化合物が析出することがわかっ
ており、また鉄の固溶限界は約１９％であるので、抵抗
値が減少するのは各々固溶限界に相当している。

【００２７】他の添加元素であるコバルト，銅，アルミ
ニウム，ランタンについても同様の効果が認められた。

【００２８】１００ｎｍの窒化チタン層上に上記スパッ
タ法で１０％クロミウムを含有した白金層を１００ｎｍ
形成し、上述のゾルゲル法で厚さ１００ｎｍのチタン酸
ジルコン酸鉛を形成した試料に、メタルマスクを用いて
金上部電極を形成して、上部電極−基板間に電圧を印加
して誘電特性を調べた。図１（ｂ）に示す様に良好なヒ
ステリシスカーブが得られており、拡散防止用導電層の
酸化が抑制され基板から給電されていることがわかる。

【００２９】また、本実施例では白金電極をスパッタ法
により形成した場合について述べたが、真空蒸着法によ
り形成した白金電極についても同様の結果が得られた。

【００３０】以下では、この白金を主成分とする電極膜
を使用してメモリセルを形成した例について述べる。

【００３１】図２から図６は、本発明を用いたメモリセ
ルの実施例である。本実施例では、特開平3−256356 号
に記載されているメモリセル構造を用い、蓄積容量部は
平坦な構造とした。

【００３２】まず、図２に示すように、スイッチ用トラ
ンジスタを従来のＭＯＳＦＥＴ形成工程により形成す
る。ここで２１はｐ型半導体基板、２２は素子間分離絶
縁膜、２３はゲート酸化膜、２４はゲート電極となるワ
ード線、２５，２６はｎ型不純物拡散層（リン）、２７
は層間絶縁膜である。表面全体に公知のＣＶＤ法を用い
て厚さ５０ｎｍのＳｉＯ₂２８と、厚さ６００ｎｍのＳ
ｉ₃Ｎ₄２９をそれぞれＣＶＤ法により堆積させ、膜厚分
のＳｉ₃Ｎ₄をエッチングすることによりワード線間に絶
縁膜を埋め込む。ＳｉＯ₂２８は、次の工程でビット線
を加工する際の下地となり、基板表面が露出したり素子
間分離絶縁膜が削られるのを防ぐ働きがある。

【００３３】次に、図３に示すように、ビット線が基板
表面のｎ型拡散層と接触する部分２５および、蓄積電極
が基板表面のｎ型拡散層と接触する部分２６を公知のホ
トリソグラフィ法とドライエッチング法を用いて開口す
る。ＣＶＤ法を用いて厚さ６００ｎｍのｎ型の不純物を
含む多結晶シリコンを堆積させた後、膜厚分のエッチン
グをすることにより、前述のエッチングにより形成され
た穴の内部に多結晶シリコン３１，３２を埋め込む。

【００３４】次に、表面全体に公知のＣＶＤ法を用いて
絶縁膜４１を堆積させ、ビット線が基板の拡散層２５と
電気的に接続するため、多結晶シリコン３１の上部の絶
縁膜４１を、公知のホトリソグラフィ法とドライエッチ
ング法を用いて開口する。

【００３５】次に、図４のようにビット線４２を形成す
る。ビット線の材料としては、金属のシリサイドと多結
晶シリコンの積層膜を用いた。この上に、厚さ２００ｎ
ｍのＳｉＯ₂４３を堆積させる。ＳｉＯ₂４３とビット
線４２を公知のホトリソグラフィ法とドライエッチング
法を用いて加工し、ビット線を所望のパターンとする。
次に、膜厚１５０ｎｍのＳｉ₃Ｎ₄をＣＶＤ法により堆積
し、ドライエッチング法によりエッチングして、ビット
線の側壁部にＳｉ₃Ｎ₄のサイドウォールスペーサ４４を
形成し、ビット線を絶縁する。多結晶シリコン３２の上
部の絶縁膜４１を公知のホトリソグラフィ法とドライエ
ッチング法を用いて開口する。

【００３６】次に図５のように、ＢＰＳＧ等のシリコン
酸化膜系の絶縁膜５１を堆積させ、平坦化する。この絶
縁膜５１は、基板表面を平坦化するのに十分な膜厚とす
る必要がある。本実施例では、絶縁膜５１の膜厚を５０
０ｎｍとした。ＣＶＤ法により基板表面にＳｉＯ₂を堆
積し、エッチバック法により平坦化する方法を用いても
良い。さらに公知のホトリソグラフィ法とドライエッチ
ング法を用いて開口する。次に、埋め込み用のリンドー
プ非晶質シリコン膜５２をＣＶＤ法により200ｎｍデポ
した後、ドライエッチング法によりエッチバックして、
コンタクト孔を埋めた。

【００３７】次に図６のように、拡散防止膜として１０
０ｎｍのＴｉＮ膜６１を形成する。さらに白金下地電極
６２を形成する。本実施例では、白金にチタンの金属板
をおいたターゲットを用い、ＤＣスパッタ法を用いて５
モル％のチタンを含有している白金を主成分とする膜を
厚さ約１００ｎｍ被着した。ＤＣスパッタ法により５０
ｎｍＴｉＮを被着し、フォトレジストをマスクにＳＦ₆
を用いたドライエッチング法によりＴｉＮにパターンを
転写し、このＴｉＮをマスクに用いたスパッタエッチン
グ法によりＰｔ膜６２をパターンニングする。ウェット
エッチング法によりマスクに用いたＴｉＮを除去した
後、強誘電体薄膜６３を形成する。

【００３８】本実施例では、前述のゾルゲル法により、
厚さ約１００ｎｍのチタン酸ジルコン酸鉛(Ｐｂ(Ｚｒ
_0.5Ｔｉ_0.5)Ｏ₃）薄膜を形成した後、酸素雰囲気中で６
５０℃，１２０秒の熱処理を行い結晶化させた。プレー
ト電極６４を被着し、これをパターンニングしてメモリ
セルのキャパシタを完成させる。但し図６においては、
図面が複雑になるためプレート電極は示されていない。

【００３９】このキャパシタの誘電特性を、図２に示し
たものと同様に測定した。キャパシタの面積を０.２〜
１００μｍ²まで変化させた試料について調べたとこ
ろ、いずれも基板からの給電が可能であり、良好なヒス
テリシスカーブが得られた。

【００４０】チタン酸ジルコン酸鉛(Ｐｂ(Ｚｒ_0.5Ｔｉ
_0.5)Ｏ₃）薄膜の形成方法としては、高周波マグネトロ
ンスパッタ法を用い、表２に示す条件で形成しても同様
の特性が得られた。従って本発明で示した方法で下部電
極を形成すれば、非晶質の強誘電体をポストアニールで
結晶化する方法でも、あるいは結晶化した膜を直接形成
する方法でも拡散防止膜を酸化する心配がない。従って
反応性蒸着法やＣＶＤ法を用いてもよい。

【００４１】

【表２】スパッタ条件高周波パワー２００Ｗスパッタガスアルゴン（９０％）−酸素（１０％）ガス圧１０Ｐａ基板温度６５０℃ 上記実施例は、強誘電体としてチタン酸ジルコン酸鉛
(Ｐｂ(Ｔｉ_xＺｒ_1-x)Ｏ₃，ｘ＝０.５の場合）を例とし
て示したが、組成の異なるチタン酸ジルコン酸鉛やチタ
ン酸バリウム・ストロンチウム（(Ｂａ_xＳｒ_1-x)ＴｉＯ
₃（ｘ＝０〜１))、チタン酸ジルコン酸バリウム鉛，ビ
スマス系層状強誘電体を用いても同様にメモリセルを形
成できる。

【００４２】

【発明の効果】本発明によれば、白金を主成分とする下
部導電膜上に強誘電体膜を形成する強誘電体キャパシタ
において、強誘電体薄膜の形成時、あるいは結晶化に必
要な酸素雰囲気中での熱処理時に、主に結晶粒界で起こ
る白金膜中の酸素拡散が、白金の結晶粒界に偏析させた
クロミウム，鉄等を酸化することで捕捉され、白金膜自
身の酸素の拡散が抑制される。従って、本発明によれば
白金膜厚を薄くしても白金膜の酸素透過性が低いので拡
散防止用導電層が酸化されることがない。これにより、
強誘電体をキャパシタ絶縁膜に用い、高集積化に好適な
微細なメモリ、あるいはそれを構成要素とする半導体装
置を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理を説明する白金中の添加元素量と
基板−電極間の抵抗および電圧と電荷の関係を示す測定
図。

【図２】本発明の一実施例のメモリセルの製造工程を示
す第１の断面図。

【図３】本発明の一実施例のメモリセルの製造工程を示
す第２の断面図。

【図４】本発明の一実施例のメモリセルの製造工程を示
す第３の断面図。

【図５】本発明の一実施例のメモリセルの製造工程を示
す第４の断面図。

【図６】本発明の一実施例のメモリセルの製造工程を示
す第５の断面図。

【符号の説明】

２１…半導体基板、２２…素子間分離酸化膜、２３…ゲ
ート酸化膜、２４…ワード線、２５…不純物拡散層(ビ
ット線が基板表面のｎ型拡散層と接触する部分)、２６
…不純物拡散層（蓄積電極が基板表面のｎ型拡散層と接
触する部分）、２７，２８…層間絶縁膜、２９…Ｓｉ₃
Ｎ₄膜、３１，３２…多結晶シリコン（コンタクト用パ
ッド）、４１…層間絶縁膜、４２…ビット線、４３…層
間絶縁膜、４４…Ｓｉ₃Ｎ₄膜、５１…層間絶縁膜、５２
…多結晶シリコン（コンタクト用パッド）、６１…拡散
防止用導電層、６２…下部電極Ｐｔ層、６３…強誘電体
薄膜、６４…プレート電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲高▼谷信一郎東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者三木浩史東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者松井裕一東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者藤崎芳久東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】基板と、該基板上に設けられた白金を主成
分とする下部導電膜と、該下部導電膜上に設けられた強
誘電体膜と、該強誘電体膜上に設けられた上部導電膜と
を有し、上記上部及び下部導電膜と強誘電体膜はキャパ
シタを構成し、上記下部導電膜は、強誘電体膜構成元素
に含まれず、酸化物を形成する元素が添加されているこ
とを特徴とする半導体装置。
【請求項２】上記基板上にＭＯＳトランジスタが配置さ
れ、上記下部導電膜は、上記ＭＯＳトランジスタのソー
ス領域又はドレイン領域と電気的に接続されていること
を特徴とする請求項１に記載の半導体装置。
【請求項３】上記基板と上記下部導電膜の間に、拡散防
止用導電層が配置されたことを特徴とする請求項１又は
２に記載の半導体装置。
【請求項４】上記拡散防止導電層は、Ｔｉ，Ｔａ、及び
ＴｉＮからなる群から選ばれた少なくとも１種の物質で
あることを特徴とする請求項３に記載の半導体装置。
【請求項５】上記酸化物を形成する元素が、クロミウ
ム，ランタン，銅，鉄，アルミニウム，コバルトのいず
れかであることを特徴とする請求項１から４のいずれか
に記載の半導体装置。
【請求項６】上記酸化物を形成する元素が、白金薄膜の
粒界に偏析していることを特徴とする請求項１から５の
いずれかに記載の半導体装置。
【請求項７】上記酸化物を形成する元素が、白金への固
溶限界以上添加されていることを特徴とする請求項１か
ら６のいずれかに記載の半導体装置。
【請求項８】上記強誘電体薄膜は酸化物強誘電体からな
ることを特徴とする請求項１乃至７のいずれかに記載の
半導体装置。
【請求項９】上記強誘電体薄膜はチタン酸ジルコン酸鉛
からなることを特徴とする請求項８に記載の半導体装
置。
【請求項１０】上記強誘電体薄膜はチタン酸バリウム・
ストロンチウムからなることを特徴とする請求項８に記
載の半導体装置。
【請求項１１】上記強誘電体薄膜はチタン酸ジルコン酸
バリウム鉛からなることを特徴とする請求項８に記載の
半導体装置。
【請求項１２】上記強誘電体薄膜はビスマス系層状強誘
電体からなることを特徴とする請求項８に記載の半導体
装置。
【請求項１３】白金と酸化物を形成する元素とを同時に
スパッタまたは蒸着して、白金を主成分とし、上記酸化
物を形成する元素を含んだ下部導電膜を基板上に形成す
る工程と、上記下部導電膜上に、強誘電体膜を形成する
工程と、上記強誘電体膜上に上部導電膜を形成する工程
とを有し、上記上部及び下部導電膜と強誘電体薄膜がキ
ャパシタを形成することを特徴とする半導体装置の製造
方法。
【請求項１４】上記下部導電膜を形成する工程の前に、
上記基板上に拡散防止用導電層を形成する工程を有し、
上記下部導電膜は上記拡散防止用導電層の上に形成され
ることを特徴とする請求項１３に記載の半導体装置の製
造方法。
【請求項１５】上記拡散防止用導電層を形成する工程の
前に、上記基板にＭＯＳトランジスタの少なくとも一部
を形成する工程を有し、上記下部導電膜は該ＭＯＳトラ
ンジスタのソース領域又はドレイン領域と電気的に接続
されることを特徴とする請求項１３又は１４に記載の半
導体装置の製造方法。
【請求項１６】強誘電体薄膜の構成元素に含まれないメ
タルで、酸化物を形成する元素が添加されていることを
特徴とする白金薄膜。
【請求項１７】上記酸化物を形成する元素が、クロミウ
ム，ランタン，銅，鉄，アルミニウム，コバルトのいず
れかであることを特徴とする請求項１６に記載の白金薄
膜。
【請求項１８】上記酸化物を形成する元素が、粒界に偏
析していることを特徴とする請求項１６又は１７に記載
の白金薄膜。
【請求項１９】上記酸化物を形成する元素が、白金への
固溶限界以上添加されていることを特徴とする請求項１
６から１８のいずれかに記載の白金薄膜。
【請求項２０】白金と酸化物を形成する元素とを同時に
スパッタし、上記元素が粒界に偏析した白金薄膜を基板
上に形成することを特徴とする白金薄膜の製造方法。
【請求項２１】上記基板上へ白金薄膜を形成し、上記白
金薄膜上へクロミウム，ランタン，銅，鉄，アルミニウ
ム，コバルトのいずれかの層を形成した後、真空又は酸
素を含まない雰囲気中で熱処理することを特徴とする請
求項１７〜２０に記載の白金薄膜の製造方法。