JPH09199006A

JPH09199006A - 電子源とその製造方法及びその通電活性化装置と前記電子源を用いた画像形成装置

Info

Publication number: JPH09199006A
Application number: JP655296A
Authority: JP
Inventors: Tomotake Suzuki; 朝岳鈴木; Hidetoshi Suzuki; 英俊鱸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-01-18
Filing date: 1996-01-18
Publication date: 1997-07-31

Abstract

(57)【要約】【課題】マルチ電子源の表面伝導型電子放出素子の通
電活性化時において、非選択の素子に流れる無効電流を
減少させる。【解決手段】制御部１０４は、ライン選択部１０２、
画素選択部１０６により基板１０１の全素子を選択して
高抵抗化パルスを印加した後、ライン選択部１０２によ
り順次行方向のラインを選択し、そのラインに−Ｖf／
２の電位を、画素選択部１０６からＶf／２のパルス電
位を印加する。この際、電流検出部１０７により、この
配線に流れる電流値を測定し、その電流が所定値になる
と、その素子の通電活性化が終了したものとみなす。
又、前述の高抵抗化パルスにより素子の高抵抗状態が保
持される時間（Ｔhr）が経過すると、再度、高抵抗化パ
ルスを印加して素子を高抵抗状態にセットする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子源とその製造
方法及びその応用である画像形成装置に関し、より詳し
くは表面伝導型電子放出素子を多数備える電子源と、そ
の製造方法と通電活性化装置及び前記電子源を用いた画
像形成装置に関するものである。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、例えば表面伝導型電子放出素子や、電界放
出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属
型放出素子（以下ＭＩＭ型と記す）などが知られてい
る。

【０００３】またＦＥ型の例としては、例えば、W. P.
Dyke & W. W. Dolan，“Field emission”, Advance in
Electron Physics, 8, 89 (1956)や、或は、C. A. Spi
ndt，“Physical properties of thin-film field emis
sion cathodes with molybdenium cones”, J. Appl. P
hys., 47, 5248 (1976)などが知られている。

【０００４】また、ＭＩＭ型の例としては、例えば、C.
A. Mead，“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。

【０００５】表面伝導型電子放出素子としては、例え
ば、M. I. Elinson, Radio E-ng. Electron Phys., 10,
1290, (1965)や、後述する他の例が知られている。

【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン(Eli
nson)等によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄
膜によるもの［G. Dittmer：“Thin Solid Films”,9,3
17 (1972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M.
Hartwell and C. G.Fonstad：”IEEE Trans. ED Con
f.”，519 (1975)］や、カーボン薄膜によるもの［荒木
久他：真空、第２６巻、第１号、２２（１９８３）］
等が報告されている。

【０００７】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図２５に前述のM. Hartwellら
による素子の平面図を示す。

【０００８】同図において、３００１は基板で、３００
４はスパッタで形成された金属酸化物よりなる導電性薄
膜である。導電性薄膜３００４は図示のようにＨ字形の
平面形状に形成されている。この導電性薄膜３００４
に、後述の通電フォーミングと呼ばれる通電処理を施す
ことにより、電子放出部３００５が形成される。図中の
間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍ
ｍ］に設定されている。尚、図示の便宜から、電子放出
部３００５は導電性薄膜３００４の中央に矩形の形状で
示したが、これは模式的なものであり、実際の電子放出
部の位置や形状を忠実に表現しているわけではない。

【０００９】M. Hartwellらによる素子をはじめとして
上述の表面伝導型電子放出素子においては、電子放出を
行う前に導電性薄膜３００４に通電フォーミングと呼ば
れる通電処理を施すことにより電子放出部３００５を形
成するのが一般的であった。即ち、通電フォーミングと
は、前記導電性薄膜３００４の両端に一定の直流電圧、
もしくは、例えば１Ｖ／分程度の非常にゆっくりとした
レートで昇圧する直流電圧を印加して通電し、導電性薄
膜３００４を局所的に破壊もしくは変形もしくは変質せ
しめ、電気的に高抵抗な状態の電子放出部３００５を形
成することである。尚、局所的に破壊もしくは変形もし
くは変質した導電性薄膜３００４の一部には亀裂が発生
する。この通電フォーミング後に導電性薄膜３００４に
適宜の電圧を印加した場合には、前記亀裂付近において
電子放出が行われる。

【００１０】上述の表面伝導型電子放出素子は、冷陰極
素子の中でも特に構造が単純で製造も容易であることか
ら、大面積に亙り多数の素子を形成できる利点がある。
そこで例えば本願出願人による特開昭６４−３１３３２
号公報において開示されるように、多数の素子を配列し
て駆動するための方法が研究されている。

【００１１】また、表面伝導型電子放出素子の応用につ
いては、例えば、画像表示装置、画像記録装置などの画
像形成装置や、荷電ビーム源、等が研究されている。

【００１２】特に画像表示装置への応用としては、例え
ば本願出願人によるＵＳＰ５，０６６，８８３や特開平
２−２５７５５１号公報や特開平４−２８１３７号公報
において開示されているように、表面伝導型電子放出素
子と電子ビームの照射により発光する蛍光体とを組み合
わせて用いた画像表示装置が研究されている。このよう
な表面伝導型電子放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。例えば、近年普及し
てきた液晶表示装置と比較しても、自発光型であるため
バックライトを必要としない点や、視野角が広い点が優
れていると言える。

【００１３】本願発明者らは、上記従来技術に記載した
ものを初めとして、種々の材料、製法、構造の冷陰極素
子を試みてきた。更に、多数の冷陰極素子を配列したマ
ルチ電子ビーム源、並びにこのマルチ電子ビーム源を応
用した画像表示装置について研究を行ってきた。

【００１４】本願発明者らは、例えば図２６に示す電気
的な配線方法によるマルチ電子ビーム源を試みてきた。
即ち、冷陰極素子を２次元的に多数個配列し、これらの
素子を図示のようにマトリクス状に配線したマルチ電子
ビーム源である。

【００１５】図中、４００１は冷陰極素子を模式的に示
したもの、４００２は行方向配線、４００３は列方向配
線を示している。行方向配線４００２及び列方向配線４
００３は、実際には有限の電気抵抗を有するものである
が、図においては配線抵抗４００４及び４００５として
示されている。上述のような配線方法を、単純マトリク
ス配線と呼ぶ。尚、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、例えば画像表示装置用のマルチ電子ビ
ーム源の場合には、所望の画像表示を行うのに足りるだ
けの素子を配列し配線するものである。

【００１６】表面伝導型電子放出素子を単純マトリクス
配線したマルチ電子ビーム源においては、所望の電子ビ
ームを出力させるため、行方向配線４００２及び列方向
配線４００３に適宜の電気信号を印加する。例えば、マ
トリクスの中の任意の１行の表面伝導型電子放出素子を
駆動するには、選択する行の行方向配線４００２には選
択電圧Ｖsを印加し、同時に非選択の行の行方向配線４
００２には非選択電圧Ｖnsを印加する。これと同期して
列方向配線４００３に電子ビームを出力するための駆動
電圧Ｖeを印加する。この方法によれば、配線抵抗４０
０４及び４００５による電圧降下を無視すれば、選択す
る行の表面伝導型電子放出素子には、（Ｖe−Ｖs）の電
圧が印加され、また非選択行の表面伝導型電子放出素子
には（Ｖe−Ｖns）の電圧が印加される。ここで、これ
らＶe，Ｖs，Ｖnsの電圧値を適宜の大きさの電圧にすれ
ば、選択する行の表面伝導型電子放出素子だけから所望
の強度の電子ビームが出力されるはずであり、また列方
向配線４００３の各々に異なる駆動電圧Ｖeを印加すれ
ば、選択する行の素子の各々から異なる強度の電子ビー
ムが出力されるはずである。また、表面伝導型電子放出
素子の応答速度は高速であるため、駆動電圧Ｖeを印加
する時間の長さを変えれば、電子ビームが出力される時
間の長さも変えることができるはずである。

【００１７】従って、表面伝導型電子放出素子を単純マ
トリクス配線したマルチ電子ビーム源には種々の応用で
きる可能性があり、例えば画像情報に応じた電気信号を
適宜印加すれば、画像表示装置用の電子源として好適に
用いることができる。

【００１８】一方、発明者らは表面伝導型電子放出素子
の特性を改善するための研究を鋭意行った結果、製造工
程において通電活性化処理を行うことが効果的であるこ
とを見出した。

【００１９】既に述べたように、表面伝導型電子放出素
子の電子放出部を形成する際には、導電性薄膜に電流を
流して該薄膜を局所的に破壊もしくは変形もしくは変質
させて亀裂を形成する処理（通電フォーミング処理）を
行う。この後更に通電活性化処理を行うことにより電子
放出特性を大幅に改善することが可能である。

【００２０】即ち、この通電活性化処理とは、通電フォ
ーミング処理により形成された電子放出部に適宜の条件
で通電を行って、その近傍に炭素もしくは炭素化合物を
堆積せしめる処理のことである。例えば、適宜の分圧の
有機物が存在し、全圧が１０のマイナス４乗〜１０のマ
イナス５乗［torr］の真空雰囲気中において、電圧パル
スを定期的に印加することにより、電子放出部の近傍に
単結晶グラファイト、多結晶グラファイト、非晶質カー
ボンのいずれかか、もしくはその混合物を５００［オン
グストローム］以下の膜厚で堆積させる。但し、この条
件はほんの一例であって、表面伝導型電子放出素子の材
質や形状により適宜変更されるべきであるのは言うまで
もない。

【００２１】このような処理を行うことにより、通電フ
ォーミング直後と比較して、同じ印加電圧における放出
電流を典型的には１００倍以上増加させることが可能で
ある。尚、この通電活性化終了後には、真空雰囲気中の
有機物の分圧を低減させるのが望ましい。

【００２２】従って、上述の多数の表面伝導型電子放出
素子を単純マトリクス配線したマルチ電子ビーム源を製
造する際においても、各素子に通電活性化処理を行うの
が望ましい。

【００２３】

【発明が解決しようとする課題】このような通電活性化
処理工程を付加することで、表面伝導型放出素子の電子
放出特性の安定化が計られたが、これを単純マトリック
ス配線などのマルチ表面伝導型放出素子に適用した場合
には、以下のような問題点が発生した。

【００２４】例えば、ｍ行ｎ列の単純マトリクス状にこ
れら表面伝導型電子放出素子が配列されている場合、１
〜ｍ行までのラインの順に一定時間毎に通電して活性化
していくことになる。この単純マトリクス配線された素
子を活性化する際の等価回路図を図２７に示す。この図
２７は、２ライン目の素子に対して、活性化のための電
圧波形を印加している様子を示している。

【００２５】図３１は、この活性化処理における電圧信
号の波形を示す図で、ここではパルス幅がＴ1で、周期
Ｔ2の電圧Ｖfの電圧波形が印加されている。各ラインの
活性化時間は、図２８に示したような各素子の活性化特
性等から求めて決定されるが、実際には個々の素子で活
性化の進行速度や、最終的に達する素子電流(If)、放出
電流(Ie)が異なる。これを説明したのが図２９である。

【００２６】この図２９に示すように、通電活性化を終
了させる時間を一律に決定すると、ａ，ｂ，ｃの各素子
における、活性化終了時の素子電流Ｉfがそれぞれ異な
った値になってしまい、これに対応して、所定の素子電
圧に対する放出電流Ｉeもそれぞれの素子で異なってし
まうことになる。これと同様なことがライン単位に活性
化を実施した場合にも生じ、最終的に得られたマルチ表
面伝導型放出素子のそれぞれの電子放出特性がばらばら
になってしまうという問題が発生した。

【００２７】つまり理想的には、通電活性化時の各素子
毎の素子電流をモニタし、活性化の進行度合いを把握
し、目標とする素子電流Ｉfを達成した表面伝導型電子
放出素子については活性化を終了し、活性化が終了した
後の各表面伝導型電子放出素子の電子放出特性を揃える
ことが必要になる。しかしながら従来は、活性化が行わ
れる有機物が存在する真空下（活性化雰囲気と呼ぶ）で
は、任意の素子だけを活性化することは困難であった。

【００２８】この理由を図３０を参照して説明する。こ
の図３０は、ｍ行×ｎ列の単純マトリクス配線の素子構
成において、２行目の１列目と２列目の素子のみ（この
素子をＦ(2,1)，Ｆ(2,1)とする）を活性化している状態
を示している。図で示す如く、２行目の行方向配線には
−Ｖf／２の波高値のパルス電圧を印加し、１列目と２
列目の配線には＋Ｖf／２の波高値の電圧パルスを印加
している（ここで電圧値Ｖfは図３１で示した電圧値Ｖf
と等しい）。そして、その他の配線は全て０Ｖ、即ち接
地されている。これにより、素子Ｆ(2,1)及びＦ(2,2)の
両電極間には活性化電圧Ｖfが印加されるが、２行目の
行方向配線に接続された他の素子(Ｆ(2,3), Ｆ(2,4)，
…Ｆ(2,n))、及び、他の行の１列目と２列目の素子（Ｆ
(1,1)，Ｆ(3,1)…Ｆ(m,1) ，Ｆ(1,2)，Ｆ(3,2)，…Ｆ
(n,1)）については、半選択電圧と呼ばれるＶf／２の電
圧が印加された状態となる。

【００２９】ここで、この活性化雰囲気における素子の
典型的なＩ−Ｖ特性、即ち、該素子に印加される電圧Ｖ
fと電流Ｉfの関係について説明する。

【００３０】表面伝導型放出素子の典型的なＩ−Ｖ特
性、即ち、該素子に流れる電流(Ｉf)と該素子に印加さ
れる電圧(Ｖf)との関係について図６を用いて説明す
る。

【００３１】この表面伝導型放出素子は、適宜の分圧の
有機物が存在する雰囲気の下においいては、該素子に印
加される電圧(Ｖf)に対して該素子に流れる電流(Ｉf)は
必ずしも一義的に定まるものではない。その特性には大
別して２つの型があるが、この内、第１の型においては
該素子に流れる電流(Ｉf)は、印加電圧(Ｖf)を０[Ｖ]か
ら増加させてゆくにつれて一旦は増加するが、その後、
電流が減少に転じ、更にその後はほぼ一定若しくは微増
傾向を示す。一方、第２の型においては、その素子に流
れる電流(Ｉf)は、印加電圧(Ｖf)を０[Ｖ]から増加させ
ていくにつれて常に増加傾向を示すものである。

【００３２】説明の便宜上、前記第１の型を静特性、前
記第２の型を動特性と呼ぶ。図６において、破線は約１
Ｖ／分以下の電圧掃引スピードで得られる静特性を示し
ている。つまり、Ｖf＝０〜Ｖ1の領域（領域Ａ）では、
素子に流れる素子電流(Ｉf)は素子電圧(Ｖf)の増加に伴
って単調増加し、Ｖ1で最大になる。また素子電圧Ｖf＝
Ｖ1〜Ｖ2の領域（領域Ｂ）では、素子に流れる電流(Ｉ
f)は、素子電圧(Ｖf)の増加に伴って減少する、所謂、
電圧制御型負性抵抗特性（以下、ＶＣＮＲ[voltage con
trolled negative resistance]特性という）を示す。更
に、素子電圧Ｖf＝Ｖ2〜Ｖdの領域（領域Ｃ）では、該
素子に流れる電流（Ｉf)は電圧（Ｖf）の増加に対して
ほとんど変化しない。尚、Ｖ1は素子電流Ｉfが極大値を
示す時の素子電圧値を示し、Ｖ2は素子電流Ｉfの減少曲
線の接線のうち最大傾き接線のＶf軸切片である。一
方、素子からの放出電流(Ｉe)は電圧（Ｖf）の増加に伴
い、Ｖeを電子放出閾値として増加していく。

【００３３】また、図中実線７００は、約１０Ｖ／秒以
上の電圧掃引スピードで得られる動特性を示している。
つまり最大素子電圧がＶdで掃引した場合（Ｉf(Ｖd)曲
線参照）、素子電圧Ｖe付近から素子に流れる電流(Ｉf)
が徐々に増加し、素子電圧Ｖdで静特性を示す素子電流
Ｉfとほぼ一致する素子電流値が得られている。また実
線７０１は、最大電圧Ｖ2で掃引した場合（Ｉf(Ｖ2)曲
線参照）を示しており、領域Ａ，Ｂにおいて素子電流Ｉ
fは徐々に増加し、素子電圧Ｖ2において、静特性のＩf
の値とほぼ一致する素子電流Ｉfが得られている。ま
た、最大電圧を上記の領域Ａの最大電圧で掃引すると、
点線で示す静特性のＩfカーブとほぼ一致する特性を示
す。もちろん、上記Ｉ−Ｖ特性に関する静特性、動特性
は、素子を構成する材料、素子形態などを変えることに
より変化するが、一般に良好な電子放出特性を有する表
面伝導型放出素子は、上記２つの特性を有していると言
ってよい。

【００３４】つまり、個別素子を活性化するために上述
したような単純マトリクス駆動をすると、選択した所望
の素子以外に半選択電圧が印加される素子が存在するこ
とにる。これにより、その半選択状態の素子には、図６
から明らかなように多大な無効電流が流れることにな
る。このような無効電流のため、活性化装置を大型にす
る必要になるだけでなく、表示パネルの発熱を招き素子
の劣化を加速することになる。更に、基板の材質によっ
ては熱応力によって破壊に至ることになる。

【００３５】本発明は上記従来例に鑑みてなされたもの
で、通電活性化時において、非選択の素子に流れる無効
電流を減少させることができる電子源の製造方法及びそ
の通電活性化装置を提供することを目的とする。

【００３６】また本発明の目的は、選択した素子だけを
活性化することにより、均一な電子放出特性を持つ電子
源とその製造方法と通電活性化装置及び前記電子源を用
いた画像形成装置を提供することにある。

【００３７】又本発明の他の目的は、非選択素子に流れ
る無効電流を抑えて、通電活性化装置の電源容量を小さ
く抑えることができる電子源とその製造方法と通電活性
化装置及び前記電子源を用いた画像形成装置を提供する
ことにある。

【００３８】更に本発明の他の目的は、表面伝導型電子
放出素子の劣化を防止した電子源とその製造方法と通電
活性化装置及び前記電子源を用いた画像形成装置を提供
することにある。

【００３９】

【課題を解決するための手段】上記目的を達成するため
に本発明の電子源の製造方法は以下のような工程を備え
る。即ち、複数の表面伝導型電子放出素子をマトリック
ス状に基板上に配設した電子源の製造方法であって、基
板上に複数の電極と、前記複数の電極のそれぞれに接続
された導電膜と、前記複数の電極をマトリクス状に接続
した複数の行方向配線と列方向配線とを形成する工程
と、前記導電膜のそれぞれに通電して電子放出部を形成
するフォーミング工程と、前記フォーミング工程で形成
された電子放出部に通電して活性化する活性化工程とを
有し、前記活性化工程は、所定電圧のパルスを印加して
前記電子放出部の抵抗を高くした後、前記行方向配線及
び列方向配線に所定の電圧を印加し、前記電子放出部の
内、所定の電流が流れた電子放出部を活性化が終了した
電子放出部とする。

【００４０】更に上記目的を達成するために本発明の通
電活性化装置は以下のような構成を備える。即ち、複数
の表面伝導型電子放出素子をマトリックス状に基板上に
配設した電子源の通電活性化装置であって、前記基板の
複数の行方向配線或は列方向配線の少なくとも１つを選
択して第１の電圧を印加する第１の電圧印加手段と、前
記電圧印加手段により電圧が印加される行方向配線或は
列方向配線に対向す列方向配線或は行方向配線の全てに
第２の電圧を印加する第２の電圧印加手段と、前記基板
上の全ての表面伝導型電子放出素子に所定時間間隔で所
定電圧パルスを印加する印加手段と、前記第１と第２の
電圧印加手段による電圧の印加時、前記表面伝導型電子
放出素子のそれぞれに流れる電流値を検出する検出手段
と、前記検出手段により検出された電流値に基づいて前
記第１及び第２の電圧印加手段を制御する制御手段とを
有する。

【００４１】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。

【００４２】＜第１の実施の形態＞図１は、本実施の形
態における表面伝導型放出素子の通電活性化装置の例を
示す図である。

【００４３】図１において、１０１は通電活性化をする
ために接続されているマルチ表面伝導型放出素子基板
（本実施の形態における基板１０１には複数の表面伝導
型電子放出素子がマトリックス状に配線されており、既
にフォ−ミング処理が完了しているものとする）であ
り、不図示の真空排気装置に接続されており、１０のマ
イナス４乗〜マイナス５乗［torr］程度に真空排気され
ている。また、１０２は活性化ライン選択部で、制御部
１０４の指示に従って行方向配線を選択し、その選択し
た行方向配線に電源１０３よりの電圧を印加している。
電源１０３は、電子源の行方向配線に印加する電圧を発
生している。１０７は電流検出部で、電子源の列方向配
線に流れる電流を検出している。１０６は画素選択部
で、活性化する電子源の列方向配線を選択している。制
御部１０４は、電流検出部１０７で検出された電流値を
取り込み、通電活性化のための電圧値を電源１０３，１
０４に対して設定するとともに、ライン選択部１０２及
び画素選択部１０６を制御して、行方向及び列方向配線
の選択を制御している。Ｄx1〜Ｄxnは電子源基板１０１
の行方向配線端子を示し、Ｄy1〜Ｄynは電子源基板１０
１の列方向配線端子を示している。尚、制御部１０４の
タイマ１０４ａは、後述する高抵抗の保持時間Ｔhrを計
時するためのものである。

【００４４】次に図２（ａ）を参照して、ライン選択部
１０２における動作を説明する。

【００４５】このライン選択部１０２は、リレー、アナ
ログスイッチ等などのスイッチを主に構成され、表面伝
導型放出素子基板１０１上にｍ×ｎの表面伝導型放出素
子がマトリックス状に配線されているとき、ＳＷx1〜Ｓ
Ｗxmのようにｍ個のスイッチが並列に並べられ、各スイ
ッチの出力が電子源基板の行方向配線端子Ｄx1〜Ｄxmの
それぞれに接続されている。またこれらスイッチの切換
えは、制御部１０４によりコントロ−ルされ、通電活性
化するべきラインに電源１０３からの電圧波形が加わる
ように作動する。図２（ａ）においては、１行目（Ｓx
1）のラインが選択されて行方向配線端子Ｄx1にのみ電
圧が印加されており、他のラインはグラウンドに接続さ
れている。

【００４６】図２（ｂ）は、画素選択部１０６の構成を
示す回路図である。

【００４７】この画素選択部１０６もライン選択部１０
２と同様にリレー、アナログスイッチなどで構成され、
ｎ個のスイッチが並列に配置されており、この画素選択
部１０６の出力は電流検出部１０７を通じて電子源基板
１０１の列方向配線端子Ｄy1〜Ｄynに接続されている。
この図２（ｂ）においては、２列目の配線（Ｓy2）が選
択されており、その他の列方向配線はグランドに接続さ
れている。

【００４８】図３は、本実施の形態の電流検出部１０７
の構成を示すブロック図である。

【００４９】画素選択部１０６から出力される電圧信号
は、配線Ｓy1〜Ｓynを通って電流検出部１０７に入力さ
れる。この電流検出部１０７は各列方向配線に対応して
設けられた検出用の抵抗Ｒs1〜Ｒsnと、これら抵抗の両
端に発生する電圧を計測するための電圧計とを有してい
る。いま図２に示す例では、１行２列目に配置されてい
る１つの素子のみが選択されており、その他のラインは
接地されているためそれに接続された素子には電流が流
れない。この場合は、２列目の抵抗Ｒs2の両端にのみ電
圧が発生し、その電圧値がＶ2であれば、その時、その
２列目の列方向配線に流れている電流は、Ｉ1＝Ｖ2／Ｒs2 となる。尚、これら抵抗Ｒs1〜Ｒsnの各抵抗値は、素子
電流Ｉfが流れるときの電圧降下によって表面伝導型放
出素子基板への印加電圧に影響を与えないように十分低
い値に設定している。尚、各電圧計の出力値は、Ａ／Ｄ
変換器等によりデジタル値に変換されて制御部に１０４
に出力されている。

【００５０】続いて、本実施の形態の装置を用いて、マ
ルチ電子源基板１０１を活性化する手順について説明す
る。

【００５１】まずはじめに制御部１０４は、基板１０１
の１行目の表面伝導型電子放出素子を活性化するため
に、ライン選択部１０２に１行目の配線を選択するよう
信号を出力する。これによりライン選択部１０２は図２
（ａ）に示した様に、スイッチＳＷx1のみをオンさせる
ことにより、電源１０３から出力される電圧パルス信号
を配線Ｓx1に出力し、電子源端子Ｄx1を介して基板１０
１の１行目の素子に印加させる。この時の電圧波形を図
４（ａ）に示す。

【００５２】ここで本実施の形態においては、列方向の
電圧が出力されている時間Ｔ1を１ミリ秒、その周期Ｔ2
を１０ミリ秒としている。また図４における電圧Ｖf
は、前述の課題図２に示した素子電圧Ｖfと等しい。

【００５３】また同時に、制御部１０４は画素選択部１
０６に全画素（１ラインの全素子）を選択するように信
号を送り、これにより画素選択部１０６のスイッチＳＷ
y1〜ＳＷynが全てオンになり、電源１０５から出力され
る電圧波形（図４（ａ））は接続配線Ｓy1〜Ｓyn、電子
源端子Ｄy1〜Ｄynを通って、電子源基板１０１の全ての
列方向配線に印加される。

【００５４】この時の電源１０５が発生する行方向の駆
動電圧波形を図４（ｂ）に示す。この時の時間Ｔ1，Ｔ
2，Ｖfは、前述の図４（ａ）と同じであり、パルスのタ
イミングも揃っている。つまり電源１０５は電源１０３
の反転波形を出力している。これら電源１０３（負の電
位−Ｖf／２）と電源１０５の出力（正の電位Ｖf／２）
により、電子源基板１０１の１行目の素子には活性化電
圧Ｖfのパルスが印加されることになり、１行目の素子
の活性化が開始される。しかし、このままの電圧を印加
し続けると、半選択電圧Ｖf／２が２行目以降の素子全
部に印加され続けることになるが、この場合、前述した
素子のＶＣＮＲ特性により低抵抗化が起こり無効電流が
流れることになる。

【００５５】ここで本願発明者らが見出したマルチ電子
源の低抵抗化を防ぐ方法について図６を用いて説明す
る。

【００５６】低抵抗化した表面伝導型放出素子に降電圧
レート（パルス立ち下がり）１０Ｖ／秒以上の電圧パル
スを印加すると、図６の領域Ａ〜領域Ｂで示すようなＩ
−Ｖ静特性とは異なる高抵抗状態に遷移する。ここで高
抵抗状態とは、素子が有限時間の間に前記動特性に沿っ
たＩ−Ｖ特性に従った状態をさす。

【００５７】例えば図６のＩ−Ｖ特性を有する表面伝導
型放出素子に対して、波高値Ｖd、降電圧レート１０Ｖ
／秒以上の電圧パルスを印加した直後には、その素子の
Ｉ−Ｖ特性の測定結果は、図６における電流値Ｉf(Ｖd)
で示すような高抵抗状態を示す。またこのように高抵抗
状態に遷移した後、少し時間が経過した後、その素子に
対して電圧Ｖdを印加すれば放出電流Ｉsを得ることが可
能である。しかも実線Ｉf(Ｖd)７００で示される特性か
ら明らかなように、この素子に対して電圧Ｖe以下の電
圧を印加したとしても、図６の点線で示される静特性と
比較して、この素子に流れる電流Ｉfは大幅に低減され
る。また、このような素子の高抵抗状態は、上記電圧パ
ルス印加後、有限時間保持されるが（この時間をＴhrと
する）、その後は再び図６で示されるＩ−Ｖ静特性に戻
る。尚、この時間Ｔhrは、具体的には数秒〜数分であ
り、この時間は素子の材質や製造工程により異なる。

【００５８】そこで所望の期間、このような高抵抗状態
を維持する必要がある場合には、高抵抗状態が保持され
ている間に、上記電圧パルスを再度繰り返し印加するこ
とにより、高抵抗状態の保持時間を所望期間、延長する
ことができる。

【００５９】このように本実施の形態によれば、上記Ｉ
−Ｖ静特性を有する表面伝導型放出素子基板１０１にお
いて、予め上記降電圧レート１０Ｖ／秒以上の電圧パル
ス（以下、高抵抗化パルス）を印加することで、その素
子のＩ−Ｖ静特性を異なる状態に遷移せしめる。つま
り、その素子を高抵抗状態に遷移せしめることにより、
上述の半選択素子に流れる無効電流を減少させ、活性化
時における装置の消費電力を大幅に低減することができ
る。尚、このような高抵抗パルスの降電圧レートの上限
は実用的には１０の１０乗[Ｖ／秒]である。

【００６０】以上説明した表面伝導型放出素子の特性に
より保持時間Ｔhr毎に、電子源基板１０１全体に高抵抗
化パルスを印加することにより半選択素子の低抵抗化が
防がれて電子源基板１０１を劣化させたり破壊したりす
ることなく、素子の通電活性化が可能になる。

【００６１】本実施の形態における高抵抗化パルスの波
形例を図５に示す。

【００６２】この高抵抗化パルスは、電源１０３から負
の極性で出力され、この時、ライン選択部１０２は全て
のラインを選択するように制御されている。またこの
時、画素選択部１０６の全てのスイッチがオフされて、
その出力は接地されている。

【００６３】このようにして半選択素子の高抵抗化を行
いながら、１ライン目の表面伝導型電子放出素子の活性
化が行われるが、１行目の各素子の素子電流Ｉfは電流
検出部１０７により一定のサンプリング周期でモニタさ
れている。この時、選択された素子以外は高抵抗化状態
となっているため、各接続端子Ｄy1〜Ｄynを通して電子
源基板１０１に流れ込む電流は１ライン目の個別素子電
流にほかならない。

【００６４】この時の等価回路を図７に示す。

【００６５】また、この時の個別素子電流が活性化の進
行に伴って増加していく様子を示したのが図８である。
この図８において、図７に示した等価回路における列方
向のｉ，ｊ，ｋ番目の各素子Ｆi，Ｆj，Ｆkに流れる素
子電流Ｉfi，Ｉfj，Ｉfkを抜き出したものである。この
図８に示したように、活性化時間が長くなるに従って各
素子電流とも増加していく。そして、図８に示すよう
に、素子電流Ｉfiが予め定められている目標値Ｉftに達
したとき、制御部１０４は画素選択部１０６に信号を出
力してスイッチＳＷyiをオフにする。これにより列方向
配線端子Ｄyiは接地される。

【００６６】これにより素子Ｆiには半選択電圧が印加
されるようになり、活性化が進行しなくなる。このよう
にして素子電流Ｉfj，Ｉfkも次々と電流値Ｉftに達する
と、スイッチＳＷyj，ＳＷykがオフされて、素子Ｆj，
Ｆkもそれぞれ活性化が終了する。同様にして、その他
の素子も電流値Ｉftに達すると、画素選択部１０６の対
応するスイッチがオフされて活性化が終了されていき、
最終的には画素選択部１０６の全てのスイッチがオフさ
れて、１行目の全ての表面伝導型電子放出素子の活性化
が終了する。ここで、目標となる素子電流Ｉftは、素子
のばらつき、或は必要とする電子放出量などから実験に
よって予め求められているものとする。

【００６７】このようにして１ライン目の活性化が終了
すると、制御部１０４は２ライン目を選択するようライ
ン選択部１０２に信号を送り、前述の１ライン目と同じ
手順で、２行目以外のラインに高抵抗化パルスを出力し
ながら活性化を行い、それぞれの素子電流の目標値に合
わせて活性化処理を行う。

【００６８】このような手順で全てのラインの表面伝導
型電子放出素子を順次活性化して、表面伝導型放出素子
基板１０１の活性化を終了する。

【００６９】図９は、本実施の形態の通電活性化装置の
制御部１０４の処理動作を示すフローチャートである。

【００７０】まずステップＳ１で、ライン選択部１０２
の全てのスイッチＳＷx1〜ＳＷxmをオン（電源１０３側
に接続）にして基板１０１の行方向配線の全てを選択す
る。そしてステップＳ２に進み、画素選択部１０６に指
示して、画素選択部１０６の全てのスイッチＳＷy1〜Ｓ
Ｗynをオフ（接地に接続）する。そしてステップＳ３に
進み、電源１０３に指示して、図５に示したような高抵
抗化パルスを出力する。これにより、基板１０１の全素
子が高抵抗化状態となる。尚、この時タイマ１０４ａに
よる計時を開始する。次にステップＳ４に進み、ライン
選択部１０２により１ライン（行）目を選択し、ステッ
プＳ５で、画素選択部１０６の全スイッチを電源側にし
て、電源１０３より図４（ａ）に示すようなパルス信号
を出力し、これと同期して電源１０５より図４（ｂ）に
示すようなパルス信号を出力する（ステップＳ６）。こ
れにより、基板１０１の１行目の全ての素子に電圧Ｖf
が印加される。

【００７１】次にステップＳ７に進み、電流検出部１０
７で検出された電圧値を基に、その行の各素子に流れる
電流値を求める。そして、その行の内で、電流値がＩft
になった素子があるかどうかを調べ（Ｓ８）、あればス
テップＳ９に進み、その素子に対応する画素選択部１０
６のスイッチＳＷyiをオフ（接地側に接続）にする。そ
してステップＳ１０に進み、１ラインの全ての素子に対
する活性化処理が終了したかどうかを調べ、終了してい
るときはステップＳ１５に進むが、終了していないとき
はステップＳ１１に進み、タイマ１０４ａによる計時が
前述した所定時間Ｔhrになったかどうかを調べ、そうで
ないときはステップＳ６に戻るが、時間Ｔhrが経過する
とステップＳ１２に進み、再度、前述のステップＳ１〜
Ｓ３と同様にして基板１０１の全素子を選択して高抵抗
化パルスを印加する。

【００７２】一方、ステップＳ１０で１ラインの全素子
に対する処理が終了しているときはステップＳ１５に進
み、全ラインが終了していない時は、ライン選択部１０
２で次のラインを選択して（Ｓ１６）ステップＳ６に戻
り、前述の処理を実行する。

【００７３】以上説明したように本実施の形態の通電活
性化装置によれば、全ての素子の電子放出特性が均一化
される。これにより、この電子源基板を用いて輝度又は
濃度のばらつきが少ない高品位な画像表示装置が実現さ
れた。尚、本実施の形態の表面伝導型放出素子基板１０
１は、片側配線取り出しの場合で説明したが、両側配線
取り出しのものについても同様に実施可能であり、この
ような表面伝導型放出素子基板を用いても高品位な画像
形成装置が実現される。

【００７４】（第２実施の形態）以下に、本発明に係る
第２の実施の形態について詳細に説明する。この第２実
施の形態における通電活性化装置は第１実施の形態と同
様の構成であり、マルチ表面伝導型放出素子としても同
じであるため、装置全体の構成に関する説明は省略す
る。

【００７５】この実施の形態２と前述の実施の形態１と
異なる点は、電源１０３、電源１０５で発生される電圧
波形と、ライン切り替えをする手順にある。

【００７６】図４（ａ）（ｂ）を参照して電源１０３、
電源１０５で発生する活性化電圧波形について説明す
る。本実施の形態においては、電圧が印加される時間Ｔ
1を１ｍｓｅｃ、周期Ｔ2を２ｍｓｅｃとした。

【００７７】次にライン選択部１０２における切り換え
タイミングについて図１０を参照して説明する。

【００７８】ここで印加される電圧波形は上述したよう
に連続したパルス波形であり、この電圧波形を図１０の
一番上の電源波形で示している。

【００７９】パルス信号の出力が始まると、まず最初に
ライン選択部スイッチＳＷx1がオンになり、電源１０３
より出力される電圧パルス波形がマルチ表面伝導型放出
素子基板１０１のＤx1端子に出力される。しかしこのス
イッチＳＷx1がオンになっているのは１パルス分であ
り、すぐにオフとなって直後にスイッチＳＷx2がオンに
なる。この様にして電源１０３，１０５からのパルス出
力に合わせて、ライン選択部１０２のスイッチＳＷx１
〜ＳＷxmが順次切り替わり、１パルスずつＤx1〜Ｄxm印
加された後、またスイッチＳＷx1から順に繰り返し印加
される。

【００８０】この様にして、行方向配線を順次スクロー
ルするように切換えながら、基板１０１の全素子を活性
化していく。尚、前述した保持時間Ｔhrの期間毎に、基
板１０１全体に高抵抗化パルスを印加するのは前述の実
施の形態１と同様である。また一定のサンプリング周期
毎に、スクロールされた行方向配線毎の各素子電流を測
定し、素子電流Ｉftに達した画素については、その行方
向配線が選択された時に、その素子に対応するスイッチ
（ＳＷyi)をオフにして活性化を終了させる。この素子
電流の測定法については、前述の実施の形態１と同様で
ある。

【００８１】この様にして、全ての素子電流が所定値Ｉ
ftに達すると表面伝導型放出素子基板１０１の活性化を
終了する。尚、本実施の形態２においては、前述の実施
の形態１と比較して、活性化の時間が約５分の１に短縮
された。

【００８２】この第２の実施の形態の通電活性化装置の
制御部１０４の処理を図１１のフローチャートで示す。

【００８３】まずステップＳ２１で、前述の図９のステ
ップＳ１〜Ｓ３と同様にして、基板１０１の全ての素子
に高抵抗化パルスを印加し、次にステップＳ２２で、ラ
イン選択部１０２により基板１０１の１ライン目を選択
する。次にステップＳ２３に進み、電源１０３より−Ｖ
f／２の電圧を列方向配線に印加し、電源１０５からＶf
／２の電圧を列方向配線に印加して、活性化のためのパ
ルスを印加する。次にステップＳ２４に進み、その電圧
が印加されたラインの素子の中で、素子電流値がＩftに
なった素子があるかどうかを判断し、あればステップＳ
２５に進み、その素子の番号とライン番号とを制御部１
０４のメモリに記憶する。

【００８４】次にステップＳ２６に進み、前述の制御部
１０４のメモリの内容を参照して、全ラインの全ての素
子に対する活性化が終了したかを調べ、終了していなけ
ればステップＳ２７に進み、前述した高抵抗化状態が保
持される時間Ｔhrが経過したかをみる。時間Ｔhrが経過
しているときはステップＳ２８に進み、再度、基板１０
１の全素子に高抵抗化パルスを印加する。そしてステッ
プＳ２９に進み、次のラインを選択してステップＳ２３
に進む。そしてステップＳ２３では、制御部１０４のメ
モリに記憶されている内容を参照して、既に活性化が終
了している素子を除く、そのラインの全ての素子に活性
化パルスを印加する。こうしてステップＳ２６で、基板
１０１の全ての素子の活性化が終了すると、この処理を
終了する。

【００８５】以上説明したように本実施の形態２の通電
活性化装置によれば、基板１０１上の全ての表面伝導型
放出素子の電子放出特性が均一化され、このような電子
源基板１０１を用いて輝度又は濃度のばらつきが少ない
高品位な画像表示装置を提供できた。尚、この実施の形
態の表面伝導型放出素子基板１０１は片側配線取り出し
であるが、両側配線取り出しのであっても同様に実施可
能であり、この表面伝導型放出素子基板１０１を用いて
も高品位な画像形成装置が実現された。

【００８６】（表示パネルの構成と製造法）次に、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、具体的な例を示して説明する。

【００８７】図１２は、本実施の形態に用いた表示パネ
ル１０００の斜視図であり、内部構造を示すために表示
パネル１０００の１部を切り欠いて示している。

【００８８】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。この気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、例えばフリッ
トガラスを接合部に塗布し、大気中或は窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。この気密容器の内部を真空に排気
する方法については後述する。

【００８９】リアプレート１００５には基板１００１が
固定されているが、この基板は、例えば前述した図１の
表面伝導型放出素子基板１０１に相当するものであり、
この基板上には表面伝導型放出素子１００２がＮ×Ｍ個
形成されている。このＮ，Ｍは共に２以上の正の整数で
あり、目的とする表示画素数に応じて適宜設定される。
例えば、高品位テレビジョンの表示を目的とした表示装
置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を
設定することが望ましい。本実施の形態においては、Ｎ
＝３０７２，Ｍ＝１０２４とした。これらＮ×Ｍ個の表
面伝導型放出素子１００２は、Ｍ本の行方向配線１００
３とＮ本の列方向配線１００４により単純マトリクス配
線されている。前記、１００１〜１００４によって構成
される部分をマルチ電子ビーム源と呼ぶ。なお、このマ
ルチ電子ビーム源の製造方法や構造については後で詳し
く述べる。

【００９０】尚、本実施の形態においては、気密容器の
リアプレート１００５にマルチ電子ビーム源の基板１０
０１を固定する構成としたが、マルチ電子ビーム源の基
板１００１が十分な強度を有するものである場合には、
気密容器のリアプレートとしてマルチ電子ビーム源の基
板１００１自体を用いてもよい。

【００９１】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施の形態は
カラー表示装置であるため、蛍光膜１００８の部分には
ＣＲＴの分野で用いられる赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の３原色の蛍光体が塗り分けられている。各色の
蛍光体は、例えば図１３（Ａ）に示すようにストライプ
状に塗り分けられ、蛍光体のストライプの間には黒色の
導電体１０１０が設けてある。黒色の導電体１０１０を
設ける目的は、電子ビームの照射位置に多少のずれがあ
っても表示色にずれが生じないようにするためや、外光
の反射を防止して表示コントラストの低下を防ぐため、
電子ビームによる蛍光膜のチャージアップを防止するた
めなどである。黒色の導電体１０１０には、黒鉛を主成
分として用いたが、上記の目的に適するものであればこ
れ以外の材料を用いても良い。

【００９２】また、３原色の蛍光体の塗り分け方は図１
３（Ａ）に示したストライプ状の配列に限られるもので
はなく、例えば図１３（Ｂ）に示すようなデルタ状配列
や、それ以外の配列であってもよい。尚、モノクローム
の表示パネルを作成する場合には、単色の蛍光体材料を
蛍光膜１００８に用いればよく、また黒色導電材料は必
ずしも用いなくともよい。

【００９３】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させるためや、負イオンの衝突から蛍光膜１０
０８を保護するためや、電子ビーム加速電圧を印加する
ための電極として作用させるためや、蛍光膜１００８を
励起した電子の導電路として作用させるためなどであ
る。メタルバック１００９は、蛍光膜１００８をフェー
スプレート基板１００７上に形成した後、蛍光膜表面を
平滑化処理し、その上にＡｌを真空蒸着する方法により
形成した。なお、蛍光膜１００８に低電圧用の蛍光体材
料を用いた場合には、メタルバック１００９は用いな
い。

【００９４】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【００９５】また、行方向の端子Ｄx1〜Ｄxmおよび列方
向の端子Ｄy1〜ＤynおよびＨvは、当該表示パネル１０
００と不図示の電気回路とを電気的に接続するために設
けた気密構造の電気接続用端子である。Ｄx1〜Ｄxmはマ
ルチ電子ビーム源の行方向配線１００３と、Ｄy1〜Ｄyn
はマルチ電子ビーム源の列方向配線１００４と、端子Ｈ
vはフェースプレートのメタルバック１００９と電気的
に接続されている。

【００９６】また、この気密容器の内部を真空に排気す
るには、気密容器を組み立てた後、不図示の排気管と真
空ポンプとを接続し、気密容器内を１０のマイナス７乗
［torr］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、例え
ばＢａを主成分とするゲッター材料をヒータもしくは高
周波加熱により加熱し蒸着して形成した膜であり、該ゲ
ッター膜の吸着作用により気密容器内は１×１０のマイ
ナス５乗〜１×１０のマイナス７乗［torr］の真空度に
維持される。

【００９７】以上、本実施の形態の表示パネル１０００
の基本構成と製法を説明した。

【００９８】次に、本実施の形態の表示パネル１０００
に用いたマルチ電子ビーム源の製造方法について説明す
る。

【００９９】図１４は、本実施の形態の表示パネルのマ
ルチ電子源の製造工程の概略を示す図である。

【０１００】まずステップＳ１００で、後述するように
基板上に電極及び導電性薄膜を形成し、ステップＳ１０
１で、その電極間に電圧を印加して電子放出部を形成す
る。そしてステップＳ１０２で、その電子放出部に対し
て通電して活性化を実施する。この活性化処理は、前述
した実施の形態に基づくものである。これで基本的なマ
ルチ電子源が製造できたことになる。

【０１０１】本実施の形態の画像表示装置に用いるマル
チ電子ビーム源は、表面伝導型放出素子を単純マトリク
ス配線した電子源であれば、表面伝導型放出素子の材料
や形状あるいは製法に制限はない。しかしながら、本願
発明者らは、表面伝導型放出素子の中では、電子放出部
もしくはその周辺部を微粒子膜から形成したものが電子
放出特性に優れ、しかも製造が容易に行えることを見出
している。従って、高輝度で大画面の画像表示装置のマ
ルチ電子ビーム源に用いるには最も好適であると言え
る。そこで、上記実施の形態の表示パネル１０００にお
いては、電子放出部もしくはその周辺部を微粒子膜から
形成した表面伝導型放出素子を用いた。そこで、まず好
適な表面伝導型放出素子について基本的な構成と製法お
よび特性を説明し、その後で多数の素子を単純マトリク
ス配線したマルチ電子ビーム源の構造について述べる。

【０１０２】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【０１０３】（平面型の表面伝導型放出素子）最初に、
平面型の表面伝導型放出素子の素子構成と製法について
説明する。

【０１０４】図１５に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図（ａ）および断面
図（ｂ）である。

【０１０５】図中、１１０１は基板、１１０２と１１０
３は素子電極、１１０４は導電性薄膜、１１０５は通電
フォーミング処理により形成した電子放出部、１１１３
は通電活性化処理により形成した薄膜である。

【０１０６】基板１１０１としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、あるいは上述
の各種基板上に、例えばＳｉＯ2を材料とする絶縁層を
積層した基板などを用いることができる。また、基板１
１０１上に基板面と平行に対向して設けられた素子電極
１１０２と１１０３は、導電性を有する材料によって形
成されている。例えば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，
Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、
或はこれらの金属の合金、或はＩｎ2Ｏ3−ＳｎＯ2をは
じめとする金属酸化物、ポリシリコンなどの半導体、な
どの中から適宜材料を選択して用いればよい。これら電
極１１０２，１１０３を形成するには、例えば真空蒸着
などの製膜技術とフォトリソグラフィ、エッチングなど
のパターニング技術を組み合わせて用いれば容易に形成
できるが、それ以外の方法（例えば印刷技術）を用いて
形成してもさしつかえない。

【０１０７】素子電極１１０２と１１０３の形状は、こ
の電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さｄについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。

【０１０８】また、導電性薄膜１１０４の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜（島状の集合体も含む）の
ことをさす。この微粒子膜を微視的に調べれば、通常
は、個々の微粒子が離間して配置された構造か、或は微
粒子が互いに隣接した構造か、或は微粒子が互いに重な
り合った構造が観測される。この微粒子膜に用いた微粒
子の粒径は、数オングストロームから数千オングストロ
ームの範囲に含まれるものであるが、なかでも好ましい
のは１０オングストロームから２００オングストローム
の範囲のものである。また、微粒子膜の膜厚は、以下に
述べるような諸条件を考慮して適宜設定される。即ち、
素子電極１１０２あるいは１１０３と電気的に良好に接
続するのに必要な条件、後述する通電フォーミングを良
好に行うのに必要な条件、微粒子膜自身の電気抵抗を後
述する適宜の値にするために必要な条件などである。具
体的には、数オングストロームから数千オングストロー
ムの範囲のなかで設定するが、なかでも好ましいのは１
０オングストロームから５００オングストロームの間で
ある。

【０１０９】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，Ｓｎ
Ｏ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3などをはじめとする
酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ
4，ＧｄＢ4などをはじめとする硼化物や、ＴｉＣ，Ｚｒ
Ｃ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとする
炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮなどをはじめとする
窒化物や、Ｓｉ，Ｇｅなどをはじめとする半導体や、カ
ーボンなどがあげられ、これらの中から適宜選択され
る。

【０１１０】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【０１１１】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１５の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【０１１２】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜１１０４に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
この亀裂内には、数オングストロームから数百オングス
トロームの粒径の微粒子を配置する場合がある。なお、
実際の電子放出部の位置や形状を精密かつ正確に図示す
るのは困難なため、図１５においては模式的に示した。

【０１１３】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【０１１４】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボンのいずれかか、もし
くはその混合物であり、膜厚は５００［オングストロー
ム］以下とするが、３００［オングストローム］以下と
するのがさらに好ましい。

【０１１５】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１５においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。

【０１１６】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。

【０１１７】即ち、基板１１０１には青板ガラスを用
い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメータ］とした。

【０１１８】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【０１１９】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。図１６の（ａ）〜
（ｄ）は、表面伝導型電子放出素子の製造工程を説明す
るための断面図で、各部材の表記は図１５と同一であ
る。

【０１２０】（１）まず、図１６（ａ）に示すように、
基板１１０１上に素子電極１１０２および１１０３を形
成する。この素子電極１１０２，１１０３を形成するに
あたっては、予め基板１１０１を洗剤、純水、有機溶剤
を用いて十分に洗浄した後、素子電極の材料を堆積させ
る。この材料を堆積する方法としては、例えば、蒸着法
やスパッタ法などの真空成膜技術を用ればよい。その
後、堆積した電極材料をフォトリソグラフィ・エッチン
グ技術を用いてパターニングし、（ａ）に示した一対の
素子電極（１１０２と１１０３）を形成する。

【０１２１】（２）次に、同図（ｂ）に示すように、導
電性薄膜１１０４を形成する。

【０１２２】この導電性薄膜を形成するにあたっては、
まず前記（ａ）の基板に有機金属溶液を塗布して乾燥
し、加熱焼成処理して微粒子膜を成膜した後、フォトリ
ソグラフィー・エッチングにより所定の形状にパターニ
ングする。ここで、有機金属溶液とは、導電性薄膜に用
いる微粒子の材料を主要元素とする有機金属化合物の溶
液である。具体的には、本実施の形態では主要元素とし
てＰｄを用いた。また、実施の形態では塗布方法とし
て、ディッピング法を用いたが、それ以外のたとえばス
ピンナー法やスプレー法を用いてもよい。

【０１２３】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、例えば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０１２４】（３）次に、同図（ｃ）に示すように、フ
ォーミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部１１０５を形成する（図１４の通
電フォーミング処理に相当）。この通電フォーミング処
理とは、微粒子膜で作られた導電性薄膜１１０４に通電
を行って、その一部を適宜に破壊、変形もしくは変質せ
しめ、電子放出を行うのに好適な構造に変化させる処理
のことである。微粒子膜で作られた導電性薄膜のうち電
子放出を行うのに好適な構造に変化した部分（即ち、電
子放出部１１０５）においては、薄膜に適当な亀裂が形
成されている。尚、この電子放出部１１０５が形成され
る前と比較すると、形成された後は、素子電極１１０２
と１１０３の間で計測される電気抵抗は大幅に増加す
る。

【０１２５】このフォーミング時の通電方法をより詳し
く説明するために、図１７に、フォーミング用電源１１
１０から印加する適宜の電圧波形の一例を示す。

【０１２６】微粒子膜で作られた導電性薄膜をフォーミ
ングする場合には、パルス状の電圧が好ましく、本実施
の形態の場合には、同図に示したようにパルス幅Ｔ１の
三角波パルスをパルス間隔Ｔ２で連続的に印加した。そ
の際には、三角波パルスの波高値Ｖｐｆを、順次昇圧し
た。また、電子放出部１１０５の形成状況をモニタする
ためのモニタパルスＰｍを適宜の間隔で三角波パルスの
間に挿入し、その際に流れる電流を電流計１１１１で計
測した。

【０１２７】本実施の形態においては、例えば１０のマ
イナス５乗［torr］程度の真空雰囲気下において、例え
ばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖpfを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
るたびに１回の割りで、モニタパルスＰｍを挿入した。
ここでフォーミング処理に悪影響を及ぼすことがないよ
うに、モニタパルスの電圧Ｖpmは０．１［Ｖ］に設定し
た。そして、素子電極１１０２と１１０３の間の電気抵
抗が１×１０の６乗［オーム］になった段階、即ち、モ
ニタパルス印加時に電流計１１１１で計測される電流が
１×１０のマイナス７乗［Ａ］以下になった段階で、フ
ォーミング処理にかかわる通電を終了した。

【０１２８】尚、上記の方法は、本実施の形態の表面伝
導型電子放出素子に関する好ましい方法であり、例えば
微粒子膜の材料や膜厚、或は素子電極間隔Ｌなど表面伝
導型電子放出素子の設計を変更した場合には、それに応
じて通電の条件を適宜変更するのが望ましい。

【０１２９】（４）次に、図１６（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う（図１４のステップＳ１０２
の処理に相当）。この通電活性化処理とは、前記通電フ
ォーミング処理により形成された電子放出部１１０５に
適宜の条件で通電を行って、その近傍に炭素もしくは炭
素化合物を堆積せしめる処理のことである。（図におい
ては、炭素もしくは炭素化合物よりなる堆積物を部材１
１１３として模式的に示した。）なお、通電活性化処理
を行うことにより、行う前と比較して、同じ印加電圧に
おける放出電流を典型的には１００倍以上に増加させる
ことができる。

【０１３０】具体的には、１０のマイナス２乗乃至１０
のマイナス５乗［torr］の範囲内の真空雰囲気中で、電
圧パルスを定期的に印加することにより、真空雰囲気中
に存在する有機化合物を起源とする炭素もしくは炭素化
合物を堆積させる。堆積物１１１３は、単結晶グラファ
イト、多結晶グラファイト、非晶質カーボンのいずれか
か、もしくはその混合物であり、膜厚は５００［オング
ストローム］以下、より好ましくは３００［オングスト
ローム］以下である。

【０１３１】この通電活性化における通電方法をより詳
しく説明するために、図１８に、活性化用電源１１１２
から印加する適宜の電圧波形の一例を示す。本実施の形
態においては、一定電圧の矩形波を定期的に印加して通
電活性化処理を行ったが、具体的には、前述の実施の形
態１及び実施の形態２で説明した方法を用いた。

【０１３２】以上のようにして、図１６（ｅ）に示す平
面型の表面伝導型放出素子を製造した。

【０１３３】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型電子放出素子のもうひとつの代表的な構成、すな
わち垂直型の表面伝導型電子放出素子の構成について説
明する。

【０１３４】図１９は、垂直型の基本構成を説明するた
めの模式的な断面図である。

【０１３５】図において、１２０１は基板、１２０２と
１２０３は素子電極、１２０６は段差形成部材、１２０
４は微粒子膜を用いた導電性薄膜、１２０５は通電フォ
ーミング処理により形成した電子放出部、１２１３は通
電活性化処理により形成した薄膜である。

【０１３６】この垂直型の表面伝導型電子放出素子が先
に説明した平面型の電子放出素子と異なる点は、素子電
極のうちの片方（１２０２）が段差形成部材１２０６上
に設けられており、導電性薄膜１２０４が段差形成部材
１２０６の側面を被覆している点にある。従って、図１
５の平面型素子における素子電極間隔Ｌは、垂直型にお
いては、段差形成部材１２０６の段差高Ｌsとして設定
される。尚、基板１２０１、素子電極１２０２および１
２０３、微粒子膜を用いた導電性薄膜１２０４、につい
ては、前記平面型の説明中に列挙した材料を同様に用い
ることが可能である。また、段差形成部材１２０６に
は、例えばＳｉＯ2のような電気的に絶縁性の材料を用
いる。

【０１３７】次に、垂直型の表面伝導型電子放出素子の
製法について説明する。図２０（ａ）〜（ｆ）は、製造
工程を説明するための断面図で、各部材の表記は前記図
２１と同一である。

【０１３８】（１）まず、図２０（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。

【０１３９】（２）次に、同図（ｂ）に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばＳｉＯ2をスパッタ法で積層すればよいが、
例えば、真空蒸着法や印刷法などの他の成膜方法を用い
てもよい。

【０１４０】（３）次に、同図（ｃ）に示すように、絶
縁層の上に素子電極１２０２を形成する。

【０１４１】（４）次に、同図（ｄ）に示すように、絶
縁層の一部を、例えばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【０１４２】（５）次に、同図（ｅ）に示すように、微
粒子膜を用いた導電性薄膜１２０４を形成する。形成す
るには、前記平面型の場合と同じく、例えば塗布法など
の成膜技術を用いればよい。

【０１４３】（６）次に、前記平面型の場合と同じく、
通電フォーミング処理を行い、電子放出部を形成する
（図１６（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい）。

【０１４４】（７）次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる（図１６（ｄ）を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い）。

【０１４５】以上のようにして、図２０（ｆ）に示す垂
直型の表面伝導型電子放出素子を製造した。

【０１４６】（表示装置に用いた表面伝導型電子放出素
子の特性）以上、平面型と垂直型の表面伝導型電子放出
素子について、その素子構成と製法を説明したが、次に
表示装置に用いた素子の特性について述べる。

【０１４７】図２１は、表示装置に用いた素子の、（放
出電流Ｉe）対（素子印加電圧Ｖf）特性、及び（素子電
流Ｉf）対（素子印加電圧Ｖf）特性の典型的な例を示
す。尚、放出電流Ｉeは素子電流Ｉfに比べて著しく小さ
く、同一尺度で図示するのが困難であるうえ、これらの
特性は素子の大きさや形状等の設計パラメータを変更す
ることにより変化するものであるため、２本のグラフは
各々任意の単位で図示した。

【０１４８】この表示装置に用いた表面伝導型電子放出
素子は、放出電流Ｉeに関して以下に述べる３つの特性
を有している。

【０１４９】第１に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。即ち、放
出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線
形素子である。

【０１５０】第２に、放出電流Ｉeは素子に印加する電
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。

【０１５１】第３に、表面伝導型電子放出素子に印加す
る電圧Ｖfに対して素子から放出される電流Ｉeの応答速
度が速いため、電圧Ｖfを印加する時間の長さによって
素子から放出される電子の電荷量を制御できる。

【０１５２】以上のような特性を有するため、表面伝導
型電子放出素子を表示装置に好適に用いることができ
た。例えば、多数の素子を表示画面の画素に対応して設
けた表示装置において、第１の特性を利用すれば、表示
画面を順次走査して表示を行うことが可能である。即
ち、駆動中の素子には所望の発光輝度に応じて閾値電圧
Ｖth以上の電圧を適宜印加し、非選択状態の素子には閾
値電圧Ｖth未満の電圧を印加する。そして駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。

【０１５３】また、第２の特性か、又は第３の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１５４】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型電子放
出素子を基板上に配列して単純マトリクス配線したマル
チ電子ビーム源の構造について述べる。

【０１５５】図２２に示すのは、前述の図１２の表示パ
ネル１０００に用いたマルチ電子ビーム源の平面図であ
る。ここで、基板１００１上には、前記図１５で示した
ものと同様な表面伝導型電子放出素子が配列され、これ
らの素子は行方向配線電極１００３と列方向配線電極１
００４とにより、単純マトリクス状に配線されている。
行方向配線電極１００３と列方向配線電極１００４の交
差する部分には、電極間に絶縁層（不図示）が形成され
ており、電気的な絶縁が保たれている。

【０１５６】図２２のＡ−Ａ’に沿った断面図を図２３
に示す。

【０１５７】尚、このような構造のマルチ電子源は、予
め基板上に行方向配線電極１００３、列方向配線電極１
００４、電極間絶縁層（不図示）および表面伝導型電子
放出素子の素子電極と導電性薄膜を形成した後、行方向
配線電極１００３および列方向配線電極１００４を介し
て各素子に給電して、前述したように、通電フォーミン
グ処理と通電活性化処理を行うことにより製造した。

【０１５８】図２４は、本実施の形態の表面伝導型電子
放出素子を電子ビーム源として用いたディスプレイパネ
ルに、例えばテレビジョン放送をはじめとする種々の画
像情報源より提供される画像情報を表示できるように構
成した多機能表示装置の一例を示すブロック図である。

【０１５９】図中、１は本実施の形態の表示（ディスプ
レイ）パネル、２１０１はディスプレイパネル１の駆動
回路、２１０２はディスプレイコントローラ、２１０３
はマルチプレクサ、２１０４はデコーダ、２１０５は入
出力インターフェース回路、２１０６はＣＰＵ、２１０
７は画像生成回路、２１０８および２１０９および２１
１０は画像メモリインターフェース回路、２１１１は画
像入力インターフェース回路、２１１２および２１１３
はＴＶ信号受信回路、２１１４は入力部である。尚、本
実施の形態の表示装置は、例えばテレビジョン信号のよ
うに映像情報と音声情報の両方を含む信号を受信する場
合には、当然映像の表示と同時に音声を再生するもので
あるが、本実施の形態の表示パネルの特徴と直接関係し
ない音声情報の受信、分離、再生、処理、記憶などに関
する回路やスピーカなどについては説明を省略する。以
下、画像信号の流れに沿って各部の機能を説明する。

【０１６０】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらより更に多数の走査線
よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとする
いわゆる高品位ＴＶ）は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。ＴＶ信号受信回路２１１３で受信されたＴ
Ｖ信号は、デコーダ２１０４に出力される。ＴＶ信号受
信回路２１１２は、例えば同軸ケーブルや光ファイバな
どのような有線伝送系を用いて伝送されるＴＶ画像信号
を受信するための回路である。またＴＶ信号受信回路２
１１３と同様に、受信するＴＶ信号の方式は特に限られ
るものではなく、また本回路で受信されたＴＶ信号もデ
コーダ２１０４に出力される。

【０１６１】画像入力インターフェース回路２１１１
は、例えばＴＶカメラや画像読み取りスキャナなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ２１０４に出力
される。画像メモリインターフェース回路２１１０は、
ビデオテープレコーダ（以下ＶＴＲと略す）に記憶され
ている画像信号を取り込むための回路で、取り込まれた
画像信号はデコーダ２１０４に出力される。画像メモリ
インターフェース回路２１０９は、ビデオディスクに記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ２１０４に出力される。画像
メモリインターフェース回路２１０８は、いわゆる静止
画ディスクのように、静止画像データを記憶している装
置から画像信号を取り込むための回路で、取り込まれた
静止画像データはデコーダ２１０４に出力される。入出
力インターフェース回路２１０５は、本表示装置と、外
部のコンピュータもしくはコンピュータネットワークも
しくはプリンタなどの出力装置とを接続するための回路
である。画像データや文字データ・図形情報の入出力を
行うのはもちろんのこと、場合によっては本表示装置の
備えるＣＰＵ２１０６と外部との間で制御信号や数値デ
ータの入出力などを行うことも可能である。

【０１６２】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、或はＣＰＵ２１
０６より出力される画像データや文字・図形情報に基づ
き表示用画像データを生成するための回路である。本回
路の内部には、例えば画像データや文字・図形情報を蓄
積するための書き換え可能メモリや、文字コードに対応
する画像パターンが記憶されている読み出し専用メモリ
や、画像処理を行うためのプロセッサなどをはじめとし
て画像の生成に必要な回路が組み込まれている。本回路
により生成された表示用画像データは、デコーダ２１０
４に出力されるが、場合によっては前記入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークやプリンタ入出力することも可能である。

【０１６３】ＣＰＵ２１０６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。例えば、マルチプレクサ２１０３に制御信号を
出力し、ディスプレイパネルに表示する画像信号を適宜
選択したり組み合わせたりする。また、その際には表示
する画像信号に応じてディスプレイパネルコントローラ
２１０２に対して制御信号を発生し、画面表示周波数や
走査方法（例えばインターレースか、ノンインターレー
スか）や一画面の走査線の数など表示装置の動作を適宜
制御する。そして画像生成回路２１０７に対して画像デ
ータや文字・図形情報を直接出力したり、あるいは前記
入出力インターフェース回路２１０５を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。なお、ＣＰＵ２１０６は、むろん
これ以外の目的の作業にも関わるものであっても良い。
例えば、パーソナルコンピュータやワードプロセッサな
どのように、情報を生成したり処理する機能に直接関わ
っても良い。あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協動して行っても良い。

【０１６４】入力部２１１４は、前記ＣＰＵ２１０６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスのほ
か、ジョイスティック、バーコードリーダ、音声認識装
置など多様な入力機器を用いる事が可能である。また、
デコーダ２１０４は、前記２１０７ないし２１１３より
入力される種々の画像信号を３原色信号、または輝度信
号とＩ信号、Ｑ信号に逆変換するための回路である。な
お、同図中に点線で示すように、デコーダ２１０４は内
部に画像メモリを備えるのが望ましい。これは、例えば
ＭＵＳＥ方式をはじめとして、逆変換するに際して画像
メモリを必要とするようなテレビ信号を扱うためであ
る。また、画像メモリを備えることにより、静止画の表
示が容易になる、あるいは前記画像生成回路２１０７お
よびＣＰＵ２１０６と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行えるようになるという利点が生まれるからである。

【０１６５】マルチプレクサ２１０３は、ＣＰＵ２１０
６より入力される制御信号に基づき表示画像を適宜選択
するものである。即ち、マルチプレクサ２１０３はデコ
ーダ２１０４から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路２１０１に出
力する。その場合には、一画面表示時間内で画像信号を
切り替えて選択することにより、いわゆる多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。ディスプレイパ
ネルコントローラ２１０２は、ＣＰＵ２１０６より入力
される制御信号に基づき駆動回路２１０１の動作を制御
するための回路である。

【０１６６】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法（例えばインターレースか
ノンインターレースか）を制御するための信号を駆動回
路２１０１に対して出力する。また場合によっては表示
画像の輝度やコントラストや色調やシャープネスといっ
た画質の調整に関わる制御信号を駆動回路２１０１に対
して出力する場合もある。駆動回路２１０１は、ディス
プレイパネル２１００に印加する駆動信号を発生するた
めの回路であり、マルチプレクサ２１０３から入力され
る画像信号と、前記ディスプレイパネルコントローラ２
１０２より入力される制御信号に基づいて動作するもの
である。

【０１６７】以上、各部の機能を説明したが、図２４に
例示した構成により、本実施の形態の表示装置において
は、多様な画像情報源より入力される画像情報をディス
プレイパネル２１００に表示することが可能である。即
ち、テレビジョン放送をはじめとする各種の画像信号は
デコーダ２１０４において逆変換された後、マルチプレ
クサ２１０３において適宜選択され、駆動回路２１０１
に入力される。一方、ディスプレイコントローラ２１０
２は、表示する画像信号に応じて駆動回路２１０１の動
作を制御するための制御信号を発生する。駆動回路２１
０１は、上記画像信号と制御信号に基づいてディスプレ
イパネル２１００に駆動信号を印加する。これにより、
ディスプレイパネル２１００において画像が表示され
る。これらの一連の動作は、ＣＰＵ２１０６により統括
的に制御される。

【０１６８】また、本実施の形態の表示装置において
は、前記デコーダ２１０４に内蔵する画像メモリや、画
像生成回路２１０７およびＣＰＵ２１０６が関与するこ
とにより、単に複数の画像情報の中から選択したものを
表示するだけでなく、表示する画像情報に対して、例え
ば拡大、縮小、回転、移動、エッジ強調、間引き、補
間、色変換、画像の縦横比変換などをはじめとする画像
処理や、合成、消去、接続、入れ換え、はめ込みなどを
はじめとする画像編集を行う事も可能である。また、本
実施の形態の説明では特に触れなかったが、上記画像処
理や画像編集と同様に、音声情報に関しても処理や編集
を行うための専用回路を設けても良い。

【０１６９】従って、本実施の形態の表示装置は、テレ
ビジョン放送の表示機器、テレビ会議の端末機器、静止
画像および動画像を扱う画像編集機器、コンピュータの
端末機器、ワードプロセッサをはじめとする事務用端末
機器、ゲーム機などの機能を一台で兼ね備える事が可能
で、産業用あるいは民生用として極めて応用範囲が広
い。尚、この図２４は、表面伝導型電子放出素子を電子
ビーム源とするディスプレイパネルを用いた表示装置の
構成の一例を示したにすぎず、これのみに限定されるも
のではない。例えば、図２４の構成要素のうち使用目的
上必要のない機能に関わる回路は省いても差し支えな
い。またこれとは逆に、使用目的によってはさらに構成
要素を追加しても良い。例えば、この表示装置をテレビ
電話機として応用する場合には、テレビカメラ、音声マ
イク、照明機、モデムを含む送受信回路などを構成要素
に追加するのが好適である。

【０１７０】この表示装置においては、とりわけ表面伝
導型電子放出素子を電子ビーム源とするディスプレイパ
ネルが容易に薄形化できるため、表示装置全体の奥行き
を小さくすることが可能である。それに加えて、表面伝
導型電子放出素子を電子ビーム源とするディスプレイパ
ネルは大画面化が容易で輝度が高く視野角特性にも優れ
るため、本実施の形態の表示装置は臨場感に溢れ迫力に
富んだ画像を視認性良く表示することが可能である。

【０１７１】また、本発明は、ホストコンピュータ、イ
ンタフェース、プリンタ等の複数の機器から構成される
システムに適用しても、１つの機器からなる装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって実施される場合にも適用で
きることは言うまでもない。この場合、本発明に係るプ
ログラムを格納した記憶媒体が本発明を構成することに
なる。そして、該記憶媒体からそのプログラムをシステ
ム或は装置に読み出すことによって、そのシステム或は
装置が、予め定められた仕方で動作する。

【０１７２】尚、本実施の形態では、行方向配線に負の
電位、列方向配線に正の電位を印加する例で説明した
が、本発明はこれに限定されるものでなくその逆でも良
い。また、本実施の形態では、１ライン毎に順次活性化
を行うように説明したが、本初頴娃はこれに限定される
ものでなく、例えば列単位に順次行っても良い。

【０１７３】以上説明したように本実施の形態によれ
ば、通電活性化時に一定時間間隔に高抵抗化パルスを印
加しつつ、個別素子の素子電流を予め記憶された目標値
に合わせ込むことにより、基板全体で特性が揃ったマル
チ表面伝導型放出素子が得られる。

【０１７４】このような複数の表面伝導型放出素子を配
設したマルチ電子源を用いて表示パネルを形成すること
により、輝度分布が少なく、高輝度で高品位な画像が形
成できる画像形成装置を実現することができる。

【０１７５】

【発明の効果】以上説明したように本発明によれば、通
電活性化時において、非選択の素子に流れる無効電流を
減少させることができる。

【０１７６】また本発明によれば、選択した素子だけを
活性化することにより、均一な電子放出特性を持つ電子
源とその製造方法と通電活性化装置及び前記電子源を用
いた画像形成装置を提供できる。

【０１７７】又本発明によれば、非選択素子に流れる無
効電流を抑えて、通電活性化装置の電源容量を小さく抑
えることができるという効果がある。

【０１７８】更に本発明によれば、表面伝導型電子放出
素子の劣化を防止できるという効果がある。

【０１７９】

【図面の簡単な説明】

【図１】本実施の形態の通電活性化装置の構成を示すブ
ロック図である。

【図２】本実施の形態のライン選択部と画素選択部の構
成を示す回路図である。

【図３】本実施の形態の電流検出回路の構成を示す回路
図である。

【図４】本実施の形態の通電活性化装置における活性化
パルス信号の波形例を示す図である。

【図５】本実施の形態の通電活性化装置における高抵抗
化パルス信号の波形例を示す図である。

【図６】本実施の形態の表面伝導型電子放出素子のＩ−
Ｖ特性を説明するための図である。

【図７】本実施の形態の通電活性化装置における１ライ
ンの活性化時を示す等価回路図である。

【図８】活性化処理時における処理時間と素子電流の変
化の関係例を示す図である。

【図９】本実施の形態１の通電活性化装置の制御部によ
る活性化処理を示すフローチャートである。

【図１０】本発明の第２の実施の形態である通電活性化
装置における活性化処理を示すタイミング図である。

【図１１】本実施の形態２の通電活性化装置の制御部に
よる活性化処理を示すフローチャートである。

【図１２】本発明の実施の形態に係る画像表示装置の表
示パネルの一部を切り欠いて示した斜視図である。

【図１３】本実施の形態の表示パネルのフェースプレー
トの蛍光体配列を例示した平面図である。

【図１４】本実施の形態におけるマルチ電子源の製造工
程を示すフローチャートである。

【図１５】本実施の形態で用いた平面型の表面伝導型電
子放出素子の平面図（ａ）、断面図（ｂ）である。

【図１６】平面型の表面伝導型電子放出素子製造工程を
示す断面図である。

【図１７】通電フォーミング処理の際の印加電圧波形例
を示す図である。

【図１８】通電活性化処理の際の印加電圧波形（ａ）、
放出電流Ｉeの変化（ｂ）例を示す図である。

【図１９】本実施の形態で用いた垂直型の表面伝導型電
子放出素子の断面図である。

【図２０】垂直型の表面伝導型電子放出素子の製造工程
を示す断面図である。

【図２１】本実施の形態で用いた表面伝導型電子放出素
子の典型的な特性を示すグラフ図である。

【図２２】本実施の形態で用いたマルチ電子ビーム源の
基板の平面図である。

【図２３】本実施の形態で用いたマルチ電子ビーム源の
基板の一部断面図である。

【図２４】本発明の実施の形態である多機能画像表示装
置の構成を示すブロック図である。

【図２５】従来の表面伝導型電子放出素子の構成を示す
図である。

【図２６】従来のマルチ電子源のマトリクス配線を説明
する図である。

【図２７】活性化処理の状態を示す等価回路図である。

【図２８】活性化処理における処理時間と素子電流との
関係を示す図である。

【図２９】活性化処理における活性化終了時の素子電流
のバラツキを説明する図である。

【図３０】活性化処理時における半選択状態を説明する
図である。

【図３１】活性化処理に使用する電圧波形の一例を示す
タイミング図である。

【符号の説明】

１０１表面伝導型放出素子基板１０２ライン選択部１０３，１０５電源１０４制御部１０４ａタイマ１０６画素選択部１０７電流検出部１０００表示パネル１００１基板１００２電子放出素子１００３行方向配線１００４列方向配線１００７フェースプレート１０１０導電体

Claims

【特許請求の範囲】

【請求項１】複数の表面伝導型電子放出素子をマトリ
ックス状に基板上に配設した電子源の製造方法であっ
て、基板上に複数の電極と、前記複数の電極のそれぞれに接
続された導電膜と、前記複数の電極をマトリクス状に接
続した複数の行方向配線と列方向配線とを形成する工程
と、前記導電膜のそれぞれに通電して電子放出部を形成する
フォーミング工程と、前記フォーミング工程で形成された電子放出部に通電し
て活性化する活性化工程とを有し、前記活性化工程は、所定電圧のパルスを印加して前記電
子放出部の抵抗を高くした後、前記行方向配線及び列方
向配線に所定の電圧を印加し、前記電子放出部の内、所
定の電流が流れた電子放出部を活性化が終了した電子放
出部とすることを特徴とする電子源の製造方法。
【請求項２】請求項１に記載の電子源の製造方法であ
って、前記活性化工程は、前記基板上の全ての電子放出部に所定電圧のパルスを印
加する高抵抗化工程と、前記複数の行方向配線の１つを選択して第１の電圧を印
加する工程と、前記複数の列方向配線の全てに前記第１の電圧とは逆極
性の第２の電圧を印加する工程と、前記第１と第２の電圧の印加時、前記電子放出部に流れ
る電流値を検知する工程と、前記電流値が所定値になるまで前記第１と第２の電圧を
繰返し印加する工程と、所定時間間隔で前記高抵抗化工程を繰返し実施する工程
とを有する。
【請求項３】請求項２に記載の電子源の製造方法であ
って、前記第１と第２の電圧の差は、前記高抵抗化工程
で印加される所定電圧の値に略等しい。
【請求項４】請求項２又は３に記載の電子源の製造方
法であって、前記第１の電圧を印加する工程は、前記複
数の行方向配線を順次選択して行われる。
【請求項５】請求項２乃至４のいずれか１項に記載の
電子源の製造方法であって、前記活性化工程では、前記
電流値が所定値になった電子放出部に対しては、それ以
降前記第１と第２の電圧の少なくともいずれか一方に印
加しない。
【請求項６】請求項２乃至５のいずれか１項に記載の
電子源の製造方法であって、前記第１と第２の電圧はパ
ルス信号で印加される。
【請求項７】請求項２に記載の電子源の製造方法であ
って、前記所定時間間隔は前記高抵抗化状態が保持され
る時間に略等しい。
【請求項８】複数の表面伝導型電子放出素子をマトリ
ックス状に基板上に配設した電子源の通電活性化装置で
あって、前記基板の複数の行方向配線或は列方向配線の少なくと
も１つを選択して第１の電圧を印加する第１の電圧印加
手段と、前記電圧印加手段により電圧が印加される行方向配線或
は列方向配線に対向す列方向配線或は行方向配線の全て
に第２の電圧を印加する第２の電圧印加手段と、前記基板上の全ての表面伝導型電子放出素子に所定時間
間隔で所定電圧パルスを印加する印加手段と、前記第１と第２の電圧印加手段による電圧の印加時、前
記表面伝導型電子放出素子のそれぞれに流れる電流値を
検出する検出手段と、前記検出手段により検出された電流値に基づいて前記第
１及び第２の電圧印加手段を制御する制御手段と、を有
することを特徴とする通電活性化装置。
【請求項９】請求項８に記載の通電活性化装置であっ
て、前記所定電圧パルスの波高値は前記第１と第２の電
圧値の差にほぼ等しい。
【請求項１０】請求項８に記載の通電活性化装置であ
って、前記第１の電圧印加手段が行方向配線のいずれか
を選択して第１の電圧を印加すると、前記第２の電圧印
加手段は前記列方向配線の全てに第２の電圧を印加す
る。
【請求項１１】請求項８に記載の通電活性化装置であ
って、前記所定時間間隔は前記表面伝導型電子放出素子
の電子放出部が高抵抗状態を保持する時間に略等しい。
【請求項１２】請求項８乃至１１のいずれか１項に記
載の通電活性化装置であって、前記第１と第２の電圧は
極性が互いに反対の電圧信号である。
【請求項１３】請求項８乃至１２のいずれか１項に記
載の通電活性化装置であって、前記第１と第２の電圧は
パルス信号で印加される。
【請求項１４】請求項１乃至７のいずれか１項に記載
の電子源の製造方法により製造された電子源。
【請求項１５】複数の表面伝導型電子放出素子をマト
リックス状に基板上に配設した電子源を用いた画像形成
装置であって、請求項１４に記載の電子源と、画像信号を入力する入力手段と、前記入力手段により入力された画像信号に基づいて前記
電子源の列方向配線或は行方向配線の少なくともいずれ
かに表示信号を出力する第１の電圧印加手段と、前記第１の電圧印加手段により電圧が印加された配線に
対向する行方向或は列方向配線に順次所定電圧信号を印
加する第２ので圧印加手段と、を有することを特徴とす
る画像形成装置。