JPH0879211A - ディジタル通信装置 - Google Patents
ディジタル通信装置Info
- Publication number
- JPH0879211A JPH0879211A JP6211555A JP21155594A JPH0879211A JP H0879211 A JPH0879211 A JP H0879211A JP 6211555 A JP6211555 A JP 6211555A JP 21155594 A JP21155594 A JP 21155594A JP H0879211 A JPH0879211 A JP H0879211A
- Authority
- JP
- Japan
- Prior art keywords
- station
- frame
- data
- message
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 47
- 230000005540 biological transmission Effects 0.000 claims abstract description 62
- 238000012545 processing Methods 0.000 claims abstract description 21
- 238000003780 insertion Methods 0.000 claims abstract description 18
- 230000037431 insertion Effects 0.000 claims abstract description 18
- 238000012544 monitoring process Methods 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 abstract description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 16
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 6
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 6
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 1
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0051—Network Node Interface, e.g. tandem connections, transit switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0026—Transmission of channel quality indication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 同期光伝送網に用いられる通信装置に関し、
回線状況に応じて適格にクロックを選択することを目的
とする。 【構成】 第１局は、異なる複数のクロックから１つの
クロックを選択するクロック選択手段と、選択されたク
ロックに基づいて第２局へフレームを送出する送出手段
とを備え、第２局は、第１局から受け取ったフレームの
データの伝送品質を評価する評価手段と、評価した伝送
品質を第１局へ送出するフレームの１部に品質メッセー
ジとして挿入する品質メッセージ挿入手段とを備え、さ
らに、第１局は、受け取った各フレームから品質メッセ
ージを抽出し、抽出した品質メッセージを対応するメッ
セージ信号に変換して出力するメッセージ処理手段と、
メッセージ処理手段から出力されるメッセージ信号に対
応するクロックをクロック選択手段に選択させる制御手
段とを備える。
回線状況に応じて適格にクロックを選択することを目的
とする。 【構成】 第１局は、異なる複数のクロックから１つの
クロックを選択するクロック選択手段と、選択されたク
ロックに基づいて第２局へフレームを送出する送出手段
とを備え、第２局は、第１局から受け取ったフレームの
データの伝送品質を評価する評価手段と、評価した伝送
品質を第１局へ送出するフレームの１部に品質メッセー
ジとして挿入する品質メッセージ挿入手段とを備え、さ
らに、第１局は、受け取った各フレームから品質メッセ
ージを抽出し、抽出した品質メッセージを対応するメッ
セージ信号に変換して出力するメッセージ処理手段と、
メッセージ処理手段から出力されるメッセージ信号に対
応するクロックをクロック選択手段に選択させる制御手
段とを備える。
Description
【０００１】
【産業上の利用分野】この発明は、アメリカ合衆国の同
期光伝送網ＳＯＮＥＴ(Synchronous OpticalNetwork)の
ような伝送網に用いられるディジタル通信装置に関す
る。
期光伝送網ＳＯＮＥＴ(Synchronous OpticalNetwork)の
ような伝送網に用いられるディジタル通信装置に関す
る。
【０００２】
【従来の技術】従来この種の伝送網においては、ＳＴＳ
−１と呼ばれる図５に示すようなフォーマットのフレー
ムを用いて１フレーム当り９０バイト×９行の情報を５
１．８４Ｍｂ／ｓの速度で伝送するようにしている。な
お、図５に示すフレームにおいて、（ａ）、（ｂ）、
（ｃ）で示すビットはオーバーヘッドビットと呼ばれ、
ここには、ネットワークを管理するための管理情報が挿
入され、（ｄ１）、（ｄ２）で示すビットには主データ
（伝送情報）が挿入される。
−１と呼ばれる図５に示すようなフォーマットのフレー
ムを用いて１フレーム当り９０バイト×９行の情報を５
１．８４Ｍｂ／ｓの速度で伝送するようにしている。な
お、図５に示すフレームにおいて、（ａ）、（ｂ）、
（ｃ）で示すビットはオーバーヘッドビットと呼ばれ、
ここには、ネットワークを管理するための管理情報が挿
入され、（ｄ１）、（ｄ２）で示すビットには主データ
（伝送情報）が挿入される。
【０００３】
【発明が解決しようとする課題】ところで、このような
伝送網に用いられる従来のディジタル通信装置では、第
１局と第２局間でデータを相互に伝送するとき、第２局
では第１局から受信した警報（アラーム）、つまりＬＯ
Ｓ(LOSS OF SIGNAL)、ＬＯＦ(LOSS OF FRAME)およびＬ
ＡＩＳ(LINE ALARM INDICATION SIGNAL)に基づいて自局
のクロックを切替えるようにしている。しかし、この場
合、回線障害の程度（伝送品質）に対応する最適なクロ
ックを選択することが難しく信号の精度が低下するとい
う問題がある。
伝送網に用いられる従来のディジタル通信装置では、第
１局と第２局間でデータを相互に伝送するとき、第２局
では第１局から受信した警報（アラーム）、つまりＬＯ
Ｓ(LOSS OF SIGNAL)、ＬＯＦ(LOSS OF FRAME)およびＬ
ＡＩＳ(LINE ALARM INDICATION SIGNAL)に基づいて自局
のクロックを切替えるようにしている。しかし、この場
合、回線障害の程度（伝送品質）に対応する最適なクロ
ックを選択することが難しく信号の精度が低下するとい
う問題がある。
【０００４】また、従来のディジタル通信装置では、第
１局で生成した第１クロックに基づいてフレームに通信
データとパリティチェック用データを挿入して順次第２
局へ伝送し、第２局では受信したフレームの通信データ
のパリティ計算を行い、その計算結果とパリティチェッ
ク用データとの一致・不一致を判別して、その不一致数
を表わす数値データをフレームに挿入し、そのフレーム
を第２局で生成した第２クロックに基づいて順次第１局
へ伝送し、第１局では受取った数値データを単位時間毎
に加算し、その加算値（パリティエラー合計／単位時
間）の大小から第１局と第２局との回線状況を認識する
ようにしている。しかしながら、この場合には、第２局
において第１クロックと第２クロックの位相が接近した
り、一致すると、数値データをフレームに挿入するとき
に挿入漏れが生じたり、同一数値データが連続する２フ
レームに挿入されたりすることが頻繁に発生するため、
第１局において算出される数値データの加算値に大きな
誤差を生じるという問題がある。
１局で生成した第１クロックに基づいてフレームに通信
データとパリティチェック用データを挿入して順次第２
局へ伝送し、第２局では受信したフレームの通信データ
のパリティ計算を行い、その計算結果とパリティチェッ
ク用データとの一致・不一致を判別して、その不一致数
を表わす数値データをフレームに挿入し、そのフレーム
を第２局で生成した第２クロックに基づいて順次第１局
へ伝送し、第１局では受取った数値データを単位時間毎
に加算し、その加算値（パリティエラー合計／単位時
間）の大小から第１局と第２局との回線状況を認識する
ようにしている。しかしながら、この場合には、第２局
において第１クロックと第２クロックの位相が接近した
り、一致すると、数値データをフレームに挿入するとき
に挿入漏れが生じたり、同一数値データが連続する２フ
レームに挿入されたりすることが頻繁に発生するため、
第１局において算出される数値データの加算値に大きな
誤差を生じるという問題がある。
【０００５】この発明はこのような事情を考慮してなさ
れたもので、回線状況に応じて適格にクロックを選択す
ることができると共に、パリティエラーの集計を誤りな
く行うことが可能なディジタル通信装置を提供するもの
である。
れたもので、回線状況に応じて適格にクロックを選択す
ることができると共に、パリティエラーの集計を誤りな
く行うことが可能なディジタル通信装置を提供するもの
である。
【０００６】
【課題を解決するための手段】図１は請求項１記載の発
明の基本構成を示すブロック図であり、請求項１記載の
発明は、図１に示すように、通信データを所定の通信用
のフレームに挿入して第１局１０１と第２局１０２との
間を相互に伝送するディジタル通信装置において、第１
局１０１は、異なる複数のクロックから１つのクロック
を選択するクロック選択手段１０３と、選択されたクロ
ックに基づいて第２局１０２へフレームを送出する送出
手段１０４とを備え、第２局１０２は、第１局１０１か
ら受け取ったフレームのデータの伝送品質を評価する評
価手段１０５と、評価した伝送品質を第１局１０１へ送
出するフレームの１部に品質メッセージとして挿入する
品質メッセージ挿入手段１０６とを備え、さらに、第１
局１０１は、受け取った各フレームから品質メッセージ
を抽出し、抽出した品質メッセージを対応するメッセー
ジ信号に変換して出力するメッセージ処理手段１０７
と、メッセージ処理手段１０７から出力されるメッセー
ジ信号に対応するクロックをクロック選択手段１０３に
選択させる制御手段１０８を備えたディジタル通信装置
を提供するものである。
明の基本構成を示すブロック図であり、請求項１記載の
発明は、図１に示すように、通信データを所定の通信用
のフレームに挿入して第１局１０１と第２局１０２との
間を相互に伝送するディジタル通信装置において、第１
局１０１は、異なる複数のクロックから１つのクロック
を選択するクロック選択手段１０３と、選択されたクロ
ックに基づいて第２局１０２へフレームを送出する送出
手段１０４とを備え、第２局１０２は、第１局１０１か
ら受け取ったフレームのデータの伝送品質を評価する評
価手段１０５と、評価した伝送品質を第１局１０１へ送
出するフレームの１部に品質メッセージとして挿入する
品質メッセージ挿入手段１０６とを備え、さらに、第１
局１０１は、受け取った各フレームから品質メッセージ
を抽出し、抽出した品質メッセージを対応するメッセー
ジ信号に変換して出力するメッセージ処理手段１０７
と、メッセージ処理手段１０７から出力されるメッセー
ジ信号に対応するクロックをクロック選択手段１０３に
選択させる制御手段１０８を備えたディジタル通信装置
を提供するものである。
【０００７】メッセージ処理手段１０７は、抽出した品
質メッセージが所定メッセージと一致するか否かを比較
する比較手段を備え、その比較結果をメッセージ信号と
して出力することが好ましい。
質メッセージが所定メッセージと一致するか否かを比較
する比較手段を備え、その比較結果をメッセージ信号と
して出力することが好ましい。
【０００８】メッセージ処理手段１０７は、複数フレー
ムから品質メッセージを連続的に抽出する抽出手段と、
連続して抽出された複数の品質メッセージを互いに比較
する比較手段を備え、連続して所定数の同一の品質メッ
セージが得られたときにそれを表すメッセージ信号を出
力することが好ましい。
ムから品質メッセージを連続的に抽出する抽出手段と、
連続して抽出された複数の品質メッセージを互いに比較
する比較手段を備え、連続して所定数の同一の品質メッ
セージが得られたときにそれを表すメッセージ信号を出
力することが好ましい。
【０００９】また、メッセージ処理手段１０７は、複数
のフレームから品質メッセージを連続的に抽出する抽出
手段と、連続して抽出された複数の品質メッセージを互
いに比較する比較手段とを備え、連続して所定数の同一
の品質メッセージが得られないときにそれを表すメッセ
ージ信号を出力するようにしてもよい。
のフレームから品質メッセージを連続的に抽出する抽出
手段と、連続して抽出された複数の品質メッセージを互
いに比較する比較手段とを備え、連続して所定数の同一
の品質メッセージが得られないときにそれを表すメッセ
ージ信号を出力するようにしてもよい。
【００１０】図２は請求項５記載の発明の基本構成を示
すブロック図であり、請求項５記載の発明は、図２に示
すように、通信データを所定の通信用のフレームに挿入
して第１局２００と第２局２０１との間で相互に伝送
し、第１局２００では第１局２００で生成した第１クロ
ックに基づいてフレームに通信データとパリティチェッ
ク用データを挿入して順次第２局２０１へ伝送し、第２
局２０１では受信したフレームの通信データのパリティ
計算を行い、その計算結果とパリティチェック用データ
との一致・不一致を判別して、その不一致数を表す数値
データをフレームに挿入し、そのフレームを第２局２０
１で生成した第２クロックに基づいて順次第１局２００
へ伝送するディジタル通信装置において、第２局２０１
は、第１局２００から受信したフレームのパリティチェ
ックを行いその不一致数を数値データとして出力するパ
リティチェック計数手段２０２と、第１局２００から受
信するフレームと同じ周期を有する受信タイミング信号
を第１クロックに基づいて生成する受信タイミング生成
手段２０３と、第１局２００へ送信するフレームと同じ
周期を有する送信タイミング信号を第２クロックに基づ
いて生成する送信タイミング生成手段２０４と、送信タ
イミング信号と半周期だけ位相の異なる補助タイミング
信号を生成する補助タイミング生成手段２０５と、送信
タイミング信号と補助タイミング信号のいずれか一方の
タイミング信号を切換えて出力するタイミング選択手段
２０６と、前記数値データを受信タイミング信号に同期
してラッチする受信側ラッチ手段２０７と、受信側ラッ
チ手段２０７にラッチされた数値データをタイミング選
択手段２０６の出力するタイミング信号に同期してラッ
チする送信側ラッチ手段２０８と、送信側ラッチ手段２
０８にラッチされた数値データを第１局２００への送信
フレームに挿入する数値データ挿入手段２０９を備え、
タイミング選択手段２０６は、受信タイミング信号とタ
イミング選択手段２０６が出力するタイミング信号との
位相差が所定値以下になると、タイミング信号を切換え
て出力することを特徴とするディジタル通信装置を提供
するものである。
すブロック図であり、請求項５記載の発明は、図２に示
すように、通信データを所定の通信用のフレームに挿入
して第１局２００と第２局２０１との間で相互に伝送
し、第１局２００では第１局２００で生成した第１クロ
ックに基づいてフレームに通信データとパリティチェッ
ク用データを挿入して順次第２局２０１へ伝送し、第２
局２０１では受信したフレームの通信データのパリティ
計算を行い、その計算結果とパリティチェック用データ
との一致・不一致を判別して、その不一致数を表す数値
データをフレームに挿入し、そのフレームを第２局２０
１で生成した第２クロックに基づいて順次第１局２００
へ伝送するディジタル通信装置において、第２局２０１
は、第１局２００から受信したフレームのパリティチェ
ックを行いその不一致数を数値データとして出力するパ
リティチェック計数手段２０２と、第１局２００から受
信するフレームと同じ周期を有する受信タイミング信号
を第１クロックに基づいて生成する受信タイミング生成
手段２０３と、第１局２００へ送信するフレームと同じ
周期を有する送信タイミング信号を第２クロックに基づ
いて生成する送信タイミング生成手段２０４と、送信タ
イミング信号と半周期だけ位相の異なる補助タイミング
信号を生成する補助タイミング生成手段２０５と、送信
タイミング信号と補助タイミング信号のいずれか一方の
タイミング信号を切換えて出力するタイミング選択手段
２０６と、前記数値データを受信タイミング信号に同期
してラッチする受信側ラッチ手段２０７と、受信側ラッ
チ手段２０７にラッチされた数値データをタイミング選
択手段２０６の出力するタイミング信号に同期してラッ
チする送信側ラッチ手段２０８と、送信側ラッチ手段２
０８にラッチされた数値データを第１局２００への送信
フレームに挿入する数値データ挿入手段２０９を備え、
タイミング選択手段２０６は、受信タイミング信号とタ
イミング選択手段２０６が出力するタイミング信号との
位相差が所定値以下になると、タイミング信号を切換え
て出力することを特徴とするディジタル通信装置を提供
するものである。
【００１１】図３は請求項６記載の発明の基本構成を示
すブロック図であり、請求項６記載の発明は、図３に示
すように、通信データを所定の通信用のフレームに挿入
して第１局３００と第２局３０１との間で相互に伝送
し、第１局３００では第１局３００で生成した第１クロ
ックに基づいてフレームに通信データとパリティチェッ
ク用データを挿入して順次第２局３０１へ伝送し、第２
局３０１では受信したフレームの通信データのパリティ
計算を行い、その計算結果とパリティチェック用データ
との一致・不一致を判別して、その不一致数を表す数値
データをフレームに挿入し、そのフレームを第２局３０
１で生成した第２クロックに基づいて順次第１局３００
へ伝送するディジタル通信装置において、第２局３０１
は、第１局３００から受信したフレームのパリティチェ
ックを行いその不一致数を数値データとして出力するパ
リティチェック計数手段３０２と、第１局３００から受
信するフレームと同じ周期を有する受信タイミング信号
を第１クロックに基づいて生成する受信タイミング生成
手段３０３と、受信タイミング信号と半周期だけ位相の
異なる補助タイミング信号を生成する補助タイミング生
成手段３０４と、受信タイミング信号と補助タイミング
信号のいずれかのタイミング信号を選択して出力するタ
イミング選択手段３０５と、第１局３００へ送信するフ
レームと同じ周期を有する送信タイミング信号を第２ク
ロックに基づいて生成する送信タイミング生成手段３０
６と、前記数値データをタイミング選択手段３０５の出
力するタイミング信号に同期してラッチする受信側ラッ
チ手段３０７と、受信側ラッチ手段３０７にラッチされ
た数値データを送信タイミング信号に同期してラッチす
る送信側ラッチ手段３０８と、送信側ラッチ手段３０８
にラッチされた数値データを第１局３００へ送信するフ
レームに挿入する数値データ挿入手段３０９とを備え、
タイミング選択手段３０５は、タイミング選択手段３０
５が出力するタイミング信号と送信タイミング信号との
位相差が所定値以下になると、タイミング信号を切換え
て出力することを特徴とするディジタル通信装置を提供
するものである。
すブロック図であり、請求項６記載の発明は、図３に示
すように、通信データを所定の通信用のフレームに挿入
して第１局３００と第２局３０１との間で相互に伝送
し、第１局３００では第１局３００で生成した第１クロ
ックに基づいてフレームに通信データとパリティチェッ
ク用データを挿入して順次第２局３０１へ伝送し、第２
局３０１では受信したフレームの通信データのパリティ
計算を行い、その計算結果とパリティチェック用データ
との一致・不一致を判別して、その不一致数を表す数値
データをフレームに挿入し、そのフレームを第２局３０
１で生成した第２クロックに基づいて順次第１局３００
へ伝送するディジタル通信装置において、第２局３０１
は、第１局３００から受信したフレームのパリティチェ
ックを行いその不一致数を数値データとして出力するパ
リティチェック計数手段３０２と、第１局３００から受
信するフレームと同じ周期を有する受信タイミング信号
を第１クロックに基づいて生成する受信タイミング生成
手段３０３と、受信タイミング信号と半周期だけ位相の
異なる補助タイミング信号を生成する補助タイミング生
成手段３０４と、受信タイミング信号と補助タイミング
信号のいずれかのタイミング信号を選択して出力するタ
イミング選択手段３０５と、第１局３００へ送信するフ
レームと同じ周期を有する送信タイミング信号を第２ク
ロックに基づいて生成する送信タイミング生成手段３０
６と、前記数値データをタイミング選択手段３０５の出
力するタイミング信号に同期してラッチする受信側ラッ
チ手段３０７と、受信側ラッチ手段３０７にラッチされ
た数値データを送信タイミング信号に同期してラッチす
る送信側ラッチ手段３０８と、送信側ラッチ手段３０８
にラッチされた数値データを第１局３００へ送信するフ
レームに挿入する数値データ挿入手段３０９とを備え、
タイミング選択手段３０５は、タイミング選択手段３０
５が出力するタイミング信号と送信タイミング信号との
位相差が所定値以下になると、タイミング信号を切換え
て出力することを特徴とするディジタル通信装置を提供
するものである。
【００１２】第２局２０１および３０１は、数値データ
挿入手段２０９、３０９によりフレームへ数値データが
挿入される状況を監視する監視手段と、１つの数値デー
タが連続する２つのフレームに挿入されるときには、一
方のフレームに挿入される数値データを零を表わす数値
データに変換する変換手段と、数値データが対応するフ
レームに挿入されないときには、その挿入されない数値
データの数値を後続のフレームに挿入される数値データ
の数値に加算する加算手段を、さらに備えることが好ま
しい。
挿入手段２０９、３０９によりフレームへ数値データが
挿入される状況を監視する監視手段と、１つの数値デー
タが連続する２つのフレームに挿入されるときには、一
方のフレームに挿入される数値データを零を表わす数値
データに変換する変換手段と、数値データが対応するフ
レームに挿入されないときには、その挿入されない数値
データの数値を後続のフレームに挿入される数値データ
の数値に加算する加算手段を、さらに備えることが好ま
しい。
【００１３】
【作用】請求項１記載の発明によれば、図１に示すよう
に、クロック選択手段１０３は、異なる複数のクロック
から１つのクロックを選択し、送出手段１０４は、選択
されたクロックに基づいて第２局１０２へフレームを送
出する。第２局１０２では、第１局１０１から受け取っ
たフレームのデータの伝送品質を評価し、品質メッセー
ジ挿入手段１０６は、評価された伝送品質を第１局１０
１へ送出されるフレームの１部に品質メッセージとして
挿入する。
に、クロック選択手段１０３は、異なる複数のクロック
から１つのクロックを選択し、送出手段１０４は、選択
されたクロックに基づいて第２局１０２へフレームを送
出する。第２局１０２では、第１局１０１から受け取っ
たフレームのデータの伝送品質を評価し、品質メッセー
ジ挿入手段１０６は、評価された伝送品質を第１局１０
１へ送出されるフレームの１部に品質メッセージとして
挿入する。
【００１４】さらに、第１局では、メッセージ処理手段
１０７は、受け取った各フレームから品質メッセージを
抽出し、抽出した品質メッセージを対応するメッセージ
信号に変換して出力し、制御手段１０８は、メッセージ
処理手段１０７から出力されるメッセージ信号に対応す
るクロックをクロック選択手段１０３に選択させる。
１０７は、受け取った各フレームから品質メッセージを
抽出し、抽出した品質メッセージを対応するメッセージ
信号に変換して出力し、制御手段１０８は、メッセージ
処理手段１０７から出力されるメッセージ信号に対応す
るクロックをクロック選択手段１０３に選択させる。
【００１５】従って、第１局１０１におけるクロックの
切換えが、第１局１０１から第２局１０２へ伝送される
データの品質に対応して適切に行われる。メッセージ処
理手段１０７が、抽出した品質メッセージと所定メッセ
ージを比較する比較手段を備える場合には、その比較結
果がメッセージ信号として出力され、クロック選択手段
１０３はそれに対応してクロックを選択する。
切換えが、第１局１０１から第２局１０２へ伝送される
データの品質に対応して適切に行われる。メッセージ処
理手段１０７が、抽出した品質メッセージと所定メッセ
ージを比較する比較手段を備える場合には、その比較結
果がメッセージ信号として出力され、クロック選択手段
１０３はそれに対応してクロックを選択する。
【００１６】また、メッセージ処理手段１０７が、複数
フレームから品質メッセージを連続的に抽出する抽出手
段を備え、抽出された複数の品質メッセージを互いに比
較し、連続して所定数の同一の品質メッセージが得られ
たときに得られた品質メッセージの内容を表すメッセー
ジ信号を出力する場合には、制御手段１０８は、このメ
ッセージ信号に対応するクロックをクロック選択手段１
０３に選択させる。
フレームから品質メッセージを連続的に抽出する抽出手
段を備え、抽出された複数の品質メッセージを互いに比
較し、連続して所定数の同一の品質メッセージが得られ
たときに得られた品質メッセージの内容を表すメッセー
ジ信号を出力する場合には、制御手段１０８は、このメ
ッセージ信号に対応するクロックをクロック選択手段１
０３に選択させる。
【００１７】メッセージ処理手段が、複数のフレームか
ら品質メッセージを連続的に抽出する抽出手段を備え、
抽出された複数の品質メッセージを互いに比較し、連続
して所定数の同一の品質メッセージが得られないときに
品質メッセージが得られないことを表すメッセージ信号
を出力する場合には、制御手段１０８は、このメッセー
ジ信号に対応するクロックをクロック選択手段１０３に
選択させる。
ら品質メッセージを連続的に抽出する抽出手段を備え、
抽出された複数の品質メッセージを互いに比較し、連続
して所定数の同一の品質メッセージが得られないときに
品質メッセージが得られないことを表すメッセージ信号
を出力する場合には、制御手段１０８は、このメッセー
ジ信号に対応するクロックをクロック選択手段１０３に
選択させる。
【００１８】請求項５記載の発明によれば、図２に示す
ように、第２局２０１において、パリティチェック計数
手段２０２は、第１局２００から受信したフレームのパ
リティチェックを行いその不一致を数値データとして出
力する。受信タイミング生成手段２０３は、第１局２０
０から受信するフレームと同じ周期を有する受信タイミ
ング信号を第１クロックに基づいて生成し、送信タイミ
ング生成手段２０４は、第１局２００へ送信するフレー
ムと同じ周期を有する送信タイミング信号を第２クロッ
クに基づいて生成し、補助タイミング生成手段２０５
は、送信タイミング信号と半周期だけ位相の異なる補助
タイミング信号を生成する。タイミング選択手段２０６
は、送信タイミング信号と補助タイミング信号のいずれ
か一方のタイミング信号を切換えて出力する。
ように、第２局２０１において、パリティチェック計数
手段２０２は、第１局２００から受信したフレームのパ
リティチェックを行いその不一致を数値データとして出
力する。受信タイミング生成手段２０３は、第１局２０
０から受信するフレームと同じ周期を有する受信タイミ
ング信号を第１クロックに基づいて生成し、送信タイミ
ング生成手段２０４は、第１局２００へ送信するフレー
ムと同じ周期を有する送信タイミング信号を第２クロッ
クに基づいて生成し、補助タイミング生成手段２０５
は、送信タイミング信号と半周期だけ位相の異なる補助
タイミング信号を生成する。タイミング選択手段２０６
は、送信タイミング信号と補助タイミング信号のいずれ
か一方のタイミング信号を切換えて出力する。
【００１９】受信側ラッチ手段２０７は、前記数値デー
タを受信タイミング信号に同期してラッチし、送信側ラ
ッチ手段２０８は、受信側ラッチ手段２０７にラッチさ
れた数値データをタイミング選択手段２０６の出力する
タイミング信号に同期してラッチし、数値データ挿入手
段２０９は、送信側ラッチ手段２０８にラッチされた数
値データを第１局２００への送信フレームに挿入する。
なお、タイミング選択手段２０６は、受信タイミング信
号とタイミング選択手段の出力するタイミング信号との
位相差が、所定値以下のときにはタイミング信号を切換
えて出力する。
タを受信タイミング信号に同期してラッチし、送信側ラ
ッチ手段２０８は、受信側ラッチ手段２０７にラッチさ
れた数値データをタイミング選択手段２０６の出力する
タイミング信号に同期してラッチし、数値データ挿入手
段２０９は、送信側ラッチ手段２０８にラッチされた数
値データを第１局２００への送信フレームに挿入する。
なお、タイミング選択手段２０６は、受信タイミング信
号とタイミング選択手段の出力するタイミング信号との
位相差が、所定値以下のときにはタイミング信号を切換
えて出力する。
【００２０】請求項６記載の発明によれば、図３に示す
ように、第２局３０１において、パリティチェック計数
手段３０２は、第１局３００から受信したフレームのパ
リティチェックを行いその不一致数を数値データとして
出力する。受信タイミング生成手段３０３は、第１局３
０１から受信するフレームと同じ周期を有する受信タイ
ミング信号を第１クロックに基づいて生成し、補助タイ
ミング生成手段３０４は、受信タイミング信号と半周期
だけ位相の異なる補助タイミング信号を生成する。タイ
ミング選択手段３０５は、受信タイミング信号と補助タ
イミング信号のいずれかのタイミング信号を選択して出
力し、送信タイミング生成手段３０６は、第１局３００
へ送信するフレームと同じ周期を有する送信タイミング
信号を第２クロックに基づいて生成する。
ように、第２局３０１において、パリティチェック計数
手段３０２は、第１局３００から受信したフレームのパ
リティチェックを行いその不一致数を数値データとして
出力する。受信タイミング生成手段３０３は、第１局３
０１から受信するフレームと同じ周期を有する受信タイ
ミング信号を第１クロックに基づいて生成し、補助タイ
ミング生成手段３０４は、受信タイミング信号と半周期
だけ位相の異なる補助タイミング信号を生成する。タイ
ミング選択手段３０５は、受信タイミング信号と補助タ
イミング信号のいずれかのタイミング信号を選択して出
力し、送信タイミング生成手段３０６は、第１局３００
へ送信するフレームと同じ周期を有する送信タイミング
信号を第２クロックに基づいて生成する。
【００２１】受信側ラッチ手段３０７は、前記数値デー
タをタイミング選択手段３０５の出力するタイミング信
号に同期してラッチし、送信側ラッチ手段３０８は、受
信側ラッチ手段３０７にラッチされた数値データを送信
タイミング信号に同期してラッチし、数値データ挿入手
段２０９は、送信側ラッチ手段３０８にラッチされた数
値データを第１局３００へ送信するフレームに挿入す
る。なお、タイミング選択手段は、タイミング選択手段
３０５は、受信タイミング信号と送信タイミング信号と
の位相差が所定値以下のときにはタイミング信号を切換
えて出力する。
タをタイミング選択手段３０５の出力するタイミング信
号に同期してラッチし、送信側ラッチ手段３０８は、受
信側ラッチ手段３０７にラッチされた数値データを送信
タイミング信号に同期してラッチし、数値データ挿入手
段２０９は、送信側ラッチ手段３０８にラッチされた数
値データを第１局３００へ送信するフレームに挿入す
る。なお、タイミング選択手段は、タイミング選択手段
３０５は、受信タイミング信号と送信タイミング信号と
の位相差が所定値以下のときにはタイミング信号を切換
えて出力する。
【００２２】また、図２および図３に示す第２局２０
１、３０１が、数値データがフレームへ挿入される状況
を監視する監視手段と、１つの数値データが連続する２
つのフレームに挿入されるときには、一方のフレームに
挿入される数値データを、零を表わす数値データに変換
する変換手段と、数値データが対応するフレームに挿入
されないときには、その挿入されない数値データの数値
を、後続のフレームに挿入する数値データの数値に加算
する加算手段を備える場合には、１つの数値データが連
続する２つのフレームに誤って挿入されるときには、一
方のフレームに挿入される数値データが零を表わす数値
データに変換され、数値データが対応するフレームに挿
入されないときには、挿入されない数値データは後続の
フレームに挿入される数値データの数値に加算される。
１、３０１が、数値データがフレームへ挿入される状況
を監視する監視手段と、１つの数値データが連続する２
つのフレームに挿入されるときには、一方のフレームに
挿入される数値データを、零を表わす数値データに変換
する変換手段と、数値データが対応するフレームに挿入
されないときには、その挿入されない数値データの数値
を、後続のフレームに挿入する数値データの数値に加算
する加算手段を備える場合には、１つの数値データが連
続する２つのフレームに誤って挿入されるときには、一
方のフレームに挿入される数値データが零を表わす数値
データに変換され、数値データが対応するフレームに挿
入されないときには、挿入されない数値データは後続の
フレームに挿入される数値データの数値に加算される。
【００２３】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。
を詳述する。なお、これによってこの発明が限定される
ものではない。
【００２４】実施例１ 図４はこの発明の実施例１を示すブロック図であり、ア
メリカ合衆国で使用される伝送網ＳＯＮＥＴの一部を示
している。図４において、第１局１と第２局２との間
で、通信データは、図５のＳＴＳ−１と呼ばれるフォー
マットのフレームに挿入され、51.84Ｍｂ／ｓの速度で
相互に伝送されるようになっている。なお、図５のフレ
ーム・フォーマットは、セクションオーバヘッド
（ａ）、ラインオーバヘッド（ｂ）、パスオーバヘット
（ｃ）、データ（ｄ１）、（ｄ２）からなり、９０バイ
ト（７２０ビット）×９行から構成される。
メリカ合衆国で使用される伝送網ＳＯＮＥＴの一部を示
している。図４において、第１局１と第２局２との間
で、通信データは、図５のＳＴＳ−１と呼ばれるフォー
マットのフレームに挿入され、51.84Ｍｂ／ｓの速度で
相互に伝送されるようになっている。なお、図５のフレ
ーム・フォーマットは、セクションオーバヘッド
（ａ）、ラインオーバヘッド（ｂ）、パスオーバヘット
（ｃ）、データ（ｄ１）、（ｄ２）からなり、９０バイ
ト（７２０ビット）×９行から構成される。
【００２５】図４において、第１局１は、異なる複数の
クロックから１つのクロックを選択するクロック選択回
路３と、選択されたクロックに基づいて第２局２へフレ
ームを送出する送出回路４を備え、第２局２は、第１局
１から受け取ったフレームのデータの伝送品質を評価す
る評価回路５と、評価された伝送品質を第１局１へ送出
するフレームの１部に品質メッセージとして挿入する品
質メッセージ挿入回路６を備え、さらに第１局１は、受
け取った各フレームから品質メッセージを抽出し、抽出
した品質メッセージを対応するメッセージ信号に変換し
て出力するメッセージ処理回路７と、メッセージ処理回
路７から出力されるメッセージ信号に対応してクロック
選択回路７にクロックを選択させる制御回路８を備え
る。
クロックから１つのクロックを選択するクロック選択回
路３と、選択されたクロックに基づいて第２局２へフレ
ームを送出する送出回路４を備え、第２局２は、第１局
１から受け取ったフレームのデータの伝送品質を評価す
る評価回路５と、評価された伝送品質を第１局１へ送出
するフレームの１部に品質メッセージとして挿入する品
質メッセージ挿入回路６を備え、さらに第１局１は、受
け取った各フレームから品質メッセージを抽出し、抽出
した品質メッセージを対応するメッセージ信号に変換し
て出力するメッセージ処理回路７と、メッセージ処理回
路７から出力されるメッセージ信号に対応してクロック
選択回路７にクロックを選択させる制御回路８を備え
る。
【００２６】なお、品質メッセージ挿入回路６によって
品質メッセージが挿入されるフレームの１部とは、この
実施例では、図５のフレーム・フォーマットにおいてラ
インオーバヘッド（ｂ）のＺ１バイトである。また、ク
ロック選択回路３によって選択される複数のクロックと
は、たとえば、従来から各局に準備されているプライマ
リークロック、セカンダリークロックおよび局内クロッ
クである。また、制御回路８はマイクロコンピュータか
ら構成され、クロック選択回路３、送出回路４、評価回
路５、品質メッセージ挿入回路６は従来の回路を用いる
ことができる。
品質メッセージが挿入されるフレームの１部とは、この
実施例では、図５のフレーム・フォーマットにおいてラ
インオーバヘッド（ｂ）のＺ１バイトである。また、ク
ロック選択回路３によって選択される複数のクロックと
は、たとえば、従来から各局に準備されているプライマ
リークロック、セカンダリークロックおよび局内クロッ
クである。また、制御回路８はマイクロコンピュータか
ら構成され、クロック選択回路３、送出回路４、評価回
路５、品質メッセージ挿入回路６は従来の回路を用いる
ことができる。
【００２７】次に、メッセージ処理回路７について、図
６を用いて詳細に説明する。図６において、１１はラッ
チ回路であり、図示しないＺ１バイト抽出パルス発生器
が生成するＺ１バイト抽出パルスＰに同期して、第２局
２から第１局１へ伝送されるフレームＤからＺ１バイト
（下位４ビット）のコードを抽出する。
６を用いて詳細に説明する。図６において、１１はラッ
チ回路であり、図示しないＺ１バイト抽出パルス発生器
が生成するＺ１バイト抽出パルスＰに同期して、第２局
２から第１局１へ伝送されるフレームＤからＺ１バイト
（下位４ビット）のコードを抽出する。
【００２８】１２はラッチ回路１１で抽出したＺ１バイ
トのコードを１フレーム間遅らせるフリップフロップ、
１３はラッチ回路１１とフリップフロップ１２の出力を
比較して現在のＺ１バイトのコードと１フレーム前のＺ
１バイトのコードが一致しているか否かを比較する比較
回路、１４は８フレーム連続してＺ１バイトのコードが
一致するか否かを検出するシフトレジスタ、１５はシフ
トレジスタ１４において８フレーム連続してＺ１バイト
のコードが一致したときに一致したＺ１バイトのコード
Ｚをラッチするためのフリップフロップ、１６は制御回
路８に含まれるマイクロコンピュータであり、予め設定
されたコード（シンクロナス・メッセージコード）Ｍを
出力する。
トのコードを１フレーム間遅らせるフリップフロップ、
１３はラッチ回路１１とフリップフロップ１２の出力を
比較して現在のＺ１バイトのコードと１フレーム前のＺ
１バイトのコードが一致しているか否かを比較する比較
回路、１４は８フレーム連続してＺ１バイトのコードが
一致するか否かを検出するシフトレジスタ、１５はシフ
トレジスタ１４において８フレーム連続してＺ１バイト
のコードが一致したときに一致したＺ１バイトのコード
Ｚをラッチするためのフリップフロップ、１６は制御回
路８に含まれるマイクロコンピュータであり、予め設定
されたコード（シンクロナス・メッセージコード）Ｍを
出力する。
【００２９】１７はフリップフロップ１５が出力される
Ｚ１バイトのコードＺとコードＭとを比較して一致する
ときに信号Ｓ１(Low)を出力する比較回路、１８は８フ
レーム連続して一致したＺ１バイトのコードＺをラッチ
するフリップフロップ、１９は２４フレーム連続してＺ
１バイトのコードが不一致であることを検出するための
カウンタ、２０は２４フレーム連続してＺ１バイトのコ
ードが不一致であるときHighを出力するデコーダ、２１
は２４フレーム連続してＺ１バイトのコードが一致しな
いときのデコーダ２０の出力(high)、又はフリップフロ
ップ１５から出力されるＺ１バイトのコードＺとコード
Ｍとが一致しないときの比較回路１７の出力(High)の論
理和を出力するＯＲゲート、２２はＯＲゲート２１の出
力を信号Ｓ２としてラッチするフリップフロップ、２３
はフリップフロップ２２の出力Ｓ２がHighのとき又は信
号ＱがHighのとき信号Ｓ３としてHighを出力するＯＲゲ
ート、２４は信号ＱがLowのときカウンタ１９およびフ
リップフロップ２２をクリアするインバータ、２５はＯ
Ｒゲート２１の出力および信号ＱがLowのときにフリッ
プフロップ１８を保持するＮＯＲゲートである。
Ｚ１バイトのコードＺとコードＭとを比較して一致する
ときに信号Ｓ１(Low)を出力する比較回路、１８は８フ
レーム連続して一致したＺ１バイトのコードＺをラッチ
するフリップフロップ、１９は２４フレーム連続してＺ
１バイトのコードが不一致であることを検出するための
カウンタ、２０は２４フレーム連続してＺ１バイトのコ
ードが不一致であるときHighを出力するデコーダ、２１
は２４フレーム連続してＺ１バイトのコードが一致しな
いときのデコーダ２０の出力(high)、又はフリップフロ
ップ１５から出力されるＺ１バイトのコードＺとコード
Ｍとが一致しないときの比較回路１７の出力(High)の論
理和を出力するＯＲゲート、２２はＯＲゲート２１の出
力を信号Ｓ２としてラッチするフリップフロップ、２３
はフリップフロップ２２の出力Ｓ２がHighのとき又は信
号ＱがHighのとき信号Ｓ３としてHighを出力するＯＲゲ
ート、２４は信号ＱがLowのときカウンタ１９およびフ
リップフロップ２２をクリアするインバータ、２５はＯ
Ｒゲート２１の出力および信号ＱがLowのときにフリッ
プフロップ１８を保持するＮＯＲゲートである。
【００３０】なお、信号Ｑは、第１局１の図示しない検
出回路によって検出される従来の回線障害アラーム信
号、ＬＯＳ(Loss of Signal)、ＬＯＦ(Loss of Frame)
およびＬＡＩＳ(Line Alarm Indication Signal)などの
和である。
出回路によって検出される従来の回線障害アラーム信
号、ＬＯＳ(Loss of Signal)、ＬＯＦ(Loss of Frame)
およびＬＡＩＳ(Line Alarm Indication Signal)などの
和である。
【００３１】図６の構成における動作を次に説明する。
まずラッチ１１はフレームＤのＺ１バイトを抽出し、比
較回路１３およびシフトレジスタ１４は抽出したＺ１バ
イトのコードが８フレーム連続して一致するか否かを監
視する。８フレーム連続一致したコードがマイクロコン
ピュータ１６に設定されたコードＭに一致した場合は、
比較回路１７の出力信号Ｓ１がLowとなる。
まずラッチ１１はフレームＤのＺ１バイトを抽出し、比
較回路１３およびシフトレジスタ１４は抽出したＺ１バ
イトのコードが８フレーム連続して一致するか否かを監
視する。８フレーム連続一致したコードがマイクロコン
ピュータ１６に設定されたコードＭに一致した場合は、
比較回路１７の出力信号Ｓ１がLowとなる。
【００３２】比較して不一致である場合は、信号Ｓ１は
Highとなる。抽出したＺ１バイトのコードが８フレーム
連続して不一致の状態が３回連続したときつまり、２４
フレーム連続不一致の場合には、フリップフロップ２２
の出力信号Ｓ２はHighとなる。そして、信号Ｓ２と信号
Ｑの少なくとも一方がHighのときにＯＲゲート２３の出
力信号Ｓ３はHighになる。
Highとなる。抽出したＺ１バイトのコードが８フレーム
連続して不一致の状態が３回連続したときつまり、２４
フレーム連続不一致の場合には、フリップフロップ２２
の出力信号Ｓ２はHighとなる。そして、信号Ｓ２と信号
Ｑの少なくとも一方がHighのときにＯＲゲート２３の出
力信号Ｓ３はHighになる。
【００３３】コードＺ、信号Ｓ１、信号Ｓ２および信号
Ｓ３は、制御回路８内のマイクロコンピュータ１６に入
力され、マイクロコンピュータ１６はこれらの信号に基
づいて回線状態に最適なクロックを判別する。制御回路
８はマイクロコンピュータ１６の判別したクロックをク
ロック選択回路３に選択させる。
Ｓ３は、制御回路８内のマイクロコンピュータ１６に入
力され、マイクロコンピュータ１６はこれらの信号に基
づいて回線状態に最適なクロックを判別する。制御回路
８はマイクロコンピュータ１６の判別したクロックをク
ロック選択回路３に選択させる。
【００３４】このように、実施例１によれば、第２局２
は、データの伝送品質についてのメッセージをフレーム
のＺ１バイトに挿入して送出し、第１局１は、Ｚ１バイ
トを抽出して、Ｚ１バイトのメッセージの内容を読取る
と共に、Ｚ１バイトのメッセージ自体の伝送品質を評価
することにより、第１局と第２局間の回線状態を正しく
認識し、それに対応するクロックを適切に選択すること
ができる。
は、データの伝送品質についてのメッセージをフレーム
のＺ１バイトに挿入して送出し、第１局１は、Ｚ１バイ
トを抽出して、Ｚ１バイトのメッセージの内容を読取る
と共に、Ｚ１バイトのメッセージ自体の伝送品質を評価
することにより、第１局と第２局間の回線状態を正しく
認識し、それに対応するクロックを適切に選択すること
ができる。
【００３５】実施例２ 図７はこの発明の実施例２を示すブロック図であり、実
施例１と同様にアメリカ合衆国で使用される伝送網ＳＯ
ＮＥＴの一部を示している。図７において、通信データ
を図５に示すフォーマットのフレームに挿入して第１局
３１と第２局３２との間で相互に伝送し、第１局３１で
は第１局３１で生成したクロックに基づいてフレームに
通信データとパリティチェック用データを挿入して順次
第２局３２へ伝送し、第２局３２では処理回路３６が受
信したフレームの通信データのパリティ計算を行い、そ
の計算結果をパリティチェック用データとの一致・不一
致を判別し、その不一致数（パリティエラー数）を表わ
すフレーム毎の数値データを第１局３１へ伝送するフレ
ームに挿入する。
施例１と同様にアメリカ合衆国で使用される伝送網ＳＯ
ＮＥＴの一部を示している。図７において、通信データ
を図５に示すフォーマットのフレームに挿入して第１局
３１と第２局３２との間で相互に伝送し、第１局３１で
は第１局３１で生成したクロックに基づいてフレームに
通信データとパリティチェック用データを挿入して順次
第２局３２へ伝送し、第２局３２では処理回路３６が受
信したフレームの通信データのパリティ計算を行い、そ
の計算結果をパリティチェック用データとの一致・不一
致を判別し、その不一致数（パリティエラー数）を表わ
すフレーム毎の数値データを第１局３１へ伝送するフレ
ームに挿入する。
【００３６】なお、第１局３１では、パリティチェック
用データ（８ビット）を第２局３２へ送出するフレーム
のＢ２バイトに挿入し、第２局３２では前記数値データ
を第１局３１へ送出するフレームのＺ２バイトへ挿入す
る。
用データ（８ビット）を第２局３２へ送出するフレーム
のＢ２バイトに挿入し、第２局３２では前記数値データ
を第１局３１へ送出するフレームのＺ２バイトへ挿入す
る。
【００３７】また、図７において、３３は第１局３１で
生成されるクロックに同期した第１クロックＣＬＫ１を
第１局３１からの受信データから抽出して生成する受信
側クロック生成回路、３４は第２局３２から第１局３１
へフレームを送出するための第２クロックＣＬＫ２を生
成する送信側クロック生成回路、３５はデータのパルス
幅を変換するためのクロックＣＬＫ３を生成するクロッ
ク生成回路である。
生成されるクロックに同期した第１クロックＣＬＫ１を
第１局３１からの受信データから抽出して生成する受信
側クロック生成回路、３４は第２局３２から第１局３１
へフレームを送出するための第２クロックＣＬＫ２を生
成する送信側クロック生成回路、３５はデータのパルス
幅を変換するためのクロックＣＬＫ３を生成するクロッ
ク生成回路である。
【００３８】図８は処理回路３６の詳細を示すブロック
図であり、４１は第１局３１から受取ったフレームのパ
リティ計算を行いフレームのＢ２バイトと一致するか否
かを比較するパリティチェック回路、４２はパリティチ
ェックの結果、不一致（パリティエラー）の個数をカウ
ントするエラーカウンタ、４３は受信側クロックＣＬＫ
１に基づいてフレーム周期のタイミングパルスＴＭ１と
ウインドウパルスＷＰ１を生成する受信側パルス生成器
であり、ウインドウパルスＷＰ１はタイミングパルスＴ
Ｍ１の前後１０ビット分のウインドウ（パルス幅）を有
する。４４は送信側のクロックＣＬＫ２に基づいてフレ
ーム周期のタイミングパルスＴＭ２と、タイミングパル
スＴＭ２に対して半周期だけ位相のずれたタイミングパ
ルスＴＭ２ａを生成する送信側パルス生成器である。
図であり、４１は第１局３１から受取ったフレームのパ
リティ計算を行いフレームのＢ２バイトと一致するか否
かを比較するパリティチェック回路、４２はパリティチ
ェックの結果、不一致（パリティエラー）の個数をカウ
ントするエラーカウンタ、４３は受信側クロックＣＬＫ
１に基づいてフレーム周期のタイミングパルスＴＭ１と
ウインドウパルスＷＰ１を生成する受信側パルス生成器
であり、ウインドウパルスＷＰ１はタイミングパルスＴ
Ｍ１の前後１０ビット分のウインドウ（パルス幅）を有
する。４４は送信側のクロックＣＬＫ２に基づいてフレ
ーム周期のタイミングパルスＴＭ２と、タイミングパル
スＴＭ２に対して半周期だけ位相のずれたタイミングパ
ルスＴＭ２ａを生成する送信側パルス生成器である。
【００３９】４５はエラーカウンタ４２の出力データ
（６ＭＨｚのクロックで動作している）を８ＭＨｚのク
ロックＣＬＫ３に乗せ換えるための微分回路、４６は受
信側パルス生成器４３の生成するタイミングパルスＴＭ
１（６ＭＨｚのクロックで動作している）を８ＭＨＺの
クロックＣＬＫ３に乗せ換えるための微分回路、４７は
送信側パルス生成器４４の生成するタイミングパルスＴ
Ｍ２、ＴＭ２ａ（６ＭＨｚのクロックで動作している）
を８ＭＨｚのクロックＣＬＫ３に乗せ換えるための微分
回路、４８は受信側パルス生成器４３の生成するウイン
ドウパルスＷＰ１（６ＭＨｚのクロックで動作してい
る）を８ＭＨｚのクロックＣＬＫ３に乗せ換えるための
ウインドウクロック乗せ換え回路、４９はタイミングパ
ルスＴＭ２とＴＭ２ａのいずれか一方を選択して出力す
るセレクタ、５０はセレクタ４９から出力されるタイミ
ングパルスがウインドウパルスＷＰ１のパルス幅と時間
的に重なる場合にセレクタ４９の出力を切換える切換回
路、５１はエラーカウンタ４２の出力をタイミングパル
スＴＭ１に同期してラッチする受信側ラッチ回路、５２
は受信側ラッチ回路５１の出力ＲＤをセレクタ４９の出
力するタイミングパルスに同期してラッチする送信側ラ
ッチ回路、５３は送信側ラッチ回路５２の出力ＳＤを第
１局３１へ送信するフレームのＺ２バイトに挿入する挿
入回路である。
（６ＭＨｚのクロックで動作している）を８ＭＨｚのク
ロックＣＬＫ３に乗せ換えるための微分回路、４６は受
信側パルス生成器４３の生成するタイミングパルスＴＭ
１（６ＭＨｚのクロックで動作している）を８ＭＨＺの
クロックＣＬＫ３に乗せ換えるための微分回路、４７は
送信側パルス生成器４４の生成するタイミングパルスＴ
Ｍ２、ＴＭ２ａ（６ＭＨｚのクロックで動作している）
を８ＭＨｚのクロックＣＬＫ３に乗せ換えるための微分
回路、４８は受信側パルス生成器４３の生成するウイン
ドウパルスＷＰ１（６ＭＨｚのクロックで動作してい
る）を８ＭＨｚのクロックＣＬＫ３に乗せ換えるための
ウインドウクロック乗せ換え回路、４９はタイミングパ
ルスＴＭ２とＴＭ２ａのいずれか一方を選択して出力す
るセレクタ、５０はセレクタ４９から出力されるタイミ
ングパルスがウインドウパルスＷＰ１のパルス幅と時間
的に重なる場合にセレクタ４９の出力を切換える切換回
路、５１はエラーカウンタ４２の出力をタイミングパル
スＴＭ１に同期してラッチする受信側ラッチ回路、５２
は受信側ラッチ回路５１の出力ＲＤをセレクタ４９の出
力するタイミングパルスに同期してラッチする送信側ラ
ッチ回路、５３は送信側ラッチ回路５２の出力ＳＤを第
１局３１へ送信するフレームのＺ２バイトに挿入する挿
入回路である。
【００４０】このような構成における動作を第９図のタ
イムチャートと共に説明する。まず、パリティチェック
回路４１がパリティチェックを行うとエラーカウンタ４
２はパリティエラーの個数をカウントし、その個数を二
値データに変換して出力する。
イムチャートと共に説明する。まず、パリティチェック
回路４１がパリティチェックを行うとエラーカウンタ４
２はパリティエラーの個数をカウントし、その個数を二
値データに変換して出力する。
【００４１】次に、受信側ラッチ回路５１はその二値デ
ータをタイミングパルスＴＭ１に同期してラッチしデー
タＲＤとして出力する。次に、送信側ラッチ回路５２は
データＲＤをセレクタ４９の出力するタイミングパルス
ＴＭ２に同期してラッチしデータＳＤとして出力し、挿
入回路５３は送出するフレームのＺ２のバイトにデータ
ＳＤを挿入する。
ータをタイミングパルスＴＭ１に同期してラッチしデー
タＲＤとして出力する。次に、送信側ラッチ回路５２は
データＲＤをセレクタ４９の出力するタイミングパルス
ＴＭ２に同期してラッチしデータＳＤとして出力し、挿
入回路５３は送出するフレームのＺ２のバイトにデータ
ＳＤを挿入する。
【００４２】そして、ウインドウパルスＷＰ１とタイミ
ングパルスＴＭ２とが時間的に重なるタイミングＴ１
（図９）において、セレクタ４９は出力をタイミングパ
ルスＴＭ２からタイミングパルスＴＭ２ａに切換える。
そこで送信側ラッチ回路５２はタイミングパルスＴＭ２
ａに同期してデータＲＤをラッチする。
ングパルスＴＭ２とが時間的に重なるタイミングＴ１
（図９）において、セレクタ４９は出力をタイミングパ
ルスＴＭ２からタイミングパルスＴＭ２ａに切換える。
そこで送信側ラッチ回路５２はタイミングパルスＴＭ２
ａに同期してデータＲＤをラッチする。
【００４３】その後、ウインドウパルスＷＰ１とタイミ
ングパルスＴＭ２ａとが時間的に重なるタイミングＴ２
（図１０）において、セレクタ４９は出力をタイミング
パルスＴＭ２ａからタイミングパルスＴＭ２に切換え
る。そこで、送信側ラッチ回路５２はタイミングパルス
ＴＭ２に同期してデータＲＤをラッチする。
ングパルスＴＭ２ａとが時間的に重なるタイミングＴ２
（図１０）において、セレクタ４９は出力をタイミング
パルスＴＭ２ａからタイミングパルスＴＭ２に切換え
る。そこで、送信側ラッチ回路５２はタイミングパルス
ＴＭ２に同期してデータＲＤをラッチする。
【００４４】セレクタ４９は、図９と図１０に示すよう
に、タイミングパルスＴＭ１とセレクタ４９の出力する
タイミングパルスの位相が一致しそうになると、半周期
位相の異なるタイミングパルスを出力する。従って、受
信側ラッチ回路５１および送信側ラッチ回路５２のラッ
チのタイミングが一致することがないため、従来のこの
種の回路で見られたＺ２バイトへのデータの挿入漏れ
や、連続する２つのフレームのＺ２バイトに同じデータ
が重複して挿入される現象が頻繁に発生しなくなり、無
視できる数値になる。
に、タイミングパルスＴＭ１とセレクタ４９の出力する
タイミングパルスの位相が一致しそうになると、半周期
位相の異なるタイミングパルスを出力する。従って、受
信側ラッチ回路５１および送信側ラッチ回路５２のラッ
チのタイミングが一致することがないため、従来のこの
種の回路で見られたＺ２バイトへのデータの挿入漏れ
や、連続する２つのフレームのＺ２バイトに同じデータ
が重複して挿入される現象が頻繁に発生しなくなり、無
視できる数値になる。
【００４５】図１１は、図８に示す回路の変形例であ
り、４３ａは受信側クロックＣＬＫ１に基づいてフレー
ム周期のタイミングパルスＴＭ１と、タイミングパルス
ＴＭ１に対して半周期だけ位相のずれたタイミングパル
スＴＭ１ａを生成する受信側パルス生成器、４４ａは送
信側クロックＣＬＫ２に基づいてフレーム周期のタイミ
ングパルスＴＭ２とウインドウパルスＷＰ２を生成する
送信側パルス生成器である。そして、ウインドウパルス
ＷＰ２はタイミングパルスＴＭ２の前後１０ビット分の
ウインドウ（パルス幅）を有する。なお、その他の回路
要素は図８と同等であるので、同じ番号を付して説明を
省略する。
り、４３ａは受信側クロックＣＬＫ１に基づいてフレー
ム周期のタイミングパルスＴＭ１と、タイミングパルス
ＴＭ１に対して半周期だけ位相のずれたタイミングパル
スＴＭ１ａを生成する受信側パルス生成器、４４ａは送
信側クロックＣＬＫ２に基づいてフレーム周期のタイミ
ングパルスＴＭ２とウインドウパルスＷＰ２を生成する
送信側パルス生成器である。そして、ウインドウパルス
ＷＰ２はタイミングパルスＴＭ２の前後１０ビット分の
ウインドウ（パルス幅）を有する。なお、その他の回路
要素は図８と同等であるので、同じ番号を付して説明を
省略する。
【００４６】図１１においては、受信側ラッチ回路５１
は、セレクタ４９の出力するタイミングパルスに同期し
てエラーカウンタ４２の出力データをラッチし、送信側
ラッチ回路５２は受信側ラッチ回路５１の出力するデー
タＲＤをタイミングパルスＴＭ２に同期してラッチす
る。そして、ウインドウパルスＷＰ２とセレクタ４９の
出力するタイミングパルスとが時間的に重なるタイミン
グにおいてセレクタ４９は出力を異なるタイミングパル
スに切換えて出力する。
は、セレクタ４９の出力するタイミングパルスに同期し
てエラーカウンタ４２の出力データをラッチし、送信側
ラッチ回路５２は受信側ラッチ回路５１の出力するデー
タＲＤをタイミングパルスＴＭ２に同期してラッチす
る。そして、ウインドウパルスＷＰ２とセレクタ４９の
出力するタイミングパルスとが時間的に重なるタイミン
グにおいてセレクタ４９は出力を異なるタイミングパル
スに切換えて出力する。
【００４７】従って、図１１の変形例においても図８と
同等の効果を得ることができる。ところで、図８（又は
図９）に示す回路においても、次のような不都合な現象
が見られることがある。
同等の効果を得ることができる。ところで、図８（又は
図９）に示す回路においても、次のような不都合な現象
が見られることがある。
【００４８】（１）クロックＣＬＫ２の周波数がクロッ
クＣＬＫ１よりも低い場合には、セレクタ４９の出力す
るタイミングパルスがウインドウパルスと時間的に重な
り始めるとき、つまり、図９又は図１０のＡで示すタイ
ミングにおいて、フレームのＺ２バイトへのデータの挿
入が抜ける。 （２）クロックＣＬＫ２の周波数がクロックＣＬＫ１よ
りも高い場合には、セレクタ４９の出力するタイミング
パルスがウインドウパルスと時間的に重なり始めると
き、つまり、図１２又は図１３のＢで示すタイミングに
おいて、２フレームのＺ２バイトに同じデータが挿入さ
れる。
クＣＬＫ１よりも低い場合には、セレクタ４９の出力す
るタイミングパルスがウインドウパルスと時間的に重な
り始めるとき、つまり、図９又は図１０のＡで示すタイ
ミングにおいて、フレームのＺ２バイトへのデータの挿
入が抜ける。 （２）クロックＣＬＫ２の周波数がクロックＣＬＫ１よ
りも高い場合には、セレクタ４９の出力するタイミング
パルスがウインドウパルスと時間的に重なり始めると
き、つまり、図１２又は図１３のＢで示すタイミングに
おいて、２フレームのＺ２バイトに同じデータが挿入さ
れる。
【００４９】図１４は、上記（１）、（２）の現象を防
止するための回路を図８の回路に追加したものである。
図１４において、５４は加算器、５５はエラーカウンタ
４２のカウント数を監視してカウント数の少ないとき
（例えば、０とか１のとき）に加算器５４に加算動作を
させるエラー数監視回路である。５６はデータラッチ回
路であり、前記（１）のデータ挿入の抜けが生じると
き、つまり、クロックＣＬＫ２の周波数がクロックＣＬ
Ｋ１より低く、セレクタ４９の出力するタイミングパル
スがウインドウパルスＷＰ１に重なり始めるときに、挿
入抜けを生じるデータを受信側ラッチ回路５１から読み
出してラッチする。
止するための回路を図８の回路に追加したものである。
図１４において、５４は加算器、５５はエラーカウンタ
４２のカウント数を監視してカウント数の少ないとき
（例えば、０とか１のとき）に加算器５４に加算動作を
させるエラー数監視回路である。５６はデータラッチ回
路であり、前記（１）のデータ挿入の抜けが生じると
き、つまり、クロックＣＬＫ２の周波数がクロックＣＬ
Ｋ１より低く、セレクタ４９の出力するタイミングパル
スがウインドウパルスＷＰ１に重なり始めるときに、挿
入抜けを生じるデータを受信側ラッチ回路５１から読み
出してラッチする。
【００５０】５７はＡＮＤゲート、５８はＣＬＫ１とＣ
ＬＫ２の周波数を比較する比較回路、５９は挿入データ
制御回路であり、回路５９は比較回路５８の出力とウイ
ンドパルスＷＰ１とセレクタ４９の出力とを受けて上記
（１）又は（２）の現象の発生を監視し、上記（１）の
現象が生じるときには信号Ｓ１を出力してデータラッチ
回路５５に受信側ラッチ回路５１にラッチされたデータ
をデータラッチ回路５６にラッチさせ、上記（２）の現
象が生じるときには信号Ｓ２をLow（常時はHigh）にし
て受信側ラッチ回路５１から同じデータが送信側ラッチ
回路５２に重複してラッチされないようにする。なお、
その他の構成は、図８と同等であるので説明を省略す
る。
ＬＫ２の周波数を比較する比較回路、５９は挿入データ
制御回路であり、回路５９は比較回路５８の出力とウイ
ンドパルスＷＰ１とセレクタ４９の出力とを受けて上記
（１）又は（２）の現象の発生を監視し、上記（１）の
現象が生じるときには信号Ｓ１を出力してデータラッチ
回路５５に受信側ラッチ回路５１にラッチされたデータ
をデータラッチ回路５６にラッチさせ、上記（２）の現
象が生じるときには信号Ｓ２をLow（常時はHigh）にし
て受信側ラッチ回路５１から同じデータが送信側ラッチ
回路５２に重複してラッチされないようにする。なお、
その他の構成は、図８と同等であるので説明を省略す
る。
【００５１】図１４の回路によれば、上記（１）の現象
（データ挿入抜け）が生じる場合には、抜けるデータは
データラッチ回路５６に一旦ラッチされた後、エラーカ
ウンタ４２によるカウント数の少ない後続のデータに加
算器５４で加算されて送信側ラッチ回路５２にラッチさ
れ、挿入回路５３により送出フレームのＺ２のバイトに
挿入される。また、上記（２）の現像が生じる場合、つ
まり同じデータが送信側ラッチ回路５２に２回続けてラ
ッチされる場合には、ＡＮＤゲート５７により２回目の
データがマスクされるので、同じデータが連続するフレ
ームに重複して挿入されることが防止される。
（データ挿入抜け）が生じる場合には、抜けるデータは
データラッチ回路５６に一旦ラッチされた後、エラーカ
ウンタ４２によるカウント数の少ない後続のデータに加
算器５４で加算されて送信側ラッチ回路５２にラッチさ
れ、挿入回路５３により送出フレームのＺ２のバイトに
挿入される。また、上記（２）の現像が生じる場合、つ
まり同じデータが送信側ラッチ回路５２に２回続けてラ
ッチされる場合には、ＡＮＤゲート５７により２回目の
データがマスクされるので、同じデータが連続するフレ
ームに重複して挿入されることが防止される。
【００５２】また、図１１に示す回路においても、同様
に上記（１）、（２）の不都合な現象を生じることがあ
るが、図１１の回路に図１４に示す加算器５４、エラー
数監視回路５５、データラッチ回路５６、ＡＮＤゲート
５７、比較回路５８および挿入データ制御回路５９を付
加することにより、それを防止することができる。この
ように実施例２によれば、第１局３１は第２局３２から
受信するパリティエラー数の単位時間当りの個数を誤り
なく算出することができる。
に上記（１）、（２）の不都合な現象を生じることがあ
るが、図１１の回路に図１４に示す加算器５４、エラー
数監視回路５５、データラッチ回路５６、ＡＮＤゲート
５７、比較回路５８および挿入データ制御回路５９を付
加することにより、それを防止することができる。この
ように実施例２によれば、第１局３１は第２局３２から
受信するパリティエラー数の単位時間当りの個数を誤り
なく算出することができる。
【００５３】
【発明の効果】この発明によれば、 （１）局間の回線状態を詳細に認識し、それに対応する
クロックを適切に選択することができる。 （２）対向局から受信するパリティエラーの単位時間当
りの個数を誤りなく算出することができる。
クロックを適切に選択することができる。 （２）対向局から受信するパリティエラーの単位時間当
りの個数を誤りなく算出することができる。
【図１】請求項１の発明の基本構成を示すブロック図で
ある。
ある。
【図２】請求項５の発明の基本構成を示すブロック図で
ある。
ある。
【図３】請求項６の発明の基本構成を示すブロック図で
ある。
ある。
【図４】実施例１の構成を示すブロック図である。
【図５】実施例１と２に適用されるフレームのフォーマ
ットを示す説明図である。
ットを示す説明図である。
【図６】図４の要部を示す回路図である。
【図７】実施例２の構成を示すブロック図である。
【図８】図７の要部を示すブロック図である。
【図９】図８の動作を示すタイムチャートである。
【図１０】図８の動作を示すタイムチャートである。
【図１１】図８の変形例を示すブロック図である。
【図１２】図８の動作を示すタイムチャートである。
【図１３】図８の動作を示すタイムチャートである。
【図１４】図８の他の変形例を示すブロック図である。
１１ ラッチ回路 １２ フリップフロップ １３ 比較回路 １４ シフトレジスタ １５ フリップフロップ １８ フリップフロップ １９ カウンタ ２０ デコーダ ２１ ＯＲゲート ２２ フリップフロップ ２３ ＯＲゲート ２４ インバータ ２５ ＮＯＲゲート
フロントページの続き (72)発明者 青野 拓訓 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 木下 敏明 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内 (72)発明者 瀧 宜孝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (7)
- 【請求項１】 通信データを所定の通信用のフレームに
挿入して第１局と第２局との間を相互に伝送するディジ
タル通信装置において、第１局は、異なる複数のクロッ
クから１つのクロックを選択するクロック選択手段と、
選択されたクロックに基づいて第２局へフレームを送出
する送出手段とを備え、第２局は、第１局から受け取っ
たフレームのデータの伝送品質を評価する評価手段と、
評価した伝送品質を第１局へ送出するフレームの１部に
品質メッセージとして挿入する品質メッセージ挿入手段
とを備え、さらに、第１局は、受け取った各フレームか
ら品質メッセージを抽出し、抽出した品質メッセージを
対応するメッセージ信号に変換して出力するメッセージ
処理手段と、メッセージ処理手段から出力されるメッセ
ージ信号に対応するクロックをクロック選択手段に選択
させる制御手段とを備えたディジタル通信装置。 - 【請求項２】 メッセージ処理手段は、抽出した品質メ
ッセージが所定メッセージと一致するか否かを比較する
比較手段を備え、その比較結果をメッセージ信号として
出力することを特徴とする請求項１記載のディジタル通
信装置。 - 【請求項３】 メッセージ処理手段は、複数フレームか
ら品質メッセージを連続的に抽出する抽出手段と、抽出
した複数の品質メッセージを互いに比較する比較手段と
を備え、連続して所定数の同一の品質メッセージが得ら
れたときにそれを表す信号をメッセージ信号として出力
することを特徴とするクレーム１のディジタル通信装
置。 - 【請求項４】 メッセージ処理手段は、複数のフレーム
から品質メッセージを連続的に抽出する抽出手段と、抽
出した複数の品質メッセージを互いに比較する比較手段
をと備え、連続して所定数の同一の品質メッセージが得
られないときにそれを表す信号をメッセージ信号として
出力することを特徴とするクレーム１のディジタル通信
装置。 - 【請求項５】 通信データを所定の通信用のフレームに
挿入して第１局と第２局との間で相互に伝送し、第１局
では第１局で生成した第１クロックに基づいてフレーム
に通信データとパリティチェック用データを挿入して順
次第２局へ送信し、第２局では受信したフレームの通信
データについてパリティ計算を行い、そのチェック結果
とパリティチェック用データとの一致・不一致を判別し
て、その不一致数を表す数値データをフレームに挿入
し、そのフレームを第２局で生成した第２クロックに基
づいて順次第１局へ送信するディジタル通信装置におい
て、第２局は、第１局から受信したフレームのパリティ
チェックを行いその不一致数を数値データとして出力す
るパリティチェック計数手段と、第１局から受信するフ
レームと同じ周期を有する受信タイミング信号を第１ク
ロックに基づいて生成する受信タイミング生成手段と、
第１局へ送信するフレームと同じ周期を有する送信タイ
ミング信号を第２クロックに基づいて生成する送信タイ
ミング生成手段と、送信タイミング信号と半周期だけ位
相の異なる補助タイミング信号を生成する補助タイミン
グ生成手段と、送信タイミング信号と補助タイミング信
号のいずれか一方のタイミング信号を切換えて出力する
タイミング選択手段と、前記数値データを受信タイミン
グ信号に同期してラッチする受信側ラッチ手段と、受信
側ラッチ手段にラッチされた数値データをタイミング選
択手段の出力するタイミング信号に同期してラッチする
送信側ラッチ手段と、送信側ラッチ手段にラッチされた
数値データを第１局へ送信するフレームに挿入する数値
データ挿入手段とをそれぞれ備え、タイミング選択手段
は、受信タイミング信号とタイミング選択手段の出力す
るタイミング信号との位相差が所定値以下になると、タ
イミング信号を切換えて出力することを特徴とするディ
ジタル通信装置。 - 【請求項６】 通信データを所定の通信用のフレームに
挿入して第１局と第２局との間で相互に伝送し、第１局
では第１局で生成した第１クロックに基づいてフレーム
に通信データとパリティチェック用データを挿入して順
次第２局へ伝送し、第２局では受信したフレームの通信
データのパリティ計算を行い、そのチェック結果とパリ
ティチェック用データとの一致・不一致を判別して、そ
の不一致数を表す数値データをフレームに挿入し、その
フレームを第２局で生成した第２クロックに基づいて順
次第１局へ伝送するディジタル通信装置において、第２
局は、第１局から受信したフレームのパリティチェック
を行いその不一致数を数値データとして出力するパリテ
ィチェック計数手段と、第１局から受信するフレームと
同じ周期を有する受信タイミング信号を第１クロックに
基づいて生成する受信タイミング生成手段と、受信タイ
ミング信号と半周期だけ位相の異なる補助タイミング信
号を生成する補助タイミング生成手段と、受信タイミン
グ信号と補助タイミング信号のいずれか一方のタイミン
グ信号を選択して出力するタイミング選択手段と、第１
局へ送信するフレームと同じ周期を有する送信タイミン
グ信号を第２クロックに基づいて生成する送信タイミン
グ生成手段と、前記数値データをタイミング選択手段の
出力するタイミング信号に同期してラッチする受信側ラ
ッチ手段と、受信側ラッチ手段にラッチされた数値デー
タを送信タイミング信号に同期してラッチする送信側ラ
ッチ手段と、送信側ラッチ手段にラッチされた数値デー
タを第１局へ送信するフレームに挿入する数値データ挿
入手段とをそれぞれ備え、タイミング選択手段は、タイ
ミング選択手段が出力するタイミング信号と送信タイミ
ング信号との位相差が所定値以下になると、タイミング
信号を切換えて出力することを特徴とするディジタル通
信装置。 - 【請求項７】 第２局は、数値データがフレームへ挿入
される状況を監視する監視手段と、１つの数値データが
連続する２つのフレームに挿入されるときには、一方の
フレームに挿入される数値データを零を表す数値データ
に変換する変換手段と、数値データが対応するフレーム
に挿入されないときには、その挿入されない数値データ
の数値を後続のフレームに挿入される数値データの数値
に加算する加算手段とを、さらに備えたことを特徴とす
る請求項５又は６記載のディジタル通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21155594A JP3333053B2 (ja) | 1994-09-05 | 1994-09-05 | ディジタル通信装置 |
| US08/488,250 US5619532A (en) | 1994-09-05 | 1995-06-07 | Digital communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21155594A JP3333053B2 (ja) | 1994-09-05 | 1994-09-05 | ディジタル通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879211A true JPH0879211A (ja) | 1996-03-22 |
| JP3333053B2 JP3333053B2 (ja) | 2002-10-07 |
Family
ID=16607752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21155594A Expired - Fee Related JP3333053B2 (ja) | 1994-09-05 | 1994-09-05 | ディジタル通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5619532A (ja) |
| JP (1) | JP3333053B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000505604A (ja) | 1996-01-29 | 2000-05-09 | レクロイ・コーポレーション | パケットネットワークモニター装置 |
| US5822299A (en) * | 1996-10-29 | 1998-10-13 | Nothern Telecom Limited | Path protection in a telecommunications network |
| FR2769777B1 (fr) * | 1997-10-13 | 1999-12-24 | Telediffusion Fse | Procede et systeme d'evaluation, a la reception, de la qualite d'un signal numerique, tel qu'un signal audio/video numerique |
| AU1580400A (en) | 1999-11-26 | 2001-06-04 | Nokia Mobile Phones Limited | Frame error identification |
| IL134217A (en) * | 2000-01-25 | 2003-11-23 | Lightscape Networks Ltd | Method and system for manifesting alarms in a telecommunication network |
| DE10121912C2 (de) * | 2001-05-05 | 2003-05-22 | Phoenix Contact Gmbh & Co | Verfahren zur zentralen Datenraten-Einstellung in einer Datenübertragungsanlage sowie Vorrichtung zur zentralen Datenraten-Einstellung |
| US7468987B1 (en) * | 2003-05-09 | 2008-12-23 | Cisco Technology, Inc. | Method and apparatus for detecting a DS3 frame format |
| JP5663881B2 (ja) * | 2010-01-18 | 2015-02-04 | 富士通株式会社 | クロック装置 |
| US11144535B2 (en) * | 2018-11-30 | 2021-10-12 | The Boeing Company | On-board vehicle recorder system monitor |
| US11126585B1 (en) * | 2020-03-09 | 2021-09-21 | Western Digital Technologies, Inc. | Data storage device with improved interface transmitter training |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168776A (ja) * | 1983-03-15 | 1984-09-22 | Nec Corp | フアクシミリ電送方式 |
| JPS6194426A (ja) * | 1984-10-15 | 1986-05-13 | Nippon Telegr & Teleph Corp <Ntt> | 中継器監視情報転送方式 |
| JPS61218269A (ja) * | 1985-03-23 | 1986-09-27 | Nec Corp | フアクシミリの通信速度設定方式 |
| JPH0626343B2 (ja) * | 1988-12-16 | 1994-04-06 | 日本電気株式会社 | 変復調装置のデータ伝送速度自動切替方式 |
| JPH04286440A (ja) * | 1991-03-15 | 1992-10-12 | Nec Corp | 通信制御装置 |
| FR2674390B1 (fr) * | 1991-03-18 | 1994-06-17 | Schlumberger Ind Sa | Dispositif de transmission d'informations numeriques sur une ligne d'un reseau d'energie electrique. |
| JPH04335736A (ja) * | 1991-05-10 | 1992-11-24 | Nec Corp | 通信制御装置 |
| US5253270A (en) * | 1991-07-08 | 1993-10-12 | Hal Communications | Apparatus useful in radio communication of digital data using minimal bandwidth |
| JPH05199277A (ja) * | 1992-01-21 | 1993-08-06 | Okayama Nippon Denki Software Kk | モデムの最適通信速度自動設定方式 |
-
1994
- 1994-09-05 JP JP21155594A patent/JP3333053B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-07 US US08/488,250 patent/US5619532A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3333053B2 (ja) | 2002-10-07 |
| US5619532A (en) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1298420C (en) | Demultiplexer system | |
| USRE33900E (en) | Error monitoring in digital transmission systems | |
| CA1167185A (en) | Frame resynchronization circuit for digital receiver | |
| US4316285A (en) | Framing circuit for digital receiver | |
| KR0133423B1 (ko) | 프레임 동기 장치(frame synchronizng device) | |
| JP2534788B2 (ja) | 同期式多重化装置のリフレ―ム回路 | |
| JP3333053B2 (ja) | ディジタル通信装置 | |
| EP0212327B1 (en) | Digital signal transmission system having frame synchronization operation | |
| US4507779A (en) | Medium speed multiples data | |
| US5081619A (en) | Digital signal multiplex communication system having signal path monitoring function | |
| US6256326B1 (en) | Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system | |
| JPH09181697A (ja) | バイト整列およびフレーム同期装置 | |
| EP0065641B1 (en) | Synchronizer for medium speed multiplex data | |
| CA1074029A (en) | Framing circuit for digital signals using evenly spaced alternating framing bits | |
| JP2001358736A (ja) | リング型ネットワークシステム | |
| WO1982001094A1 (en) | Error monitoring in digital transmission systems | |
| JP3189271B2 (ja) | Ｓｄｈ伝送の故障時伝送路無瞬断切替システム及び方法 | |
| US5781587A (en) | Clock extraction circuit | |
| US4860009A (en) | Bidirectional multiframe converter for data communications systems | |
| JP3458846B2 (ja) | 故障時伝送路無瞬断切替システム及びそれに用いる故障時伝送路無瞬断切替方法 | |
| JP4712233B2 (ja) | 伝送装置 | |
| JP3990064B2 (ja) | パス監視方法およびパス監視回路 | |
| SU1113790A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
| JPH04150631A (ja) | 誤り検出回路 | |
| KR930007721B1 (ko) | Nrz/cmi(ii) 부호 변환장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |