Nothing Special   »   [go: up one dir, main page]

JPH08227067A - Liquid crystal display device and its driving method - Google Patents

Liquid crystal display device and its driving method

Info

Publication number
JPH08227067A
JPH08227067A JP3225495A JP3225495A JPH08227067A JP H08227067 A JPH08227067 A JP H08227067A JP 3225495 A JP3225495 A JP 3225495A JP 3225495 A JP3225495 A JP 3225495A JP H08227067 A JPH08227067 A JP H08227067A
Authority
JP
Japan
Prior art keywords
potential
signal line
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3225495A
Other languages
Japanese (ja)
Inventor
Satoshi Hirose
諭 廣瀬
Takashi Nishimura
尚 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd, Mitsubishi Electric Corp filed Critical Asahi Glass Co Ltd
Priority to JP3225495A priority Critical patent/JPH08227067A/en
Publication of JPH08227067A publication Critical patent/JPH08227067A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: To provide an active matrix type liquid crystal display device of which the luminance gradient is lessened by decreasing the leak currents of thin-film transistors and lessening the influence of the leak currents in the vertical direction of a screen and its driving method. CONSTITUTION: This driving method for the active matrix type liquid crystal display device is a driving system of applying signal line potential 15 on the potential impressed on transparent electrodes (common electrodes). Scanning line potential 16 is set at low level potential 19 higher than low level potential 18 in another holding period in a holding period when the polarity of the signal line potential 15 is positive and the polarity of pixel electrode potential 17 is positive.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタを用
いたアクティブマトリクス型液晶表示装置及びその駆動
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using thin film transistors and a driving method thereof.

【0002】[0002]

【従来の技術】アクティブマトリクス型液晶表示装置の
薄膜トランジスタ(以下、TFTという)には、通常、
アモルファスシリコンTFTまたはポリシリコンTFT
が用いられている。
2. Description of the Related Art A thin film transistor (hereinafter referred to as a TFT) of an active matrix type liquid crystal display device is usually
Amorphous silicon TFT or polysilicon TFT
Is used.

【0003】図7は、従来のアクティブマトリクス型液
晶表示装置の概略の構成を示す平面図である。図におい
て、1はガラスなどからなるアレイ基板、2はアレイ基
板1上に互いに平行に配置された複数の走査線、3は走
査線2と垂直に配置された信号線、4は走査線2に順次
かつ選択的に信号を印加するための走査線駆動回路、5
は画像を表示するための信号を信号線3に印加するため
の信号線駆動回路である。
FIG. 7 is a plan view showing a schematic structure of a conventional active matrix type liquid crystal display device. In the figure, 1 is an array substrate made of glass or the like, 2 is a plurality of scanning lines arranged in parallel on the array substrate 1, 3 is a signal line arranged perpendicular to the scanning line 2, and 4 is a scanning line 2. Scan line driving circuit for sequentially and selectively applying signals, 5
Is a signal line drive circuit for applying a signal for displaying an image to the signal line 3.

【0004】図8は、図7に示した走査線2と信号線3
の間に形成された1画素を拡大した平面図で、6はTF
T、7はTFT6のソース電極、8はTFT6のドレイ
ン電極、9は画素電極で、TFT6のゲート電極(図示
せず)は走査線2に、ソース電極7は信号線3に、ま
た、ドレイン電極8は画素電極9にそれぞれ接続され、
走査線2からゲート電極に走査線電位(ゲート電圧)、
信号線3からソース電極7に信号線電位(ソース電圧)
がそれぞれ印加され、ドレイン電流が流れる。
FIG. 8 shows the scanning line 2 and the signal line 3 shown in FIG.
6 is an enlarged plan view of one pixel formed between the two
T and 7 are source electrodes of the TFT 6, 8 is a drain electrode of the TFT 6, and 9 is a pixel electrode. A gate electrode (not shown) of the TFT 6 is a scanning line 2, a source electrode 7 is a signal line 3, and a drain electrode. 8 are connected to the pixel electrodes 9 respectively,
The scanning line potential (gate voltage) from the scanning line 2 to the gate electrode,
Signal line potential (source voltage) from signal line 3 to source electrode 7
Are respectively applied, and a drain current flows.

【0005】図9は、TFT6のドレイン電流(DRA
IN CURRENT)対ゲート電圧(GATE VO
LTAGE)特性を示す図で、図に示す通り、ゲート電
圧が負側でドレイン電流が増加する傾向を示す。
FIG. 9 shows the drain current (DRA
IN CURRENT vs. gate voltage (GATE VO)
As shown in the figure, the drain current tends to increase on the negative side of the gate voltage.

【0006】TFT6の実効ゲート電圧は、ソース電極
7のソース電位(画素電極電位)またはドレイン電極8
のドレイン電位のうち低い方の電位との相対電位で決定
され、交流駆動を行う液晶表示装置においては、信号線
電位が正極性か負極性かによって、実効ゲート電圧は大
きく異なり、図9から明らかなように、実効ゲート電圧
の違いはTFT6がOFFの時のドレイン電流、すなわ
ちリーク電流の違いとなって現れ、これが直接表示特性
を損なうことになる。
The effective gate voltage of the TFT 6 is the source potential of the source electrode 7 (pixel electrode potential) or the drain electrode 8.
In the liquid crystal display device which is determined by the relative potential with the lower one of the drain potentials of the above, and the AC drive is performed, the effective gate voltage is greatly different depending on whether the signal line potential is the positive polarity or the negative polarity. As described above, the difference in the effective gate voltage appears as the difference in the drain current when the TFT 6 is OFF, that is, the leak current, which directly impairs the display characteristics.

【0007】上記問題点を回避するために、特開平4ー
304420号公報では図10のタイミングチャートで
示す駆動方法を提案している。図において、横軸は時間
(TIME)、縦軸は電圧(VOLTAGE)で、11
は走査線電位、12は信号線電位、13は画素電極電
位、14は共通電極電位、10は選択期間中ゲート電極
に印加されるhighレベルの電位、11bpおよび1
1bnは保持時にそれぞれ画素電極電位13の共通電極
電位14に対する極性が正の期間および負の期間に走査
線電位11に与えられるlowベルの電位であり、隣合
うhighレベルの電位10の間が一垂直走査期間、す
なわち一画面を表示する1フレーム期間となる。
In order to avoid the above problems, Japanese Patent Laid-Open No. 304420/1992 proposes a driving method shown in the timing chart of FIG. In the figure, the horizontal axis represents time (TIME) and the vertical axis represents voltage (VOLTAGE).
Is a scanning line potential, 12 is a signal line potential, 13 is a pixel electrode potential, 14 is a common electrode potential, 10 is a high level potential applied to the gate electrode during the selection period, 11 bp and 1
1bn is a low bell potential given to the scanning line potential 11 during a period in which the polarity of the pixel electrode potential 13 with respect to the common electrode potential 14 is positive and negative during holding, and there is a gap between adjacent high-level potentials 10. It is a vertical scanning period, that is, one frame period for displaying one screen.

【0008】図10に示した駆動方法は、画素電極電位
13の正負に対応させ、2値のlowレベルの電位11
bpおよび11bnを設定することによって、保持時の
実効ゲート電圧の変動範囲をできるだけ狭め、保持時の
ドレイン電流、即ちリーク電流を減少させるものであ
る。
The driving method shown in FIG. 10 corresponds to the positive / negative of the pixel electrode potential 13, and the binary low-level potential 11
By setting bp and 11bn, the fluctuation range of the effective gate voltage during holding is narrowed as much as possible, and the drain current during holding, that is, the leak current is reduced.

【0009】[0009]

【発明が解決しようとする課題】しかし、リーク電流の
影響は画面位置によって異なるものである。図11は、
従来の液晶表示装置においてリーク電流の影響が画面位
置によって異なることを示すためのタイミングチャート
で、横軸に時間、縦軸に電位をとっている。
However, the influence of the leak current differs depending on the screen position. FIG.
In a conventional liquid crystal display device, a timing chart showing that the influence of the leak current varies depending on the screen position, the horizontal axis represents time and the vertical axis represents potential.

【0010】図において、画面の上部(a)、中央部
(b)および下部(c)に従って第1、第2および第3
フレーム期間ないで順次走査線が選択されて保持時間が
開始されていくときのタイミングチャートを示し、11
は走査線電位、12は信号線電位、13は画素電極電位
で、画素電極電位13は画面の中央部(a)のみ示して
いる。
In the figure, the first, second and third parts of the screen are shown according to the upper part (a), the central part (b) and the lower part (c).
11 shows a timing chart when a scanning line is selected and a holding time is started without a frame period.
Is a scanning line potential, 12 is a signal line potential, 13 is a pixel electrode potential, and the pixel electrode potential 13 is shown only in the central portion (a) of the screen.

【0011】また、15aおよび15bは画素電極電位
13の変動量で、ゲート電圧の変動が容量を介し影響し
て発生するものであり、それぞれ正極性側と負極性側に
対応している。
Further, 15a and 15b are fluctuation amounts of the pixel electrode potential 13, which are generated by fluctuations of the gate voltage through the capacitance, and correspond to the positive polarity side and the negative polarity side, respectively.

【0012】また、16a、16b、16cおよび16
dはそれぞれ、保持時間領域A、B、CおよびDに対応
する実効ゲート電圧であり、信号線電位12または画素
電極電位13のうちいずれか低い方の電位から見たゲー
ト電圧である。
Also, 16a, 16b, 16c and 16
d is the effective gate voltage corresponding to the holding time regions A, B, C, and D, respectively, and is the gate voltage seen from the signal line potential 12 or the pixel electrode potential 13 whichever is lower.

【0013】図11から明らかなように、実効ゲート電
圧16aの値は実効ゲート電圧16b、16cおよび1
6dよりも大きく、リーク電流の値は、図9のより負側
の実効ゲート電圧に対したで大きな値となる。
As is apparent from FIG. 11, the value of the effective gate voltage 16a is equal to the effective gate voltages 16b, 16c and 1.
The value of the leak current is larger than 6d and becomes a large value relative to the effective gate voltage on the more negative side in FIG.

【0014】また、画素電極電位13の変動は、保持時
間領域B、CおよびDよりも保持時間領域Aにおいて大
きい。ここで、画面上部(a)、中央部(b)および下
部(c)で保持時間領域A、B、CおよびDの長さを比
較すると、保持時間領域Aの長さは、画面上部(a)が
他よりも長く、画面下部(c)に行くに従い次第に短く
なっている。
The fluctuation of the pixel electrode potential 13 is larger in the holding time region A than in the holding time regions B, C and D. Here, comparing the lengths of the holding time regions A, B, C and D in the upper part (a), the central part (b) and the lower part (c) of the screen, the length of the holding time region A is ) Is longer than others, and becomes shorter as it goes to the lower part (c) of the screen.

【0015】すなわち、リーク電流の大きな時間が画面
上部(a)で最も長く、画面下部(c)に移るに従いリ
ーク電流の大きな時間が短くなる。このリーク電流の画
像に対する影響は、画面上部(a)と下部(c)との間
で輝度が異なるという不良となって現れる。
That is, the time of large leak current is longest in the upper part (a) of the screen, and the time of large leak current becomes shorter as it moves to the lower part (c) of the screen. The influence of the leak current on the image appears as a defect that the brightness is different between the upper part (a) and the lower part (c) of the screen.

【0016】しかし、図10に示した駆動方法は、一定
のフレーム期間ごとに走査線電位のlowレベルを異な
った値に設定するものであって、1フレーム期間内では
走査線電位のlowレベルを変えないで一定に保つもの
であるから図11に示したものと同じになって、必然的
にフレーム期間内で実効的ゲート電圧が変化することを
許容することになり、この結果、画面の上下で輝度の傾
斜が生じるという問題があった。
However, the driving method shown in FIG. 10 sets the low level of the scanning line potential to a different value for every fixed frame period, and the low level of the scanning line potential is set within one frame period. Since it is kept constant without changing, it becomes the same as that shown in FIG. 11, and inevitably allows the effective gate voltage to change within the frame period. However, there is a problem in that the brightness is inclined.

【0017】本発明は、上記のような問題点を解決する
ためになされたもので、リーク電流を軽減するととも
に、画面上下方向のリーク電流の影響を小さくして輝度
傾斜を軽減することができるアクティブマトリクス型液
晶表示装置及びその駆動方法を提供することを目的とす
る。
The present invention has been made in order to solve the above-mentioned problems, and it is possible to reduce the leakage current and to reduce the influence of the leakage current in the vertical direction of the screen to reduce the luminance gradient. An object is to provide an active matrix type liquid crystal display device and a driving method thereof.

【0018】[0018]

【課題を解決するための手段】請求項1に係る発明は、
マトリクス状に配置された複数の薄膜トランジスタ、こ
の薄膜トランジスタに電気的に接続された画素電極、上
記薄膜トランジスタを走査するために走査線電位を印加
するための走査線、上記薄膜トランジスタに対して信号
線電位の入力を行うための信号線を備えたアレイ基板
と、透明電極を形成した対向基板との間隙に液晶を挟持
したアクティブマトリクス型液晶表示装置であって、上
記信号線電位を上記透明電極に印加される電位に対して
与える駆動方式を有し、上記信号線電位の極性が正であ
り、かつ、上記画素電極の電位の極性が正である保持期
間に上記走査線電位を他の保持期間におけるよりも高く
設定することを特徴とするアクテイブマトリクス型液晶
表示装置である。
The invention according to claim 1 is
A plurality of thin film transistors arranged in a matrix, a pixel electrode electrically connected to the thin film transistor, a scanning line for applying a scanning line potential to scan the thin film transistor, and a signal line potential input to the thin film transistor. An active matrix liquid crystal display device in which a liquid crystal is held in a gap between an array substrate having a signal line for performing the above and a counter substrate having a transparent electrode formed thereon, wherein the signal line potential is applied to the transparent electrode. A driving method in which the scanning line potential is applied to an electric potential, the polarity of the signal line potential is positive, and the polarity of the pixel electrode potential is positive; It is an active matrix type liquid crystal display device characterized by being set high.

【0019】請求項2に係る発明は、請求項1記載のア
クティブマトリクス型液晶表示装置において、信号線電
位の極性が正であり、かつ、上記画素電極の電位の極性
が正である保持期間に設定した走査線電位と他の保持期
間に設定した走査線電位との電位差を、信号線電圧の振
幅±1Vとするものである。
According to a second aspect of the invention, in the active matrix type liquid crystal display device according to the first aspect, during the holding period in which the polarity of the signal line potential is positive and the polarity of the pixel electrode potential is positive. The potential difference between the set scanning line potential and the scanning line potential set in another holding period is set to the amplitude of the signal line voltage ± 1V.

【0020】請求項3に係る発明は、請求項1または2
記載のアクティブマトリクス型液晶表示装置において、
駆動方式は、信号線方向に隣接する画素電極の極性が同
極性で1フレーム期間ごとに極性を反転させるフレーム
反転駆動方式であるものである。
The invention according to claim 3 is the invention according to claim 1 or 2.
In the active matrix type liquid crystal display device described,
The drive system is a frame inversion drive system in which the polarities of pixel electrodes adjacent to each other in the signal line direction are the same, and the polarities are inverted every frame period.

【0021】請求項4に係る発明は、請求項1または2
記載のアクティブマトリクス型液晶表示装置において、
駆動方式は、走査線方向に隣接する画素電極の極性が同
極性で信号線方向に隣接する画素電極の極性が交互に逆
極性となるゲートライン反転駆動方式であるものであ
る。
The invention according to claim 4 is the invention according to claim 1 or 2.
In the active matrix type liquid crystal display device described,
The driving method is a gate line inversion driving method in which the polarities of the pixel electrodes adjacent in the scanning line direction are the same and the polarities of the pixel electrodes adjacent in the signal line direction are alternately opposite.

【0022】請求項5に係る発明は、マトリクス状に配
置された複数の薄膜トランジスタ、この薄膜トランジス
タに電気的に接続された画素電極、上記薄膜トランジス
タを走査するために走査線電位を印加するための走査
線、上記薄膜トランジスタに対して信号線電位の入力を
行うための信号線を備えたアレイ基板と、透明電極を形
成した対向基板との間隙に液晶を挟持したアクティブマ
トリクス型液晶表示装置の駆動方法であって、上記信号
線電位を上記透明電極に印加される電位に対して与える
駆動方式であり、上記信号線電位の極性が正であり、か
つ、上記画素電極の電位の極性が正である保持期間に上
記走査線電位を他の保持期間におけるよりも高く設定す
ることを特徴とするアクテイブマトリクス型液晶表示装
置の駆動方法である。
According to a fifth aspect of the present invention, a plurality of thin film transistors arranged in a matrix, pixel electrodes electrically connected to the thin film transistors, and scanning lines for applying a scanning line potential to scan the thin film transistors. A method of driving an active matrix liquid crystal display device in which a liquid crystal is held in a gap between an array substrate having a signal line for inputting a signal line potential to the thin film transistor and a counter substrate having a transparent electrode formed thereon. And a holding period in which the signal line potential is applied to the potential applied to the transparent electrode and the polarity of the signal line potential is positive and the potential of the pixel electrode is positive. In the driving method of the active matrix type liquid crystal display device, the scanning line potential is set to be higher than that in other holding periods.

【0023】請求項6に係る発明は、請求項5記載のア
クティブマトリクス型液晶表示装置の駆動方法におい
て、信号線電位の極性が正であり、かつ、上記画素電極
の電位の極性が正である保持期間に設定した走査線電位
と他の保持期間に設定した走査線電位との電位差を、信
号線電圧の振幅±1Vとするものである。
According to a sixth aspect of the invention, in the method of driving the active matrix type liquid crystal display device according to the fifth aspect, the polarity of the signal line potential is positive and the polarity of the potential of the pixel electrode is positive. The potential difference between the scanning line potential set in the holding period and the scanning line potential set in another holding period is set to ± 1V of the amplitude of the signal line voltage.

【0024】請求項7に係る発明は、請求項5または6
記載のアクティブマトリクス型液晶表示装置の駆動方法
において、駆動方式は、信号線方向に隣接する画素電極
の極性が同極性で1フレーム期間ごとに極性を反転させ
るフレーム反転駆動方式であるものである。
The invention according to claim 7 is the invention according to claim 5 or 6.
In the driving method of the active matrix type liquid crystal display device described above, the driving method is a frame inversion driving method in which the polarities of the pixel electrodes adjacent in the signal line direction are the same and the polarities are inverted every frame period.

【0025】請求項8に係る発明は、請求項5または6
記載のアクティブマトリクス型液晶表示装置の駆動方法
において、駆動方式は、走査線方向に隣接する画素電極
の極性が同極性で信号線方向に隣接する画素電極の極性
が交互に逆極性となるゲートライン反転駆動方式である
ものである。
The invention according to claim 8 is claim 5 or 6
In the driving method of the active matrix liquid crystal display device described above, the driving method is a gate line in which the polarities of the pixel electrodes adjacent in the scanning line direction are the same and the polarities of the pixel electrodes adjacent in the signal line direction are alternately opposite. It is an inversion driving method.

【0026】[0026]

【作用】請求項1および5に係る発明によれば、信号線
電位の極性が正であり、かつ、画素電極の電位の極性が
正である保持期間に走査線電位を他の保持期間における
よりも高く設定するので、薄膜トランジスタのリーク電
流を軽減するとともに、画面上下方向の上記薄膜トラン
ジスタのリーク電流の影響を小さくして輝度傾斜を軽減
することができる。
According to the first and fifth aspects of the present invention, the scanning line potential is less than that in the other holding period during the holding period when the polarity of the signal line potential is positive and the polarity of the potential of the pixel electrode is positive. Is set to a high value, the leak current of the thin film transistor can be reduced, and the influence of the leak current of the thin film transistor in the vertical direction of the screen can be reduced to reduce the luminance gradient.

【0027】請求項2および6に係る発明によれば、信
号線電位の極性が正であり、かつ、上記画素電極の電位
の極性が正である保持期間に設定した走査線電位と他の
保持期間に設定した走査線電位との電位差を、信号線電
位の振幅の半分±1Vとすることによって、薄膜トラン
ジスタのリーク電流の軽減および画面上下方向の輝度傾
斜の軽減に対してより好ましい結果が得られる。
According to the second and sixth aspects of the present invention, the scanning line potential and other holdings set in the holding period in which the polarity of the signal line potential is positive and the polarity of the pixel electrode potential is positive. By setting the potential difference from the scanning line potential set in the period to half the amplitude of the signal line potential ± 1 V, more preferable results can be obtained for reducing the leak current of the thin film transistor and reducing the brightness gradient in the vertical direction of the screen. .

【0028】請求項3および7に係る発明によれば、信
号線方向に隣接する画素電極の極性が同極性で1フレー
ム期間ごとに極性を反転させるフレーム反転駆動方式に
おいて、薄膜トランジスタのリーク電流の軽減および画
面上下方向の輝度傾斜の軽減が実現できる。
According to the third and seventh aspects of the invention, in the frame inversion drive system in which the polarities of the pixel electrodes adjacent to each other in the signal line direction are the same, and the polarities are inverted every frame period, the leakage current of the thin film transistor is reduced. Further, it is possible to reduce the brightness gradient in the vertical direction of the screen.

【0029】請求項4および8に係る発明によれば、走
査線方向に隣接する画素電極の極性が同極性で信号線方
向に隣接する画素電極の極性が交互に逆極性となるゲー
トライン反転駆動方式において、薄膜トランジスタのリ
ーク電流の軽減および画面上下方向の輝度傾斜の軽減が
実現できる。
According to the fourth and eighth aspects of the present invention, the gate line inversion drive in which the polarities of the pixel electrodes adjacent in the scanning line direction are the same and the polarities of the pixel electrodes adjacent in the signal line direction are alternately opposite polarities. In this method, it is possible to reduce the leakage current of the thin film transistor and the luminance gradient in the vertical direction of the screen.

【0030】[0030]

【実施例】【Example】

実施例1.図1は、本発明になるアクティブマトリクス
型液晶の駆動方法の一実施例を示すタイミングチャート
で、1フレーム期間ごとに極性を反転させるフレーム反
転駆動方式(隣り合う信号線の極性が同極性の駆動方
式)について示すものである。図において、横軸は時間
軸、縦軸は電位、15は信号線電位、Vsaは信号線電
圧、16は走査線電位、17は画素電極電位、18およ
び19は走査線電位16のlowレベル、20は走査線
電位のhighレベルで、lowレベル19は信号線電
位15と画素電極電位17の両方が正極性の保持期間の
み設定するものである。
Example 1. FIG. 1 is a timing chart showing an embodiment of a driving method of an active matrix type liquid crystal according to the present invention, which is a frame inversion driving method in which the polarity is inverted every frame period (driving in which adjacent signal lines have the same polarity). Method). In the figure, the horizontal axis represents the time axis, and the vertical axis represents potential, 15 denotes a signal line potential, Vs a signal line voltage, the scanning line potential 16, the pixel electrode potential 17, 18 and 19 are low level of the scanning line potential 16 , 20 are high levels of the scanning line potential, and low level 19 sets only the holding period in which both the signal line potential 15 and the pixel electrode potential 17 are positive.

【0031】図1には各電位の典型的な値を示し、各期
間の信号線電位15および画素電極電位17の極性と実
効的ゲート電圧とを、比較例1(lowレベル19を設
定しない従来の場合)とともに示している。信号線電位
15および画素電極電位17の極性がともに正の期間A
において、比較例1では実効的電圧が−14.5V〜−
20.5Vであったのに対して、本実施例は−9.5V
〜−15.5Vになり、図9に示したドレイン電流が小
さな領域にすることができる。
FIG. 1 shows a typical value of each potential, and the polarities of the signal line potential 15 and the pixel electrode potential 17 and the effective gate voltage in each period are shown in Comparative Example 1 (conventional case in which the low level 19 is not set). In the case of)). Period A in which the polarities of the signal line potential 15 and the pixel electrode potential 17 are both positive
In Comparative Example 1, the effective voltage is −14.5 V to −
While it was 20.5 V, this embodiment is -9.5 V.
It becomes -15.5V, and the region in which the drain current shown in FIG. 9 is small can be obtained.

【0032】本実施例において、lowレベル19の設
定値をlowレベル18(ー7V)より5Vだけ高いー
2Vに設定している。上記lowレベル19の設定値は
lowレベル18より信号線電圧15の振幅±1Vだけ
高い値にするのが好ましい。
In this embodiment, the set value of the low level 19 is set to -2V, which is higher than the low level 18 (-7V) by 5V. The set value of the low level 19 is preferably higher than the low level 18 by the amplitude of the signal line voltage 15 ± 1V.

【0033】図2は、図1に示した本発明の実施例1に
対応して各モード(全黒、中間調および全白)における
電位変化を示す図である。図において、A、B、Cおよ
びDは図1に示した各保持期間に対応する。Vsaは信号
電圧で全黒で6V、中間調で3V、全白で0Vである。
sは信号線電位、Vdは画素電極電位、Vgは走査線電
位、Vgdは画素電極電位Vdを基準とした走査線の相対
電位(Vg−Vd)、Vgsは信号線電位Vsを基準とした
走査線の相対電位(Vg−Vs)、Vdsは信号線電位Vs
を基準とした画素電極の相対電位(Vd−Vs)である。
FIG. 2 is a diagram showing potential changes in each mode (all black, halftone and all white) corresponding to the first embodiment of the present invention shown in FIG. In the figure, A, B, C and D correspond to each holding period shown in FIG. V sa is a signal voltage of 6 V for all black, 3 V for halftone, and 0 V for all white.
V s is a signal line potential, V d is a pixel electrode potential, V g is a scanning line potential, V gd is a relative potential (V g −V d ) of a scanning line based on the pixel electrode potential V d , and V gs is a signal. the relative potential of the scanning line relative to the line voltage V s (V g -V s) , V ds is the signal line potential V s
Is a relative potential (V d −V s ) of the pixel electrode with reference to.

【0034】図3は、図1の比較例1(lowレベル1
9を設定しない従来の場合)に対応して各モード(全
黒、中間調および全白)における電位変化を示す図であ
り、図中の各記号は図2と同じものを示す。図2に示し
た本実施例に対応した各モードにおける各電位変化は、
図3に示した従来の場合の各電位変化に比較して、均一
性が格段に改善され、画面の輝度傾斜を軽減できること
がわかる。
FIG. 3 shows a comparative example 1 (low level 1) of FIG.
9 is a diagram showing the potential change in each mode (all black, halftone and all white) corresponding to the case (9 in the conventional case not set), and each symbol in the figure shows the same as in FIG. Each potential change in each mode corresponding to this embodiment shown in FIG.
It can be seen that, compared with the respective potential changes in the conventional case shown in FIG. 3, the uniformity is remarkably improved and the brightness gradient of the screen can be reduced.

【0035】実施例2.実施例1はフレーム反転駆動方
式の場合について示した。フリッカ(画面のちらつき現
象)対策のために、ゲートライン反転駆動方式(走査線
方向に隣接する画素電極の極性が同極性で信号線方向に
隣接する画素電極の極性が交互に逆極性となる駆動方
式)が広く用いられている。
Example 2. The first embodiment shows the case of the frame inversion driving method. To prevent flicker (flickering of the screen), the gate line inversion drive method (drive in which the pixel electrodes adjacent in the scanning line direction have the same polarity and the pixel electrodes adjacent in the signal line direction have opposite polarities alternately) Method) is widely used.

【0036】図4はゲートライン反転駆動方式を用いた
アクティブマトリクス型液晶の駆動方法の一実施例を示
すタイミングチャートである。図において、横軸は時間
軸、縦軸は電位、15は信号線電位、Vsaは信号電圧、
16は走査線電位、17は画素電極電位、18および1
9は走査線電位16のlowレベル、20は走査線電位
のhighレベルで、信号線電位15と画素電極電位1
7の両方が正極性の保持期間のみlowレベル19を設
定するものである。
FIG. 4 is a timing chart showing an embodiment of the driving method of the active matrix type liquid crystal using the gate line inversion driving method. In the figure, the horizontal axis is the time axis, the vertical axis is the potential, 15 is the signal line potential, V sa is the signal voltage,
16 is a scanning line potential, 17 is a pixel electrode potential, 18 and 1
Reference numeral 9 is a low level of the scanning line potential 16, 20 is a high level of the scanning line potential, and the signal line potential 15 and the pixel electrode potential 1
Both 7 and 7 set the low level 19 only during the positive holding period.

【0037】図4には各電位の典型的な値を例示し、信
号電圧Vsaは全白(ノーマリーホワイトモード)モード
でVsa=0V、全黒モードでVsa=6Vとしている。ま
た、各期間の信号線電位15および画素電極電位17の
極性と実効的ゲート電圧とを、比較例2(lowレベル
19を設定しない従来例)とともに示している。
FIG. 4 exemplifies typical values of the respective potentials, and the signal voltage V sa is V sa = 0 V in the all white (normally white mode) mode and V sa = 6 V in the all black mode. Further, the polarities of the signal line potential 15 and the pixel electrode potential 17 and the effective gate voltage in each period are shown together with Comparative Example 2 (conventional example in which the low level 19 is not set).

【0038】図において、信号線電位15および画素電
極電位17の極性がともに正の保持期間Aにおいて、比
較例2では実効的ゲート電圧が−14.5V〜−20.
5Vであったのに対して、本実施例は−9.5V〜−1
5.5Vになり、図9に示したドレイン電流が小さな領
域にすることができる。
In the figure, in the holding period A in which the polarities of the signal line potential 15 and the pixel electrode potential 17 are both positive, in Comparative Example 2, the effective gate voltage is from -14.5 V to -20.
While it was 5 V, in the present embodiment, -9.5 V to -1.
It becomes 5.5V, and it can be set to a region where the drain current shown in FIG. 9 is small.

【0039】図5は、図4に示した本発明の実施例2に
対応して各モード(全黒、中間調および全白)における
電位変化を示す図である。図において、A、B、Cおよ
びDは図4に示した各保持期間に対応する。Vsaは信号
電圧で全黒で6V、中間調で3V、全白で0Vである。
sは信号線電位、Vdは画素電極電位、Vgは走査線電
位、Vgdは画素電極電位Vdを基準とした走査線の相対
電位(Vg−Vd)、Vgsは信号線電位Vsを基準とした
走査線の相対電位(Vg−Vs)、Vdsは信号線電位Vs
を基準とした画素電極の相対電位(Vd−Vs)である。
FIG. 5 is a diagram showing potential changes in each mode (all black, halftone and all white) corresponding to the second embodiment of the present invention shown in FIG. In the figure, A, B, C and D correspond to the holding periods shown in FIG. V sa is a signal voltage of 6 V for all black, 3 V for halftone, and 0 V for all white.
V s is a signal line potential, V d is a pixel electrode potential, V g is a scanning line potential, V gd is a relative potential (V g −V d ) of a scanning line based on the pixel electrode potential V d , and V gs is a signal. the relative potential of the scanning line relative to the line voltage V s (V g -V s) , V ds is the signal line potential V s
Is a relative potential (V d −V s ) of the pixel electrode with reference to.

【0040】図6は、図4の比較例2(lowレベル1
9を設定しない従来の場合)に対応して各モード(全
黒、中間調および全白)における電位変化を示す図で、
各符号は図5と同じものを示す。図5に示した本実施例
に対応した各モードにおける各電位変化は、図6に示し
た従来の場合の各電位変化に比較して、均一性が格段に
改善されることがわかる。
FIG. 6 shows a comparative example 2 (low level 1) of FIG.
9 is a diagram showing a potential change in each mode (all black, halftone and all white) corresponding to the case (9 in which the conventional case is not set),
The reference numerals are the same as those in FIG. It can be seen that the respective potential changes in the respective modes corresponding to the present embodiment shown in FIG. 5 are remarkably improved in uniformity as compared with the respective potential changes in the conventional case shown in FIG.

【0041】本実施例において、lowレベル19の設
定値をlowレベル18(ー7V)より5Vだけ高いー
2Vに設定している。上記lowレベル19の設定値は
lowレベル18より信号線電圧15の振幅±1Vだけ
高い値ととすることが好ましい。
In the present embodiment, the set value of the low level 19 is set to -2V, which is higher than the low level 18 (-7V) by 5V. The set value of the low level 19 is preferably higher than the low level 18 by the amplitude of the signal line voltage 15 ± 1V.

【0042】[0042]

【発明の効果】請求項1および5に係る発明によれば、
信号線電位の極性が正であり、かつ、画素電極の電位の
極性が正である保持期間に走査線電位を他の保持期間に
おけるよりも高く設定するので、薄膜トランジスタのリ
ーク電流を軽減するとともに、画面上下方向の上記薄膜
トランジスタのリーク電流の影響を小さくして輝度傾斜
を軽減することができる。
According to the inventions of claims 1 and 5,
The polarity of the signal line potential is positive, and the scanning line potential is set higher than that in other holding periods in the holding period in which the polarity of the pixel electrode potential is positive, so that the leakage current of the thin film transistor is reduced, It is possible to reduce the influence of the leak current of the thin film transistor in the vertical direction of the screen and reduce the luminance gradient.

【0043】請求項2および6に係る発明によれば、信
号線電位の極性が正であり、かつ、上記画素電極の電位
の極性が正である保持期間に設定した走査線電位と他の
保持期間に設定した走査線電位との電位差を、信号線電
位の振幅の半分±1Vとすることによって、薄膜トラン
ジスタのリーク電流の軽減および画面上下方向の輝度傾
斜の軽減に対してより好ましい結果が得られる。
According to the second and sixth aspects of the present invention, the scanning line potential and other holdings set in the holding period in which the polarity of the signal line potential is positive and the polarity of the potential of the pixel electrode is positive. By setting the potential difference from the scanning line potential set in the period to half the amplitude of the signal line potential ± 1 V, more preferable results can be obtained for reducing the leak current of the thin film transistor and reducing the brightness gradient in the vertical direction of the screen. .

【0044】請求項3および7に係る発明によれば、信
号線方向に隣接する画素電極の極性が同極性で走査線方
向に隣接する画素電極の極性が交互に逆極性となるソー
スライン反転駆動方式において、薄膜トランジスタのリ
ーク電流の軽減および画面上下方向の輝度傾斜の軽減が
実現できる。
According to the third and seventh aspects of the present invention, the source line inversion drive in which the polarities of the pixel electrodes adjacent in the signal line direction are the same and the polarities of the pixel electrodes adjacent in the scanning line direction are alternately opposite polarities. In this method, it is possible to reduce the leakage current of the thin film transistor and the luminance gradient in the vertical direction of the screen.

【0045】請求項4および8に係る発明によれば、走
査線方向に隣接する画素電極の極性が同極性で信号線方
向に隣接する画素電極の極性が交互に逆極性となるゲー
トライン反転駆動方式において、薄膜トランジスタのリ
ーク電流の軽減および画面上下方向の輝度傾斜の軽減が
実現できる。
According to the fourth and eighth aspects of the invention, the gate line inversion drive is such that the polarities of the pixel electrodes adjacent in the scanning line direction are the same and the polarities of the pixel electrodes adjacent in the signal line direction are alternately opposite. In this method, it is possible to reduce the leakage current of the thin film transistor and the luminance gradient in the vertical direction of the screen.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明になるアクティブマトリクス型液晶の
駆動方法の一実施例を示すタイミングチャートである。
FIG. 1 is a timing chart showing an embodiment of a driving method of an active matrix type liquid crystal according to the present invention.

【図2】 本発明の一実施例に対応して各モード(全
黒、中間調および全白)における電位変化を示す図であ
る。
FIG. 2 is a diagram showing a potential change in each mode (all black, halftone and all white) corresponding to one embodiment of the present invention.

【図3】 比較例(lowレベル19を設定しない従来
の場合)に対応して各モード(全黒、中間調および全
白)における電位変化を示す図である。
FIG. 3 is a diagram showing a potential change in each mode (all black, halftone, and all white) corresponding to a comparative example (conventional case in which the low level 19 is not set).

【図4】 本発明の他の実施例に対応して各モード(全
黒、中間調および全白)における電位変化を示す図であ
る。
FIG. 4 is a diagram showing potential changes in each mode (all black, halftone and all white) corresponding to another embodiment of the present invention.

【図5】 本発明の他の実施例に対応して各モード(全
黒、中間調および全白)における電位変化を示す図であ
る。
FIG. 5 is a diagram showing a potential change in each mode (all black, halftone and all white) corresponding to another embodiment of the present invention.

【図6】 比較例(lowレベル19を設定しない従来
の場合)に対応して各モード(全黒、中間調および全
白)における電位変化を示す図である。
FIG. 6 is a diagram showing a potential change in each mode (all black, halftone, and all white) corresponding to a comparative example (conventional case in which the low level 19 is not set).

【図7】 従来のアクティブマトリクス型液晶表示装置
の概略の構成を示す平面図である。
FIG. 7 is a plan view showing a schematic configuration of a conventional active matrix type liquid crystal display device.

【図8】 図7の走査線と信号線の交差部に形成された
一画素を拡大した平面図である。
8 is an enlarged plan view of one pixel formed at the intersection of the scanning line and the signal line of FIG.

【図9】 薄膜トランジスタ(TFT)のドレイン電流
(DRAIN CURRENT)対ゲート電圧(GAT
E VOLTAGE)特性を示す図である。
FIG. 9: Drain current (DRAIN CURRENT) vs. gate voltage (GAT) of a thin film transistor (TFT)
It is a figure which shows an E VOLTAGE) characteristic.

【図10】 従来のアクティブマトリクス型液晶表示装
置の駆動方法を示すタイミングチャートである。
FIG. 10 is a timing chart showing a driving method of a conventional active matrix type liquid crystal display device.

【図11】 従来のアクティブマトリクス型液晶表示装
置においてリーク電流の影響が画面位置によって異なる
ことを示すためのタイミングチャートである。
FIG. 11 is a timing chart showing that the influence of the leak current differs depending on the screen position in the conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 アレイ基板、2 走査線、3 信号線、4 走査線
駆動回路、5 信号線駆動回路、6 TFT、7 ソー
ス電極、8 ドレイン電極、9 画素電極、10および
20 走査電位のhighレベルの電位、11および1
6 走査線電位、11bp、11bn、18および19
走査電位のlowレベル電位、12および15 信号
線電位、13 画素電極電位、14 共通電極電位、V
sa 信号線電圧、17 画素電極電位、Vs 信号線電
位、Vd 画素電極電位、Vg 走査線電位、Vgd 画素
電極電位Vdを基準とした走査線の相対電位(Vg
d)、Vgs 信号線電位Vsを基準とした走査線の相対
電位(Vg−Vs)、Vds 信号線電位Vsを基準とした
画素電極の相対電位(Vd−Vs
1 array substrate, 2 scanning lines, 3 signal lines, 4 scanning line drive circuit, 5 signal line drive circuit, 6 TFT, 7 source electrode, 8 drain electrode, 9 pixel electrode, 10 and 20 high level potential of scanning potential, 11 and 1
6 scan line potentials, 11 bp, 11 bn, 18 and 19
Low level potential of scanning potential, 12 and 15 signal line potential, 13 pixel electrode potential, 14 common electrode potential, V
sa signal line voltage, 17 pixel electrode potential, V s signal line potential, V d pixel electrode potential, V g scan line potential, V gd pixel electrode potential V d relative to the scan line relative potential (V g
V d), V gs signal line potential V s relative potential of the scanning line relative to the (V g -V s), V ds signal line potential V relative potential of the pixel electrode relative to the s (V d -V s )

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配置された複数の薄膜ト
ランジスタ、この薄膜トランジスタに電気的に接続され
た画素電極、上記薄膜トランジスタを走査するために走
査線電位を印加するための走査線、上記薄膜トランジス
タに対して信号線電位の入力を行うための信号線を備え
たアレイ基板と、透明電極を形成した対向基板との間隙
に液晶を挟持したアクティブマトリクス型液晶表示装置
であって、上記信号線電位を上記透明電極に印加される
電位に対して与える駆動方式を有し、上記信号線電位の
極性が正であり、かつ、上記画素電極の電位の極性が正
である保持期間に上記走査線電位を他の保持期間におけ
るよりも高く設定することを特徴とするアクテイブマト
リクス型液晶表示装置。
1. A plurality of thin film transistors arranged in a matrix, pixel electrodes electrically connected to the thin film transistors, scanning lines for applying a scanning line potential to scan the thin film transistors, and the thin film transistors. An active matrix liquid crystal display device in which a liquid crystal is held in a gap between an array substrate having a signal line for inputting a signal line potential and a counter substrate on which a transparent electrode is formed. The scanning line potential is applied to another electrode during a holding period in which the signal line potential has a positive polarity and the pixel electrode potential has a positive polarity. An active matrix type liquid crystal display device characterized by being set higher than in the holding period.
【請求項2】 信号線電位の極性が正であり、かつ、上
記画素電極の電位の極性が正である保持期間に設定した
走査線電位と他の保持期間に設定した走査線電位との電
位差を、信号線電圧の振幅±1Vとすることを特徴とす
る請求項1記載のアクティブマトリクス型液晶表示装
置。
2. A potential difference between a scanning line potential set in a holding period and a scanning line potential set in another holding period in which the polarity of the signal line potential is positive and the polarity of the potential of the pixel electrode is positive. 2. The active matrix type liquid crystal display device according to claim 1, wherein the amplitude of the signal line voltage is ± 1V.
【請求項3】 駆動方式は、信号線方向に隣接する画素
電極の極性が同極性で1フレーム期間ごとに極性を反転
させるフレーム反転駆動方式であることを特徴とする請
求項1または2記載のアクティブマトリクス型液晶表示
装置。
3. The driving method is a frame inversion driving method in which the polarities of pixel electrodes adjacent to each other in the signal line direction are the same, and the polarities are inverted every frame period. Active matrix liquid crystal display device.
【請求項4】 駆動方式は、走査線方向に隣接する画素
電極の極性が同極性で信号線方向に隣接する画素電極の
極性が交互に逆極性となるゲートライン反転駆動方式で
あることを特徴とする請求項1または2記載のアクティ
ブマトリクス型液晶表示装置。
4. The driving method is a gate line inversion driving method in which the polarities of the pixel electrodes adjacent in the scanning line direction are the same and the polarities of the pixel electrodes adjacent in the signal line direction are alternately opposite. The active matrix liquid crystal display device according to claim 1 or 2.
【請求項5】 マトリクス状に配置された複数の薄膜ト
ランジスタ、この薄膜トランジスタに電気的に接続され
た画素電極、上記薄膜トランジスタを走査するために走
査線電位を印加するための走査線、上記薄膜トランジス
タに対して信号線電位の入力を行うための信号線を備え
たアレイ基板と、透明電極を形成した対向基板との間隙
に液晶を挟持したアクティブマトリクス型液晶表示装置
の駆動方法であって、上記信号線電位を上記透明電極に
印加される電位に対して与える駆動方式であり、上記信
号線電位の極性が正であり、かつ、上記画素電極の電位
の極性が正である保持期間に上記走査線電位を他の保持
期間におけるよりも高く設定することを特徴とするアク
テイブマトリクス型液晶表示装置の駆動方法。
5. A plurality of thin film transistors arranged in a matrix, pixel electrodes electrically connected to the thin film transistors, scanning lines for applying a scanning line potential for scanning the thin film transistors, and the thin film transistors. A method for driving an active matrix liquid crystal display device, wherein a liquid crystal is held in a gap between an array substrate having a signal line for inputting a signal line potential and a counter substrate having a transparent electrode formed thereon. Is a drive system for applying the voltage to the potential applied to the transparent electrode, and the scanning line potential is applied during a holding period in which the polarity of the signal line potential is positive and the polarity of the pixel electrode potential is positive. A method for driving an active matrix type liquid crystal display device, which is set to be higher than that in other holding periods.
【請求項6】 信号線電位の極性が正であり、かつ、上
記画素電極の電位の極性が正である保持期間に設定した
走査線電位と他の保持期間に設定した走査線電位との電
位差を、信号線電圧の振幅±1Vとすることを特徴とす
る請求項5記載のアクティブマトリクス型液晶表示装置
の駆動方法。
6. A potential difference between a scanning line potential set in a holding period and a scanning line potential set in another holding period in which the polarity of the signal line potential is positive and the polarity of the potential of the pixel electrode is positive. 6. The method for driving an active matrix liquid crystal display device according to claim 5, wherein the signal line voltage amplitude is ± 1V.
【請求項7】 駆動方式は、信号線方向に隣接する画素
電極の極性が同極性で1フレーム期間ごとに極性を反転
させるフレーム反転駆動方式であることを特徴とする請
求項5または6記載のアクティブマトリクス型液晶表示
装置の駆動方法。
7. The driving method is a frame inversion driving method in which the polarities of pixel electrodes adjacent to each other in the signal line direction are the same, and the polarities are inverted every frame period. Driving method for active matrix liquid crystal display device.
【請求項8】 駆動方式は、走査線方向に隣接する画素
電極の極性が同極性で信号線方向に隣接する画素電極の
極性が交互に逆極性となるゲートライン反転駆動方式で
あることを特徴とする請求項5または6記載のアクティ
ブマトリクス型液晶表示装置の駆動方法。
8. The driving method is a gate line inversion driving method in which the polarities of the pixel electrodes adjacent in the scanning line direction are the same and the polarities of the pixel electrodes adjacent in the signal line direction are alternately opposite. 7. The method for driving an active matrix type liquid crystal display device according to claim 5 or 6.
JP3225495A 1995-02-21 1995-02-21 Liquid crystal display device and its driving method Pending JPH08227067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3225495A JPH08227067A (en) 1995-02-21 1995-02-21 Liquid crystal display device and its driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3225495A JPH08227067A (en) 1995-02-21 1995-02-21 Liquid crystal display device and its driving method

Publications (1)

Publication Number Publication Date
JPH08227067A true JPH08227067A (en) 1996-09-03

Family

ID=12353888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3225495A Pending JPH08227067A (en) 1995-02-21 1995-02-21 Liquid crystal display device and its driving method

Country Status (1)

Country Link
JP (1) JPH08227067A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039793A (en) * 1998-12-16 2000-07-05 김영환 Method for applying scan signal for liquid crystal display
CN110648637A (en) * 2018-06-26 2020-01-03 拉碧斯半导体株式会社 Display device and display controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039793A (en) * 1998-12-16 2000-07-05 김영환 Method for applying scan signal for liquid crystal display
CN110648637A (en) * 2018-06-26 2020-01-03 拉碧斯半导体株式会社 Display device and display controller
CN110648637B (en) * 2018-06-26 2022-05-27 拉碧斯半导体株式会社 Display device and display controller

Similar Documents

Publication Publication Date Title
JP3799307B2 (en) Liquid crystal display device and driving method thereof
KR100678544B1 (en) Liquid crystal display
JPH0476458B2 (en)
JP2005338830A (en) Thin film transistor liquid crystal display and its driving method
US20080084379A1 (en) Display device
US20040189575A1 (en) Method for driving liquid crystal display in dot inversion
JPH07199866A (en) Liquid crystal display device
JP3292520B2 (en) Liquid crystal display
JP2001133808A (en) Liquid crystal display device and driving method therefor
JP2004354742A (en) Liquid crystal display,and driving method and manufacturing method of liquid crystal display
JP2002041003A (en) Liquid-crystal display device and method for driving liquid-crystal
JP2001108966A (en) Method for driving liquid crystal panel and driving device
US6864868B2 (en) Control device of a liquid crystal display device
JP2002149117A (en) Liquid crystal display
JPH02216121A (en) Liquid crystal display device
JP4326242B2 (en) Liquid crystal display
JPH08227067A (en) Liquid crystal display device and its driving method
JPH0664435B2 (en) Liquid crystal display
JPH11119742A (en) Matrix display device
JP4801848B2 (en) Liquid crystal display
JP2004340981A (en) Liquid crystal display device
JPH0458036B2 (en)
JP3361265B2 (en) Display device
JPH07199867A (en) Driving method for active matrix type liquid crystal display device
JP2562426B2 (en) Liquid crystal display