Nothing Special   »   [go: up one dir, main page]

JPH0793969A - 強誘電体容量素子 - Google Patents

強誘電体容量素子

Info

Publication number
JPH0793969A
JPH0793969A JP5235330A JP23533093A JPH0793969A JP H0793969 A JPH0793969 A JP H0793969A JP 5235330 A JP5235330 A JP 5235330A JP 23533093 A JP23533093 A JP 23533093A JP H0793969 A JPH0793969 A JP H0793969A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
electrode
ferroelectric capacitor
conductive oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5235330A
Other languages
English (en)
Inventor
Takashi Mihara
孝士 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Symetrix Corp
Original Assignee
Olympus Optical Co Ltd
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd, Symetrix Corp filed Critical Olympus Optical Co Ltd
Priority to JP5235330A priority Critical patent/JPH0793969A/ja
Priority to US08/308,647 priority patent/US5471363A/en
Publication of JPH0793969A publication Critical patent/JPH0793969A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/696Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures

Landscapes

  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】本発明は、強誘電体容量素子を含む集積回路を
形成する工程における剥離や特性劣化を防止し、高信頼
性、且つ低コストで形成できる構造を有する強誘電体容
量素子を提供することを目的とする。 【構成】本発明は、Si酸化物やガラス等からなる基板
11の上にTi等の接着層12が形成され、その上層に
は、Pt,Pd,Ag,Au等のいずれかの貴金属から
なる下部電極13、強誘電体膜14、導電性酸化膜1
5、貴金属以外のAl,Al合金、AlSi,AlNi
他、Ni合金、Cu合金、AlCu等の金属材料からな
る上部電極16が積層形成された強誘電体容量素子であ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、強誘電体からなる容量
素子を強誘電体メモリ及び半導体装置等への適用に関す
る。
【0002】
【従来の技術】従来、強誘電体薄膜を用いた容量素子
(キャパシタ)を半導体からなるメモリ装置や電子デバ
イスに応用する技術等が公開されている。例えば、日経
エレクトロニクス誌“強誘電体セラミックスがLSIに
載る”1992年5月24日号(No.581)に詳し
く記載されている。
【0003】この強誘電体薄膜を容量素子として利用す
る場合には、その強誘電体薄膜の特性を効率よく利用す
ることが重要である。すなわち、強誘電体の残留分極を
大きく、誘電率は低く抑え、抗電圧を小さく、保持時間
を長く、且つ繰り返し分転に耐える等の特性を形成時に
持たせ、さらに、これらの特性をプロセスインテゲレ―
ションの中で変化させないようにする必要がある。
【0004】その特性は、電極材料や界面状態、強誘電
体の結晶層、グレインの大きさ等によって変化する。特
に、電極に関しては図8(a)の積層構造に示すよう
に、SiO2 基板1上の接着層(adhesive layer) 2を
介して、白金(Pt)からなる下部電極層3、強誘電体
薄膜4、白金(Pt)からなる上部電極層5が積層され
形成される。この形成工程で強誘電体薄膜4を酸素雰囲
気中で熱処理するために、電極材料には酸化されない白
金(Pt)、若しくは金(Au)、パラジウム(Pd)
等が使われていた。
【0005】この電極材料を他金属、特に導電性の酸化
物への代替えの試みは、その物性や特性変化の点からも
研究され、例えば、ITO(InSuO)等の電極材料
を用いれば、容量素子として組み込まれた強誘電体のヒ
ステレシス特性が向上する。すなわち、角形比を向上さ
せることも知られている。しかし、実際には具体的なメ
カニズムは解明されず、電子部品等への利用もない。
【0006】さらに公知な提案として、例えば特開平2
−248089号公報には、電極としてペロブスカイト
型導電性酸化膜を拡散防止とする例や、特開平4−85
878号公報には、ITO等を電極として酸化時の酸素
の拡散防止の例が開示されている。また、特開平4−2
06869号公報及び特開平4−367211号公報に
は、ITO,RuO等の導電性酸化物を電極に用いて結
晶性や特性を向上させる技術が提案されている。
【0007】
【発明が解決しようとする課題】しかし、前述した従来
構造の容量素子をCVD等により形成する場合に、雰囲
気ガスに用いられるH2 を添加した還元性のガス下で強
誘電体の特性が劣化すると問題があった。
【0008】つまり、一般的なメモリ装置としては、C
MOS又はNMOS構造を基本とするSi基板上に強誘
電体を図8(b)に示すような積層構造が知られてお
り、これを例として説明する。
【0009】まず、ゲートとしてSi基板上にパスゲー
ト型トランジスタで代表されるMOSFET6を形成す
る。次にこのゲートに接続するPt電極−強誘電体薄膜
−Pt電極のメモリ容量7を形成し、さらに絶縁体から
なる保護膜(パッシベーション層)9を形成した後、第
3電極10を形成する。
【0010】この形成工程において、形成されたMOS
FET6は、メモリ容量7を形成する際にプラズマ中の
荷電粒子や種々の形成工程における汚染にさらされる。
このためVht のシフトすなわち、サブスレッシュホ―
ルド特性の劣化、リ―ク電流の増加が問題となってい
る。
【0011】このため劣化した特性を改善するために、
2 を2〜10%の添加したN2 雰囲気ガス中で、例え
ば400〜450℃で所定時間アニール処理を行う。し
かし、従来の強誘電体容量素子は、酸化膜と酸化物を作
らないPt等の貴金属をベースとしている。通常、アニ
ール処理における雰囲気ガス(還元性ガス)中では、酸
化物は還元されて金属原子になる。
【0012】この場合、Ptと強誘電体との界面近傍で
は結晶欠陥(酸素分子の欠乏等)が多数あり、この界面
にH2 分子が拡散し易くなっている。このため強誘電体
側が還元されて、その表面が金属化し、酸化物を作らな
いPtとその金属が界面で接合する。
【0013】すなわち、その接合部分には、Ptと金属
による合金化等が作られないため、膜と膜との接着力が
極めて弱い。このため容量素子形成後の製作工程のう
ち、パッシベーション層9のバイアホールの開口部、上
部電極3や下部電極5が第3電極10の形成時に、これ
らの膜の持つ強いストレスによって界面での剥離が生じ
る。この剥離はメモリセルを破壊するばかりでなく、界
面に空気層を作って電気特性に悪影響を与える。
【0014】前述した各公報には、これらの問題を解決
できる内容の記載がない。そこで本発明は、強誘電体容
量素子を含む集積回路を形成する工程における剥離や特
性劣化を防止し、高信頼性、且つ低コストで形成できる
構造を有する強誘電体容量素子を提供することを目的と
する。
【0015】
【課題を解決するための手段】本発明は上記目的を達成
するために、基板上に形成される貴金属からなる下部電
極と、前記下部電極上に形成される強誘電体からなる強
誘電体薄膜と、前記強誘電体膜上に形成される該強誘電
体膜よりも還元能が高い導電性酸化膜と、前記酸化物導
電性膜上に形成される貴金属以外の少なくとも1種類の
金属材料からなる上部電極とで構成される強誘電体容量
素子を提供する。
【0016】
【作用】以上のような構成の強誘電体容量素子は、電極
形成および/又は電極アロイ化プロセスにおける温度領
域で強誘電体薄膜を形成する酸化膜よりも還元能の高い
導電性を示す酸化物を貴金属以外の電極又は電極と強誘
電体薄膜との間に形成され、製作工程に置ける熱処理の
温度及び還元性のある雰囲気ガスによる強誘電体膜の特
性劣化、剥離が防止される。
【0017】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。まず図1には本発明による強誘電体容量素
子の概念的な構造を示し説明する。この強誘電体容量素
子の構造は、Si酸化物やガラス等からなる基板11の
上にTi等の接着層12が形成され、その上層には、P
t等の下部電極13、強誘電体膜14、導電性酸化膜1
5、貴金属以外の金属材料を用いた上部電極16が積層
される。前記下部電極13は酸化されない貴金属Pt,
Pd,Ag,Auからなる電極が好適する。一般的に、
半導体装置の電極としては、Pt,Ag,Au等の貴金
属以外の電極であれば、Al,Al合金,AlSi,A
lNi他、Ni合金,Cu合金,AlCu等の金属が用
いられている。
【0018】この強誘電体容量素子において、前記接着
層12と下部電極13は、DCマグネトロンスパッタリ
ング又はRFスパッタリングを用いて、基板温度20℃
〜250℃の範囲で100〜300nm厚で形成し、こ
の後500℃〜800℃酸素中でアニール処理する。ま
た強誘電体層14は、ゲル・ソル法やMOD(有機金属
法)により、スピンコート法又はMOCVD法、スパッ
タリング法等で形成する。
【0019】これらの材料としては、ペロブスカイト
系、チタン酸塩系、例えばBaTiO3 ,(Ba,S
r)TiO3 ,SrTiO3 ,PbTiO3 (PT),
Pb(Zr,Ti)O3 (PZT),(Pb,La)
(ZrTi)O3 ,ニオブ酸塩系,例えばPb(Mg
1/3 ,Nb2/3 )O3 ,LiNb3 O,LiTaO3
KNbO3 ,K(Ta,Nb)O3 ,タングステン・ブ
ロンス系,例えば(Sv,Ba)Nb26 ,(Sv,
Ba) 0.8RxNa 0.4Nb26 ,(Pb,BA)N
26 ,(K,Sr)Nb26 ,(Pb,K)Nb
26 ,Ba2 NaNb515,PBN,KSN,PK
N,BNN,もしくはBi系レイヤ―ドペロブスカイト
系が好適する。
【0020】また製作工程に置ける熱処理は、強誘電体
膜14の形成直後に酸素雰囲気中で、PZT系では50
0〜700℃,Bi系では600〜850℃の温度で行
う。次に導電性酸化膜15(CO)を形成する。この材
料は、強誘電体膜14よりも還元能の高いものが望まし
い。この還元能は、酸化能の逆数であり酸化のされ易さ
は、通常、酸化物の自由エネルギ(Free energy )で決
まるが、これも(形成エンタルピー)−(温度)×(エ
ントロピィ)と温度と酸素O2 や水素H2 の分圧、且つ
強誘電体膜14や導電性酸化膜15の構成要素によって
決定されるため容易に自由エネルギのみでは決定され
ず、経験的な組み合せによる。
【0021】前記導電性酸化膜15の材料として、PZ
T,PLZT,PBN,PKN,Pb(MgNb)O,
PTO等のPbを含むペロブスカイト系が用いられる場
合は、好ましくは、ZnO,Alを0.5〜5 atomic
%含むZnO,又はSnO2,In23 ,In23 +S
nO(5〜30%含)又はTiO2 ,ZrO2 ,又は導
電性立方晶銅酸化物Cu68 ・MC1ここでMは、I
n,Y他の3価金属イオンを置換又はAg5 Pb26
等酸化物,(St,La)CuO2 ,PrBaCuO,
YBa2 Cu37-x 等の超電導物質が好適する。
【0022】一方、LiNbO3 ,LiTaO3 ,(S
v,Ba)NbO,(Pb,K)Nb26 ,Biレイ
ヤ―ドペロブスカイト系では、その形成温度がきわめい
高いため、前述したZnO,SnO2 ,InO3 ,IT
O,ZnO2 ,YBCO等の他に、RuO2 ,酸化レニ
ウム,半導体化した強誘電体すなわち、SrTaO,B
aSrTiO3 ,Bi系超伝導体(Bi−2212,B
2 Sr2 CaCu28 ),Bi−2201,Bi−
2223,及びTl2 Ba2 Ca1-x Ndx Cu2y
等が用いられる。
【0023】この導電性酸化膜15の形成温度は前記強
誘電体層14の形成温度と同温若しくは、それより10
0〜200℃前後低温で処理する。その上にPt,A
g,Au等の貴金属以外の電極16、すなわち、Al,
Al合金,AlSi,AlNi,Ni,Ni合金,Cu
合金等の電極材料をDCマグネトロンスパッタリングを
用いて形成する。この後SOGやPSG等の酸化膜又
は、Al23 やSi34 およびプラズマ中で作成さ
れるP−SiO2 ,低温CVDで形成される酸化膜の単
独又は組み合せで行われる。この後開口部をRIE,イ
オンミリング,ウェットエッチング等で除去する。その
後、例えばAl,Al合金,Al・Si,Al・Ni,
Ni合金,AlCu合金又はCu,Cu合金又はTi,
Ta,TiN,TiW等の単独又は重ね膜からなる第3
電極26を形成する。
【0024】このようにして得られた構造は、MOS−
Trの特性を改善するために(H2+N2 )又はN2
Arガスによるアニール処理、すなわち酸素O2 を含ま
ない比較的還元性のあるガス雰囲気中における400℃
〜550℃のアニ―ル処理でも、最初に導電性酸化膜層
の金属酸化物が還元されるのみで、強誘電体膜14の特
性は劣化しない。また導電性酸化膜15の還元は、導電
性をむしろ高める方向に働く。またAl合金はもともと
界面に導電性のAl23 を作る傾向にあり、これを一
部還元されたとしても問題はない。このように還元性の
雰囲気であっても強誘電体膜14の特性劣化がなく且つ
剥離がないことを確認した。
【0025】次に図2には、本発明による第1実施例と
しての強誘電体容量素子とMOSFETと組み合せる強
誘電体メモリ装置の概略的な構造を示し説明する。ここ
で、図2に示す構成部材で図1と同等の部材には、同じ
参照符号を付して、その説明を省略する。
【0026】この強誘電体メモリ装置は、大別してMO
SFET17と、強誘電体容量素子18とで構成され
る。前記MOSFET17は、SiもしくはGaAsの
基板19の上方にソ―ス20、ドレイン21、ゲ―ト2
2が形成され、LOCOS領域23で電気的に分離さ
れ、それらを覆うPSG等のパッシベーション層25で
形成される。
【0027】このパッシベーション層25上に形成され
た強誘電体容量素子18の上部電極16の一部が層間膜
24から露出するように開口し、その上部電極16に接
続する第3電極26を形成する。
【0028】その後、MOSFET17の特性改善を図
るため、H2 +N2 混合ガスの雰囲気中で400〜50
0℃の熱処理を施す。この場合、強誘電体自体や界面が
還元に先立って、導電性酸化物15が還元され、かつA
l等からなる上部電極16の界面に形成されるAl2
3 は、容易に還元されないので、上部電極16−導電性
酸化膜15、導電性酸化膜15−強誘電体膜14自身の
特性に影響を与えず、剥離等の発生しない容量素子が形
成される。
【0029】次に図3には本発明による第2実施例とし
ての強誘電体容量素子の構造を示し説明する。この第2
実施例は、強誘電体メモリ装置の強誘電体容量素子を取
り出して特徴部分を述べたものであり、全体の構成は図
2に示した強誘電体メモリ装置と同等である。ここで、
図3に示す構成部材で図2に示す部材と同等の部材には
同じ参照符号を付してその説明を省略する。
【0030】この強誘電体容量素子は、図2に示した強
誘電体容量素子の下部電極27が2層からなり、下部に
Pt,Pd,Au等からなる貴金属層27aと、上部に
導電性酸化膜(CO)27bとを形成した例である。こ
の場合、下部電極27aは高温処理かつ酸素中の高温処
理に耐え得るために貴金属を用いている。その上層に強
誘電体膜14、導電性酸化膜15、上部電極16を積層
する。
【0031】このような場合に、導電性酸化膜27bは
強誘電体膜14を強誘電体結晶層とするための熱処理温
度よりも高温であっても耐え得る必要があり、材料とし
ては、TiO2 ,ZnO2 ,RuO2 ,酸化レニウムの
他に(Sr,La)CuO2,PrBaCuO,YBa2
Cu37-x ,(Bi−2212,Bi2 Sr2 Ca
Cu28 )やBi2201,Bi2223等のBi系
超伝導体,Tl2 Ba2 Ca1-x Ndx Cu2y 等が
好適する。
【0032】次に図4には、本発明による第3実施例と
しての強誘電体容量素子の構造を示し説明する。この第
3実施例は、基本的な構造は図3の示す第2実施例と同
一であり、導電性酸化膜15の上部に高融点金属膜28
を形成したものである。この場合、高融点金属膜28を
適当に選ぶことにより、上部電極16の材料の適用範囲
を広げることができる。例えば導電性酸化膜27bにB
2 Sr2 CaCu28 を用い、強誘電体膜14にB
i層状化合物を用いた場合には、導電性酸化膜15にA
lド―プZnOを用いると、高融点金属膜28にはTi
NやTi,TiW等を用い、且つ上部電極15には、A
lやAlSi,AlCuSi等の自由な組み合せができ
る。これはTiN,Ti,TiWが接着層としても有効
であり、また上部電極16及び高融点金属膜28を第3
電極として、他の素子との間を結ぶ場合も有効である。
【0033】次に図5には、本発明による第4実施例と
しての強誘電体容量素子の構造を示し説明する。この第
4実施例は、基本的な構造は図3に示した第2実施例と
同一であり、特徴部分を述べるものである。
【0034】この強誘電体容量素子は、下部電極27は
導電性酸化膜のみで形成されている。この構成を例え
ば、下部電極27をBi2 Sr2 CaCu27 、強誘
電体膜14をBi層状化合物、導電性酸化膜15をAl
ドープZnO、上部電極16をAl化合物で形成する。
【0035】また基板29にSiO2 等を用いた場合
で、下部電極27が必らずしも良好な結晶状態にならな
い時に、下部電極27を比較的高温で形成すると、内部
の自由キャリアにより金属的になり、より密着力及び結
晶性が増加する。
【0036】また前記Bi系の強誘電体膜14は、Si
2 の上でもクラックがはいらず、きわめて高温800
〜850℃の処理後でも、きわめて平坦性の良い多結晶
体が得られることを見いだしており、下部電極27にB
i系超電導体、強誘電体膜14にBi系層状化合物を用
いると最も秀れた効果が得られる。
【0037】次に図6には、本発明による第5実施例と
しての強誘電体容量素子の構造を示し説明する。この第
5実施例は、基本的な構造は図3に示した第2実施例と
同一であり、特徴部分を述べるものである。
【0038】この強誘電体容量素子は、金属からなる上
部電極16は形成せず、導電性酸化膜27a,15で強
誘電体膜14を挟んで構成する例である。次に図7に
は、本発明による第6実施例としての強誘電体容量素子
の構造を示し説明する。ここで第6実施例の構成部材で
図2の構成部材と同等の部材には、同じ参照符号を付し
てその説明を省略する。
【0039】この第6実施例は、強誘電体容量素子を前
述した第5実施例の下部電極(導電性酸化膜27a)2
7−強誘電体膜14−上部電極(導電性酸化膜)15の
構造に形成した後、その上層に保護膜24をSOGやB
PSG,P−SiO2 等の方法にて形成する。そしてM
OS17のドレイン21、強誘電体容量素子の下部電極
27、上部電極15の一部を露出するようにコンタクト
ホールを開口した後、ドレイン21と下部電極27を接
続する、若しくは上部電極を取り出すための第3電極2
6を形成する。
【0040】この実施例において、下部電極(導電性酸
化膜27a)27−強誘電体膜14−上部電極(導電性
酸化膜)15による構造の容量素子は、全て酸化物で構
成しているため、基板29となるSiO2 に対して、き
わめて強い接着力があり、さらに熱処理(雰囲気ガスを
含む)に対する安定性が高い。この後、通常の製作工程
にて、例えばAlからなる電極や配線を形成し、メモリ
装置を製作する。
【0041】以上のように本実施例の強誘電体容量素子
は、MOSFETなどの他の駆動素子と同一基板に形成
する際に生じる剥離や結晶欠陥の発生を防ぎ、高信頼性
で、且つ低コストで形成することができる。従って、高
密度の不揮発性メモリを高信頼,低コストで製造でき
る。また本発明は、前述した実施例に限定されるもので
はなく、他にも発明の要旨を逸脱しない範囲で種々の変
形や応用が可能であることは勿論である。
【0042】
【発明の効果】以上詳述したように本発明によれば、強
誘電体容量素子を含む集積回路を形成する工程における
剥離や特性劣化を防止し、高信頼性、且つ低コストで形
成できる構造を有する強誘電体容量素子を提供すること
ができる。
【図面の簡単な説明】
【図1】本発明による強誘電体容量素子の概念的な構造
を示す図である。
【図2】本発明による第1実施例としての強誘電体容量
素子とMOSFETと組み合せる強誘電体メモリ装置の
概略的な構造を示す図である。
【図3】本発明による第2実施例としての強誘電体容量
素子の構造を示す図である。
【図4】本発明による第3実施例としての強誘電体容量
素子の構造を示す図である。
【図5】本発明による第4実施例としての強誘電体容量
素子の構造を示す図である。
【図6】本発明による第5実施例としての強誘電体容量
素子の構造を示す図である。
【図7】本発明による第6実施例としての強誘電体容量
素子の構造を示す図である。
【図8】従来の強誘電体薄膜用いた容量素子の構造を示
す図である。
【符号の説明】
1…SiO2 基板、2,12…接着層(adhesive laye
r) 、3,13,27…下部電極層、4,14…強誘電
体薄膜、5,16…上部電極層、6,17…MOSFE
T、7,18…メモリ素子、8…絶縁層、9,24…パ
ッシベーション層、10,26…第3電極、11,1
9,29…基板、15,27b…導電性酸化膜、19…
SiもしくはGaAsの基板、20…ソ―ス、21…ド
レイン、22…ゲ―ト、23…LOCOS領域、27…
貴金属層、28…高融点金属膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 C23C 14/08 N 9271−4K H01L 27/04 21/822 21/8242 27/108 27/10 451 7210−4M 39/02 ZAA B 9276−4M

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成される貴金属からなる下部
    電極と、 前記下部電極上に形成される強誘電体からなる強誘電体
    薄膜と、 前記強誘電体膜上に形成される該強誘電体膜よりも還元
    能が高い導電性酸化膜と、 前記酸化物導電性膜上に形成される貴金属以外の少なく
    とも1種類の金属材料からなる上部電極とで構成される
    強誘電体容量素子。
JP5235330A 1993-09-22 1993-09-22 強誘電体容量素子 Pending JPH0793969A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5235330A JPH0793969A (ja) 1993-09-22 1993-09-22 強誘電体容量素子
US08/308,647 US5471363A (en) 1993-09-22 1994-09-19 Ferroelectric capacitive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5235330A JPH0793969A (ja) 1993-09-22 1993-09-22 強誘電体容量素子

Publications (1)

Publication Number Publication Date
JPH0793969A true JPH0793969A (ja) 1995-04-07

Family

ID=16984514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5235330A Pending JPH0793969A (ja) 1993-09-22 1993-09-22 強誘電体容量素子

Country Status (2)

Country Link
US (1) US5471363A (ja)
JP (1) JPH0793969A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855966A (ja) * 1994-08-11 1996-02-27 Nec Corp 半導体不揮発性メモリ及びその信号読み出し方法
JPH09507342A (ja) * 1994-10-04 1997-07-22 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス
JP2001504282A (ja) * 1997-06-09 2001-03-27 テルコーディア テクノロジーズ インコーポレイテッド 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル
US6333537B1 (en) 1998-02-23 2001-12-25 Nec Corporation Thin film capacitor with an improved top electrode
US6338996B1 (en) 1999-04-21 2002-01-15 Nec Corporation Semiconductor memory device production method
US6380580B1 (en) 1998-02-25 2002-04-30 Nec Corporation Method of making a thin film capacitor with an improved top electrode
JP2002327266A (ja) * 2001-04-27 2002-11-15 Furuya Kinzoku:Kk 薄膜形成用イリジウム合金ターゲット材
JP2002353328A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2004077463A1 (ja) * 2003-02-26 2004-09-10 Tdk Corporation 電極層および誘電体層を含む積層体ユニット
WO2004077462A1 (ja) * 2003-02-26 2004-09-10 Tdk Corporation 電極層および誘電体層を含む積層体ユニット
WO2010103609A1 (ja) * 2009-03-09 2010-09-16 株式会社 東芝 情報記録再生装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0574275B1 (en) * 1992-06-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device having capacitor
JP2703206B2 (ja) * 1994-09-30 1998-01-26 三星電子株式会社 強誘電体キャパシタ及びその製造方法
KR100360468B1 (ko) * 1995-03-20 2003-01-24 삼성전자 주식회사 강유전성박막제조방법및이를적용한캐패시터및그제조방법
CA2225681C (en) * 1995-06-28 2001-09-11 Bell Communications Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
US5888585A (en) * 1996-02-08 1999-03-30 Symetrix Corporation Process for making an integrated circuit with high dielectric constant barium-strontium-niobium oxide
US6045677A (en) * 1996-02-28 2000-04-04 Nanosciences Corporation Microporous microchannel plates and method of manufacturing same
KR100234361B1 (ko) * 1996-06-17 1999-12-15 윤종용 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법
TW345723B (en) * 1996-07-09 1998-11-21 Hitachi Ltd Semiconductor memory and process for producing the same
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
DE19737323A1 (de) * 1997-08-28 1999-03-11 Philips Patentverwaltung Dünnschichtkondensator mit Schichtelektrode
JP3917272B2 (ja) * 1997-11-04 2007-05-23 株式会社日立製作所 半導体メモリ
US6700145B1 (en) * 1998-04-30 2004-03-02 International Business Machines Corporation Capacitor with high charge storage capacity
KR100293720B1 (ko) * 1998-10-01 2001-07-12 박종섭 반도체 소자의 캐패시터 형성 방법
DE19851167B4 (de) * 1998-11-06 2005-10-20 Herbert Kliem Elektrischer Kondensator
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
DE19902769A1 (de) * 1999-01-25 2000-07-27 Philips Corp Intellectual Pty Keramisches, passives Bauelement
JP2001015713A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 容量性素子
KR100335494B1 (ko) * 1999-10-30 2002-05-08 윤종용 Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
JP2001131673A (ja) * 1999-11-05 2001-05-15 Sony Corp 電子薄膜材料、誘電体キャパシタおよび不揮発性メモリ
US6801422B2 (en) * 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US7039697B2 (en) * 2000-11-01 2006-05-02 Snapnames.Com Inc. Registry-integrated internet domain name acquisition system
WO2002071477A1 (en) * 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2004288696A (ja) * 2003-03-19 2004-10-14 Fujitsu Ltd 半導体装置の製造方法
TWI251706B (en) * 2003-12-26 2006-03-21 Display Optronics Corp M Storage capacitor having light scattering function and manufacturing process of the same
JP4623005B2 (ja) * 2004-04-26 2011-02-02 Tdk株式会社 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法
NO20041733L (no) * 2004-04-28 2005-10-31 Thin Film Electronics Asa Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling.
US7428137B2 (en) * 2004-12-03 2008-09-23 Dowgiallo Jr Edward J High performance capacitor with high dielectric constant material
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Tdk株式会社 誘電体素子とその製造方法
WO2011114809A1 (ja) * 2010-03-16 2011-09-22 株式会社村田製作所 積層セラミック電子部品
US8298927B2 (en) * 2010-05-19 2012-10-30 Institute of Microelectronics, Chinese Academy of Sciences Method of adjusting metal gate work function of NMOS device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02248089A (ja) * 1989-03-22 1990-10-03 Toshiba Corp 電子部品
EP0478799B1 (en) * 1990-04-24 1996-12-04 Ramtron International Corporation Semiconductor device having ferroelectric material and method of producing the same
JPH0485878A (ja) * 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置
JPH04206869A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 半導体装置
US5142437A (en) * 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
US5164808A (en) * 1991-08-09 1992-11-17 Radiant Technologies Platinum electrode structure for use in conjunction with ferroelectric materials
JPH0563168A (ja) * 1991-08-30 1993-03-12 Sharp Corp アクテイブマトリクス基板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855966A (ja) * 1994-08-11 1996-02-27 Nec Corp 半導体不揮発性メモリ及びその信号読み出し方法
JPH09507342A (ja) * 1994-10-04 1997-07-22 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス
JP2001504282A (ja) * 1997-06-09 2001-03-27 テルコーディア テクノロジーズ インコーポレイテッド 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル
KR100420847B1 (ko) * 1998-02-23 2004-03-02 닛뽕덴끼 가부시끼가이샤 박막커패시터의 제조방법
US6333537B1 (en) 1998-02-23 2001-12-25 Nec Corporation Thin film capacitor with an improved top electrode
US6380580B1 (en) 1998-02-25 2002-04-30 Nec Corporation Method of making a thin film capacitor with an improved top electrode
US6338996B1 (en) 1999-04-21 2002-01-15 Nec Corporation Semiconductor memory device production method
JP2002327266A (ja) * 2001-04-27 2002-11-15 Furuya Kinzoku:Kk 薄膜形成用イリジウム合金ターゲット材
JP2002353328A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2004077463A1 (ja) * 2003-02-26 2004-09-10 Tdk Corporation 電極層および誘電体層を含む積層体ユニット
WO2004077462A1 (ja) * 2003-02-26 2004-09-10 Tdk Corporation 電極層および誘電体層を含む積層体ユニット
WO2010103609A1 (ja) * 2009-03-09 2010-09-16 株式会社 東芝 情報記録再生装置
JP5337234B2 (ja) * 2009-03-09 2013-11-06 株式会社東芝 情報記録再生装置及びその製造方法
US8581424B2 (en) 2009-03-09 2013-11-12 Kabushiki Kaisha Toshiba Information recording/reproducing device

Also Published As

Publication number Publication date
US5471363A (en) 1995-11-28

Similar Documents

Publication Publication Date Title
JPH0793969A (ja) 強誘電体容量素子
US5520992A (en) Electrodes for high dielectric constant materials
US4982309A (en) Electrodes for electrical ceramic oxide devices
US5003428A (en) Electrodes for ceramic oxide capacitors
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
EP0618598B1 (en) Improved electrode interface for high-dielectric-constant materials
US6777248B1 (en) Dielectric element and manufacturing method therefor
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
JP3190896B2 (ja) 強誘電体集積回路の製造方法
KR100553230B1 (ko) 수소-손상 강유전성 필름의 불활성 가스 회복 어닐링
US6917065B2 (en) Ferroelectric capacitor and semiconductor device
WO1991016731A1 (fr) Dispositif a semiconducteur avec materiau ferro-electrique et procede de production de ce dispositif
KR19990083292A (ko) 강유전체집적회로의제조방법
JPH09246490A (ja) 半導体装置及びその製造方法
JPH11145407A (ja) 半導体メモリ
JP3182889B2 (ja) 強誘電体装置
JPH1168057A (ja) 誘電体素子
US6734456B2 (en) Ferroelectric film and semiconductor device
JPH118362A (ja) 誘電体素子、誘電体メモリ、誘電体メモリの製造方法および強誘電体メモリの動作方法
JP2000243923A (ja) 強誘電体素子
JP3248475B2 (ja) 強誘電体不揮発メモリセル構造の製造方法
JPH0748448B2 (ja) 薄膜キャパシタとその製造方法
JPH11307733A (ja) 強誘電体集積回路の製造方法
JPH04206869A (ja) 半導体装置
JP2000068465A (ja) 半導体装置及びその形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041019