JPH0637626A - バイアス電流供給回路 - Google Patents
バイアス電流供給回路Info
- Publication number
- JPH0637626A JPH0637626A JP4071702A JP7170292A JPH0637626A JP H0637626 A JPH0637626 A JP H0637626A JP 4071702 A JP4071702 A JP 4071702A JP 7170292 A JP7170292 A JP 7170292A JP H0637626 A JPH0637626 A JP H0637626A
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- potential
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 バイアス電流を外部の回路に供給する際に、
休止状態にある回路に対しては供給を遮断することで消
費電流の低減を図る。 【構成】 ノードＮ４がバイアス電圧源８に接続され、
ノードＮ３が出力端子１２に接続され、ノードＮ４とノ
ードＮ３との電位差に応じてノードＮ２の電位が変化す
る差動対増幅段１と、ノードＮ２の電位に応じてノード
Ｎ３の電位を変化させる負帰還ループ回路２と、ノード
Ｎ３に接続され、制御信号ＶCTL を入力されるとノード
Ｎ３の電位を降下させ、外部へのバイアス電流の供給を
遮断するトランジスタＱ４とを備える。
休止状態にある回路に対しては供給を遮断することで消
費電流の低減を図る。 【構成】 ノードＮ４がバイアス電圧源８に接続され、
ノードＮ３が出力端子１２に接続され、ノードＮ４とノ
ードＮ３との電位差に応じてノードＮ２の電位が変化す
る差動対増幅段１と、ノードＮ２の電位に応じてノード
Ｎ３の電位を変化させる負帰還ループ回路２と、ノード
Ｎ３に接続され、制御信号ＶCTL を入力されるとノード
Ｎ３の電位を降下させ、外部へのバイアス電流の供給を
遮断するトランジスタＱ４とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、バイアス電流の供給を
行う回路に関する。
行う回路に関する。
【０００２】
【従来の技術】ＥＣＬ（emitter coupled logic ）ゲー
ト回路を例にとると、回路が動作するためにはバイアス
電流の供給を受ける必要がある。そこで、ＥＣＬゲート
回路とは別にバイアス電圧源を設け、バイアス電流を供
給していた。
ト回路を例にとると、回路が動作するためにはバイアス
電流の供給を受ける必要がある。そこで、ＥＣＬゲート
回路とは別にバイアス電圧源を設け、バイアス電流を供
給していた。
【０００３】
【発明が解決しようとする課題】しかし、従来は複数の
ＥＣＬゲート回路のうち、各回路の動作状態とは無関係
に全ての回路に常時バイアス電流を供給し続けていた。
よって、休止期間中の回路にも無駄なバイアス電流が常
時供給されていた。特にＥＣＬ回路では、動作状態にか
かわらず消費電流はほぼ一定であり、休止期間中のブロ
ックにも動作中のブロックと同様な電流が消費される。
このことは、回路全体の消費電力の低減化を図る上で、
大きな妨げとなっていた。
ＥＣＬゲート回路のうち、各回路の動作状態とは無関係
に全ての回路に常時バイアス電流を供給し続けていた。
よって、休止期間中の回路にも無駄なバイアス電流が常
時供給されていた。特にＥＣＬ回路では、動作状態にか
かわらず消費電流はほぼ一定であり、休止期間中のブロ
ックにも動作中のブロックと同様な電流が消費される。
このことは、回路全体の消費電力の低減化を図る上で、
大きな妨げとなっていた。
【０００４】本発明は上記事情に鑑みてなされたもの
で、消費電流の低減化が可能なバイアス電流供給回路を
提供することを目的とする。
で、消費電流の低減化が可能なバイアス電流供給回路を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明のバイアス電流供
給回路は、第１のノードがバイアス電圧源に接続され、
第２のノードが外部へバイアス電流を供給する出力端子
に接続され、第１のノードと第２のノードの電位差に応
じて第３のノードの電位が変化する差動対増幅段と、前
記差動対増幅段の第３のノードの電位に応じて前記第２
のノードの電位を変化させる負帰還ループ回路と、前記
第２のノードに接続され、制御信号を入力されると前記
第２のノードの電位を降下させ、外部へのバイアス電流
の供給を遮断する電位降下手段とを備えたことを特徴と
している。
給回路は、第１のノードがバイアス電圧源に接続され、
第２のノードが外部へバイアス電流を供給する出力端子
に接続され、第１のノードと第２のノードの電位差に応
じて第３のノードの電位が変化する差動対増幅段と、前
記差動対増幅段の第３のノードの電位に応じて前記第２
のノードの電位を変化させる負帰還ループ回路と、前記
第２のノードに接続され、制御信号を入力されると前記
第２のノードの電位を降下させ、外部へのバイアス電流
の供給を遮断する電位降下手段とを備えたことを特徴と
している。
【０００６】ここで、前記差動対増幅段は第１のトラン
ジスタのベースが前記第１のノードに接続され、第２の
トランジスタのベースが前記第２のノードに接続され、
前記第１及び第２のトランジスタのエミッタが第１の抵
抗を介して第２の電源電圧端子に共通接続され、前記第
１のトランジスタのコレクタが第１の電源電圧端子に接
続され、前記第２のトランジスタのコレクタが第２の抵
抗を介して前記第１の電源電圧端子に接続されており、
前記負帰還ループ回路は第３のトランジスタのベースが
前記第１のトランジスタのコレクタに、コレクタが第１
の電源電圧端子に、エミッタが第３の抵抗を介して前記
第２のノードに接続されており、前記電位降下手段は、
第４のトランジスタのコレクタが前記第２のノードに、
エミッタが前記第２の電源電圧端子に接続され、ベース
が前記制御信号を入力されるものであってもよい。
ジスタのベースが前記第１のノードに接続され、第２の
トランジスタのベースが前記第２のノードに接続され、
前記第１及び第２のトランジスタのエミッタが第１の抵
抗を介して第２の電源電圧端子に共通接続され、前記第
１のトランジスタのコレクタが第１の電源電圧端子に接
続され、前記第２のトランジスタのコレクタが第２の抵
抗を介して前記第１の電源電圧端子に接続されており、
前記負帰還ループ回路は第３のトランジスタのベースが
前記第１のトランジスタのコレクタに、コレクタが第１
の電源電圧端子に、エミッタが第３の抵抗を介して前記
第２のノードに接続されており、前記電位降下手段は、
第４のトランジスタのコレクタが前記第２のノードに、
エミッタが前記第２の電源電圧端子に接続され、ベース
が前記制御信号を入力されるものであってもよい。
【０００７】
【作用】差動対増幅段の第１のノードにバイアス電圧源
のバイアス電圧が入力され、この第１のノードの電位
が、出力端子に接続された第２のノードの電位に対して
相対的に変化すると、この電位差に応じて第３のノード
の電位が変化し、負帰還ループ回路により第３のノード
の電位に応じて第２のノードの電位が変化する。制御信
号が電位降下手段に入力されない場合は、この第２のノ
ードが接続された出力端子より外部へバイアス電流が供
給される。制御信号が電位降下手段に入力されると、第
２のノードの電位が降下して外部へのバイアス電流の供
給が遮断される。
のバイアス電圧が入力され、この第１のノードの電位
が、出力端子に接続された第２のノードの電位に対して
相対的に変化すると、この電位差に応じて第３のノード
の電位が変化し、負帰還ループ回路により第３のノード
の電位に応じて第２のノードの電位が変化する。制御信
号が電位降下手段に入力されない場合は、この第２のノ
ードが接続された出力端子より外部へバイアス電流が供
給される。制御信号が電位降下手段に入力されると、第
２のノードの電位が降下して外部へのバイアス電流の供
給が遮断される。
【０００８】ここで、差動対増幅段が第１及び第２のト
ランジスタと第１及び第２の抵抗を有し、負帰還ループ
回路が第３のトランジスタと第３の抵抗を有し、電位降
下手段が第４のトランジスタを有する場合、第１のノー
ドを介してバイアス電圧源よりバイアス電圧が入力され
る。このとき、例えばバイアス電圧が上昇するように変
化したとすると、第１のトランジスタのコレクタ電流が
増加し、第２のトランジスタのコレクタ電流は逆に減少
する。第３のトランジスタのベースが接続された第３の
ノードの電位が上昇し、この第３のトランジスタのコレ
クタ電流が増加して、第２のトランジスタのベース電位
が上昇し、第１のトランジスタのベース電位と同レベル
に追い付こうとする。このように、第１のノードの電位
に応じて第２のノードの電位が変化するため、バイアス
電源電圧に応じた出力が第２のノードより出力される。
そして、電位降下手段の第４のトランジスタのベースに
制御信号が入力されると、第２のノードの電位が降下
し、外部へのバイアス電流の供給が遮断され消費電力が
低減される。
ランジスタと第１及び第２の抵抗を有し、負帰還ループ
回路が第３のトランジスタと第３の抵抗を有し、電位降
下手段が第４のトランジスタを有する場合、第１のノー
ドを介してバイアス電圧源よりバイアス電圧が入力され
る。このとき、例えばバイアス電圧が上昇するように変
化したとすると、第１のトランジスタのコレクタ電流が
増加し、第２のトランジスタのコレクタ電流は逆に減少
する。第３のトランジスタのベースが接続された第３の
ノードの電位が上昇し、この第３のトランジスタのコレ
クタ電流が増加して、第２のトランジスタのベース電位
が上昇し、第１のトランジスタのベース電位と同レベル
に追い付こうとする。このように、第１のノードの電位
に応じて第２のノードの電位が変化するため、バイアス
電源電圧に応じた出力が第２のノードより出力される。
そして、電位降下手段の第４のトランジスタのベースに
制御信号が入力されると、第２のノードの電位が降下
し、外部へのバイアス電流の供給が遮断され消費電力が
低減される。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１に、本実施例によるバイアス電流供
給回路の構成を示す。この回路は、差動対増幅段１、負
帰還ループ回路２、電位降下手段としての電流引抜き用
トランジスタＱ４を備えている。
して説明する。図１に、本実施例によるバイアス電流供
給回路の構成を示す。この回路は、差動対増幅段１、負
帰還ループ回路２、電位降下手段としての電流引抜き用
トランジスタＱ４を備えている。
【００１０】差動対増幅段１は、ｎｐｎトランジスタＱ
１及びＱ２と、抵抗Ｒ１及びＲ２とを有している。トラ
ンジスタＱ１のベースは、ノードＮ４を介してバイアス
電圧源８に接続され、コレクタは接地され、エミッタは
ノードＮ１に接続されている。トランジスタＱ２のベー
スはノードＮ３に接続され、コレクタはノードＮ２に接
続され、エミッタはノードＮ１に接続されている。ノー
ドＮ２と接地端子との間には、抵抗Ｒ２が接続されてい
る。ノードＮ３は、出力端子１２を介してバイアス電流
を供給すべき外部の回路に接続されている。トランジス
タＱ１とＱ２のエミッタが共通接続されたノードＮ１と
負の電源電圧ＶEE端子との間には、抵抗Ｒ１が接続され
ている。
１及びＱ２と、抵抗Ｒ１及びＲ２とを有している。トラ
ンジスタＱ１のベースは、ノードＮ４を介してバイアス
電圧源８に接続され、コレクタは接地され、エミッタは
ノードＮ１に接続されている。トランジスタＱ２のベー
スはノードＮ３に接続され、コレクタはノードＮ２に接
続され、エミッタはノードＮ１に接続されている。ノー
ドＮ２と接地端子との間には、抵抗Ｒ２が接続されてい
る。ノードＮ３は、出力端子１２を介してバイアス電流
を供給すべき外部の回路に接続されている。トランジス
タＱ１とＱ２のエミッタが共通接続されたノードＮ１と
負の電源電圧ＶEE端子との間には、抵抗Ｒ１が接続され
ている。
【００１１】負帰還ループ回路２は、ｎｐｎトランジス
タＱ３と抵抗Ｒ３を有している。トランジスタＱ３のベ
ースは、差動対増幅段１のノードＮ２に接続され、コレ
クタは接地され、エミッタは抵抗Ｒ３を介してノードＮ
３に接続されている。
タＱ３と抵抗Ｒ３を有している。トランジスタＱ３のベ
ースは、差動対増幅段１のノードＮ２に接続され、コレ
クタは接地され、エミッタは抵抗Ｒ３を介してノードＮ
３に接続されている。
【００１２】電流引抜き用のｎｐｎトランジスタＱ４の
ベースは、制御信号ＶCTL を入力される端子１４に接続
され、コレクタはノードＮ３に接続され、エミッタは電
源電圧ＶEE端子に接続されている。
ベースは、制御信号ＶCTL を入力される端子１４に接続
され、コレクタはノードＮ３に接続され、エミッタは電
源電圧ＶEE端子に接続されている。
【００１３】このような構成を有した本実施例のバイア
ス電流供給回路は、次のように動作する。
ス電流供給回路は、次のように動作する。
【００１４】先ず、外部から制御信号ＶCTL が入力され
ず、トランジスタＱ４が非導通状態にあるときは以下の
ようである。差動対増幅段１のトランジスタＱ１のベー
スに、バイアス電圧源８よりノードＮ４を介してバイア
ス電圧ＶCSが供給される。このバイアス電圧ＶCSが変動
し、トランジスタＱ１のベース電位が変動しても、トラ
ンジスタＱ２のベース電位はトランジスタＱ１のベース
電位にトラッキングするように変動し安定する。例え
ば、バイアス電圧ＶCSが上昇し、トランジスタＱ１のベ
ース電位が上昇すると、このトランジスタＱ１のコレク
タ電流が増加し、トランジスタＱ２のコレクタ電流は減
少する。抵抗Ｒ２における電圧降下が減少し、トランジ
スタＱ２のコレクタが接続されたノードＮ２の電位が上
昇する。このノードＮ２に接続されたトランジスタＱ３
のベース電位が上昇し、トランジスタＱ３のコレクタ電
流が増加する。これにより、トランジスタＱ２のベース
電位が上昇し、トランジスタＱ１のベース電位まで到達
しようとする。
ず、トランジスタＱ４が非導通状態にあるときは以下の
ようである。差動対増幅段１のトランジスタＱ１のベー
スに、バイアス電圧源８よりノードＮ４を介してバイア
ス電圧ＶCSが供給される。このバイアス電圧ＶCSが変動
し、トランジスタＱ１のベース電位が変動しても、トラ
ンジスタＱ２のベース電位はトランジスタＱ１のベース
電位にトラッキングするように変動し安定する。例え
ば、バイアス電圧ＶCSが上昇し、トランジスタＱ１のベ
ース電位が上昇すると、このトランジスタＱ１のコレク
タ電流が増加し、トランジスタＱ２のコレクタ電流は減
少する。抵抗Ｒ２における電圧降下が減少し、トランジ
スタＱ２のコレクタが接続されたノードＮ２の電位が上
昇する。このノードＮ２に接続されたトランジスタＱ３
のベース電位が上昇し、トランジスタＱ３のコレクタ電
流が増加する。これにより、トランジスタＱ２のベース
電位が上昇し、トランジスタＱ１のベース電位まで到達
しようとする。
【００１５】バイアス電圧ＶCSが下降したときは、これ
と逆の作用が生じてやはりトランジスタＱ２のベース電
位がトランジスタＱ１のベース電位まで下降しようとす
る。
と逆の作用が生じてやはりトランジスタＱ２のベース電
位がトランジスタＱ１のベース電位まで下降しようとす
る。
【００１６】このように、電流引抜き用のトランジスタ
Ｑ４がオフしている間は、トランジスタＱ２のベース電
位はバイアス電圧ＶCSと同様な電位を保つように変化す
る。よって、トランジスタＱ２のベースが接続された出
力端子１２からは、バイアス電圧源８から直接バイアス
電圧ＶCSを外部へ出力している場合と同様に、バイアス
電圧ＶCSに応じた電圧を出力することができる。
Ｑ４がオフしている間は、トランジスタＱ２のベース電
位はバイアス電圧ＶCSと同様な電位を保つように変化す
る。よって、トランジスタＱ２のベースが接続された出
力端子１２からは、バイアス電圧源８から直接バイアス
電圧ＶCSを外部へ出力している場合と同様に、バイアス
電圧ＶCSに応じた電圧を出力することができる。
【００１７】トランジスタＱ４のベースに制御信号ＶCT
L が入力されると、導通状態になる。トランジスタＱ２
のベース電位が低下してオフする。これにより、トラン
ジスタＱ２のコレクタが接続されたノードＮ２の電位は
接地電位まで上昇する。しかし、トランジスタＱ４の駆
動能力を高く設定しておくことで、抵抗Ｒ３に電圧降下
が生じ、トランジスタＱ２のベース電位は電源電圧ＶEE
付近まで降下する。これにより、出力端子１２からはバ
イアス電流は出力されなくなり、外部の回路への供給は
遮断される。この結果、この出力端子１２に接続されて
いる回路へはバイアス電流は供給されなくなり、この回
路の消費電力を全てカットすることができる。また、こ
の回路へバイアス電流を供給する場合には、トランジス
タＱ４のベースへの制御信号ＶCTL の入力を停止し、オ
フさせればよい。
L が入力されると、導通状態になる。トランジスタＱ２
のベース電位が低下してオフする。これにより、トラン
ジスタＱ２のコレクタが接続されたノードＮ２の電位は
接地電位まで上昇する。しかし、トランジスタＱ４の駆
動能力を高く設定しておくことで、抵抗Ｒ３に電圧降下
が生じ、トランジスタＱ２のベース電位は電源電圧ＶEE
付近まで降下する。これにより、出力端子１２からはバ
イアス電流は出力されなくなり、外部の回路への供給は
遮断される。この結果、この出力端子１２に接続されて
いる回路へはバイアス電流は供給されなくなり、この回
路の消費電力を全てカットすることができる。また、こ
の回路へバイアス電流を供給する場合には、トランジス
タＱ４のベースへの制御信号ＶCTL の入力を停止し、オ
フさせればよい。
【００１８】図２に、本実施例によるバイアス電流供給
回路３と、バイアス電流を供給すべき回路の一例として
ＥＣＬゲート回路７の具体的な構成を示す。また、バイ
アス電流供給回路３は、上述した差動対増幅段１、負帰
還ループ回路２、電流引抜き用トランジスタＱ４と、こ
のトランジスタＱ４に制御信号を与える制御信号発生回
路４を備えている。
回路３と、バイアス電流を供給すべき回路の一例として
ＥＣＬゲート回路７の具体的な構成を示す。また、バイ
アス電流供給回路３は、上述した差動対増幅段１、負帰
還ループ回路２、電流引抜き用トランジスタＱ４と、こ
のトランジスタＱ４に制御信号を与える制御信号発生回
路４を備えている。
【００１９】制御信号発生回路４は、ｎｐｎトランジス
タＱ５〜Ｑ８、抵抗Ｒ４〜Ｒ７、ダイオードＤ１〜Ｄ３
を有している。トランジスタＱ５のベースは、信号ＶC
が入力される端子２１が接続され、コレクタは接地端子
に接続され、エミッタはノードＮ１１に接続されてい
る。トランジスタＱ６のベースは、基準信号ＶR が入力
される端子２２に接続され、コレクタは抵抗Ｒ５を介し
て接地され、エミッタはノードＮ１１に接続されてい
る。ノードＮ１１には、トランジスタＱ７のコレクタが
接続され、このベースはバイアス電圧ＶCSが入力される
端子２３が接続され、エミッタは抵抗Ｒ４を介して電源
電圧ＶEE端子が接続されている。トランジスタＱ８のベ
ースは、抵抗Ｒ５とトランジスタＱ６のコレクタとを接
続するノードＮ１２に接続され、コレクタは接地端子に
接続されている。また、このトランジスタＱ８のエミッ
タと電源電位ＶEE端子との間には、ダイオードＤ１〜Ｄ
３と抵抗Ｒ６及びＲ７が直列に接続されている。抵抗Ｒ
６と抵抗Ｒ７とを接続するノードＮ１３には、電流引抜
き用のトランジスタＱ４のベースが接続されている。
タＱ５〜Ｑ８、抵抗Ｒ４〜Ｒ７、ダイオードＤ１〜Ｄ３
を有している。トランジスタＱ５のベースは、信号ＶC
が入力される端子２１が接続され、コレクタは接地端子
に接続され、エミッタはノードＮ１１に接続されてい
る。トランジスタＱ６のベースは、基準信号ＶR が入力
される端子２２に接続され、コレクタは抵抗Ｒ５を介し
て接地され、エミッタはノードＮ１１に接続されてい
る。ノードＮ１１には、トランジスタＱ７のコレクタが
接続され、このベースはバイアス電圧ＶCSが入力される
端子２３が接続され、エミッタは抵抗Ｒ４を介して電源
電圧ＶEE端子が接続されている。トランジスタＱ８のベ
ースは、抵抗Ｒ５とトランジスタＱ６のコレクタとを接
続するノードＮ１２に接続され、コレクタは接地端子に
接続されている。また、このトランジスタＱ８のエミッ
タと電源電位ＶEE端子との間には、ダイオードＤ１〜Ｄ
３と抵抗Ｒ６及びＲ７が直列に接続されている。抵抗Ｒ
６と抵抗Ｒ７とを接続するノードＮ１３には、電流引抜
き用のトランジスタＱ４のベースが接続されている。
【００２０】ＥＣＬゲート回路７は、カレントスイッチ
ング段５とエミッタフォロワ段６とを有している。カレ
ントスイッチング段５は、ｎｐｎトランジスタＱ９〜Ｑ
１１、抵抗Ｒ８〜Ｒ１０を有している。トランジスタＱ
９のベースは、信号ＶINが入力される端子２７が接続さ
れ、コレクタは抵抗Ｒ９を介して接地端子に接続され、
エミッタはノードＮ２１に接続されている。トランジス
タＱ１０のベースは、基準信号ＶR が入力される端子２
８に接続され、コレクタは抵抗Ｒ１０を介して接地さ
れ、エミッタはノードＮ２１に接続されている。ノード
Ｎ２１には、トランジスタＱ１１のコレクタが接続さ
れ、このベースには出力端子１２が接続され、エミッタ
は抵抗Ｒ８を介して電源電圧ＶEE端子に接続されてい
る。
ング段５とエミッタフォロワ段６とを有している。カレ
ントスイッチング段５は、ｎｐｎトランジスタＱ９〜Ｑ
１１、抵抗Ｒ８〜Ｒ１０を有している。トランジスタＱ
９のベースは、信号ＶINが入力される端子２７が接続さ
れ、コレクタは抵抗Ｒ９を介して接地端子に接続され、
エミッタはノードＮ２１に接続されている。トランジス
タＱ１０のベースは、基準信号ＶR が入力される端子２
８に接続され、コレクタは抵抗Ｒ１０を介して接地さ
れ、エミッタはノードＮ２１に接続されている。ノード
Ｎ２１には、トランジスタＱ１１のコレクタが接続さ
れ、このベースには出力端子１２が接続され、エミッタ
は抵抗Ｒ８を介して電源電圧ＶEE端子に接続されてい
る。
【００２１】エミッタフォロワ段６のトランジスタＱ１
２のベースは、抵抗Ｒ１０とトランジスタＱ１０のコレ
クタとを接続するノードＮ２２に接続され、コレクタは
接地端子に接続され、エミッタは出力端子３０が接続さ
れたノードＮ２３に接続されている。このノードＮ２３
には、トランジスタＱ１３のコレクタが接続され、ベー
スはトランジスタＱ１１と共に出力端子１２に接続さ
れ、エミッタは抵抗Ｒ１１を介して電源電位ＶEE端子に
接続されている。
２のベースは、抵抗Ｒ１０とトランジスタＱ１０のコレ
クタとを接続するノードＮ２２に接続され、コレクタは
接地端子に接続され、エミッタは出力端子３０が接続さ
れたノードＮ２３に接続されている。このノードＮ２３
には、トランジスタＱ１３のコレクタが接続され、ベー
スはトランジスタＱ１１と共に出力端子１２に接続さ
れ、エミッタは抵抗Ｒ１１を介して電源電位ＶEE端子に
接続されている。
【００２２】ＥＣＬゲート回路７において、カレントス
イッチング段５及びエミッタフォロワ段６は、それぞれ
トランジスタＱ１１及びＱ１３のベースにバイアス電流
を供給されて動作する。よって、バイアス電流供給回路
３からのバイアス電流の供給が遮断されると、カレント
スイッチング段５及びエミッタフォロワ段６はいずれも
動作しなくなり、このＥＣＬゲート回路７における消費
電力は０となる。
イッチング段５及びエミッタフォロワ段６は、それぞれ
トランジスタＱ１１及びＱ１３のベースにバイアス電流
を供給されて動作する。よって、バイアス電流供給回路
３からのバイアス電流の供給が遮断されると、カレント
スイッチング段５及びエミッタフォロワ段６はいずれも
動作しなくなり、このＥＣＬゲート回路７における消費
電力は０となる。
【００２３】このＥＣＬゲート回路７へのバイアス電流
の供給は、上述したように、トランジスタＱ４のベース
に入力される制御信号ＶCTL により制御される。
の供給は、上述したように、トランジスタＱ４のベース
に入力される制御信号ＶCTL により制御される。
【００２４】この制御信号ＶCTL は、制御信号発生回路
４により生成される。制御信号発生回路４は、ＥＣＬゲ
ート回路７の基本的な回路構成と同等のものである。こ
こでは、ＥＣＬゲート回路７の基本的な回路の他に、さ
らにトランジスタＱ８のエミッタと抵抗Ｒ７との間に、
ダイオードＤ１〜Ｄ３及び抵抗Ｒ６を付加している。こ
れは、次のような点を考慮したものである。
４により生成される。制御信号発生回路４は、ＥＣＬゲ
ート回路７の基本的な回路構成と同等のものである。こ
こでは、ＥＣＬゲート回路７の基本的な回路の他に、さ
らにトランジスタＱ８のエミッタと抵抗Ｒ７との間に、
ダイオードＤ１〜Ｄ３及び抵抗Ｒ６を付加している。こ
れは、次のような点を考慮したものである。
【００２５】ＥＣＬゲート回路７は、カレントスイッチ
ング段５のトランジスタＱ９及びＱ１０のベースに、信
号ＶIN及び基準信号ＶR をそれぞれ入力され、相対的な
電位差に基づいて動作する。制御信号発生回路４もＥＣ
Ｌゲート回路７と基本構成が同等であるため、トランジ
スタＱ５及びＱ６のベースに信号ＶC 及び基準信号ＶR
を入力されて動作する。この信号ＶC のレベルを、ＥＣ
Ｌゲート回路７に入力すべき信号ＶINと同等にすると、
回路構成を簡略化することができる。しかし、この場合
にトランジスタＱ８のエミッタの電位は、電流引抜き用
のトランジスタＱ４のベースに入力する制御信号ＶCTL
としては高すぎる。そこで、ダイオードＤ１〜Ｄ３及び
抵抗Ｒ６で電位を降下させている。
ング段５のトランジスタＱ９及びＱ１０のベースに、信
号ＶIN及び基準信号ＶR をそれぞれ入力され、相対的な
電位差に基づいて動作する。制御信号発生回路４もＥＣ
Ｌゲート回路７と基本構成が同等であるため、トランジ
スタＱ５及びＱ６のベースに信号ＶC 及び基準信号ＶR
を入力されて動作する。この信号ＶC のレベルを、ＥＣ
Ｌゲート回路７に入力すべき信号ＶINと同等にすると、
回路構成を簡略化することができる。しかし、この場合
にトランジスタＱ８のエミッタの電位は、電流引抜き用
のトランジスタＱ４のベースに入力する制御信号ＶCTL
としては高すぎる。そこで、ダイオードＤ１〜Ｄ３及び
抵抗Ｒ６で電位を降下させている。
【００２６】このように、本実施例によれば複数のＥＣ
Ｌゲート回路のうち休止期間に入ったものについては、
バイアス電流の供給を遮断し、そのＥＣＬゲート回路の
消費電力を０にすることができる。これにより、システ
ム全体の低消費電力化が達成される。
Ｌゲート回路のうち休止期間に入ったものについては、
バイアス電流の供給を遮断し、そのＥＣＬゲート回路の
消費電力を０にすることができる。これにより、システ
ム全体の低消費電力化が達成される。
【００２７】上述した実施例は一例であり、本発明を限
定するものではない。例えば、差動増幅段及び負帰還ル
ープ回路の具体的な構成は図１に示されたものに限ら
ず、バイアス電圧源の出力電圧に応じて同様に電位が変
化する電圧を外部へ供給し得るものであればよい。同様
に、出力端子に接続されたノードの電位を降下させる手
段は、図１のトランジスタＱ４に限らず、バイアス電圧
の外部への供給を遮断し得るものであればよい。
定するものではない。例えば、差動増幅段及び負帰還ル
ープ回路の具体的な構成は図１に示されたものに限ら
ず、バイアス電圧源の出力電圧に応じて同様に電位が変
化する電圧を外部へ供給し得るものであればよい。同様
に、出力端子に接続されたノードの電位を降下させる手
段は、図１のトランジスタＱ４に限らず、バイアス電圧
の外部への供給を遮断し得るものであればよい。
【００２８】また、バイアス電流を供給する対象として
ＥＣＬゲートを挙げたが、バイポーラトランジスタで構
成されたメモリ装置等であってもよい。メモリ装置で
は、アドレスで指定した範囲のメモリ領域に対しての
み、データの読み出し、又は書き込みが行われる。この
場合に、選択されなかったメモリ領域やアドレスデコー
ダへのバイアス電流の供給を遮断することで、消費電力
を低減させる効果が得られる。
ＥＣＬゲートを挙げたが、バイポーラトランジスタで構
成されたメモリ装置等であってもよい。メモリ装置で
は、アドレスで指定した範囲のメモリ領域に対しての
み、データの読み出し、又は書き込みが行われる。この
場合に、選択されなかったメモリ領域やアドレスデコー
ダへのバイアス電流の供給を遮断することで、消費電力
を低減させる効果が得られる。
【００２９】
【発明の効果】以上説明したように本発明によれば、バ
イアス電流を外部の回路へ供給すべきときは、バイアス
電圧源からバイアス電圧を第１のノードに入力され、出
力端子に接続された第２のノードとの間の電位差に応じ
て第３のノードの電位を変化させる差動対増幅段と、こ
の第３のノードの電位に応じて第２のノードの電位を変
化させる負帰還ループ回路とにより、バイアス電圧源と
外部の回路とを直接接続した場合と同様にバイアス電流
を供給することができ、さらにバイアス電流の供給が不
要な場合には、電位降下手段によって第２のノードの電
位を降下させることでバイアス電流の出力が遮断され、
消費電力の低減化が達成される。
イアス電流を外部の回路へ供給すべきときは、バイアス
電圧源からバイアス電圧を第１のノードに入力され、出
力端子に接続された第２のノードとの間の電位差に応じ
て第３のノードの電位を変化させる差動対増幅段と、こ
の第３のノードの電位に応じて第２のノードの電位を変
化させる負帰還ループ回路とにより、バイアス電圧源と
外部の回路とを直接接続した場合と同様にバイアス電流
を供給することができ、さらにバイアス電流の供給が不
要な場合には、電位降下手段によって第２のノードの電
位を降下させることでバイアス電流の出力が遮断され、
消費電力の低減化が達成される。
【図面の簡単な説明】
【図１】本発明の一実施例によるバイアス電流供給回路
の構成を示した回路図。
の構成を示した回路図。
【図２】同バイアス電流供給回路と制御信号を発生する
回路の一例を示した回路図。
回路の一例を示した回路図。
１ 差動対増幅段 ２ 負帰還ループ回路 ３ バイアス電流供給回路 ４ 制御信号発生回路 ５ カレントスイッチング段 ６ エミッタフォロワ段 ７ ＥＣＬゲート回路 ８ バイアス電圧源 Ｑ１〜Ｑ１３ ｎｐｎトランジスタ
Claims (2)
- 【請求項１】第１のノードがバイアス電圧源に接続さ
れ、第２のノードが外部へバイアス電流を供給する出力
端子に接続され、第１のノードと第２のノードの電位差
に応じて第３のノードの電位が変化する差動対増幅段
と、 前記差動対増幅段の第３のノードの電位に応じて前記第
２のノードの電位を変化させる負帰還ループ回路と、 前記第２のノードに接続され、制御信号を入力されると
前記第２のノードの電位を降下させ、外部へのバイアス
電流の供給を遮断する電位降下手段とを備えたことを特
徴とするバイアス電流供給回路。 - 【請求項２】前記差動対増幅段は、第１のトランジスタ
のベースが前記第１のノードに接続され、第２のトラン
ジスタのベースが前記第２のノードに接続され、前記第
１及び第２のトランジスタのエミッタが第１の抵抗を介
して第２の電源電圧端子に共通接続され、前記第１のト
ランジスタのコレクタが第１の電源電圧端子に接続さ
れ、前記第２のトランジスタのコレクタが前記第３のノ
ードに接続され、前記第３のノードが第２の抵抗を介し
て前記第１の電源電圧端子に接続されており、 前記負帰還ループ回路は、第３のトランジスタのベース
が前記第３のノードにに接続され、コレクタが前記第１
の電源電圧端子に接続され、エミッタが第３の抵抗を介
して前記第２のノードに接続されており、 前記電位降下手段は、第４のトランジスタのコレクタが
前記第２のノードに接続され、エミッタが前記第２の電
源電圧端子に接続され、ベースが前記制御信号を入力さ
れる端子に接続されていることを特徴とする請求項１記
載のバイアス電流供給回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4071702A JPH0637626A (ja) | 1992-03-27 | 1992-03-27 | バイアス電流供給回路 |
| US08/033,890 US5397935A (en) | 1992-03-27 | 1993-03-18 | Bias current supplying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4071702A JPH0637626A (ja) | 1992-03-27 | 1992-03-27 | バイアス電流供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637626A true JPH0637626A (ja) | 1994-02-10 |
Family
ID=13468138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4071702A Pending JPH0637626A (ja) | 1992-03-27 | 1992-03-27 | バイアス電流供給回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5397935A (ja) |
| JP (1) | JPH0637626A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69320326T2 (de) * | 1993-05-07 | 1998-12-24 | Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano | Mit niedriger Versorgungsspannung arbeitender, eine Hysteresis aufweisender Komparator |
| WO1996010865A1 (en) * | 1994-10-03 | 1996-04-11 | Motorola Inc. | Method and apparatus for providing a low voltage level shift |
| US7705642B2 (en) * | 2007-02-08 | 2010-04-27 | Mosaid Technologies Incorporated | Simplified bias circuitry for differential buffer stage with symmetric loads |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257319A (ja) * | 1985-09-03 | 1987-03-13 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | Ｅｃｌ回路用の基準発生器の基準供給電圧レベルを減じるための回路配置 |
| JPS6267925A (ja) * | 1985-09-19 | 1987-03-27 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 局部に分布されるｅｃｌスレ−ブ基準発生器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8401847A (nl) * | 1984-06-12 | 1986-01-02 | Philips Nv | Niveauverschuivingsschakeling. |
| FR2635620B1 (fr) * | 1988-08-19 | 1991-08-02 | Radiotechnique Compelec | Circuit d'entree a commutation acceleree |
| JP2628785B2 (ja) * | 1990-10-19 | 1997-07-09 | シャープ株式会社 | 出力回路 |
-
1992
- 1992-03-27 JP JP4071702A patent/JPH0637626A/ja active Pending
-
1993
- 1993-03-18 US US08/033,890 patent/US5397935A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257319A (ja) * | 1985-09-03 | 1987-03-13 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | Ｅｃｌ回路用の基準発生器の基準供給電圧レベルを減じるための回路配置 |
| JPS6267925A (ja) * | 1985-09-19 | 1987-03-27 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 局部に分布されるｅｃｌスレ−ブ基準発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5397935A (en) | 1995-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| EP0218338A1 (en) | A power-down arrangement for an ecl circuit | |
| US4413226A (en) | Voltage regulator circuit | |
| US4937515A (en) | Low supply voltage current mirror circuit | |
| EP0258627B1 (en) | Logic level control for current switch emitter follower logic | |
| JPH0637626A (ja) | バイアス電流供給回路 | |
| US5410242A (en) | Capacitor and resistor connection in low voltage current source for splitting poles | |
| US20050179496A1 (en) | Operational amplifier | |
| US3454893A (en) | Gated differential amplifier | |
| US5394038A (en) | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit | |
| US5264784A (en) | Current mirror with enable | |
| JPH0794971A (ja) | 差動増幅器 | |
| US5717347A (en) | Logic circuit of the emitter-coupled type, operating at a low supply voltage | |
| US6333672B1 (en) | Differential logic circuit and method of use | |
| EP0414029A2 (en) | Constant-current regulated power circuit | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| JPH0245378B2 (ja) | ||
| JP2797620B2 (ja) | 比較回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH02278595A (ja) | 高速センスアンプ | |
| JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JPH10322183A (ja) | 出力回路 | |
| KR940007878B1 (ko) | 증폭기 차단회로 | |
| JP2000174562A (ja) | 入力回路 | |
| JPH09116393A (ja) | コンパレータ回路 |