Nothing Special   »   [go: up one dir, main page]

JPH06232607A - Attenuator - Google Patents

Attenuator

Info

Publication number
JPH06232607A
JPH06232607A JP1736693A JP1736693A JPH06232607A JP H06232607 A JPH06232607 A JP H06232607A JP 1736693 A JP1736693 A JP 1736693A JP 1736693 A JP1736693 A JP 1736693A JP H06232607 A JPH06232607 A JP H06232607A
Authority
JP
Japan
Prior art keywords
fet
resistor
coupler
port
lange coupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1736693A
Other languages
Japanese (ja)
Inventor
Nobuyuki Kamiya
信之 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1736693A priority Critical patent/JPH06232607A/en
Publication of JPH06232607A publication Critical patent/JPH06232607A/en
Pending legal-status Critical Current

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

PURPOSE:To make the attenuator comprising a coupler and FETs and resistors connecting thereto small. CONSTITUTION:The attenuator is made up of a coupler 1, FETs 4, 6, 8, 10, 12, 14 connecting to a 90 deg. output port and a separation port of the coupler 1 and resistors 5, 7, 9, 11, 13, 15 respectively in cascade connection to the FETs. Then the circuit is made small by connecting a cascade connection pair comprising the FETs connecting to the 90 deg. output port and the separation port of the coupler and the resistors in cascade connection to the FETs in parallel with the output port and the separation port of the coupler. Moreover, the entire attenuator is made small by integrating the attenuator onto a semiconductor substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、マイクロ波信号の減
衰量を微調整する時に用いられるマイクロ波信号のデジ
タル制御型可変減衰器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digitally controlled variable attenuator for microwave signals, which is used when finely adjusting the attenuation amount of microwave signals.

【0002】[0002]

【従来の技術】図5に従来の実施例を示す。1は入力、
0゜出力,90゜出力,分離の4つのポートをもつラン
ゲカプラ、2はランゲカプラ1の入力ポートに接続され
た入力端子、3はランゲカプラ1の0゜出力ポートに接
続された出力端子、4はランゲカプラ1の90゜出力ポ
ートにドレインが接続された第1のFET、5は一端が
第1のFET4のソースに接続され他端が接地された第
1の抵抗、6はランゲカプラ1の分離ポートにドレイン
が接続された第2のFET、7は一端が第2のFET6
のソースに接続され他端が接地され第1の抵抗と同じ抵
抗値をもった第2の抵抗である。
2. Description of the Related Art FIG. 5 shows a conventional embodiment. 1 is input,
Lange coupler having four ports of 0 ° output, 90 ° output and separation, 2 is an input terminal connected to the input port of Lange coupler 1, 3 is an output terminal connected to the 0 ° output port of Lange coupler 1, and 4 is a Lange coupler 1st FET having a drain connected to the 90 ° output port of 1, 5 is a first resistor whose one end is connected to the source of the first FET 4 and the other end is grounded, 6 is a drain to the separation port of Lange coupler 1 Is connected to the second FET, 7 is the second FET 6 at one end
Is a second resistor that is connected to the source and has the other end grounded and has the same resistance value as the first resistor.

【0003】次に動作について説明する。第1のFET
4と第2のFET6が同時にオフの状態のときはFET
より先は解放となり、入力端子2から入力されたマイク
ロ波信号はFETで全反射され、減衰されずに出力端子
3より出力される。次に第1のFET4と第2のFET
6を同時オンすることにより第1の抵抗5と第2の抵抗
7にマイクロ波信号が流れ、信号の一部が抵抗に吸収さ
れ、信号が減衰されて出力される。以上のように、FE
Tをオン/オフすることにより、信号の通過量を変化さ
せることができる可変減衰器として動作する。また、こ
の時の減衰量は第1の抵抗5及び第2の抵抗6で決めら
れる。
Next, the operation will be described. First FET
4 and the second FET 6 are off at the same time, the FET
After that, the microwave signal inputted from the input terminal 2 is totally reflected by the FET and outputted from the output terminal 3 without being attenuated. Next, the first FET 4 and the second FET
When 6 is turned on at the same time, a microwave signal flows through the first resistor 5 and the second resistor 7, part of the signal is absorbed by the resistor, and the signal is attenuated and output. As mentioned above, FE
By turning T on / off, it operates as a variable attenuator capable of changing the passing amount of a signal. The amount of attenuation at this time is determined by the first resistor 5 and the second resistor 6.

【0004】[0004]

【発明が解決しようとする課題】従来の可変減衰器は以
上のように構成されているので、何通りもの減衰量を得
ようとすると、同じ構成で異なる抵抗値を持ったいくつ
もの回路を直列に接続させなければならず、回路が大型
化してしまう課題があった。
Since the conventional variable attenuator is constructed as described above, when trying to obtain many kinds of attenuation amounts, several circuits having the same configuration but different resistance values are connected in series. However, there is a problem that the circuit becomes large in size.

【0005】この発明は上記のような課題を解決するた
めになされたもので、何通りもの減衰量を得ることがで
きる可変減衰器を小型化することを目的とする。
The present invention has been made to solve the above problems, and an object thereof is to miniaturize a variable attenuator capable of obtaining various attenuation amounts.

【0006】[0006]

【課題を解決するための手段】この発明にかかる可変減
衰器は、主線路に接続されたカプラの出力端にFETと
抵抗の従属接続対を並列に接続することにより、FET
をオン/オフすることによるデジタル制御により、何通
りもの減衰量を得ることのできる減衰器を小型化するこ
とを特徴とするものである。
SUMMARY OF THE INVENTION A variable attenuator according to the present invention comprises a FET connected to an output end of a coupler connected to a main line in parallel with a subordinate connection pair of a FET and a resistor.
It is characterized by downsizing an attenuator capable of obtaining various attenuation amounts by digital control by turning on / off.

【0007】[0007]

【作用】この発明にかかる可変減衰器は、主線路に接続
されたカプラの出力端にFETと抵抗の従属接続対を並
列に接続することにより、回路を小型化する。
In the variable attenuator according to the present invention, the circuit is miniaturized by connecting the subordinate connection pair of the FET and the resistor in parallel to the output end of the coupler connected to the main line.

【0008】[0008]

【実施例】実施例1.図1にこの発明に係る可変減衰器
の実施例を示す。図1において、1は入力、0゜出力,
90゜出力,分離の4つのポートをもったランゲカプ
ラ、2はランゲカプラ1の入力ポートに接続された入力
端子、3はランゲカプラ1の0゜出力ポートに接続され
た出力端子、4はランゲカプラ1の0゜出力ポートにド
レインが接続された第1のFET、5は一端が第1のF
ET4のソースに接続され他端が接地された第1の抵
抗、6はランゲカプラ1の分離ポートにドレインが接続
された第2のFET、7は一端が第2のFET6のソー
スに接続され他端が接地され第1の抵抗5と同じ抵抗値
をもった第2の抵抗、8はランゲカプラ1の90゜出力
端に接続された第3のFET、9は一端が第3のFET
8のソースに接続され、他端が接地された第3の抵抗、
10は、ランゲカプラの分離ポートにドレインが接続さ
れた第4のFET、11は一端が第4のFET10のソ
ースに接続され、他端が接地され第3の抵抗9と同じ抵
抗値をもった第4の抵抗、12はランゲカプラの90゜
出力ポートにドレインが接続された第5のFET、13
は一端が第5のFET12のソースに接続され他端が接
地された第5の抵抗、14はランゲカプラの分離ポート
にドレイン接続された第6のFET、15は一端が第6
のFET14のソースに接続され他端が接地され第5の
抵抗13と同じ抵抗値をもった第6の抵抗である。
EXAMPLES Example 1. FIG. 1 shows an embodiment of a variable attenuator according to the present invention. In FIG. 1, 1 is input, 0 ° output,
Lange coupler having 90 ° output and four separate ports, 2 is an input terminal connected to the input port of Lange coupler 1, 3 is an output terminal connected to the 0 ° output port of Lange coupler 1, and 4 is 0 of Lange coupler 1. ° The first FET, whose drain is connected to the output port, has one end of the first F
A first resistor connected to the source of ET4 and the other end being grounded, 6 is a second FET whose drain is connected to the separation port of Lange coupler 1, and 7 is one end connected to the source of the second FET 6 and the other end Is a grounded second resistor having the same resistance value as the first resistor 5, 8 is a third FET connected to the 90 ° output end of the Lange coupler 1, and 9 is a third FET at one end.
A third resistor connected to the source of 8 and grounded at the other end,
10 is a fourth FET having a drain connected to the separation port of the Lange coupler, 11 is a fourth FET having one end connected to the source of the fourth FET 10 and the other end grounded and having the same resistance value as the third resistor 9. 4 resistance, 12 is the fifth FET whose drain is connected to the 90 ° output port of the Lange coupler, 13
Is a fifth resistor having one end connected to the source of the fifth FET 12 and the other end grounded, 14 is a sixth FET drain-connected to the isolation port of the Lange coupler, and 15 is a sixth resistor
The sixth resistor 13 is connected to the source of the FET 14 and has the other end grounded and has the same resistance value as the fifth resistor 13.

【0009】次に実施例1の動作について説明する。ラ
ンゲカプラ1の90゜出力ポートに接続された第1のF
ET4とランゲカプラ1の分離ポートに接続された第2
のFET6を同時にオンし、他のFETを同時にオフす
ることにより、入力端子2から出力端子3へ流れるマイ
クロ波信号の一部が第1のFET4に接続された第1の
抵抗5及び第2のFET6に接続された第2の抵抗7に
吸収されるため、入力端子2から出力端子3へ流れるマ
イクロ波信号は減衰する。次に第3のFET8と第4の
FET10を同時にオンし、他のFETを同時にオフす
ることにより、上記抵抗とは異なる抵抗値の第3の抵抗
9及び第4の抵抗11を通過させ、信号の一部を異なる
量だけ吸収させることで異なる減衰量を得ることができ
る。またさらに、第5のFET12と第6のFET14
を同時にオンし、他のFETを同時にオフすることによ
り、上記抵抗と異なる抵抗値の第5の抵抗13および第
6の抵抗15を通過させ、信号を吸収させることで異な
る減衰量を得ることができる。これら第1と第2のFE
Tと抵抗、第3と第4のFETと抵抗、第5と第6のF
ETと抵抗の3組を組み合せてオン/オフすることによ
り、7通り(23−1通り)の減衰量を得ることができ
る。このように、第1、第2、第3、第4、第5、第6
のFETをオン/オフさせることで異なる抵抗値を持つ
抵抗を通過させ、減衰量を変化させることができる。
Next, the operation of the first embodiment will be described. The first F connected to the 90 ° output port of Lange coupler 1
The second connected to the separation port of ET4 and Lange coupler 1
By simultaneously turning on the FET 6 and turning off the other FETs, a part of the microwave signal flowing from the input terminal 2 to the output terminal 3 is partially connected to the first FET 4 and the first resistor 5 and the second resistor 5 are connected. The microwave signal flowing from the input terminal 2 to the output terminal 3 is attenuated because it is absorbed by the second resistor 7 connected to the FET 6. Next, the third FET 8 and the fourth FET 10 are turned on at the same time, and the other FETs are turned off at the same time, so that the third resistor 9 and the fourth resistor 11 having a resistance value different from the above resistance are passed, and the signal A different amount of attenuation can be obtained by absorbing a different amount of a part of. Furthermore, the fifth FET 12 and the sixth FET 14
Are turned on at the same time, and the other FETs are turned off at the same time, so that the fifth resistor 13 and the sixth resistor 15 having resistance values different from those of the above resistors are passed, and signals are absorbed to obtain different attenuation amounts. it can. These first and second FE
T and resistance, 3rd and 4th FET and resistance, 5th and 6th F
By combining and turning on / off the three sets of ET and the resistor, it is possible to obtain 7 kinds (2 3 −1 kinds) of attenuation amounts. Thus, the first, second, third, fourth, fifth and sixth
By turning on / off the FET, it is possible to pass resistances having different resistance values and change the attenuation amount.

【0010】実施例2.また、実施例1はランゲカプラ
を用いているが、このカプラを分布定数ブランチライン
カプラとすることも可能である。図2において、16は
使用周波数においてλ/4の長さを持ったインピーダン
ス35Ωの第1の分布定数線路、17は使用周波数にお
いてλ/4の長さを持ったインピーダンス50Ωの第2
の分布定数線路であり、その他は実施例1と同様であ
る。
Embodiment 2. Further, although the Lange coupler is used in the first embodiment, it is also possible to use this coupler as a distributed constant branch line coupler. In FIG. 2, 16 is a first distributed constant line having an impedance of 35Ω and a length of λ / 4 at the operating frequency, and 17 is a second distributed constant line having an impedance of 50Ω and having a length of λ / 4 at the operating frequency.
The distributed constant line is the same as that of the first embodiment.

【0011】実施例3.また、分布定数型カプラを用い
る場合、低周波帯ではカプラの大きさが大きくなってし
まう。このため、低周波帯ではカプラを小型化するた
め、スパイラルインダクタを用いた集中定数型ブランチ
ラインカプラを用いることも可能てある。図3におい
て、18はL=50/2πfのインダクンスを持つ第1
のインダクタ、19はL=35/2πfのインダクンス
を持つ第2のインダクタ、20はC=(1/50+1/
35)/2πfの容量を持つ第1のコンデンサであり、
その他は実施例1と同様である。
Embodiment 3. Further, when the distributed constant type coupler is used, the size of the coupler becomes large in the low frequency band. Therefore, in order to downsize the coupler in the low frequency band, it is possible to use a lumped constant branch line coupler using a spiral inductor. In FIG. 3, 18 is the first with an inductance of L = 50 / 2πf
Inductor, 19 is a second inductor having an inductance of L = 35 / 2πf, and 20 is C = (1/50 + 1 /
35) is the first capacitor having a capacitance of / 2πf,
Others are the same as in the first embodiment.

【0012】実施例4.また、実施例1で示した回路
を、半導体基板例えばGaAs上に一体化して構成する
ことで小型化をはかることが可能となる。図4におい
て、21はGaAs基板、22はGaAs基板上に半導
体プロセスにより形成された第1、第3、第5の並列F
ET群、23は第2、第4、第6の並列FET群、24
は上記第1、第3、第5の並列FET群22のそれぞれ
のソースと接続された第1、第3、第5の抵抗群、25
は上記第2、第4、第6の並列FET群23のそれぞれ
のソースと接続された第2、第4、第6の抵抗群、26
は上記第1、第3、第5の抵抗群24及び第2、第4、
第6の抵抗群25を接地するためにGaAs基板21の
裏面と導通するスルーホールである。
Embodiment 4. Further, by integrating the circuit shown in the first embodiment on a semiconductor substrate such as GaAs, it is possible to reduce the size. In FIG. 4, 21 is a GaAs substrate, 22 is a first, third and fifth parallel F formed on the GaAs substrate by a semiconductor process.
ET group, 23 is second, fourth and sixth parallel FET group, 24
Is a first, a third, and a fifth resistance group connected to the respective sources of the first, third, and fifth parallel FET groups 22, 25
Is a second, fourth, and sixth resistance group connected to the respective sources of the second, fourth, and sixth parallel FET groups 23, 26
Are the first, third and fifth resistance groups 24 and the second, fourth,
It is a through hole that is electrically connected to the back surface of the GaAs substrate 21 for grounding the sixth resistor group 25.

【0013】[0013]

【発明の効果】この発明による可変減衰器は、以上説明
したように、カプラの出力端にFETと抵抗の従属接続
対を並列に接続することで、減衰器をいくつも直列に接
続したのと同等の効果が得られ、回路を小型化する効果
がある。
As described above, in the variable attenuator according to the present invention, it is possible to connect a plurality of attenuators in series by connecting the subordinate connection pairs of the FET and the resistor in parallel to the output terminal of the coupler. The same effect can be obtained, and the circuit can be miniaturized.

【0014】また、上記可変減衰器全体を半導体基板上
に一体化することで、回路を小型化する効果がある。
Further, by integrating the entire variable attenuator on the semiconductor substrate, there is an effect of downsizing the circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による可変減衰器の構成図
である。
FIG. 1 is a configuration diagram of a variable attenuator according to an embodiment of the present invention.

【図2】この発明の他の実施例による可変減衰器の構成
図である。
FIG. 2 is a configuration diagram of a variable attenuator according to another embodiment of the present invention.

【図3】この発明の他の実施例による可変減衰器の構成
図である。
FIG. 3 is a configuration diagram of a variable attenuator according to another embodiment of the present invention.

【図4】この発明の一実施例による可変減衰器の実装斜
視図である。
FIG. 4 is a mounting perspective view of a variable attenuator according to an embodiment of the present invention.

【図5】従来の可変減衰器を示す図である。FIG. 5 is a diagram showing a conventional variable attenuator.

【符号の説明】[Explanation of symbols]

1 ランゲカプラ 2 入力端子 3 出力端子 4 第1のFET 5 第1の抵抗 6 第2のFET 7 第2の抵抗 8 第3のFET 9 第3の抵抗 10 第4のFET 11 第4の抵抗 12 第5のFET 13 第5の抵抗 14 第6のFET 15 第6の抵抗 16 第1の分布定数線路 17 第2の分布定数線路 18 第1のインダクタ 19 第2のインダクタ 20 第1のコンデンサ 21 GaAs基板 22 第1、第3、第5の並列FET群 23 第2、第4、第6の並列FET群 24 第1、第3、第5の並列抵抗群 25 第2、第4、第6の並列抵抗群 26 スルーホール 1 Lange coupler 2 Input terminal 3 Output terminal 4 First FET 5 First resistance 6 Second FET 7 Second resistance 8 Third FET 9 Third resistance 10 Fourth FET 11 Fourth resistance 12 Second 5 FET 13 5th resistance 14 6th FET 15 6th resistance 16 1st distributed constant line 17 2nd distributed constant line 18 1st inductor 19 2nd inductor 20 1st capacitor 21 GaAs substrate 22 1st, 3rd, 5th parallel FET group 23 2nd, 4th, 6th parallel FET group 24 1st, 3rd, 5th parallel resistance group 25 2nd, 4th, 6th parallel Resistor group 26 through hole

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力,0゜出力,90゜出力,分離の4
つのポートをもつランゲカプラと、上記ランゲカプラの
90゜出力ポートにドレインが接続された第1のFET
と、一端が第1のFETのソースに接続され他端が接地
された第1の抵抗と、上記ランゲカプラの分離ポートに
ドレインが接続された第2のFETと、一端が第2のF
ETのソースに接続され他端が接地され第1の抵抗と同
じ抵抗値をもった第2の抵抗と、上記ランゲカプラの9
0゜出力ポートにドレインが接続された第3のFET
と、一端が第3のFETのソースに接続され他端が接地
された第3の抵抗と、上記ランゲカプラの分離ポートに
ドレインが接続された第4のFETと、一端が第4のF
ETのソースに接続され他端が接地され第3の抵抗と同
じ抵抗値をもった第4の抵抗と、上記ランゲカプラの9
0゜出力ポートにドレインが接続された第5のFET
と、一端が第5のFETのソースに接続され他端が接地
された第5の抵抗と、上記ランゲカプラの分離ポートに
ドレインが接続された第6のFETと、一端が第6のF
ETのソースに接続され他端が接地され第5の抵抗と同
じ抵抗値をもった第6の抵抗とで構成するとともに、こ
れら構成要素を半導体基板上で一体化し、かつ上記ラン
ゲカプラの入力ポートを入力端子、0゜出力ポートを出
力端子とした減衰器。
1. Input, 0 ° output, 90 ° output, 4 of separation
Lange coupler with two ports and first FET with drain connected to 90 ° output port of the Lange coupler
A first resistor having one end connected to the source of the first FET and the other end grounded; a second FET having a drain connected to the separation port of the Lange coupler;
A second resistor connected to the source of ET and having the other end grounded and having the same resistance value as the first resistor;
Third FET with drain connected to 0 ° output port
A third resistor having one end connected to the source of the third FET and the other end grounded, a fourth FET having a drain connected to the isolation port of the Lange coupler, and one end having a fourth F
A fourth resistor connected to the source of ET and having the other end grounded and having the same resistance value as the third resistor;
Fifth FET with drain connected to 0 ° output port
A fifth resistor having one end connected to the source of the fifth FET and the other end grounded; a sixth FET having a drain connected to the isolation port of the Lange coupler; and a sixth F end.
The sixth resistor is connected to the source of ET and the other end is grounded and has the same resistance value as the fifth resistor. These components are integrated on the semiconductor substrate and the input port of the Lange coupler is connected. Attenuator with input terminal and 0 ° output port as output terminal.
【請求項2】 上記のランゲカプラを分布定数ブランチ
ラインカプラで構成したことを特徴とする請求項1記載
の減衰器。
2. The attenuator according to claim 1, wherein the Lange coupler is a distributed constant branch line coupler.
【請求項3】 上記ランゲカプラをスパイラルインダク
タ及びコンデンサを用いた集中定数化ブランチラインカ
プラで構成したことを特徴とする請求項1記載の減衰
器。
3. The attenuator according to claim 1, wherein the Lange coupler is a lumped constant branch line coupler using a spiral inductor and a capacitor.
JP1736693A 1993-02-04 1993-02-04 Attenuator Pending JPH06232607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1736693A JPH06232607A (en) 1993-02-04 1993-02-04 Attenuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1736693A JPH06232607A (en) 1993-02-04 1993-02-04 Attenuator

Publications (1)

Publication Number Publication Date
JPH06232607A true JPH06232607A (en) 1994-08-19

Family

ID=11942035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1736693A Pending JPH06232607A (en) 1993-02-04 1993-02-04 Attenuator

Country Status (1)

Country Link
JP (1) JPH06232607A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018959A1 (en) * 1999-09-02 2001-03-15 Fujitsu Limited Variable amplitude equalizer
US6922115B2 (en) 2002-12-19 2005-07-26 Mitsubishi Denki Kabushiki Kaisha Attenuator with switchable transistors for controlling attenuation
JP2013528026A (en) * 2010-04-14 2013-07-04 ピルツ ゲーエムベーハー アンド コー.カーゲー Wireless networked device for automation technology
WO2015174138A1 (en) * 2014-05-15 2015-11-19 日本電気株式会社 Variable attenuator, attenuation adjustment circuit, and attenuation adjustment method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018959A1 (en) * 1999-09-02 2001-03-15 Fujitsu Limited Variable amplitude equalizer
US6922115B2 (en) 2002-12-19 2005-07-26 Mitsubishi Denki Kabushiki Kaisha Attenuator with switchable transistors for controlling attenuation
JP2013528026A (en) * 2010-04-14 2013-07-04 ピルツ ゲーエムベーハー アンド コー.カーゲー Wireless networked device for automation technology
WO2015174138A1 (en) * 2014-05-15 2015-11-19 日本電気株式会社 Variable attenuator, attenuation adjustment circuit, and attenuation adjustment method

Similar Documents

Publication Publication Date Title
US5489880A (en) Power divider/combiner with lumped element bandpass filters
US5486791A (en) Programmable gain amplifier
US5060298A (en) Monolithic double balanced mixer with high third order intercept point employing an active distributed balun
EP0474337A1 (en) Switched low-loss attenuator
JP3087844B2 (en) Semiconductor phase shifter
JPH06232607A (en) Attenuator
JP2656284B2 (en) Monolithic microwave phase shifter
JPH0322727B2 (en)
US20090079489A1 (en) Constant phase digital attenuator with on-chip matching circuitry
US5128638A (en) Four-post quadrature coupler suitable for monolithic implementation
JPH1155059A (en) Variable attenuator
JP3074798B2 (en) Phase shifter
US5428320A (en) Biphase modulator and method without matching elements
Rhodes Suspended substrate filters and multiplexers
JPH07312508A (en) Variable attenuator
US5585769A (en) Passive temperature variable phase-shifter
JPH10200302A (en) Variable phase shifter
JPH08181508A (en) Variable attenuator
JPH11163677A (en) Variable attenuator
JPH11205086A (en) Phase shifter
JPH01233830A (en) Microwave switch
JPH05315803A (en) Rf switch
JPH09135102A (en) Attenuator
JPS60173901A (en) Diode line switching device
JPH03277001A (en) High frequency amplifier circuit