JPH06119257A - 内部状態退避構造を内蔵した大規模集積回路 - Google Patents
内部状態退避構造を内蔵した大規模集積回路Info
- Publication number
- JPH06119257A JPH06119257A JP4268373A JP26837392A JPH06119257A JP H06119257 A JPH06119257 A JP H06119257A JP 4268373 A JP4268373 A JP 4268373A JP 26837392 A JP26837392 A JP 26837392A JP H06119257 A JPH06119257 A JP H06119257A
- Authority
- JP
- Japan
- Prior art keywords
- internal state
- lsi
- power source
- turned
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 システム構成が簡単で、電源切断時及び電源
投入時のＬＳＩの操作時間を短縮でき、システム全体の
立ち上げ及び立ち下げをスム−ズに行うことができるＬ
ＳＩを提供する。 【構成】 内部状態を退避するためのフラッシュメモリ
12と、内部状態を記憶手段へ読み書きするためのデータ
コピ−回路13とを備えており、データコピ−回路13によ
り内部状態の退避が指示されたときに内部状態をフラッ
シュメモリ12に退避し、内部状態の復帰が指示されたと
きにフラッシュメモリ12から内部状態を復帰する内部状
態退避構造を内蔵した。
投入時のＬＳＩの操作時間を短縮でき、システム全体の
立ち上げ及び立ち下げをスム−ズに行うことができるＬ
ＳＩを提供する。 【構成】 内部状態を退避するためのフラッシュメモリ
12と、内部状態を記憶手段へ読み書きするためのデータ
コピ−回路13とを備えており、データコピ−回路13によ
り内部状態の退避が指示されたときに内部状態をフラッ
シュメモリ12に退避し、内部状態の復帰が指示されたと
きにフラッシュメモリ12から内部状態を復帰する内部状
態退避構造を内蔵した。
Description
【０００１】
【産業上の利用分野】本発明は、内部状態退避構造を内
蔵した大規模集積回路に関する。
蔵した大規模集積回路に関する。
【０００２】
【従来の技術】従来の大規模集積回路（以下、ＬＳＩと
称する）では、電源切断時にレジスタやランダム・アク
セス・メモリ（ＲＡＭ）などに格納されていた内部状態
が失われてしまう。従って、ＬＳＩを用いて電源投入時
に電源切断時の状態から動作を再開するシステムを構築
するには、電源切断時にＬＳＩ40の内部状態41をチップ
外部に読み出して外部メモリ42に格納し、電源投入時に
ＬＳＩ40の内部状態41を外部メモリ42から取り出してチ
ップ内部に再び書き込むという操作が必要であった。そ
こで従来のＬＳＩを用いて電源投入時に電源切断時の状
態から動作を再開するシステムを構築するには、図７に
示すように、ＬＳＩ40の電源43以外に、ＬＳＩ40の内部
状態41を格納するための外部メモリ42及び外部メモリ42
がデータを保持するための外部メモリ用電源44を設ける
必要がある。
称する）では、電源切断時にレジスタやランダム・アク
セス・メモリ（ＲＡＭ）などに格納されていた内部状態
が失われてしまう。従って、ＬＳＩを用いて電源投入時
に電源切断時の状態から動作を再開するシステムを構築
するには、電源切断時にＬＳＩ40の内部状態41をチップ
外部に読み出して外部メモリ42に格納し、電源投入時に
ＬＳＩ40の内部状態41を外部メモリ42から取り出してチ
ップ内部に再び書き込むという操作が必要であった。そ
こで従来のＬＳＩを用いて電源投入時に電源切断時の状
態から動作を再開するシステムを構築するには、図７に
示すように、ＬＳＩ40の電源43以外に、ＬＳＩ40の内部
状態41を格納するための外部メモリ42及び外部メモリ42
がデータを保持するための外部メモリ用電源44を設ける
必要がある。
【０００３】
【発明が解決しようとする課題】上述した従来のＬＳＩ
を用いた電源投入時に電源切断時の状態から動作を再開
するシステムでは、ＬＳＩの内部状態を格納するための
外部メモリ及び外部メモリがデータを保持するための外
部メモリ用電源を設ける必要があり、システム構成が複
雑になるという問題点があった。また、電源切断、電源
投入時にＬＳＩの内部状態をチップ外部に転送する操作
に長い時間がかかり、システム全体の立ち上げ、立ち下
げ時の遅延時間が大きくなるという問題点があった。
を用いた電源投入時に電源切断時の状態から動作を再開
するシステムでは、ＬＳＩの内部状態を格納するための
外部メモリ及び外部メモリがデータを保持するための外
部メモリ用電源を設ける必要があり、システム構成が複
雑になるという問題点があった。また、電源切断、電源
投入時にＬＳＩの内部状態をチップ外部に転送する操作
に長い時間がかかり、システム全体の立ち上げ、立ち下
げ時の遅延時間が大きくなるという問題点があった。
【０００４】本発明は、上述した従来のＬＳＩを用いた
システムにおける問題点に鑑み、システム構成が簡単
で、電源切断時及び電源投入時のＬＳＩの操作時間を短
縮でき、システム全体の立ち上げ及び立ち下げをスム−
ズに行うことができるＬＳＩを提供する。
システムにおける問題点に鑑み、システム構成が簡単
で、電源切断時及び電源投入時のＬＳＩの操作時間を短
縮でき、システム全体の立ち上げ及び立ち下げをスム−
ズに行うことができるＬＳＩを提供する。
【０００５】
【課題を解決するための手段】本発明は、内部状態を退
避するための記憶手段と、内部状態を記憶手段へ読み書
きするためのデータ移動手段とを備えており、データ移
動手段により内部状態の退避が指示されたときに内部状
態を記憶手段に退避し、内部状態の復帰が指示されたと
きに記憶手段から内部状態を復帰する内部状態退避構造
を内蔵した大規模集積回路によって達成される。
避するための記憶手段と、内部状態を記憶手段へ読み書
きするためのデータ移動手段とを備えており、データ移
動手段により内部状態の退避が指示されたときに内部状
態を記憶手段に退避し、内部状態の復帰が指示されたと
きに記憶手段から内部状態を復帰する内部状態退避構造
を内蔵した大規模集積回路によって達成される。
【０００６】
【作用】本発明の大規模集積回路では、記憶手段は内部
状態を退避し、データ移動手段は内部状態を記憶手段へ
読み書きして、データ移動手段により内部状態の退避が
指示されたときに内部状態を記憶手段に退避し、内部状
態の復帰が指示されたときに記憶手段から内部状態を復
帰する。
状態を退避し、データ移動手段は内部状態を記憶手段へ
読み書きして、データ移動手段により内部状態の退避が
指示されたときに内部状態を記憶手段に退避し、内部状
態の復帰が指示されたときに記憶手段から内部状態を復
帰する。
【０００７】
【実施例】以下、図面を参照して、本発明の大規模集積
回路（以下、ＬＳＩと称する）の実施例を詳細に説明す
る。
回路（以下、ＬＳＩと称する）の実施例を詳細に説明す
る。
【０００８】図１は、本発明のＬＳＩの一実施例の構成
を示すブロック図である。
を示すブロック図である。
【０００９】図１のＬＳＩ10は、ＬＳＩ10の内部状態11
を退避するための記憶手段であるフラッシュメモリ12、
内部状態11をフラッシュメモリ12に読み書きするための
デ−タ移動手段であるデータコピー回路13、及び内部状
態を含まない回路14を備えている。
を退避するための記憶手段であるフラッシュメモリ12、
内部状態11をフラッシュメモリ12に読み書きするための
デ−タ移動手段であるデータコピー回路13、及び内部状
態を含まない回路14を備えている。
【００１０】次に、図２を参照して、図１のＬＳＩ10の
動作を説明する。
動作を説明する。
【００１１】図１のＬＳＩ10では、データコピー回路13
は、内部状態退避が指示されたとき内部状態11をフラッ
シュメモリ12に退避し（図２（ａ）参照）、内部状態復
帰が指示されたとき内部状態11をフラッシュメモリ12か
ら復帰する（図２（ｂ）参照）。
は、内部状態退避が指示されたとき内部状態11をフラッ
シュメモリ12に退避し（図２（ａ）参照）、内部状態復
帰が指示されたとき内部状態11をフラッシュメモリ12か
ら復帰する（図２（ｂ）参照）。
【００１２】図３は、図１のＬＳＩを適用した電卓用１
チップマイクロコンピュ−タ（以下、マイコンと称す
る）の一構成例を示すブロック図である。
チップマイクロコンピュ−タ（以下、マイコンと称す
る）の一構成例を示すブロック図である。
【００１３】図３のマイコンは、レジスタ群15、演算器
（ＡＬＵ）16、データ用ランダム・アクセス・メモリ
（ＲＡＭ）17、フレームメモリ18、各部分回路用のデー
タコピー回路19〜22、各部分回路の内部状態を格納する
ためのフラッシュメモリ23〜26、命令デコ−ダ27、リ−
ド・オンリ−・メモリ（ＲＯＭ）28、キ−入力制御回路
29、及び液晶ドライバ30によって構成されている。
（ＡＬＵ）16、データ用ランダム・アクセス・メモリ
（ＲＡＭ）17、フレームメモリ18、各部分回路用のデー
タコピー回路19〜22、各部分回路の内部状態を格納する
ためのフラッシュメモリ23〜26、命令デコ−ダ27、リ−
ド・オンリ−・メモリ（ＲＯＭ）28、キ−入力制御回路
29、及び液晶ドライバ30によって構成されている。
【００１４】上記レジスタ群15には、プログラムカウン
タ、制御レジスタ、演算レジスタ、汎用レジスタが含ま
れる（図示省略）。
タ、制御レジスタ、演算レジスタ、汎用レジスタが含ま
れる（図示省略）。
【００１５】マイコンを構成する部分回路のうち、レジ
スタ群15、ＡＬＵ16、データ用ＲＡＭ17、フレームメモ
リ18については、図に示すように、それぞれの部分回路
の内部状態を格納するためのデータコピー回路19〜22及
びフラッシュメモリ23〜26を設ける。
スタ群15、ＡＬＵ16、データ用ＲＡＭ17、フレームメモ
リ18については、図に示すように、それぞれの部分回路
の内部状態を格納するためのデータコピー回路19〜22及
びフラッシュメモリ23〜26を設ける。
【００１６】図４を参照して、図３のマイコンの内部状
態の退避動作を説明する。
態の退避動作を説明する。
【００１７】まず、マイコンの命令セットに内部状態の
退避、復帰を指示する命令を用意する。
退避、復帰を指示する命令を用意する。
【００１８】これらの命令は、命令デコーダ27でデコー
ドされると、図４に示す制御信号31を変化させる。
ドされると、図４に示す制御信号31を変化させる。
【００１９】データコピー回路19〜22は、制御信号31を
入力して、図２の動作原理に基づいて動作する。即ち、
制御信号31が内部状態退避のとき各部分回路の内部状態
を各部分回路用のフラッシュメモリ23〜26に退避し、制
御信号31が内部状態復帰のとき各部分回路用の内部状態
を各部分回路用のフラッシュメモリ23〜26から復帰す
る。
入力して、図２の動作原理に基づいて動作する。即ち、
制御信号31が内部状態退避のとき各部分回路の内部状態
を各部分回路用のフラッシュメモリ23〜26に退避し、制
御信号31が内部状態復帰のとき各部分回路用の内部状態
を各部分回路用のフラッシュメモリ23〜26から復帰す
る。
【００２０】次に、図５のフロ−チャ−トを参照して、
図３のマイコンにおける内部状態の退避、復帰の動作タ
イミングを説明する。
図３のマイコンにおける内部状態の退避、復帰の動作タ
イミングを説明する。
【００２１】まず、表示ル−チンを実行し（ステップＳ
１）、電卓の特定キーが押されたか否かを判定し（ステ
ップＳ２）、上記ステップＳ２で特定キーが押された
（ＹＥＳ）と判定されたときは、内部状態の退避、復帰
を実行し（ステップＳ３）、後述するステップＳ４へ進
む。他方、上記ステップＳ２で特定キーが押されていな
い（ＮＯ）と判定されたときは、演算ル−チンを実行し
（ステップＳ４）、電卓の特定キーが押されたか否かを
判定し（ステップＳ５）、上記ステップＳ５で特定キー
が押された（ＹＥＳ）と判定されたときは、内部状態の
退避、復帰を実行し（ステップＳ６）、後述するステッ
プＳ７へ進む。他方、上記ステップＳ５で特定キーが押
されていない（ＮＯ）と判定されたときは、演算ル−チ
ンが終了したか否かを判定し（ステップＳ７）、上記ス
テップＳ７で演算ル−チンが終了している（ＹＥＳ）と
判定されたときは上記ステップＳ１に戻り、上記ステッ
プＳ７で演算ル−チンが終了していない（ＮＯ）と判定
されたときは上記ステップＳ４に戻る。
１）、電卓の特定キーが押されたか否かを判定し（ステ
ップＳ２）、上記ステップＳ２で特定キーが押された
（ＹＥＳ）と判定されたときは、内部状態の退避、復帰
を実行し（ステップＳ３）、後述するステップＳ４へ進
む。他方、上記ステップＳ２で特定キーが押されていな
い（ＮＯ）と判定されたときは、演算ル−チンを実行し
（ステップＳ４）、電卓の特定キーが押されたか否かを
判定し（ステップＳ５）、上記ステップＳ５で特定キー
が押された（ＹＥＳ）と判定されたときは、内部状態の
退避、復帰を実行し（ステップＳ６）、後述するステッ
プＳ７へ進む。他方、上記ステップＳ５で特定キーが押
されていない（ＮＯ）と判定されたときは、演算ル−チ
ンが終了したか否かを判定し（ステップＳ７）、上記ス
テップＳ７で演算ル−チンが終了している（ＹＥＳ）と
判定されたときは上記ステップＳ１に戻り、上記ステッ
プＳ７で演算ル−チンが終了していない（ＮＯ）と判定
されたときは上記ステップＳ４に戻る。
【００２２】上記ステップをまとめると、電源切断前の
終了処理時に内部状態を退避し、電源投入後の初期化時
に内部状態を待避する。そして、電卓の特定のキーが押
されたときに内部状態の退避、復帰を行う。
終了処理時に内部状態を退避し、電源投入後の初期化時
に内部状態を待避する。そして、電卓の特定のキーが押
されたときに内部状態の退避、復帰を行う。
【００２３】図６に示すように、本発明のＬＳＩ10を用
いて電源投入時に電源切断時の状態から動作を再開する
システムを構築すると、本発明のＬＳＩ10が内部状態11
の退避構造を内蔵しているのでＬＳＩ10本体の電源32以
外の、外部メモリと外部メモリ用電源が不要になる。ま
た、電源切断、電源投入時にＬＳＩ10の内部状態をチッ
プ外部に転送しないので、システム全体の立ちあげ、立
ち下げ時の遅延時間が小さくなる。
いて電源投入時に電源切断時の状態から動作を再開する
システムを構築すると、本発明のＬＳＩ10が内部状態11
の退避構造を内蔵しているのでＬＳＩ10本体の電源32以
外の、外部メモリと外部メモリ用電源が不要になる。ま
た、電源切断、電源投入時にＬＳＩ10の内部状態をチッ
プ外部に転送しないので、システム全体の立ちあげ、立
ち下げ時の遅延時間が小さくなる。
【００２４】これらの特徴は、本発明のＬＳＩが電源制
御をきめ細かく行い省消費電力を図る携帯型機器の構成
要素をとして使用されたときに特に有効となる。
御をきめ細かく行い省消費電力を図る携帯型機器の構成
要素をとして使用されたときに特に有効となる。
【００２５】
【発明の効果】本発明の大規模集積回路は、内部状態を
退避するための記憶手段と、内部状態を記憶手段へ読み
書きするためのデータ移動手段とを備えており、データ
移動手段により内部状態の退避が指示されたときに内部
状態を記憶手段に退避し、内部状態の復帰が指示された
ときに記憶手段から内部状態を復帰する内部状態退避構
造を内蔵しているので、外部メモリと外部メモリ用電源
が不要になる。また、電源切断、電源投入時にＬＳＩの
内部状態をチップ外部に転送しないので、システム全体
の立ちあげ、立ち下げ時の遅延時間が小さくなる。
退避するための記憶手段と、内部状態を記憶手段へ読み
書きするためのデータ移動手段とを備えており、データ
移動手段により内部状態の退避が指示されたときに内部
状態を記憶手段に退避し、内部状態の復帰が指示された
ときに記憶手段から内部状態を復帰する内部状態退避構
造を内蔵しているので、外部メモリと外部メモリ用電源
が不要になる。また、電源切断、電源投入時にＬＳＩの
内部状態をチップ外部に転送しないので、システム全体
の立ちあげ、立ち下げ時の遅延時間が小さくなる。
【図１】本発明の大規模集積回路の一実施例の構成を示
すブロック図である。
すブロック図である。
【図２】図１のデータコピー回路の動作説明図である。
【図３】図１の大規模集積回路を適用した電卓用１チッ
プマイコンの一構成例を示すブロック図である。
プマイコンの一構成例を示すブロック図である。
【図４】図３のデータコピー回路の制御方法の説明図で
ある。
ある。
【図５】図３の電卓用１チップマイコンの動作を説明す
るためのフローチャートである。
るためのフローチャートである。
【図６】図１のＬＳＩを用いたシステムの一構成例を示
すブロック図である。
すブロック図である。
【図７】従来のＬＳＩを用いたシステムの一構成例を示
すブロック図である。
すブロック図である。
10 大規模集積回路（ＬＳＩ） 11 内部状態 12 フラッシュメモリ 13 デ−タコピ−回路 14 内部状態を含まない回路
Claims (1)
- 【請求項１】 内部状態を退避するための記憶手段と、
前記内部状態を前記記憶手段へ読み書きするためのデー
タ移動手段とを備えており、前記データ移動手段により
前記内部状態の退避が指示されたときに該内部状態を前
記記憶手段に退避し、前記内部状態の復帰が指示された
ときに前記記憶手段から該内部状態を復帰することを特
徴とする内部状態退避構造を内蔵した大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268373A JPH06119257A (ja) | 1992-10-07 | 1992-10-07 | 内部状態退避構造を内蔵した大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268373A JPH06119257A (ja) | 1992-10-07 | 1992-10-07 | 内部状態退避構造を内蔵した大規模集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06119257A true JPH06119257A (ja) | 1994-04-28 |
Family
ID=17457599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4268373A Pending JPH06119257A (ja) | 1992-10-07 | 1992-10-07 | 内部状態退避構造を内蔵した大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06119257A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010217941A (ja) * | 2009-03-13 | 2010-09-30 | Rohm Co Ltd | データ処理装置 |
| JP2010267136A (ja) * | 2009-05-15 | 2010-11-25 | Rohm Co Ltd | データ処理装置 |
| JP2012256404A (ja) * | 2011-03-08 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶素子、信号処理回路 |
-
1992
- 1992-10-07 JP JP4268373A patent/JPH06119257A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010217941A (ja) * | 2009-03-13 | 2010-09-30 | Rohm Co Ltd | データ処理装置 |
| JP2010267136A (ja) * | 2009-05-15 | 2010-11-25 | Rohm Co Ltd | データ処理装置 |
| JP2012256404A (ja) * | 2011-03-08 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶素子、信号処理回路 |
| US9508448B2 (en) | 2011-03-08 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and signal processing circuit |
| US9767862B2 (en) | 2011-03-08 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and signal processing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4175838B2 (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
| JPH1097353A (ja) | コンピュータシステム及び同システムに適用するレジューム処理方法 | |
| JPH077317B2 (ja) | システム再起動装置 | |
| JP2009116851A (ja) | マイクロコンピュータシステム | |
| CN111506351A (zh) | 片上系统的深度休眠方法、唤醒方法和休眠与唤醒方法 | |
| JP2003186861A (ja) | ＦｅＲＡＭ及び再構成可能ハードウエアを利用したシステムオンチップアーキテクチャ | |
| JPH07175728A (ja) | ディスクキャッシュデータ保全方式 | |
| JP2636691B2 (ja) | マイクロコンピュータ | |
| JP4421390B2 (ja) | 半導体集積回路 | |
| JPH06119257A (ja) | 内部状態退避構造を内蔵した大規模集積回路 | |
| JP2004078772A (ja) | マイクロコンピュータ装置の待機時の処理方法およびマイクロコンピュータ装置 | |
| JP2003271263A (ja) | 情報処理装置、時刻情報制御方法 | |
| JP4158569B2 (ja) | 情報処理装置及び情報処理方法 | |
| JPH0844622A (ja) | 情報処理装置 | |
| TW201541354A (zh) | 電子裝置及其切換作業系統的方法 | |
| JPH0833838B2 (ja) | コンピユ−タシステム | |
| JP2729012B2 (ja) | マイクロプロセッサの低消費電力化回路 | |
| JP2007108402A (ja) | 半導体集積回路 | |
| JPH04160422A (ja) | 低消費電力型情報処理装置 | |
| JPS5916029A (ja) | 電子装置の起動回路 | |
| JPS63117396A (ja) | 不揮発性半導体記憶装置 | |
| JPH0218739B2 (ja) | ||
| JPH0744468A (ja) | 記憶装置 | |
| JP2017126239A (ja) | 情報処理装置、及び、情報処理装置の制御方法 | |
| JPH06223028A (ja) | サスペンド・レジューム制御装置 |