JPH0594237A - Power source controller - Google Patents
Power source controllerInfo
- Publication number
- JPH0594237A JPH0594237A JP3278693A JP27869391A JPH0594237A JP H0594237 A JPH0594237 A JP H0594237A JP 3278693 A JP3278693 A JP 3278693A JP 27869391 A JP27869391 A JP 27869391A JP H0594237 A JPH0594237 A JP H0594237A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- power
- supply
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、電子機器における電源
制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply control device for electronic equipment.
【0002】[0002]
【従来の技術】ラップトップタイプのパーソナルコンピ
ュータ、ワードプロセッサ等の多くの電子機器は、AC
アダプタ、充電可能な内蔵電池、あるいはその両方を用
いて動作している。2. Description of the Related Art Many electronic devices such as laptop type personal computers and word processors use AC
It works with an adapter, a built-in rechargeable battery, or both.
【0003】ところで、リジューム機能を有するパーソ
ナルコンピュータのような電子機器では、電源がオンさ
れた場合、すなわち、各コンポーネントに電圧が供給さ
れた場合、電源がオフされる直前のシステムの状態を復
元するためのデータ復元処理、すなわち、リジューム処
理が行われる。By the way, in an electronic device such as a personal computer having a resume function, when the power is turned on, that is, when a voltage is supplied to each component, the state of the system immediately before the power is turned off is restored. Data restoration processing for that purpose, that is, the resume processing is performed.
【0004】[0004]
【発明が解決しようとする課題】しかし、このリジュー
ム処理中に、電源がオフされた場合、すなわち、各コン
ポーネントに対する電圧の供給を停止した場合、復元中
のデ−タ群の一部が破壊されてしまうことがある。従っ
て、再び電源がオンされ、リジューム処理が実行されて
も、一部が壊れたままのデータ群しか復元することがで
きない。さらに、例えば、最近開発されたインテル社製
の80386SL CPUを有するパーソナルコンピュ
ータにおいては、リジューム処理中に電源がオフされた
場合、このCPUが暴走してしまうことがある。However, if the power is turned off during this resume process, that is, if the voltage supply to each component is stopped, a part of the data group being restored is destroyed. It may happen. Therefore, even if the power is turned on again and the resume process is executed, it is possible to restore only the data group that is partially broken. Further, for example, in a recently developed personal computer having an 80386SL CPU manufactured by Intel Corporation, when the power is turned off during the resume process, this CPU may run away.
【0005】以上のことから、本発明の目的はリジュー
ム処理中に電源がオフされた場合においても、電子機器
が正常な動作を行うための電源制御装置を提供すること
である。From the above, it is an object of the present invention to provide a power supply control device for allowing an electronic device to operate normally even when the power supply is turned off during the resume process.
【0006】[0006]
【課題を解決するための手段】本発明の電源制御装置
は、複数のコンポーネントと、電源スイッチと、各コン
ポーネントに電圧を供給する供給手段と、前記電源スイ
ッチのスイッチング状態をモニタし、前記電源スイッチ
のスイッチング状態により前記供給手段を制御する制御
手段とを有し、前記各コンポーネントに対する電圧の供
給が禁止されている場合、前記制御手段は、電圧の供給
を禁止した時から所定時間を経過するまで各コンポーネ
ントに対する電圧の供給を禁止し続けるように前記供給
手段を制御することを特徴とする。SUMMARY OF THE INVENTION A power control device of the present invention comprises a plurality of components, a power switch, a supply means for supplying a voltage to each component, a switching state of the power switch, and the power switch. When the supply of voltage to each of the components is prohibited, the control means controls the supply of the voltage depending on the switching state, until the predetermined time elapses from the time of prohibiting the voltage supply. It is characterized in that the supply means is controlled so as to continue prohibiting the supply of the voltage to each component.
【0007】また、本発明の電源制御装置は、複数のコ
ンポーネントと、電源スイッチと、各コンポーネントに
電圧を供給する供給手段と、前記電源スイッチのスイッ
チング状態をモニタし、前記電源スイッチのスイッチン
グ状態により前記供給手段を制御する制御手段とを有
し、前記制御手段は、前記各コンポーネントに対して電
圧が供給されている場合、所定の処理が完了するまで各
コンポーネントに対して電圧を供給し続けるように前記
供給手段を制御することを特徴とする。Further, the power supply control device of the present invention monitors a plurality of components, a power supply switch, a supply means for supplying a voltage to each component, a switching state of the power supply switch, and a switching state of the power supply switch. A control means for controlling the supply means, the control means, when a voltage is supplied to each component, continues supplying the voltage to each component until a predetermined process is completed. And controlling the supply means.
【0008】[0008]
【作用】以上のような構成により、リジューム処理中に
電源スイッチがオフされた場合においても、電源はすぐ
にオフされないので、復元中のデータが破壊されること
や所定のCPUが暴走することを防ぐことができる。With the above configuration, even if the power switch is turned off during the resume process, the power is not turned off immediately, so that the data being restored is destroyed or the predetermined CPU goes out of control. Can be prevented.
【0009】[0009]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0010】図2は、本発明実施例で用いられるコンピ
ュータシステムの構成を示すブロック図である。図2に
示すように、本コンピュータシステムは、システムバス
10、本システム全体を制御するメインCPU(centra
l processing unit )11、本システムに固有の制御プ
ログラム等を記憶するROM(read only memory)1
2、RAM(random access memory)13、ダイレクト
メモリアクセス制御を行うダイレクトメモリアクセスコ
ントローラ(DMAC)14、プログラムにより設定可
能なプログラマブル割込みコントローラ(PIC)1
5、プログラムにより設定可能なプログラマブルインタ
ーバルタイマ(PIT)16、駆動バッテリ17aを有
するタイマモジュールとしてのリアルタイムクロック
(RTC)17、専用のカードスロットに接続可能な大
容量の増設用RAM18、およびリジューム機能を実現
するためにバックアップ用データ等を記憶するバックア
ップRAM19を有している。FIG. 2 is a block diagram showing the configuration of a computer system used in the embodiment of the present invention. As shown in FIG. 2, the computer system includes a system bus 10 and a main CPU (centra) that controls the entire system.
l processing unit) 11, a ROM (read only memory) 1 for storing control programs and the like unique to this system
2, RAM (random access memory) 13, direct memory access controller (DMAC) 14 for direct memory access control, programmable interrupt controller (PIC) 1 that can be set by a program
5, a programmable interval timer (PIT) 16 that can be set by a program, a real-time clock (RTC) 17 as a timer module having a driving battery 17a, a large-capacity expansion RAM 18 that can be connected to a dedicated card slot, and a resume function. In order to realize it, it has a backup RAM 19 for storing backup data and the like.
【0011】また、本コンピュータシステムは、フロッ
ピィディスクコントローラ(FDC)20を有する。フ
ロッピィディスクドライブ(FDD)32および33
は、フロッピィディスクコントローラ20に接続され、
このフロッピィディスクコントローラ20によって制御
される。The computer system also has a floppy disk controller (FDC) 20. Floppy disk drive (FDD) 32 and 33
Is connected to the floppy disk controller 20,
It is controlled by the floppy disk controller 20.
【0012】さらに、本コンピュータシステムは、プリ
ンタコントローラ(PRTーCONT)21、入出力イ
ンターフェースとしてのユニバーサル非同期受信/送信
器(universal asynchronous receiver/transmitter 、
UART)22、キーボードコントローラ(KBC)2
3、ディスプレイコントローラ(DISPーCONT)
24、ビデオRAM(VRAM)25、電源インターフ
ェース(PSーIF)28、ACアダプタ29、電源コ
ントローラ(PCーCPU)50を有する電源回路3
0、キーボード36、LCD(liquid crystal displa
y)37、拡張バスコネクタ(EBC)40、ハードデ
イスクドライブインターフェース41、ハードディスク
ドライブ42、電源スイッチ45、およびバッテリ48
を有する。The computer system further includes a printer controller (PRT-CONT) 21, a universal asynchronous receiver / transmitter as an input / output interface,
22), keyboard controller (KBC) 2
3. Display controller (DISP-CONT)
Power supply circuit 3 having 24, video RAM (VRAM) 25, power supply interface (PS-IF) 28, AC adapter 29, and power supply controller (PC-CPU) 50
0, keyboard 36, LCD (liquid crystal displa
y) 37, expansion bus connector (EBC) 40, hard disk drive interface 41, hard disk drive 42, power switch 45, and battery 48
Have.
【0013】プリンタコントローラ21には、プリンタ
34等が選択的に接続される。ユニバーサル非同期受信
/送信器22には、必要に応じて、RS232Cインタ
ーフェース機器35が接続される。キーボードコントロ
ーラ23はキーボード36からのキー入力を制御する。A printer 34 and the like are selectively connected to the printer controller 21. An RS232C interface device 35 is connected to the universal asynchronous receiver / transmitter 22 as necessary. The keyboard controller 23 controls key input from the keyboard 36.
【0014】表示コントローラ24は、本コンピュータ
本体にスイング可能に取付けられているLCD37、あ
るいは選択的に接続されるCRT(cathode ray tube)
ディスプレイ38を制御する。The display controller 24 is an LCD 37 that is swingably attached to the computer body, or a CRT (cathode ray tube) that is selectively connected.
Control the display 38.
【0015】電源インターフェース28は、電源回路3
0の電源コントローラ50との間でシリアルデータ伝送
を行う。The power supply interface 28 is a power supply circuit 3.
Serial data transmission is performed with the zero power supply controller 50.
【0016】ACアダプタ29は、本コンピュータシス
テムに接続可能である。なお、ACアダプタ29は外部
電源(図示しない)に接続され、外部電源からのAC電
圧を整流/平滑し、DC電圧を出力する。本コンピュー
タシステムを駆動するために、ACアダプタ29が本コ
ンピュータシステムに接続されている場合、ACアダプ
タ29から電源回路30を介して本コンピュータシステ
ムの各コンポーネントに電圧が供給される。The AC adapter 29 can be connected to this computer system. The AC adapter 29 is connected to an external power source (not shown), rectifies / smooths the AC voltage from the external power source, and outputs a DC voltage. When the AC adapter 29 is connected to the computer system to drive the computer system, a voltage is supplied from the AC adapter 29 to each component of the computer system via the power supply circuit 30.
【0017】RAM13、18、バックアップRAM1
9、VRAM25には、バックアップ電圧VBKが供給さ
れる。RAMs 13 and 18, backup RAM 1
9. The backup voltage VBK is supplied to the VRAM 25.
【0018】拡張バスコネクタ40はシステムの機能拡
張のために用いられる。例えば、拡張バスコネクタ40
には、外付けハードディスクドライブが選択的に接続さ
れる。あるいは、各種コンポーネント、例えば、キーボ
ード、CRTディスプレイ、メモリ、本体接続部等を有
する拡張ユニット(図示しない)を拡張コネクタ40に
選択的に接続することもできる。The expansion bus connector 40 is used for expanding the function of the system. For example, the expansion bus connector 40
An external hard disk drive is selectively connected to. Alternatively, an expansion unit (not shown) having various components, for example, a keyboard, a CRT display, a memory, a main body connection portion, etc. can be selectively connected to the expansion connector 40.
【0019】電源スイッチ45は、本コンピュータシス
テムの起動のために用いられ、モーメンタリスイッチに
よって構成される。従って、DC電圧が電源回路30か
ら各コンポーネントに供給されていない時、すなわち、
電源がオフされている時にスイッチ45が押された場
合、電源がオンされる。また、DC電圧が電源回路30
から各コンポーネントに供給され、システムが動作して
いる時、すなわち、電源がオンされている時にスイッチ
45が押された場合、電源がオフされる。The power switch 45 is used for starting the computer system and is composed of a momentary switch. Therefore, when the DC voltage is not supplied from the power supply circuit 30 to each component, that is,
If the switch 45 is pressed while the power is off, the power is turned on. In addition, the DC voltage is the power supply circuit 30.
When the switch 45 is pressed while the system is operating, that is, while the power is on, the power is turned off.
【0020】バッテリ48は、充電が可能であり、本コ
ンピュータシステムに内蔵できる。ACアダプタ29が
本コンピュータシステムに接続されておらず、バッテリ
48が本コンピュータシステムに内蔵されている場合、
本コンピュータシステムを駆動するために、バッテリ4
8から電源回路30を介して本コンピュータシステムの
各コンポーネントにDC電圧が供給される。なお、バッ
テリ48として、例えば、ニッケル水素バッテリが用い
られる。The battery 48 is rechargeable and can be built into the computer system. When the AC adapter 29 is not connected to the computer system and the battery 48 is built in the computer system,
The battery 4 is used to drive the computer system.
A DC voltage is supplied from 8 through the power supply circuit 30 to each component of the computer system. A nickel-hydrogen battery, for example, is used as the battery 48.
【0021】ここで、電源回路30について説明する。
図1は本発明実施例の電源回路の構成を示すブロック図
である。図1において、電源回路30は、電源コントロ
ーラ50、DC/DCコンバータ60、電圧検出器6
1、62、抵抗65、66、およびFETスイッチ7
0、71、72、73によって構成される。The power supply circuit 30 will now be described.
FIG. 1 is a block diagram showing the configuration of a power supply circuit according to an embodiment of the present invention. In FIG. 1, the power supply circuit 30 includes a power supply controller 50, a DC / DC converter 60, and a voltage detector 6.
1, 62, resistors 65 and 66, and FET switch 7
0, 71, 72, 73.
【0022】ACアダプタ29は、定電圧出力端29
a、制御信号入力端29b、および定電流出力端29c
を有する。定電圧出力端29a、定電流出力端29cか
らは、18Vの定電圧、2.2Aの定電流がそれぞれ出
力される。また、制御信号入力端29bには、電源コン
トローラ50からの制御信号が入力される。この制御信
号によって、定電圧あるいは定電流がACアダプタ29
から出力される。The AC adapter 29 has a constant voltage output terminal 29.
a, control signal input end 29b, and constant current output end 29c
Have. A constant voltage of 18 V and a constant current of 2.2 A are output from the constant voltage output end 29a and the constant current output end 29c, respectively. A control signal from the power supply controller 50 is input to the control signal input terminal 29b. According to this control signal, a constant voltage or constant current is supplied to the AC adapter 29
Is output from.
【0023】DC/DCコンバータ60は、ACアダプ
タ29あるいはバッテリ48の一方からのDC電圧を基
にして所定レベルのDC電圧を生成し、生成した所定レ
ベルのDC電圧を各コンポーネントに供給する。実際に
は、ACアダプタ29あるいはバッテリ48からのDC
電圧は+18Vであり、このDC電圧を基にして、+5
V、+12V、−9VのDC電圧がそれぞれ所定のコン
ポーネントに供給される。The DC / DC converter 60 generates a DC voltage of a predetermined level based on the DC voltage from one of the AC adapter 29 and the battery 48, and supplies the generated DC voltage of the predetermined level to each component. Actually, DC from the AC adapter 29 or the battery 48
The voltage is + 18V, and based on this DC voltage, + 5V
DC voltages of V, + 12V and -9V are supplied to predetermined components.
【0024】電圧検出器61は、ACアダプタ29のア
ダプタ電圧、すなわち、定電圧出力端29aから出力さ
れる定電圧を検出する。また、電圧検出器62は、バッ
テリ48のバッテリ電圧を検出する。検出されたこれら
の電圧を基にして、ACアダプタ29、バッテリ48が
本コンピュータシステムに接続されているかどうかが判
定される。The voltage detector 61 detects the adapter voltage of the AC adapter 29, that is, the constant voltage output from the constant voltage output end 29a. Further, the voltage detector 62 detects the battery voltage of the battery 48. Based on these detected voltages, it is determined whether the AC adapter 29 and the battery 48 are connected to the computer system.
【0025】FETスイッチ70は、ACアダプタ29
あるいはバッテリ48からDC/DCコンバータ60に
対して、DC電圧を供給するためにあるいはDC電圧の
供給を禁止するために用いられる。すなわち、FETス
イッチ70がオンされている場合、DC/DCコンバー
タ60にDC電圧が供給される。従って、DC/DCコ
ンバータ60から各コンポーメントに前述したような所
定レベルの電圧が供給されることになる。The FET switch 70 is the AC adapter 29.
Alternatively, it is used to supply the DC voltage from the battery 48 to the DC / DC converter 60 or to prohibit the supply of the DC voltage. That is, when the FET switch 70 is turned on, the DC voltage is supplied to the DC / DC converter 60. Therefore, the DC / DC converter 60 supplies a voltage of a predetermined level as described above to each component.
【0026】FETスイッチ71は、バッテリ48から
FETスイッチ70を介してDC/DCコンバ−タ60
にDC電圧を供給するために用いられる。従って、FE
Tスイッチ71がオンされた場合、バッテリ48からD
C/DCコンバータ60に電圧の供給が可能となる。The FET switch 71 is a DC / DC converter 60 from the battery 48 via the FET switch 70.
Is used to supply a DC voltage to the. Therefore, FE
When the T switch 71 is turned on, the battery 48 to D
The voltage can be supplied to the C / DC converter 60.
【0027】FETスイッチ72は、ACアダプタ29
の定電流出力端29cからバッテリ48に定電流を供給
するために用いられる。従って、FETスイッチ72が
オンされた場合、急速充電を行うために定電流がバッテ
リ48に供給される。The FET switch 72 is the AC adapter 29.
It is used to supply a constant current to the battery 48 from the constant current output terminal 29c. Therefore, when the FET switch 72 is turned on, a constant current is supplied to the battery 48 for quick charging.
【0028】FETスイッチ73は、ACアダプタ29
の定電圧出力端29aからバッテリ48に定電圧を供給
するために用いられる。従って、FETスイッチ73が
オンされた場合、トリクル充電を行うために定電圧が抵
抗66を介してバッテリ48に供給される。The FET switch 73 is the AC adapter 29.
It is used to supply a constant voltage to the battery 48 from the constant voltage output terminal 29a. Therefore, when the FET switch 73 is turned on, a constant voltage is supplied to the battery 48 via the resistor 66 to perform trickle charging.
【0029】なお、充電可能なバッテリに対してACア
ダプタによって充電が行われた場合、バッテリがフル充
電状態になった後においても、充電電流よりも少ない電
流で常時充電が行われるが、これをトリクル充電とい
う。When the rechargeable battery is charged by the AC adapter, the battery is always charged with a current smaller than the charging current even after the battery is in the fully charged state. It is called trickle charging.
【0030】抵抗65は、大電流がバッテリ48に供給
されないための電流制限抵抗として用いられ、通常、高
抵抗値を有する。The resistor 65 is used as a current limiting resistor for preventing a large current from being supplied to the battery 48, and usually has a high resistance value.
【0031】抵抗66は、トリクル充電を行うために用
いられ、通常、低抵抗値、例えば、数10オーム程度を
有する。The resistor 66 is used to perform trickle charging, and usually has a low resistance value, for example, about several tens of ohms.
【0032】電源コントローラ50は、CPU51、R
AM52、ROM53、タイマ54、出力ポート55、
A/Dコンバータ56、および入力ポート57を有す
る。The power supply controller 50 includes a CPU 51, R
AM52, ROM53, timer 54, output port 55,
It has an A / D converter 56 and an input port 57.
【0033】CPU51は、1チップで構成され、各コ
ンポーネントに対する電圧供給制御、およびバッテリ4
8に対する急速充電/トリクル充電制御を行う。The CPU 51 is composed of one chip and controls the voltage supply to each component and the battery 4
Rapid charge / trickle charge control for 8 is performed.
【0034】ROM53は、電圧供給制御、急速充電/
トリクル充電制御を行うために用いられる制御プログラ
ム等を記憶する。The ROM 53 controls voltage supply, quick charging /
A control program or the like used for performing trickle charge control is stored.
【0035】RAM52は、CPU51の主メモリとし
て用いられる。このRAM52には、電圧供給制御、急
速充電/トリクル充電制御で用いられる種々のフラグ、
カウンタ等としてのメモリ領域が割当てられる。The RAM 52 is used as a main memory of the CPU 51. In the RAM 52, various flags used in voltage supply control, quick charge / trickle charge control,
A memory area such as a counter is allocated.
【0036】タイマ54は、所定の周期でタイマ値をC
PU51に出力する。The timer 54 sets the timer value to C at a predetermined cycle.
Output to PU51.
【0037】出力ポート55は、ACアダプタ29の制
御信号入力端29b、FETスイッチ70、71、7
2、73に制御信号を出力し、また、電源インターフェ
ース28にデータを出力する。ACアダプタ29の制御
信号入力端29bに入力される制御信号に応じて、AC
アダプタ29から定電流あるいは定電圧が出力される。
また、FETスイッチ70、71、72、73にそれぞ
れ出力される制御信号に応じて、各FETスイッチがオ
ン/オフされる。The output port 55 includes a control signal input terminal 29b of the AC adapter 29 and FET switches 70, 71 and 7.
The control signal is output to 2, 73, and the data is output to the power supply interface 28. In response to the control signal input to the control signal input terminal 29b of the AC adapter 29, the AC
A constant current or a constant voltage is output from the adapter 29.
Further, each FET switch is turned on / off according to a control signal output to each of the FET switches 70, 71, 72, 73.
【0038】A/Dコンバータ56は、電圧検出器6
1、62からそれぞれ出力されるアナログ電圧をデジタ
ル電圧に変換する。The A / D converter 56 includes a voltage detector 6
The analog voltage output from each of 1 and 62 is converted into a digital voltage.
【0039】入力ポート57は、電源スイッチ45が押
されたかどうかを示す信号を受信する。図2からわかる
ように、電源スイッチ45が押されない場合、入力ポー
ト57に入力される電圧レベルはVccである。しかし、
前述したように、電源スイッチ45はモーメンタリスイ
ッチであるので、電源スイッチ45が押される毎に、入
力ポート57に入力される電圧レベルは所定時間内にわ
たって0になる。従って、この電圧レベルの変化を検出
することによって電源スイッチ45が押されたかどうか
がわかる。The input port 57 receives a signal indicating whether the power switch 45 has been pressed. As can be seen from FIG. 2, when the power switch 45 is not pressed, the voltage level input to the input port 57 is Vcc. But,
As described above, since the power switch 45 is a momentary switch, every time the power switch 45 is pressed, the voltage level input to the input port 57 becomes 0 within a predetermined time. Therefore, it is possible to know whether or not the power switch 45 has been pressed by detecting the change in the voltage level.
【0040】次に、リジューム処理が実行可能な場合に
おいて、電源スイッチ45のスイッチング状態による電
源回路30から各コンポーネントに供給される電圧の制
御について、図3、図4、および図5に示すフローチャ
ートに従って説明する。なお、図3は本発明実施例にお
いてリジューム処理が実行可能なメインCPU11にお
ける動作を示すフローチャート、図4および図5は本発
明実施例の電源コントローラ50内のCPU51におけ
る電圧供給制御フローチャートである。Next, regarding the control of the voltage supplied from the power supply circuit 30 to each component depending on the switching state of the power supply switch 45 when the resume processing can be executed, according to the flowcharts shown in FIGS. 3, 4 and 5. explain. 3 is a flowchart showing the operation of the main CPU 11 capable of executing the resume process in the embodiment of the present invention, and FIGS. 4 and 5 are voltage supply control flowcharts in the CPU 51 in the power supply controller 50 of the embodiment of the present invention.
【0041】メインCPU11は、電源回路30からの
電圧の供給により、ROM12に記憶されているリジュ
ーム機能を有する制御プログラムを実行する。The main CPU 11 executes the control program having the resume function, which is stored in the ROM 12, when the voltage is supplied from the power supply circuit 30.
【0042】図3において、ステップB1では、リジュ
ームフラグがセットされているかどうかが判定される。
このリジュームフラグは、例えば、RAM13内の所定
のメモリ領域に割当てられ、リジューム処理が必要かど
うかを示すフラグとして用いられる。従って、リジュー
ムフラグがセットされている場合、バックアップRAM
19には、復元用のバックアップデータが記憶されてい
ることになる。In FIG. 3, in step B1, it is judged whether or not the resume flag is set.
The resume flag is, for example, assigned to a predetermined memory area in the RAM 13 and used as a flag indicating whether or not the resume process is necessary. Therefore, if the resume flag is set, the backup RAM
The backup data for restoration is stored in 19.
【0043】ステップB1において、リジュームフラグ
がセットされていない場合、通常の初期化処理が実行さ
れ(ステップB2)、初期化処理が完了したことを示す
スイッチ有効コマンドが電源インターフェース28に出
力される(ステップB3)。その後、オペレーティング
システム(OS)が起動する。これにより、本コンピュ
ータシステムは、種々のアプリケーション処理の実行が
可能な状態となる。If the resume flag is not set in step B1, normal initialization processing is executed (step B2), and a switch enable command indicating that the initialization processing is completed is output to the power supply interface 28 ( Step B3). After that, the operating system (OS) is activated. As a result, the computer system is brought into a state capable of executing various application processes.
【0044】ステップB1において、リジュームフラグ
がセットされている場合、ステップB4では、リジュー
ム処理が実行される。すなわち、バックアップRAM1
9からバックアップデータが読出される。ステップB5
では、リジューム処理が完了したことを示すスイッチ有
効コマンドが電源インターフェース28に出力される。
これにより、電源オフ直前のシステム状態が復元される
ことになる。If the resume flag is set in step B1, the resume process is executed in step B4. That is, the backup RAM 1
The backup data is read from 9. Step B5
Then, the switch valid command indicating that the resume process is completed is output to the power supply interface 28.
As a result, the system state immediately before the power is turned off is restored.
【0045】一方、電源コントローラ50のCPU51
は、ROM53に記憶されている電源供給制御プログラ
ムを実行する。この電圧供給制御には、リジューム処理
中に電源スイッチ45が押された場合、すなわち、リジ
ューム処理中に電源オフの要求があった場合における制
御が含まれている。On the other hand, the CPU 51 of the power supply controller 50
Executes the power supply control program stored in the ROM 53. This voltage supply control includes control when the power switch 45 is pressed during the resume process, that is, when there is a request to turn off the power during the resume process.
【0046】この電圧供給制御では、RAM52にフラ
グとして割当てられているメモリ領域の内容が参照され
る。なお、スイッチ無効フラグは、電源スイッチ45が
押されたことを無視するかどうかを示すフラグである。
FETスイッチ70がオンされた場合、スイッチ無効フ
ラグは1にセットされる。この状態で電源スイッチ45
が押されても、FETスイッチ70はオン/オフされな
い。すなわち、現在の電圧供給状態が維持される。一
方、スイッチ有効コマンドがCPU11から電源インタ
ーフェース28を介して入力ポート57で受信された場
合、あるいはタイマ54のタイマ値が設定された時間
(例えば、20秒)に対応するタイマ値よりも大きい場
合、スイッチ無効フラグは0にセットされる。従って、
この状態で電源スイッチ45が押された場合、FETス
イッチ70がオン/オフされる。In this voltage supply control, the contents of the memory area assigned to the RAM 52 as a flag are referred to. The switch invalid flag is a flag that indicates whether or not the power switch 45 has been pressed.
When the FET switch 70 is turned on, the switch invalid flag is set to 1. In this state, the power switch 45
Even if is pressed, the FET switch 70 is not turned on / off. That is, the current voltage supply state is maintained. On the other hand, when the switch valid command is received from the CPU 11 via the power supply interface 28 at the input port 57, or when the timer value of the timer 54 is larger than the timer value corresponding to the set time (for example, 20 seconds), The switch invalid flag is set to 0. Therefore,
When the power switch 45 is pressed in this state, the FET switch 70 is turned on / off.
【0047】スイッチオンフラグは電源スイッチ45が
押されたかどうかを示すフラグである。スイッチ無効フ
ラグが0にセットされている状態で電源スイッチ45が
押された場合、スイッチオンフラグは1にセットされ
る。従って、FETスイッチ70がオン/オフされる。
一方、FETスイッチ70がオンまたはオフされた場
合、スイッチオンフラグは0にセットされる。The switch-on flag is a flag indicating whether or not the power switch 45 has been pressed. When the power switch 45 is pressed while the switch invalid flag is set to 0, the switch-on flag is set to 1. Therefore, the FET switch 70 is turned on / off.
On the other hand, when the FET switch 70 is turned on or off, the switch-on flag is set to 0.
【0048】また、図4および図5において、ステップ
C1では、初期設定として、スイッチ無効フラグおよび
スイッチオンフラグが、それぞれ0にセットされる。Further, in FIGS. 4 and 5, in step C1, the switch invalid flag and the switch on flag are each set to 0 as an initial setting.
【0049】ステップC2では、スイッチ無効フラグが
1であるかどうかが判定される。すなわち、電源スイッ
チ45が押されたことに応じてFETスイッチ70をオ
ン/オフすることが可能であるかどうかが判定される。In step C2, it is determined whether the switch invalid flag is 1. That is, it is determined whether or not the FET switch 70 can be turned on / off in response to the pressing of the power switch 45.
【0050】ステップC2において、スイッチ無効フラ
グが0である場合、ステップC3では、電源スイッチ4
5が押されたかどうかが判定される。ステップC3にお
いて、電源スイッチ45が押された場合、スイッチオン
フラグが1にセットされる(ステップC4)。なお、電
源コントローラ50の初期状態、あるいはFETスイッ
チ70がオフされている場合、スイッチ無効フラグは0
になっているので、FETスイッチ70がオフ状態で電
源スイッチ45が押された場合、常に、スイッチオンフ
ラグは1にセットされる。If the switch invalid flag is 0 in step C2, the power switch 4 is turned on in step C3.
It is determined whether 5 has been pressed. When the power switch 45 is pressed in step C3, the switch-on flag is set to 1 (step C4). The switch invalid flag is 0 when the power controller 50 is in the initial state or when the FET switch 70 is turned off.
Therefore, when the FET switch 70 is off and the power switch 45 is pressed, the switch-on flag is always set to 1.
【0051】ステップC5では、FETスイッチ70が
オンされているかどうかが判定される。ステップC5に
おいて、FETスイッチ70がオンされている場合、ス
テップC6では、スイッチオンフラグが1にセットされ
ているかどうかが判定される。In step C5, it is determined whether the FET switch 70 is turned on. When the FET switch 70 is turned on in step C5, it is determined in step C6 whether or not the switch-on flag is set to 1.
【0052】ステップC6において、スイッチオンフラ
グが1である場合、FETスイッチ70をオフするため
の制御信号が生成される(ステップC7)。生成された
制御信号は、出力ポート55からFETスイッチ70に
出力される。また、スイッチオンフラグが0にセットさ
れる(ステップC8)。When the switch-on flag is 1 in step C6, a control signal for turning off the FET switch 70 is generated (step C7). The generated control signal is output from the output port 55 to the FET switch 70. Further, the switch-on flag is set to 0 (step C8).
【0053】ステップC5において、FETスイッチ7
0がオンされていない場合、ステップC9では、スイッ
チオンフラグが1にセットされているかどうかが判定さ
れる。ステップC9において、スイッチオンフラグが1
である場合、FETスイッチ70をオンするための制御
信号が生成される(ステップC10)。生成された制御
信号は、出力ポート55からFETスイッチ70に出力
される。ステップC11では、スイッチオンフラグが0
にセットされ、スイッチ無効フラグが1にセットされ
る。In step C5, the FET switch 7
If 0 is not turned on, it is determined in step C9 whether or not the switch-on flag is set to 1. At step C9, the switch-on flag is 1
If so, a control signal for turning on the FET switch 70 is generated (step C10). The generated control signal is output from the output port 55 to the FET switch 70. At step C11, the switch-on flag is set to 0.
Is set to 1, and the switch invalid flag is set to 1.
【0054】ステップC12では、タイマ54のタイマ
値がリセットされた後、タイマ54をスタートさせるた
めの制御信号が生成される。In step C12, after the timer value of the timer 54 is reset, a control signal for starting the timer 54 is generated.
【0055】ステップC13では、スイッチ有効コマン
ドが入力ポート57で受信されたかどうかが判定され
る。ステップC13において、スイッチ有効コマンドが
入力ポート57で受信された場合、スイッチ無効フラグ
が0にセットされる(ステップC14)。In step C13, it is determined whether the switch valid command is received at the input port 57. In step C13, when the switch valid command is received by the input port 57, the switch invalid flag is set to 0 (step C14).
【0056】ステップC15では、タイマ54のタイマ
値が、設定された時間(例えば、20秒)に対応するタ
イマ値よりも大きいかどうかが判定される。ステップC
15において、タイマ54のタイマ値が20秒に対応す
る設定タイマ値よりも大きい場合、スイッチ無効フラグ
が0にセットされる(ステップC16)。In step C15, it is judged whether the timer value of the timer 54 is larger than the timer value corresponding to the set time (for example, 20 seconds). Step C
In 15, when the timer value of the timer 54 is larger than the set timer value corresponding to 20 seconds, the switch invalid flag is set to 0 (step C16).
【0057】なお、ステップC15およびC16の処理
が設けられているのは次のような理由からである。すな
わち、もし、メインCPU11が、ある障害によって電
源コントローラ50のCPU51にスイッチ有効コマン
ドを出力することができない場合、永久にFETスイッ
チ70がオフされないことになるからである。The processing at steps C15 and C16 is provided for the following reason. That is, if the main CPU 11 cannot output the switch enable command to the CPU 51 of the power supply controller 50 due to some failure, the FET switch 70 will not be turned off forever.
【0058】以上、本発明の実施例について説明した
が、本発明は上記実施例に限定されることなく、本発明
の要旨の範囲内において種々の変形実施が可能である。Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various modifications can be made within the scope of the gist of the present invention.
【0059】[0059]
【発明の効果】以上のような処理を行うことにより、リ
ジューム処理中に電源スイッチがオフされた場合におい
ても、リジュームエラーが生じることなく、バックアッ
プデータを正常に復元することができる。By performing the above processing, even if the power switch is turned off during the resume processing, the backup data can be restored normally without a resume error.
【0060】また、80386SL CPUを用いたコ
ンピュータシステムにおいて、リジューム処理中に電源
スイッチがオフされた場合においても、このCPUが暴
走してしまうことを防ぐことができる。Further, in the computer system using the 80386SL CPU, even if the power switch is turned off during the resume process, the CPU can be prevented from running away.
【図1】本発明の実施例である電源回路の構成を示すブ
ロック図。FIG. 1 is a block diagram showing a configuration of a power supply circuit that is an embodiment of the present invention.
【図2】本発明実施例で用いられるコンピュータシステ
ムの構成を示すブロック図。FIG. 2 is a block diagram showing the configuration of a computer system used in an embodiment of the present invention.
【図3】本発明実施例においてリジューム処理が実行可
能なメインCPUにおける動作フローチャート。FIG. 3 is an operation flowchart of a main CPU capable of executing resume processing in the embodiment of the present invention.
【図4】本発明実施例の電源コントローラ内のCPUに
おける電圧供給制御フローチャート。FIG. 4 is a voltage supply control flowchart in the CPU in the power supply controller according to the embodiment of the present invention.
【図5】本発明実施例の電源コントローラ内のCPUに
おける電圧供給制御フローチャート。FIG. 5 is a voltage supply control flowchart in the CPU in the power supply controller according to the embodiment of the present invention.
29…ACアダプタ、45…電源スイッチ、48…バッ
テリ、50…電源コントローラ、51…CPU、52…
RAM、53…ROM、54…タイマ、55…出力ポー
ト、56…A/Dコンバータ、57…入力ポート、60
…DC/DCコンバータ、70…FETスイッチ。29 ... AC adapter, 45 ... Power switch, 48 ... Battery, 50 ... Power controller, 51 ... CPU, 52 ...
RAM, 53 ... ROM, 54 ... Timer, 55 ... Output port, 56 ... A / D converter, 57 ... Input port, 60
... DC / DC converter, 70 ... FET switch.
Claims (2)
電源スイッチのスイッチング状態により前記供給手段を
制御する制御手段とを有し、 前記各コンポーネントに対する電圧の供給が禁止されて
いる場合、前記制御手段は、電圧の供給を禁止した時か
ら所定時間を経過するまで各コンポーネントに対する電
圧の供給を禁止し続けるように前記供給手段を制御する
ことを特徴とする電源制御装置。1. A plurality of components, a power switch, a supply means for supplying a voltage to each component, a control means for monitoring a switching state of the power switch, and controlling the supply means according to the switching state of the power switch. When the supply of the voltage to each component is prohibited, the control means keeps prohibiting the supply of the voltage to each component until a predetermined time elapses from the time when the supply of the voltage is prohibited. A power supply control device for controlling the supply means.
電源スイッチのスイッチング状態により前記供給手段を
制御する制御手段とを有し、 前記制御手段は、前記各コンポーネントに対して電圧が
供給されている場合、所定の処理が完了するまで各コン
ポーネントに対して電圧を供給し続けるように前記供給
手段を制御することを特徴とする電源制御装置。2. A plurality of components, a power switch, a supply means for supplying a voltage to each component, a switching means for monitoring the switching state of the power switch, and a control means for controlling the supply means according to the switching state of the power switch. And, when the voltage is supplied to each component, the control unit controls the supply unit to continue supplying the voltage to each component until a predetermined process is completed. Power control device characterized by.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3278693A JP2997584B2 (en) | 1991-09-30 | 1991-09-30 | Power control device |
DE69130729T DE69130729D1 (en) | 1990-11-07 | 1991-10-23 | Computer power supply control device |
EP91118086A EP0484745B1 (en) | 1990-11-07 | 1991-10-23 | Apparatus for controlling the power supply in a computer system |
US08/341,925 US5598567A (en) | 1990-11-07 | 1994-11-16 | Apparatus for controlling power supply in a computer system by introducing delays before activation and deactivation of power |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3278693A JP2997584B2 (en) | 1991-09-30 | 1991-09-30 | Power control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0594237A true JPH0594237A (en) | 1993-04-16 |
JP2997584B2 JP2997584B2 (en) | 2000-01-11 |
Family
ID=17600864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3278693A Expired - Lifetime JP2997584B2 (en) | 1990-11-07 | 1991-09-30 | Power control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2997584B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978922A (en) * | 1996-02-29 | 1999-11-02 | Kabushiki Kaisha Toshiba | Computer system having resume function |
JP2006507856A (en) * | 2002-07-23 | 2006-03-09 | ノボ・ノルデイスク・エー/エス | Device with time display means |
US7424627B2 (en) | 2003-05-22 | 2008-09-09 | Canon Kabushiki Kaisha | Storage device protection system, method for protecting hard disk thereof, medium for providing control program, and control program |
US8837976B2 (en) | 2011-12-26 | 2014-09-16 | Oki Data Corporation | Sub power source-type electronic device and image forming apparatus |
JP2019200591A (en) * | 2018-05-16 | 2019-11-21 | キヤノン株式会社 | Information processor, power control method thereof, and program |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6460227A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Power-supply device |
JP3037522U (en) * | 1996-11-07 | 1997-05-20 | アンネル株式会社 | Duvet |
-
1991
- 1991-09-30 JP JP3278693A patent/JP2997584B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6460227A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Power-supply device |
JP3037522U (en) * | 1996-11-07 | 1997-05-20 | アンネル株式会社 | Duvet |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978922A (en) * | 1996-02-29 | 1999-11-02 | Kabushiki Kaisha Toshiba | Computer system having resume function |
JP2006507856A (en) * | 2002-07-23 | 2006-03-09 | ノボ・ノルデイスク・エー/エス | Device with time display means |
US7424627B2 (en) | 2003-05-22 | 2008-09-09 | Canon Kabushiki Kaisha | Storage device protection system, method for protecting hard disk thereof, medium for providing control program, and control program |
US8837976B2 (en) | 2011-12-26 | 2014-09-16 | Oki Data Corporation | Sub power source-type electronic device and image forming apparatus |
JP2019200591A (en) * | 2018-05-16 | 2019-11-21 | キヤノン株式会社 | Information processor, power control method thereof, and program |
Also Published As
Publication number | Publication date |
---|---|
JP2997584B2 (en) | 2000-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2998737B2 (en) | Power supply control device for peripheral equipment | |
US5428798A (en) | Computer system capable of connecting expansion unit | |
JP3674855B2 (en) | Power supply control device and power supply control method | |
JP3799130B2 (en) | Method for switching power saving mode of computer having power saving function while using network | |
US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
US5815409A (en) | Control system and method for automatic shutdown of a power supply | |
CA2120055C (en) | Desktop computer system having multilevel power management | |
EP0419909B1 (en) | Computer system with control unit for controlling power supply to storage unit | |
US5598567A (en) | Apparatus for controlling power supply in a computer system by introducing delays before activation and deactivation of power | |
JP4173942B2 (en) | Backup power supply module, backup power supply device and computer | |
US20020095609A1 (en) | Multiprocessor apparatus | |
KR20010038449A (en) | Power supply control circuit for computer system having a plurality of power management states | |
JP2004152304A (en) | System and method for holding state data of personal computer in standby state at ac power supply failure | |
JPH0327419A (en) | Personal computer | |
US5394527A (en) | Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability | |
US8250406B2 (en) | Operational state preservation in the absence of AC power | |
US6272630B1 (en) | Method and device for reserving wake-up functions of computer system after power loss | |
JP2997584B2 (en) | Power control device | |
US6163847A (en) | Computer with automatic power cut-off function and control method therefor | |
JP2002041189A (en) | Unintegruptible power supply device | |
EP0429781B1 (en) | Resume control system and method for executing resume processing while checking operation mode of CPU | |
JPH0594236A (en) | Power source controller | |
JPH10240367A (en) | Computer system and suspend control method for the same | |
KR950004205B1 (en) | Power control method of computer system and apparatus therefor | |
JPH11202963A (en) | Computer loading device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |