JPH0582550A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 トランジスタの漏れ電流を減少させ、また特
性の均一化を向上させる。 【構成】 ＭＯＳ型薄膜トランジスタにおいて、活性領
域となる多結晶シリコン膜３０５のうち、ゲート電極３
０３に接していない部分をシリコン注入によって一度非
晶質化し、熱処理によって再結晶化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は絶縁膜上のＭＯＳ（Ｍｅ
ｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型
薄膜トランジスタの製造方法に関する。

【０００２】

【従来の技術】従来の薄膜トランジスタの製造方法を図
５を用いて説明する。

【０００３】まず、図５（ａ）に示すように、シリコン
基板４０１上に、シリコン酸化膜などの絶縁膜４０２を
形成する。次に、この絶縁膜４０２の上に導電性の膜
（たとえば不純物を高濃度にドープした多結晶シリコン
膜）を堆積し、パターニングを行って、下部ゲート電極
４０３を形成し、次にゲート酸化膜４０４となる二酸化
シリコン膜を堆積する。その上に薄い多結晶シリコン膜
４０５を堆積して活性領域を形成する。

【０００４】この多結晶シリコン膜４０５は、粒径が大
きい方がリーク電流が小さく、また移動度も大きいこと
から、非晶質シリコン膜をまず堆積して、６００℃前後
の温度でゆっくり多結晶化する方法が用いられることが
多い。

【０００５】次に図５（ｂ）に示すように、この多結晶
シリコン膜４０５に、例えばフォトレジスト膜をマスク
として部分的に高濃度に不純物をイオン注入することに
よって、ソース領域４０６およびドレイン領域４０７を
形成し、熱処理によって不純物の活性化を行えば、薄膜
トランジスタの基本構造を形成することができる。

【０００６】図５に示した構造は、活性領域の下にゲー
ト電極があることから下部ゲート型と呼ばれるが、活性
領域となる多結晶シリコン膜４０５とゲート電極形成の
順序を入れ換えれば、上部ゲート型薄膜トランジスタを
形成することができる。

【０００７】液晶ディスプレイの場合には、絶縁膜４０
２をシリコン基板４０１上に形成したものの代わりにガ
ラス基板が用いられる。

【０００８】

【発明が解決しようとする課題】このようにして形成さ
れた薄膜トランジスタの活性領域は、多結晶シリコン膜
であることから、内部には、結晶粒界あるいは格子欠陥
が多く存在する。

【０００９】従来の方法によって薄膜トランジスタを形
成すると、結晶粒界あるいは格子欠陥の位置とは無関係
に、トランジスタのチャンネル領域が形成されるため、
結晶粒界あるいは格子欠陥がトランジスタのどの部分に
あるかがトランジスタ特性に大きく影響する。とりわけ
非晶質シリコンを６００℃前後の温度でゆっくり多結晶
化する方法を用いる場合には、特性のばらつきが大きく
なるという傾向があった。

【００１０】本発明の目的は、トランジスタの漏れ電流
を減少させ、均一なトランジスタ特性が得られる薄膜ト
ランジスタの製造方法を提供することにある。

【００１１】

【課題を解決するための手段】前記目的を達成するた
め、本発明による薄膜トランジスタの製造方法において
は、シリコンイオンの注入工程と熱処理工程とを有する
薄膜トランジスタの製造方法であって、シリコンイオン
の注入工程は、薄膜トランジスタのチャンネルが形成さ
れるシリコン薄膜のうち、ゲート絶縁膜を介してゲート
電極に接している部分以外のシリコン薄膜にシリコンイ
オンを注入してこれを非晶質化する工程であり、熱処理
工程は、前記非晶質化領域を熱処理によって結晶化する
工程であるものである。

【００１２】

【作用】薄膜トランジスタの特性は、ゲート絶縁膜を介
してゲート電極に接しているチャンネル領域の膜質と、
電界が集中するドレイン端部の多結晶シリコン薄膜の膜
質によって強い影響を受ける。ゲート絶縁膜を介してゲ
ート電極に接しているチャンネル領域に関しては、結晶
粒径が大きいほど移動度が大きく、従って、結晶粒径を
増大させることが望ましい。

【００１３】一方、電界が集中するドレイン端部に関し
ては、結晶粒界や格子欠陥がどの程度存在するかによっ
て、薄膜トランジスタの漏れ電流が大きく異なることが
予想される。多結晶シリコン薄膜のドレイン端部を一旦
非晶質化し、熱処理によって多結晶化することによっ
て、非晶質化されなかった領域を種とする多結晶化が生
じる。

【００１４】このような方法を用いることによって、多
結晶シリコン薄膜のドレイン端部に存在する結晶粒界や
格子欠陥密度の低減および均一化を図ることができる。

【００１５】また薄膜トランジスタをどの程度の電圧で
動作させるかによって、漏れ電流に対する結晶粒径の影
響は大きく異なる。

【００１６】即ち、４Ｖ程度以上の電圧で動作させる場
合には結晶粒径があまり大きくないほうが薄膜トランジ
スタの漏れ電流は小さい傾向がある。

【００１７】その様な応用に対し、本発明は、非晶質化
した領域を多結晶化する条件を変えることによってドレ
イン端部の結晶粒径を独立に制御できるという特徴をも
有している。

【００１８】

【実施例】次に本発明の実施例を図によって説明する。

【００１９】図１は、本発明の第１の実施例の作製プロ
セスを説明するための縦断面図である。図１（ａ）に示
すように、シリコン基板１０１上に、シリコン酸化膜な
どの絶縁膜１０２を形成し、その上に不純物を高濃度に
ドープした多結晶シリコン膜を堆積し、パターニングを
行って下部ゲート電極１０３を形成する。

【００２０】次いで、ゲート酸化膜１０４となる二酸化
シリコン膜を堆積し、その上に薄い多結晶シリコン膜１
０５を形成する。多結晶シリコン膜１０５の形成は、非
晶質シリコンをまず堆積し、６００℃の温度で１０時間
熱処理し多結晶化する。

【００２１】次に、図１（ｂ）に示したようにゲート電
極１０３上の多結晶シリコン薄膜１０５だけをフォトレ
ジスト膜１０９で被覆してからシリコンイオン１１０を
１×１０¹⁵ｃｍ^-2だけイオン注入し、ゲート電極１０３
上の領域を除いて多結晶シリコン膜１０５を非晶質領域
１１１とする。フォトレジスト膜１０９を除去し、６０
０℃の温度で１０時間熱処理することによって、非晶質
化した領域１１１を再び多結晶化する。

【００２２】次に、パターニングしたフォトレジスト膜
をマスクにして、異方性エッチングによって多結晶シリ
コン膜１０５の一部を除去することによって素子分離を
行う。図２は、このようにして形成した多結晶シリコン
膜１０５に、フォトレジスト膜１１２をマスクにして部
分的にＢＦ₂ イオン１１３を１×１０¹⁵ｃｍ^-2だけイオ
ン注入し、熱処理によって不純物の活性化を行い、ソー
ス領域１０６とドレイン領域１０７を形成したものであ
る。この後、通常の製造プロセスと同様にしてカバー膜
形成、配線形成を行い、更に窒化シリコン膜を堆積し４
５０℃で熱処理を行った。

【００２３】以上の方法で形成したＰ型薄膜トランジス
タではゲート幅Ｗ＝１μｍ、ドレイン電圧Ｖｄ＝−３．
３Ｖに対して漏れ電流が１／３〜１／５に減少し、閾値
電圧やオン電流のばらつきが大幅に改善された。

【００２４】漏れ電流を低減させるためにドレイン端に
オフセット構造（ドレイン端にＢＦ₂ イオンが注入され
ない領域を設ける）を形成する方法が用いられる場合が
あるが、その場合にはオン電流の低下が問題になる。

【００２５】オフセット構造に対し本実施例を適用した
ところ、従来法に較べ本実施例を用いることによりオン
電流の低下が少なく、例えばオフセット長０．４μｍで
のオン電流は本実施例を用いないと１桁程度に減少して
しまうのに対し、本実施例を用いることにより３０％程
度の減少に抑えることができた。

【００２６】図３は、本発明の第２の実施例の作製プロ
セスを説明するための縦断面図である。第１の実施例で
は、図１（ｂ）に示したようにゲート電極１０３上の領
域を除いて多結晶シリコン薄膜１０５を非晶質領域１１
１とした後、６００℃の温度で１０時間処理することに
よって非晶質化した領域１１１を再び多結晶化したが、
６００℃程度の温度で非晶質化した領域の多結晶化を行
うことによって結晶粒径の増大を図ることが可能にな
る。

【００２７】しかし、薄膜トランジスタの動作電圧が高
いと、この様な方法は漏れ電流の増大をもたらす。本発
明の第２の実施例は、ガラス基板２１４を用い、図１
（ｂ）と同様の構造を形成し、非晶質領域の多結晶化温
度を８００℃程度にしたものである。これによって第１
の実施例とは別の効果を図ることができる。

【００２８】次に、８００℃で非晶質領域の多結晶化を
行った後、第１の実施例と同様に素子分離を行った。次
いで、図に示したように、多結晶シリコン膜２０５に、
フォトレジスト膜２１２をマスクとして部分的にヒ素イ
オン２１５を１×１０¹⁵ｃｍ^-2だけイオン注入し、熱処
理によって不純物の活性化を行った。

【００２９】この後通常の製造プロセスと同様にしてカ
バー膜形成、配線形成を行い、更に窒化シリコン膜を堆
積し４５０℃で熱処理を行った。

【００３０】この実施例では、ゲート絶縁膜を介してゲ
ート電極に接している領域の多結晶シリコン膜は、低温
固層成長で大粒径化が図られ（従って移動度は粒径の小
さい膜より大きい）、ドレイン端の結晶粒径は８００℃
の多結晶化によって比較的小さくなっている。

【００３１】その結果、従来例に較べると移動度は同程
度で、ドレイン電圧５Ｖでの漏れ電流が１／３、ドレイ
ン電圧１０Ｖでの漏れ電流が１桁以上小さい薄膜トラン
ジスタを得ることができた。この様な方法は、たとえば
動作電圧が１０Ｖ程度である液晶ディスプレーなどに適
している。

【００３２】図４は、本発明の第３の実施例の作製プロ
セスを説明するための縦断面図である。この例は、上部
ゲート型のＮ型トランジスタに適用したものである。図
４（ａ）に示すように、シリコン基板３０１上にシリコ
ン酸化膜などの絶縁膜３０２を形成する。

【００３３】次いで、その上に薄い多結晶シリコン膜３
０５を形成し（非晶質シリコンをまず堆積し、６００℃
の温度で１０時間熱処理し多結晶化した）、パターニン
グしたフォトレジスト膜をマスクにして異方性エッチン
グによって素子分離を行った。次に、ゲート酸化膜３０
４となる二酸化シリコン膜を堆積し、その上に不純物を
高濃度にドープした多結晶シリコン膜を堆積し、パター
ニングを行って上部ゲート電極３０３を形成する。

【００３４】この後ゲート電極３０３をマスクにしてシ
リコンイオン３１０を１×１０¹⁵ｃｍ^-2だけイオン注入
し、ゲート電極３０３の下以外の領域の多結晶シリコン
膜３０５を非晶質領域３１１とする。

【００３５】次に図４（ｂ）に示すように、６００℃の
温度で１０時間熱処理を行い、非晶質化した領域３１１
を再び多結晶化する。

【００３６】多結晶化は、非晶質化しなかった領域を種
として起こるため、結晶粒径はゲート電極下の多結晶膜
よりも増大した。ゲート電極３０３をマスクにしてリン
イオンを３×１０¹³ｃｍ^-2だけイオン注入した。ゲート
電極端部に酸化膜によるサイドウォール３１６を形成し
た後、ヒ素イオン３１５（ソース領域およびドレイン領
域となる）を１×１０¹⁵ｃｍ^-2だけイオン注入し、不純
物の活性化を行った。

【００３７】続いて通常の製造プロセスに従ってカバー
膜形成、配線形成を行い、更に窒化シリコン膜を堆積
し、４５０℃で熱処理を行った。

【００３８】上部ゲート型薄膜トランジスタの場合、Ｌ
ＤＤ（Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｏｒｅｉｎ）構造
と組合わせることによって、特性改善は著しく、特にＶ
ｄ＝３．３Ｖでの漏れ電流は０．０１ｐＡ／μｍまで改
善された。

【００３９】上部ゲート型薄膜トランジスタの場合に
は、ゲート電極をマスクとしてシリコンイオン注入を行
うことができるので、ＰＲ工程の追加なしに本発明を適
用することができる。

【００４０】

【発明の効果】以上説明したように本発明の薄膜トラン
ジスタの製造方法によれば、非晶質化領域を結晶化する
際の温度を６００℃程度にすることによって、ドレイン
端での結晶粒径を増大させることができ、薄膜トランジ
スタ特性の均一化と、ドレイン電圧Ｖｄが４Ｖ程度以下
における漏れ電流の大幅な低減を達成することができ
る。

【００４１】また非晶質化領域を結晶化する際の温度を
高温（例えば８００℃）にすることで、ドレイン端での
結晶粒径を適度に小さくすることができ、その結果、ド
レイン電圧Ｖｄが５Ｖ程度以上での漏れ電流を低温固層
成長膜に較べ１／３〜１／１０程度に低減することがで
きる。

【図面の簡単な説明】

【図１】（ａ），（ｂ）は、本発明の第１の実施例を工
程順に示した縦断面図である。

【図２】第１の実施例の最終工程を示す断面図である。

【図３】本発明の第２の実施例を示した縦断面図であ
る。

【図４】（ａ），（ｂ）は、本発明の第３の実施例を示
した縦断面図である。

【図５】（ａ），（ｂ）は、従来の下部ゲート型薄膜ト
ランジスタの製造方法を工程順に示す断面図である。

【符号の説明】

１０１，２０１，３０１ シリコン基板 １０２，２０２，３０２ 絶縁膜 １０３，３０３ 下部ゲート電極 １０４，３０４ ゲート酸化膜 １０５，２０５，３０５ 多結晶シリコン膜 １０６ ソース領域 １０７ ドレイン領域 １０９，１１２，２１２ フォトレジスト膜 １１０ シリコンイオン １１１，３１１ 非晶質領域 １１３ ＢＦ₂ イオン ２１４ ガラス基板 ２１５，３１５ ヒ素イオン ３１６ サイドウォール

Claims (1)

【特許請求の範囲】
1. 【請求項１】 シリコンイオンの注入工程と熱処理工程
   とを有する薄膜トランジスタの製造方法であって、 シリコンイオンの注入工程は、薄膜トランジスタのチャ
   ンネルが形成されるシリコン薄膜のうち、ゲート絶縁膜
   を介してゲート電極に接している部分以外のシリコン薄
   膜にシリコンイオンを注入してこれを非晶質化する工程
   であり、 熱処理工程は、前記非晶質化領域を熱処理によって結晶
   化する工程であることを特徴とする薄膜トランジスタの
   製造方法。