Nothing Special   »   [go: up one dir, main page]

JPH05314774A - コンピュータ記憶モジュール回路板 - Google Patents

コンピュータ記憶モジュール回路板

Info

Publication number
JPH05314774A
JPH05314774A JP4334972A JP33497292A JPH05314774A JP H05314774 A JPH05314774 A JP H05314774A JP 4334972 A JP4334972 A JP 4334972A JP 33497292 A JP33497292 A JP 33497292A JP H05314774 A JPH05314774 A JP H05314774A
Authority
JP
Japan
Prior art keywords
unit
ram
drive
signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4334972A
Other languages
English (en)
Inventor
James Testa
ジェイムズ・テスタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH05314774A publication Critical patent/JPH05314774A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【目的】 単一インライン記憶モジュール（ＳＩＭＭ）
を採用しているコンピュータシステムに特に用いられる
高速、高密度ダイナミックランダムアクセス記憶装置
（ＤＲＡＭ)電気信号相互接続構造の改良である。 【構成】 この構造は単一源からの時間クリティカル信
号を駆動するオンボードバッファを備えており、更にほ
ぼ等価な最短距離信号線長を有する革新的信号線径路お
よび回路板の前面および背面の記憶モジュールへのヴァ
イアとを備え、清浄な上昇／下降信号縁を有する高速、
高密度ＳＩＭＭを得ている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データを転送する高速
電気信号接続構造に関し、更に詳述すれば、本発明は高
速信号に適応するための複数のダイナミックランダムア
クセス記憶装置の間の最適接続構造に関する。
【０００２】
【従来の技術】表面実装記憶チップを収容するよう設計
された一つまたは複数の小形回路板を備えたコンピュー
タを構成するのは普通のことである。これらいわゆる
「単独インライン記憶モジュール」（ＳＩＭＭ）は、少
い板空間を使用するよう開発されたもので、伝統的な記
憶装置装着ハードウェアより一層コンパクトである。Ｓ
ＩＭＭは幾つかの異なる形式のランダムアクセス記憶装
置（ＲＡＭ）の一つから構成することができる。ＲＡＭ
はマイクロプロセッサまたは他のハードウェア装置によ
り読み書きすることができる半導体を基準とする記憶装
置である。これらの記憶場所にはどんな順序でもアクセ
スすることができる。種々な形式の読出専用記憶装置
（ＲＯＭ）にはランダムにアクセスすることができる
が、「ＲＡＭ」という用語は一般に、書込みの他に読取り
もできる、揮発性記憶装置を指すと理解されている。Ｒ
ＡＭの形式の例にはダイナミックＲＡＭ（ＤＲＡＭ）、
静的ＲＡＭ（ＳＲＡＭ）、およびビデオＲＡＭ（ＶＲＡ
Ｍ）がある。
【０００３】ＤＲＡＭは情報をコンデンサを備えた集積
回路に格納する。コンデンサはその電荷を終始失うの
で、ＤＲＡＭはＲＡＭチップを定期的に「リフレッシ
ュ」（再充電）する論理を備えていなければならない。
ＤＲＡＭがリフレッシュされている間は、プロセッサで
読出すことはできない。プロセッサがリフレッシュ中の
ＲＡＭを読出さなければならない場合には、一つ以上の
待ち状態が発生する。その内部回路が簡単なため、ＤＲ
ＡＭは、低速だがＳＲＡＭより普通に使用されている。
ＤＲＡＭは同じ複雑さのＳＲＡＭに比して単位面積あた
り約４倍ものデータを保持することができる。
【０００４】ＳＲＡＭはフリップフロップとして知られ
ている論理回路を基準としている。装置を動作させるの
に充分なパワーが存在する限り格納されている情報を保
持する。ＳＲＡＭはＤＲＡＭより高価であるから、ＳＲ
ＡＭは通常、頻繁に使用されるデータ値を急速アクセス
用に格納するキャッシュと呼ばれる特別な高速記憶サブ
システム用に取っておかれる。
【０００５】ＶＲＡＭは高速ビデオ用途に使用される特
殊形式のＤＲＡＭである。伝統的なＤＲＡＭの場合、プ
ロセッサおよびビデオ回路は共にＲＡＭチップ上の同じ
制御ピンを共用してＲＡＭにアクセスしなければならな
い。ＶＲＡＭはプロセッサおよびビデオ回路に別々のピ
ンを与える。プロセッサはＤＲＡＭにアクセスする場合
とほとんど同じ仕方でＶＲＡＭにアクセスするが、ビデ
オ回路にはＶＲＡＭへの特別な「裏扉」が設けられてい
る。この裏扉はビデオ回路に１ビットづつ（直列に）記
憶装置をアクセスさせるが、これは画素を画面に転送す
るには伝統的なＤＲＡＭにより行われる並列アクセスよ
り適切である。
【０００６】コンピュータが高速且つ強力になるにつれ
て、個別のＳＩＭＭで利用し得るＲＡＭの量を増加する
のが望ましくなってきている。しかしこれはＳＩＭＭ上
のＲＡＭチップの数を単に増加するだけの問題ではな
い。ＳＩＭＭに追加される各ＲＡＭチップはコンピュー
タシステムの母線ドライバから見た負荷を増加する。ド
ライバは他の装置を制御しまたは調整するハードウェア
装置である。たとえば、ラインドライバは通信線を通し
て伝達される信号を増倍し、母線ドライバは母線（デー
タ通路）を通して伝達される信号を増幅または調整し、
これにより複数の線路を横断して強力な信号を同時に発
生する。ＳＩＭＭ上のＲＡＭチップの数を２倍または４
倍すれば対応して母線ドライバから見たＳＩＭＭの負荷
が増加する。このような負荷の増加は母線ドライバの能
力を超過することになる。
【０００７】ＳＩＭＭ板に複数のＤＲＡＭモジュールを
設けるのは当業界では普通のことであるが、ドライバは
別の板上に設置し、板上のドライバとＳＩＭＭに設置さ
れた記憶モジュールとの間にかなり長い接続を用いてい
るのが普通である。ほとんどのＳＩＭＭは記憶チップだ
けを備え、信号を記憶チップに供給するのは母線ドライ
バに頼っている。従来技術の幾つかのＳＩＭＭ板は記憶
モジュールごとにオンボードドライバを備えている。し
かし、単にオンボードドライバを付加しただけでは高密
度、高速記憶モジュールの場合に必要な信号完全性の要
件が維持されない。
【０００８】信号完全性は、各ＲＡＭチップがＳＩＭＭ
上の他の各ＲＡＭチップと同時に信号を受けなければな
らないので信号速度が大きいとき重要である。各ＲＡＭ
チップがその信号を他の各ＲＡＭチップと同時に受ける
ように信号を同期させることはＳＩＭＭの密度が増大す
るにつれて益々困難になる。何故なら、信号を受けるチ
ップが単に多数存在するだけであり、したがってチップ
の一つが同期をはずれる可能性が多いからである。この
ため同期化の問題が、高速信号に必要な許容差が一層厳
密になることにより更に複雑になる機会が多くなる。高
速では、信号は一層急速に変化し、所定の時間間隔内で
生ずる可能な遷移が一層多くなり、各可能な遷移ごとに
同期はずれの機会が生ずる。その上、各信号遷移は一層
短い時間で行われなければならず、各ＲＡＭチップが信
号に正しく応答するのに非常に少量の時間しか与えられ
ない。
【０００９】現状技術の大きな動作速度に対しては、複
数のオンボードドライバを使用しても一層込み入ったア
クセス時間を活用するのに必要な適切な高速接続は得ら
れない。高速信号の許容差が厳密なことから複数のドラ
イバは究極的に同じように動作して各ＲＡＭチップがそ
の信号を他の各ＲＡＭチップと確実に同時に受け取る必
要がある。しかも製造された各駆動チップはその動作特
性が同形式の他の駆動チップとはわずかに変動してい
る。上に既述した理由により、整合駆動チップを選択す
るときの誤差の許容マージンはＳＩＭＭの動作速度が増
大するにつれて小さくなる。この整合の問題は、ＳＩＭ
Ｍ板に設置されるドライバの数が増加するにつれて、各
付加ドライバが既に選択されている各ドライバと整合し
なければならないので、更に複雑になる。
【００１０】母線ドライバは高密度ＳＩＭＭ上の多数の
チップを駆動するのに充分な程強力ではないという正に
その理由のため、単独オンボードドライバもこのような
多数のチップを駆動する力を備えていない。その上、た
とえ充分に強い駆動チップを使用するとしても、ＳＩＭ
Ｍ板上のＲＡＭチップの数、したがって、密度が必然的
にチップを互いに接続するのに使用される信号径路の長
さを増大させる。オンボードドライバを使用しないか、
または単独オンボードドライバを使用すれば、各ＲＡＭ
チップを単一信号源に接続しなければならない。各個別
ＲＡＭチップの物理的大きさのためチップは一層長いリ
ード長が避けられないようにＳＩＭＭ板を横断せざるを
得なくなる。リード長が長くなればグリッチ（単調でな
い波形）を生ずる可能性のある反射信号ノイズが発生す
る。非単調波形は、一つの立上り縁しか必要としない場
合に、複数の立上り縁として現れる。これらグリッチは
記憶装置に不良データを格納させ、または記憶装置から
不良データを回収させる可能性があり、このためコンピ
ュータの計算の信頼性が失われる。
【００１１】次に図１を参照する。ここには典型的な高
速ディジタル信号が示されている。方形波１は理想的信
号を表している。線上の電圧は二つの状態（低または
高）のいずれかである。これらの状態は、信号の特定の
機能に基づいてその適合性について選定された任意の二
つの反対状態に対応するものと考えることができる。代
表的な読み方にはオン／オフ、０／１、読出し／書込
み、がある。信号の速さは信号が一つの状態から他へ移
ることができる毎秒の可能回数により判断される。した
がって周波数が40メガヘルツの典型的な高速信号につい
ては、信号は毎秒最大4000万の高／低状態を有する。各
状態は25ナノ秒（１秒の10億分の１）継続する。
【００１２】方形波に重なった一層代表的な「清浄」
（低ノイズ）信号２がある。信号が低状態から高状態へ
（または再び逆に低へ）瞬時に移ることは方形波のステ
ップ関数で表してあるように不可能である。実際、上昇
時間および下降時間が存在し、ここに表したように傾斜
前縁３および傾斜後縁４が生ずる。現状技術では、40メ
ガヘルツのシステムについて、この上昇／下降時間は約
２ナノ秒である。
【００１３】次に図２を参照すると、簡略化した代表的
ノイズ性信号６が見える。波がインピーダンスの不連
続、すなわち、印刷回路板の線の分岐に当たると、波の
電圧は分岐間で分割されステップを生ずる。分岐を流下
する波形は、分岐からの反射が戻るまで、最大電圧Ｖo
には到達しない。（良好な類似は二つのクリークを流れ
上る海洋波である。）不連続より前の電圧Ｖoは最初の
分岐で二つの電圧Ｖo／Ｘ１に分割され、第２の分岐で
Ｖo／Ｘ２に分割される（ここでＸ１およびＸ２は共に
１より大きい）。反射が信号の上昇時間内に戻らなけれ
ば、Ｖo／Ｘ１またはＶo／Ｘ２の電圧は観察可能であ
り、したがってグリッチが形成される。信号が反射して
戻るのにかかる時間は光速、信号のその径路に沿って進
行する長さ、および板の誘電率の関数である。誘電率が
不変の場合、信号径路の長さが長くなれば、反射点まで
の遅れが長くなるという関係になる。
【００１４】信号に幾つかの終端点があれば、終端点ま
でに異なる長さの径路が存在すると同じ程多数の屈曲点
が存在することになり、屈曲点の組合わせにより疑似ト
リガが発生することがある。現状技術の、低密度、低速
ＳＩＭＭでは、接続距離は疑似トリガが発生しないよう
充分短い。これは波が信号の上昇時間中に戻るからであ
る。
【００１５】
【発明の目的】それ故本発明の目的は、これまで当技術
では知られていなかった清浄な上昇／下降信号縁を有す
る低速、高密度の記憶モジュールを提供することであ
る。本発明の更に他の目的は、そのように必要な信号完
全性を維持する高速接続構造を提供することである。
【００１６】
【発明の概要】高速、高密度のダイナミックランダムア
クセス記憶装置（ＤＲＡＭ）単独インライン記憶モジュ
ール（ＳＩＭＭ）を開示する。このモジュールは、単一
の源からの時間クリティカル信号を駆動するオンボード
バッファを備えており、更に厳密に等価な最小信号線長
を有する革新的信号線径路および回路板の前面および背
面の記憶モジュールに対するヴァイアを備えており、清
浄な上昇／下降信号縁を有する高速、高密度のＳＩＭＭ
を得ている。コンピュータＲＡＭシステムの記憶コント
ローラからのクリティカル信号はＳＩＭＭに送られる。
本発明の教示によれば、ＳＩＭＭの印刷回路板の中心に
設置された駆動チップがバッファとして動作し、板上に
装着されているＤＲＡＭチップへの各種信号を駆動す
る。特に、ドライバは、列アドレスストローブ（ＣＡ
Ｓ）、行アドレスストローブ（ＲＡＳ）、および書込み
イネーブル（ＷＥ）信号を駆動する。
【００１７】本発明は更に駆動チップをＤＲＡＭチップ
のクラスタに電気的に接続する対称な、最短距離の信号
線を備えている。ＤＲＡＭチップクラスタは印刷回路板
の両側に装着されており、回路板の一方の側にあるＤＲ
ＡＭチップにはコネクタピンが設けられ、このチップが
回路板の反対側にあるＤＲＡＭチップの鏡像であるよう
になっている。時間クリティカル信号は、回路板の駆動
チップとは反対の側にあるＤＲＡＭチップの入力ピン
に、回路板の複数の層を通して各チップの対応する鏡像
チップの対応する信号入力ピンから延びるヴァイアによ
り分配される。その他に、信号線の長さは、信号遷移中
に生ずる反射が無害であるように充分短くなっている。
回路板の反対側にあるＤＲＡＭは前面にあるものの鏡像
である。したがって、背面をヴァイアで接続するように
前面のＤＲＡＭを接続するのに必要な線は一組だけでよ
い。これにより、背面のＤＲＡＭには駆動チップから別
の組の線が引込まれていないから、線のキャパシタンス
は半分に縮まる。したがって、本発明は、これまで当業
界に知られていない清浄な上昇／下降信号縁を有する高
速、高密度のＳＩＭＭ装置を提供している。
【００１８】
【実施例】単一の源からの時間クリティカル信号を駆動
するオンボードバッファを備え、更に厳密に等価な最小
信号線長を有する革新的信号線径路および回路板の前面
および背面の記憶モジュールに対するヴァイアを備え
て、清浄な上昇／下降信号縁を有する高速、高密度の記
憶ＳＩＭＭを得る高速、高密度のダイナミックランダム
アクセス記憶装置（ＤＲＡＭ）単独インライン記憶モジ
ュール（ＳＩＭＭ）を開示する。以下の説明では、説明
の目的で、本発明を充分に理解することができるように
するため、特定の数値、バンド、レジスタ、アドレス、
時間、信号、およびデータメッセージのフォーマットな
どを示す。しかし、当業者には本発明をこれら特定の細
目が無くても実用化し得ることが明らかであろう。他の
場合には、本発明を不必要に不明瞭にしないために周知
の回路および装置をブロック図の形で示してある。
【００１９】図３を参照すると、本発明はこの図により
説明されているようなＲＡＭシステムで動作するように
構成されている。図示したように、アドレス信号および
データ信号は記憶コントローラ８とプロセッサ９との間
を64ビットバス10により運ばれる。記憶コントローラ８
は、８個のＤＲＡＭ／ＶＲＡＭ ＳＩＭＭスロット14〜
21の各々への制御信号11（３ビット）、データ信号12
（ 144ビット）、およびアドレス信号13（11ビット）の
流れを制御する。８個のＳＩＭＭスロットの各々はＶＲ
ＡＭまたはＤＲＡＭのＳＩＭＭを挿入することができる
ハードウェアコネクタである。本発明はこのＳＩＭＭを
８個のＳＩＭＭスロットのどれかに挿入することにより
使用することができる。
【００２０】次に図４を参照すると、本発明はＳＩＭＭ
板上の単独駆動チップを使用して種々の時間クリティカ
ル信号をＳＩＭＭのＤＲＡＭモジュールに供給してい
る。本発明の駆動チップの最良態様の実施例はテキサス
・インスツルメンツ社の74ABT16244型であるが、当業者
は他のドライバをも使用し得ることを認めることができ
る。列アドレスストローブ（ＣＡＳ）信号22、行アドレ
スストローブ（ＲＡＳ）信号23、および書込みイネーブ
ル（ＷＥ）信号24はＳＩＭＭコネクタ25を通して記憶コ
ントローラ８からオンボード駆動チップ26に入る。次に
時間クリティカル信号はドライバ26からＤＲＡＭチップ
27の各々に伝えられる。データおよびアドレスを含む、
時間クリティカルの程度の小さい信号は直接ＳＩＭＭコ
ネクタ25からＤＲＡＭチップ27に伝えられる。しかし、
当業者はこれら時間クリティカルの程度が小さい信号は
オンボードドライバによっても駆動され得ることを認め
るであろう。
【００２１】次に図５を参照すると、本発明のトポロジ
が開示されている。駆動チップ26は対称パターン状に設
けられている18個のＤＲＡＭチップ28〜45の中心に設置
されている。駆動チップは２個の中心ＤＲＡＭチップ28
および29に電気的に接続されている。２個の中心ＤＲＡ
Ｍチップ28および29は、二つの最も近いＤＲＡＭチップ
30〜33および34〜37に垂直方向に電気的に接続されてい
る。他に、各ＤＲＡＭチップ28〜45はその最も近い隣り
のＤＲＡＭチップ28〜45に水平方向に電気的に接続され
ている。本発明の最良態様の実施例では、距離Ｘ１、Ｙ
１、およびＺ１はそれぞれほぼ１インチ、1.5インチ、
および２インチに相当している。
【００２２】次に図６を参照すると、信号線の長さを目
立つほど増加させずにＲＡＭチップの密度を倍化する方
法が示されている。ＲＡＭチップ65は鏡像ＲＡＭチップ
67を他面に装着した状態で両面回路板66に装着されてい
る。ＲＡＭチップ65はＲＡＭチップのリードが鏡像ＲＡ
Ｍチップの鏡像である他は鏡像ＲＡＭチップ67と同一で
ある。すなわち、この例では、チップの上から見て、Ｒ
ＡＭチップ65の左前ピン68は鏡像ＲＡＭチップ67の右前
ピン69と同じ電気的機能を行う。ＲＡＭチップ65および
その鏡像ＲＡＭチップ67は、ＲＡＭチップ65の左前ピン
68が鏡像ＲＡＭチップ67の右前ピン69に、両ピンのため
に働く信号線71に電気的に接続されているヴァイア70に
より回路板66を貫いて、電気的に接続されるように、回
路板66に互いに反対に装着されている。同様に、ＲＡＭ
チップ65の左側にある前面からの第２のピン72は鏡像Ｒ
ＡＭチップの右側にある前面からの第２のピン73に対応
しており、以下同様である。
【００２３】ＤＲＡＭチップの密度は、ＤＲＡＭを３チ
ップ×３チップの４個の格子マトリックス対称スターク
ラスタにまとめることにより従来技術のものに比し４倍
だけ増加することができる。これらクラスタのうち二つ
を、駆動チップを板の一方の側にある二つのクラスタの
中心に設置して、ＳＩＭＭ板のいずれかの側に設置す
る。これにより、一つのチップからのピンが鏡像ＤＲＡ
Ｍチップの対応するピンから板を貫いて直接載っている
ようにＤＲＡＭチップを板上に装着することができる。
最短距離の信号線が時間クリティカル信号をドライバか
ら板のドライバ側にあるＤＲＡＭチップの信号入力ピン
に伝える。これら時間クリティカル信号は、ＳＩＭＭ印
刷回路板の複数の層を通過するヴァイアにより板の反対
側にあるＤＲＡＭチップの信号入力ピンにも伝えられ
る。
【００２４】ＤＲＡＭチップをオンボード駆動チップに
このように接続することにより、ＤＲＡＭチップの各々
への線長（スタブ長）が可及的に短くなり、これにより
線のキャパシタンスが減少する。また、板のドライバ側
にある各ＤＲＡＭチップをヴァイアを用いて板の反対側
のその対応する鏡像ＲＡＭチップに接続することによ
り、板の反対側の線が無くなることからキャパシタンス
が更に減少する。更に、ＲＡＭの道筋のトポロジが可能
な限り対称であるため、反射はすべて厳密に同じ時刻に
ドライバに戻ることになり、これも波を平滑にするのに
役立つ。線長スタブは極めて短いので、スタブ端からの
反射は「清浄」波形を発生する信号の上昇時間内に戻
る。
【００２５】次に図７を参照すると、本発明の代わりの
実施例は種々の時間クリティカル信号をＳＩＭＭのＶＲ
ＡＭモジュールに供給するのにＳＩＭＭ板上の単独駆動
チップを使用している。制御、データ、およびアドレス
の各信号はＳＩＭＭコネクタ25を通して記憶コントロー
ラ８からオンボードドライバ26に入る。これら信号は次
にドライバ26から各ＶＲＡＭチップ46に伝えられる。
【００２６】次に図８には本発明の代わりの実施例のト
ポロジが開示されている。駆動チップ26は、図５のＤＲ
ＡＭチップが占有する位置の二つ（42および36）が本発
明の代わりの実施例ではＶＲＡＭチップにより占有され
ないとうこと以外は図５のＤＲＡＭチップと同様に設置
されている16個のＶＲＡＭチップ47〜62の中心に設置さ
れている。更に、ＶＲＡＭチップの相互接続は図５のＤ
ＲＡＭチップのものとは相違している。駆動チップ26は
２個の中心ＶＲＡＭチップ63および64に電気的に接続さ
れている。
【００２７】１個の中心ＶＲＡＭチップ64は水平方向に
最近接している二つのＶＲＡＭチップ65および66に水平
方向に電気的に接続されている。これらＶＲＡＭチップ
64〜66は各々各チップから垂直方向に最も近い二つのＶ
ＲＡＭチップに垂直方向に電気的に接続されている。す
なわち、ＶＲＡＭチップ65はその垂直方向に隣接する２
個のＶＲＡＭチップ67および68に電気的に接続されてお
り、ＶＲＡＭチップ64はその垂直方向に隣接する２個の
ＶＲＡＭチップ69および70に電気的に接続されており、
ＶＲＡＭチップ66はその垂直方向に隣接する２個のＶＲ
ＡＭチップ71および72に電気的に接続されている。
【００２８】他の中心ＲＡＭチップ63は、水平方向に最
も近いＶＲＡＭチップ73に水平方向に、その垂直方向に
隣接する２個のＶＲＡＭチップ74および75に垂直方向
に、および水平と垂直の道筋で他のＶＲＡＭチップ76に
電気的に接続されている。さらに、ＶＲＡＭチップ73は
その垂直方向に隣接する２個のＶＲＡＭチップ77および
78に垂直方向に電気的に接続されている。本発明の最良
態様の実施例では、距離Ｘ２、Ｙ２、およびＺ２はそれ
ぞれほぼ１インチ、1.5インチ、および２インチに相当
している。
【００２９】ＶＲＡＭチップの密度は、ＶＲＡＭを図８
に示す二組のクラスタにまとめることにより４倍だけ増
加することができる。一組のクラスタをＳＩＭＭ板のい
ずれかの側に設置し、駆動チップを板の一方の側の一組
のクラスタの中心に設置しておく。板の一方の側のＶＲ
ＡＭチップは他方の側のＶＲＡＭチップの鏡像である。
これにより一方のチップからのピンが板を貫いて鏡像Ｖ
ＲＡＭチップの対応するピンから直接載ることができる
ようにＶＲＡＭチップを板上に装着することができる。
最短距離信号線は時間クリティカル信号をドライバから
板のドライバ側にあるＶＲＡＭチップの信号入力ピンま
で運ぶ。これら時間クリティカル信号はＳＩＭＭ印刷回
路板の複数の層を通過するヴァイアにより板の反対側に
あるＶＲＡＭチップの信号入力ピンにも伝えられる。
【００３０】ＶＲＡＭチップをこのようにオンボード駆
動チップに接続することにより、各ＶＲＡＭチップまで
の線長（スタブ長）が可及的に短くなり、これにより線
のキャパシタンスが減少する。この実施例では、図８の
トポロジが実際図５の線トポロジよりクラスタあたりの
キャパシタンスが約２インチ少ないことに注目すべきで
ある。更に、ＲＡＭへの道筋のトポロジは可能な限り対
称であるから、反射はすべて厳密に同じ時刻にドライバ
に戻り、これも波を平滑にするのに役立っている。
【図面の簡単な説明】
【図１】実際の信号と論理的信号との上昇時間の遅れを
示す。
【図２】線遅延反射グリッチを含む信号を示す。
【図３】本発明を利用しているＲＡＭシステムの状況を
示す。
【図４】本発明の教示を利用している単独インライン記
憶モジュールを示す。
【図５】本発明の最短線長スタークラスタ構成を示す。
【図６】ＲＡＭチップおよび互いに全く反対のその鏡像
の回路板の反対側への装着および板を貫くＲＡＭチップ
の電気的接続を示す。
【図７】本発明の教示を利用している単独インライン記
憶モジュールの代わりの実施例を示す。
【図８】図５より線キャパシタンスが低い本発明の代わ
りの実施例の他の最短線長スタークラスタ構成を示す。
【符号の説明】
１ 方形波 ３ 傾斜前縁 ４ 傾斜後縁 ８ 記憶コントローラ ９ プロセッサ １１ 制御信号 １２ データ信号 １３ アドレス信号 １４〜２１ スロット ２２ 列アドレスストローブ信号 ２３ 行アドレスストローブ信号 ２４ 書込みイネーブル信号 ２５ ＳＩＭＭコネクタ ２６ 駆動チップ ２６ ドライバ ２７ チップ ２８〜４５ チップ ４６〜７２ チップ ６５ ＲＡＭチップ ６６ 回路板 ６７ 鏡像ＲＡＭチップ ６８ 左前ピン ６９ 右前ピン ７０ ヴァイア ７１ 信号線 ７２ ピン ７３ ピン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１の表面および第２の表面を有するコ
    ンピュータ記憶モジュール回路板において、 前記回路板の前記第１の表面に装着され、複数の信号を
    増幅する駆動集積回路（ＩＣ）ユニットと、 前記第１の表面に装着されている複数のランダムアクセ
    ス記憶装置（ＲＡＭ）集積回路（ＩＣ）ユニットであっ
    て、このユニットは、前記駆動ＩＣユニットがその駆動
    ＩＣユニットから前記ユニットの各々までの距離が充分
    短くて前記駆動ＩＣユニットにより駆動される前記複数
    の信号中の一信号が前記ユニットから逆反射し、クロッ
    クパルスの上昇時間内に前記信号と混合して疑似トリガ
    を排除するようにして、前記ＲＡＭ ＩＣの各々からほ
    ぼ等距離に設置されるようにパターン状に装着されてい
    る複数のランダムアクセス記憶装置集積回路ユニット
    と、 前記駆動ＩＣユニットを前記各ＲＡＭ ＩＣユニットに
    電気的に接続する第１の接続手段と、 外部入力データとしてアドレスおよび制御信号を受取
    り、データおよび制御信号を出力する第２の接続手段
    と、 前記第２の接続手段を前記駆動ＩＣユニットに電気的に
    接続する第３の接続手段と、 前記第２の接続手段を前記駆動ＩＣユニットに電気的に
    接続する第４の接続手段と、から構成されているコンピ
    ュータ記憶モジュール回路板。
  2. 【請求項２】 第１の表面および第２の表面を有するコ
    ンピュータ記憶モジュール回路板において、 前記回路板の前記第１の表面に装着され、複数の信号を
    増幅する駆動集積回路（ＩＣ）ユニットと、 前記第１の表面に装着されている複数のランダムアクセ
    ス記憶装置（ＲＡＭ）集積回路（ＩＣ）ユニットであっ
    て、このユニットは、前記駆動ＩＣユニットがその駆動
    ＩＣユニットから前記ユニットの各々までの距離が充分
    短くて前記駆動ＩＣユニットにより駆動される前記複数
    の信号中の一信号が前記ユニットから逆反射して、疑似
    トリガを排除するクロックパルスの立上り時間内に前記
    信号と混合するようにして、前記ＲＡＭ ＩＣの各々か
    らほぼ等距離に設置されるようにパターン状に装着され
    ている複数のランダムアクセス記憶装置集積回路ユニッ
    トと、 前記駆動ＩＣユニットを前記各ＲＡＭ ＩＣユニットに
    電気的に接続する第１の接続手段と、 入力外部データとして、アドレスおよび制御信号を受取
    り、データおよび制御信号を出力する第２の接続手段
    と、 前記第２の接続手段を前記駆動ＩＣユニットに電気的に
    接続する第３の接続手段と、 前記第２の接続手段を前記駆動ＩＣユニットに電気的に
    接続する第４の接続手段と、 前記第２の表面に装着されている複数のミラーランダム
    アクセス記憶装置（ＲＡＭ）集積回路（ＩＣ）ユニット
    であって、この複数のミラーＲＡＭ ＩＣユニットのそ
    れぞれは前記複数のＲＡＭ ＩＣユニットのそれぞれと
    鏡像であり、前記各ミラーＲＡＭ ＩＣユニットは前記
    第１の表面にある前記対応するＲＡＭＩＣユニットに直
    接対向する前記第２の表面上に設置されている複数のミ
    ラーランダム記憶装置集積回路ユニットと、 前記回路板を介して前記ＲＡＭ ＩＣユニットを前記ミ
    ラーＲＡＭ ＩＣユニットに電気的に接続する複数の接
    続ヴァイアと、から構成されているコンピュータ記憶モ
    ジュール回路板。
JP4334972A 1991-11-21 1992-11-24 コンピュータ記憶モジュール回路板 Pending JPH05314774A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/795,699 US5260892A (en) 1991-11-21 1991-11-21 High speed electrical signal interconnect structure
US795699 1991-11-21

Publications (1)

Publication Number Publication Date
JPH05314774A true JPH05314774A (ja) 1993-11-26

Family

ID=25166229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4334972A Pending JPH05314774A (ja) 1991-11-21 1992-11-24 コンピュータ記憶モジュール回路板

Country Status (5)

Country Link
US (1) US5260892A (ja)
EP (2) EP0887734B1 (ja)
JP (1) JPH05314774A (ja)
KR (1) KR100213965B1 (ja)
DE (2) DE69226845T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018106703A (ja) * 2016-12-06 2018-07-05 アクシス アーベー メモリ配置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5577236A (en) * 1994-12-30 1996-11-19 International Business Machines Corporation Memory controller for reading data from synchronous RAM
JP3296142B2 (ja) * 1995-06-16 2002-06-24 富士通株式会社 半導体メモリ
US5710733A (en) * 1996-01-22 1998-01-20 Silicon Graphics, Inc. Processor-inclusive memory module
US5745914A (en) * 1996-02-09 1998-04-28 International Business Machines Corporation Technique for converting system signals from one address configuration to a different address configuration
US5680342A (en) * 1996-04-10 1997-10-21 International Business Machines Corporation Memory module package with address bus buffering
US5959647A (en) * 1996-04-29 1999-09-28 Hewlett-Packard Company Technique for converting single cartridge monochrome printer to multi-cartridge color inkjet printer
US5680365A (en) * 1996-05-16 1997-10-21 Mitsubishi Semiconductor America, Inc. Shared dram I/O databus for high speed operation
US5802395A (en) * 1996-07-08 1998-09-01 International Business Machines Corporation High density memory modules with improved data bus performance
US5867419A (en) * 1997-01-27 1999-02-02 Silicon Graphics, Inc. Processor-inclusive memory module
US6349051B1 (en) * 1998-01-29 2002-02-19 Micron Technology, Inc. High speed data bus
US6721860B2 (en) * 1998-01-29 2004-04-13 Micron Technology, Inc. Method for bus capacitance reduction
US6142830A (en) * 1998-03-06 2000-11-07 Siemens Aktiengesellschaft Signaling improvement using extended transmission lines on high speed DIMMS
US6097619A (en) * 1998-06-19 2000-08-01 Compaq Computer Corp. Symmetric memory board
US6353539B1 (en) * 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
US6104629A (en) * 1998-09-17 2000-08-15 International Business Machines Corporation High frequency memory module
US6414868B1 (en) 1999-06-07 2002-07-02 Sun Microsystems, Inc. Memory expansion module including multiple memory banks and a bank control circuit
US6526519B1 (en) 1999-08-27 2003-02-25 Micron Technology, Inc. Method and apparatus for reducing signal timing skew on a printed circuit board
US6408356B1 (en) 1999-11-16 2002-06-18 International Business Machines Corporation Apparatus and method for modifying signals from a CPU to a memory card
DE19954942A1 (de) * 1999-11-16 2001-05-17 Cellware Breitband Technologie Verfahren und Vorrichtung zur Verbindung von EDV-Modulen mit einem Bus-Controller
US7012811B1 (en) 2000-05-10 2006-03-14 Micron Technology, Inc. Method of tuning a multi-path circuit
US6715014B1 (en) 2000-05-25 2004-03-30 Hewlett-Packard Development Company, L.P. Module array
US6714433B2 (en) * 2001-06-15 2004-03-30 Sun Microsystems, Inc. Memory module with equal driver loading
DE10139085A1 (de) * 2001-08-16 2003-05-22 Infineon Technologies Ag Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung
US6771536B2 (en) 2002-02-27 2004-08-03 Sandisk Corporation Operating techniques for reducing program and read disturbs of a non-volatile memory
US6947304B1 (en) 2003-05-12 2005-09-20 Pericon Semiconductor Corp. DDR memory modules with input buffers driving split traces with trace-impedance matching at trace junctions
US7023719B1 (en) * 2003-10-23 2006-04-04 Lsi Logic Corporation Memory module having mirrored placement of DRAM integrated circuits upon a four-layer printed circuit board
US7409572B1 (en) 2003-12-05 2008-08-05 Lsi Corporation Low power memory controller with leaded double data rate DRAM package arranged on a two layer printed circuit board
US7292454B2 (en) * 2004-12-03 2007-11-06 Dell Products L.P. System and method for optimizing printed circuit boards to minimize effects of non-uniform dielectric
KR102433013B1 (ko) 2015-08-11 2022-08-17 삼성전자주식회사 메모리 모듈 및 이를 갖는 솔리드 스테이트 디스크

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2732542A (en) * 1954-09-13 1956-01-24 minnick
JPS5567993A (en) * 1978-11-14 1980-05-22 Fujitsu Ltd Semiconductor memory unit
US4727513A (en) * 1983-09-02 1988-02-23 Wang Laboratories, Inc. Signal in-line memory module
US4651416A (en) * 1983-10-31 1987-03-24 Depaul Albert D Printed circuits
KR890004820B1 (ko) * 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4850892A (en) * 1985-12-16 1989-07-25 Wang Laboratories, Inc. Connecting apparatus for electrically connecting memory modules to a printed circuit board
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
US4882700A (en) * 1988-06-08 1989-11-21 Micron Technology, Inc. Switched memory module
US4992850A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded simm module
US5138434A (en) * 1991-01-22 1992-08-11 Micron Technology, Inc. Packaging for semiconductor logic devices
US4879631A (en) * 1989-01-18 1989-11-07 Micron Technology, Inc. Short-resistant decoupling capacitor system for semiconductor circuits
US4992849A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded board multiple integrated circuit module
FR2645320B1 (fr) * 1989-03-31 1993-09-03 Gen Electric Cgr Module memoire compact pour carte de memoire de donnees d'un processeur d'images
US5051994A (en) * 1989-04-28 1991-09-24 International Business Machines Corporation Computer memory module
AU628547B2 (en) * 1989-05-19 1992-09-17 Compaq Computer Corporation Modular computer memory circuit board
US5162979A (en) * 1989-10-23 1992-11-10 International Business Machines Corp. Personal computer processor card interconnect system
US4990107A (en) * 1989-11-17 1991-02-05 Amp Incorporated Integrated circuit module connector assembly
US5157635A (en) * 1989-12-27 1992-10-20 International Business Machines Corporation Input signal redriver for semiconductor modules
US5026297A (en) * 1990-06-28 1991-06-25 Molex Incorporated Electrical socket assembly for single in-line circuit package
US5094624A (en) * 1990-12-18 1992-03-10 Molex Incorporated Metal latch for SIMM socket
US5161995A (en) * 1990-07-16 1992-11-10 Molex Incorporated Metal latch for SIMM socket
US5112242A (en) * 1990-11-20 1992-05-12 Foxconn International, Inc. Durable latch for memory module board
US5145396A (en) * 1991-11-13 1992-09-08 Amphenol Corporation Combo SIMM connector
US5167517A (en) * 1991-12-05 1992-12-01 Long Frank T Ejecting SIMM socket

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018106703A (ja) * 2016-12-06 2018-07-05 アクシス アーベー メモリ配置

Also Published As

Publication number Publication date
DE69232959D1 (de) 2003-04-17
EP0543565B1 (en) 1998-09-02
DE69226845D1 (de) 1998-10-08
DE69226845T2 (de) 1999-04-29
EP0887734B1 (en) 2003-03-12
EP0887734A3 (en) 1999-08-11
KR100213965B1 (ko) 1999-08-02
KR930011243A (ko) 1993-06-24
US5260892A (en) 1993-11-09
EP0543565A1 (en) 1993-05-26
EP0887734A2 (en) 1998-12-30

Similar Documents

Publication Publication Date Title
JPH05314774A (ja) コンピュータ記憶モジュール回路板
US5870325A (en) Memory system with multiple addressing and control busses
US20210271593A1 (en) Memory module with distributed data buffers
EP1194856B1 (en) A memory expansion module including multiple memory banks and a bank control circuit
US5802395A (en) High density memory modules with improved data bus performance
JP3077866B2 (ja) メモリモジュール
US8417870B2 (en) System and method of increasing addressable memory space on a memory board
EP1723526B1 (en) Dynamic command and/or address mirroring system and method for memory modules
US6034878A (en) Source-clock-synchronized memory system and memory unit
US6338113B1 (en) Memory module system having multiple memory modules
US6937494B2 (en) Memory module, memory chip, and memory system
KR100192187B1 (ko) 단일/이중 인-라인 메모리 모듈에 패키징되는 동기식 메모리 및 제조 방법
EP0668590B1 (en) Method and apparatus for inserting a high density 16 and 32 megabyte SIMM into a computer
KR20050027118A (ko) 반도체 집적회로 장치 데이터 처리 시스템 및 메모리시스템
KR100375147B1 (ko) 회로모듈
US5745914A (en) Technique for converting system signals from one address configuration to a different address configuration
CN101014943A (zh) 并行的反向存储器地址和命令总线
EP1374073A2 (en) Multi-bank memory subsystem employing an arrangement of multiple memory modules
US7167967B2 (en) Memory module and memory-assist module
US5950220A (en) Method and apparatus for providing a logical double sided memory element by mapping single sided memory elements onto a logical double sided memory address space
US20050052912A1 (en) Circuit and system for addressing memory modules
KR100262680B1 (ko) 시스템 신호를 한 어드레스 구성으로부터 다른 어드레스 구성으로 변환하기 위한 기술
JPH05303884A (ja) ダイナミック・ランダム・アクセス・メモリ・モジュール