Nothing Special   »   [go: up one dir, main page]

JPH04309928A - Thin film transistor and manufacture thereof - Google Patents

Thin film transistor and manufacture thereof

Info

Publication number
JPH04309928A
JPH04309928A JP3076405A JP7640591A JPH04309928A JP H04309928 A JPH04309928 A JP H04309928A JP 3076405 A JP3076405 A JP 3076405A JP 7640591 A JP7640591 A JP 7640591A JP H04309928 A JPH04309928 A JP H04309928A
Authority
JP
Japan
Prior art keywords
film
data line
aluminum
forming
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3076405A
Other languages
Japanese (ja)
Inventor
Takashi Inoue
孝 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3076405A priority Critical patent/JPH04309928A/en
Publication of JPH04309928A publication Critical patent/JPH04309928A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To reduce the breaking and resistance value of a data line and to increase the aperture ratio by employing the two-layered structure of polycrystalline silicon and an aluminum layer, formed by selective chemical vapor-phase growth, for the data line. CONSTITUTION:The polycrystal silicon layer 304 with about 500Angstrom film thickness is formed as the wiring material of the data line, this polycrystalline silicon layer 304 is etched, and the aluminum film 303 with about 8000Angstrom film thickness is selectively grown on the polycrystalline silicon layer 304 by chemical vapor- phase growth to form the data line in the two-layered structure. After the data line is thus formed, an insulating film 306 is formed as a removal film for protecting the data line and removing DC components and a contact hole for a drain area 303 is bored. Then when a transparent conduction film ITO 310 for applying a voltage to liquid crystal is formed, the aluminum film is formed at the part of the ITO film 310 which contacts the drain area 303, so a step that the ITO film should have is made small. The plane interval between the data line and a picture element electrode is narrowed down to increase the aperture ratio.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、液晶表示装置などを駆
動する薄膜トランジスタとその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor for driving a liquid crystal display device and a method for manufacturing the same.

【0002】0002

【従来の技術】従来の薄膜トランジスタの製造方法は、
ソース及びドレイン領域、チャネル層、ゲート酸化膜そ
してゲート電極を形成した後に、層間絶縁膜形成し、前
記トランジスタ部分から配線をとりだすためのコンタク
トホールを前記層間絶縁膜に開口していた。
[Prior Art] The conventional method for manufacturing thin film transistors is as follows:
After forming source and drain regions, a channel layer, a gate oxide film, and a gate electrode, an interlayer insulating film was formed, and a contact hole was opened in the interlayer insulating film for leading out wiring from the transistor portion.

【0003】図4は、液晶へ電圧を印加させる画素電極
となるITO膜402を形成して、ITO膜402と同
一面内に、データ線となる珪素及び銅を不純物として含
んだアルミニウム膜をスパッタ法で形成したときの平面
図である。ITO膜402をアルミニウム膜401より
先に形成するのは、ITO膜402はアルミニウムのエ
ッチング液で侵されないが、アルミニウム膜401はI
TOのエッチング液に含まれる塩酸に侵されるためであ
る。
In FIG. 4, an ITO film 402 is formed as a pixel electrode for applying a voltage to the liquid crystal, and an aluminum film containing silicon and copper as impurities is sputtered to become a data line on the same plane as the ITO film 402. FIG. The reason why the ITO film 402 is formed before the aluminum film 401 is that the ITO film 402 is not attacked by aluminum etching solution, but the aluminum film 401 is
This is because it is attacked by the hydrochloric acid contained in the TO etching solution.

【0004】通常スパッタ法でアルミニウム膜401を
形成する場合、珪素と銅を不純物に含ませるためアルミ
ニウム膜401をエッチングすると、アルミニウム膜中
の珪素はアルミニウムのエッチング液でエッチングでき
ないために、エッチングされるべきデータ線となるアル
ミニウム膜401以外の領域に残った珪素を化学的乾式
エッチング法を用いてエッチングを行ってきた。401
以外の領域に残った珪素をエッチングしないでおくと、
ITO膜402とアルミニウム膜401の短絡の原因と
なるからである。尚、アルミニウム膜401に含まれる
銅は、アルミニウムのエッチング液でエッチングされる
ために問題にならない。また、ITO膜402とアルミ
ニウム膜401の絶縁を保つためには前記2つの膜の間
隔lを4〜10μmとる必要があった。
When forming the aluminum film 401 by a normal sputtering method, when the aluminum film 401 is etched to include silicon and copper as impurities, the silicon in the aluminum film cannot be etched with an aluminum etching solution, so it is etched. The silicon remaining in the area other than the aluminum film 401 that will become the data line has been etched using a chemical dry etching method. 401
If you do not etch the silicon remaining in other areas,
This is because it causes a short circuit between the ITO film 402 and the aluminum film 401. Note that copper contained in the aluminum film 401 does not pose a problem because it is etched with an aluminum etchant. Furthermore, in order to maintain the insulation between the ITO film 402 and the aluminum film 401, it was necessary to set a distance 1 between the two films of 4 to 10 μm.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記の従来技
術で形成されるデータ配線は、数パーセントの珪素と銅
の不純物が添加されているアルミニウムのターゲットを
用いたスパッタ法で形成されているので、前記不純物の
珪素と銅の影響で抵抗値が純アルミニウムに比して1.
5〜2倍になるため、液晶表示素子が大きく高精細にな
ると画面の上下ムラが目立つようになる。ここで、前記
不純物の珪素は薄膜トランジスタのソース領域とアルミ
ニウムのコンタクトがオーミック接触となし抵抗を低く
するためのものであり、銅はアルミニウム配線がヒルロ
ックを引き起こし断線が生じるのを防止するためのもの
である。
[Problem to be Solved by the Invention] However, the data wiring formed by the above-mentioned conventional technique is formed by a sputtering method using an aluminum target to which several percent of silicon and copper impurities are added. Due to the influence of the impurities silicon and copper, the resistance value is 1.0% compared to pure aluminum.
Since the number of pixels increases by 5 to 2 times, as the liquid crystal display element becomes larger and more precise, vertical unevenness on the screen becomes noticeable. Here, the impurity silicon is used to make an ohmic contact between the source region of the thin film transistor and the aluminum and to lower the resistance, and the copper is used to prevent the aluminum wiring from forming a hillock and causing disconnection. be.

【0006】また、前記不純物を含んだアルミニウムの
スパッタ一層で形成されたデータ線は、パーティクルな
どの影響で断線を引き起こしたり、アルミニウムがエッ
チングされるべき領域に残った珪素のエッチングを行う
ために化学的乾式エッチング法を実施する必要があり、
前記珪素のエッチングと共に層間絶縁膜をなしている第
二二酸化珪素膜もエッチングしてしまうために層間絶縁
不良やコンタクト不良を引き起こすこともある。特に、
前記層間絶縁膜の膜厚が薄い部分では選択的二酸化珪素
膜がエッチングされる傾向があるので、前記不良は膜厚
の薄い部分で生じやすい。前記層間絶縁膜の下にある走
査線が化学的乾式エッチング法でエッチングされる材料
で形成されている場合には、前記不良を介してエッチン
グされ走査線の断線につながりアクティブマトリックス
素子の線欠陥をも引き起こすという問題点があった。
[0006] Furthermore, the data line formed by sputtering a single layer of aluminum containing impurities may break due to the influence of particles, or may be chemically etched to etch the silicon remaining in the area where the aluminum should be etched. It is necessary to carry out a dry etching method,
When the silicon is etched, the second silicon dioxide film forming the interlayer insulating film is also etched, which may lead to poor interlayer insulation or contact. especially,
Since the silicon dioxide film tends to be selectively etched in the thin portions of the interlayer insulating film, the defects are more likely to occur in the thin portions. If the scanning line under the interlayer insulating film is formed of a material that can be etched by a chemical dry etching method, it may be etched through the defect, leading to disconnection of the scanning line and causing line defects in the active matrix element. There was a problem that it also caused

【0007】次に、ITO膜形成後にアルミニウム膜を
形成すると前記2つの膜の間隔を短絡が無いように数μ
mあけると、アクティブマトリックス素子の微細化が難
しくなる。また、データ線のアルミニウム膜の保護と前
記データ線にかかる直流電圧成分が液晶にかからないよ
うにするために、前記2つの膜形成後に第三二酸化珪素
膜を数千Åの厚さで形成すると、ITO膜にかけられて
いる電圧より低い電圧しか液晶にかからないために無駄
が生じているという問題点もあった。
Next, when an aluminum film is formed after forming the ITO film, the distance between the two films is set to several microns to avoid short circuits.
If there is a gap of m, it becomes difficult to miniaturize the active matrix element. In addition, in order to protect the aluminum film of the data line and to prevent the DC voltage component applied to the data line from being applied to the liquid crystal, a silicon dioxide film with a thickness of several thousand angstroms was formed after the above two films were formed. Then, there was a problem that only a voltage lower than the voltage applied to the ITO film was applied to the liquid crystal, resulting in waste.

【0008】[0008]

【課題を解決するための手段】ガラス基板上に形成する
薄膜トランジスタを用いたアクティブマトリックス素子
において、 a)データ線の配線材料として膜厚500Åほどの多結
晶珪素層を形成する工程と、 b)前記多結晶珪素層をエッチングする工程と、c)前
記多結晶珪素層の上に化学気相成長法で膜厚8000Å
ほどのアルミニウム膜を選択成長させてデータ線を二層
構造とすることを特徴とする。
[Means for Solving the Problems] In an active matrix element using thin film transistors formed on a glass substrate, there are the following steps: a) forming a polycrystalline silicon layer with a thickness of about 500 Å as a data line wiring material; and b) the above-mentioned steps. c) etching the polycrystalline silicon layer to a thickness of 8000 Å on the polycrystalline silicon layer by chemical vapor deposition;
The data line has a two-layer structure by selectively growing a certain amount of aluminum film.

【0009】請求項1において、データ線に化学気相成
長法により選択成長したアルミニウムを用いることを特
徴とする。
[0009] In claim 1, the data line is characterized in that aluminum selectively grown by chemical vapor deposition is used.

【0010】請求項1のごとくデータ線を形成した後に
a)データ線の保護膜および直流成分の除去膜としての
絶縁膜を形成する工程と、 b)ドレイン領域へのコンタクトホールを開口する工程
と、 c)液晶へ電圧を印加させる透明伝導膜ITOを形成す
るさいに前記ITO膜のドレイン領域への接触部におい
ても、アルミニウム膜が請求項1(c)の工程で形成さ
れるために、ITO膜でとるべき段差が小さくなり該膜
の断線を減少させること、及びデータ線と画素電極の平
面的間隔を狭くして開口率を上げることを特徴とする。
After forming the data line as claimed in claim 1, there are the following steps: a) forming an insulating film as a protection film for the data line and a film for removing DC components; and b) opening a contact hole to the drain region. , c) When forming the transparent conductive film ITO for applying voltage to the liquid crystal, since an aluminum film is formed in the process of claim 1(c) also at the contact portion of the ITO film to the drain region, the ITO It is characterized in that the step difference to be taken in the film is reduced, thereby reducing the disconnection of the film, and in that the planar interval between the data line and the pixel electrode is narrowed to increase the aperture ratio.

【0011】請求項1、3のごとくデータ線を形成後に
画素電極を形成して前記画素電極の上の絶縁膜をなくす
ることを特徴とする。
According to the first and third aspects, the pixel electrode is formed after the data line is formed, and the insulating film on the pixel electrode is eliminated.

【0012】0012

【実施例】以下、本発明について、実施例に基づき詳細
に説明する。
EXAMPLES The present invention will be explained in detail below based on examples.

【0013】図1は、本発明の上面図をあらわし、10
1は第一多結晶珪素で形成されたソース及びドレイン領
域とチャネル領域で、102はリンドープされた多結晶
珪素、金属シリサイド、純金属で形成するか、前記3つ
の層を複数組み合わせた多層配線構造とした走査線であ
り、104は一層目に第二多結晶珪素を500Å程の厚
さに形成し、その後次式で示されるジメチルアルミニウ
ムハイドライドガス
FIG. 1 shows a top view of the present invention.
Reference numeral 1 denotes a source and drain region and a channel region formed of primary polycrystalline silicon, and 102 a multilayer wiring structure formed of phosphorus-doped polycrystalline silicon, metal silicide, pure metal, or a combination of multiple layers of the above three layers. 104 is a scanning line in which second polycrystalline silicon is formed in the first layer to a thickness of about 500 Å, and then dimethylaluminum hydride gas shown by the following formula is formed.

【化1】 を用いて化学気相成長法で選択的にアルミニウム膜を形
成し二層構造としたデータ線であり、105は画素電極
となるITO膜(インジウム−スズ酸化膜)であり10
3はコンタクトホールである。また、データ線104と
画素電極105との間隔をlとする。
The data line has a two-layer structure in which an aluminum film is selectively formed by chemical vapor deposition using [Chemical 1], and 105 is an ITO film (indium-tin oxide film) that becomes a pixel electrode.
3 is a contact hole. Further, the distance between the data line 104 and the pixel electrode 105 is assumed to be l.

【0014】図1において、一点鎖線Aの断面図が図2
となる。201は層間絶縁膜となる化学気相成長法また
はスパッタ法で形成された第二二酸化珪素層であり、2
02は第二多結晶珪素層であり、203は前記ジメチル
アルミニウムハイドライドガスを使用して、第二二酸化
珪素層201を傷つけない程度に第二多結晶層202を
希釈フッ酸で処理後水洗して、表面に水素原子を終端さ
せたままで選択的化学気相成長させた8000Å程の厚
さを持ったアルミニウム膜であり、202と203の二
層でデータ線を形成している。204はデータ線を保護
するため、直流電圧成分をカットするため、および膜厚
を0.5〜1μm程にしてアクティブマトリックス素子
の平坦化をはかるための化学気相成長法またはスパッタ
法で形成された第三二酸化珪素層であり、205は画素
電極となるITO膜である。
In FIG. 1, a cross-sectional view taken along a dashed line A is shown in FIG.
becomes. 201 is a second silicon dioxide layer formed by chemical vapor deposition or sputtering to become an interlayer insulating film;
02 is a second polycrystalline silicon layer, 203 is a second polycrystalline layer 202 treated with diluted hydrofluoric acid using the dimethylaluminum hydride gas to an extent that does not damage the second silicon dioxide layer 201, and then washed with water. The aluminum film has a thickness of about 8000 Å and is grown by selective chemical vapor deposition with hydrogen atoms terminated on the surface, and the two layers 202 and 203 form the data line. 204 is formed by chemical vapor deposition or sputtering to protect the data line, cut the DC voltage component, and planarize the active matrix element by making the film thickness about 0.5 to 1 μm. 205 is an ITO film serving as a pixel electrode.

【0015】図1において、薄膜トランジスタ部分を横
切る一点鎖線Bの断面図が図3である。301、302
、303はそれぞれ第一多結晶珪素で形成されたソース
領域、チャネル層、ドレイン領域であり、304は熱酸
化法などで形成されたゲート絶縁膜となる第一二酸化珪
素層、305は多結晶珪素、金属シリサイド、純金属や
前記材料の多層構造で形成されたゲート電極、306は
層間絶縁膜となる第二二酸化珪素層であり、307は第
二多結晶珪素層、308は選択成長させたアルミニウム
層、309は第三二酸化珪素層、310は画素電極とな
るITO膜である。
FIG. 3 is a sectional view taken along a dashed-dotted line B that crosses the thin film transistor portion in FIG. 301, 302
, 303 are a source region, a channel layer, and a drain region formed of first polycrystalline silicon, 304 is a first silicon dioxide layer which becomes a gate insulating film formed by thermal oxidation, etc., and 305 is a first polycrystalline silicon layer. A gate electrode formed of a multilayer structure of crystalline silicon, metal silicide, pure metal, or the above materials, 306 is a second silicon dioxide layer serving as an interlayer insulating film, 307 is a second polycrystalline silicon layer, and 308 is a selected layer. The grown aluminum layer, 309 is a third silicon dioxide layer, and 310 is an ITO film that becomes a pixel electrode.

【0016】上述の構造となる薄膜トランジスタは、デ
ータ線を二層構造とし二層目の配線を選択的化学気相成
長法で形成することで、202の第二多結晶珪素層に2
03のアルミニウム層の厚さの二倍以内の長さの断線が
あっても、選択成長は膜の表面垂直方向ばかりでなく面
内方向にも進むので203のアルミニウム層が短絡して
断線救済を可能にする。アルミニウム層203、308
を形成する前の状態は図2及び図3から、第二二酸化珪
素層201、306及び第二多結晶珪素層202、30
7しか表面には露出していないので、約270℃の温度
で多結晶珪素上には成長し、二酸化珪素上には成長しな
い前記ジメチルアルミニウムハイドライドを熱分解させ
て、アルミニウムを多結晶珪素層202、307の上だ
けに成長させると、アルミニウムのエッチングを行う必
要がないために、ゴミによるレジスト露光やエッチング
不良となった断線や短絡を防止できるために断線の数を
大幅に減少できる。
The thin film transistor having the above structure has a data line with a two-layer structure and the second layer wiring is formed by selective chemical vapor deposition.
Even if there is a disconnection with a length within twice the thickness of the aluminum layer 03, the selective growth will proceed not only perpendicular to the surface of the film but also in the plane, so the aluminum layer 203 will short-circuit and repair the disconnection. enable. Aluminum layer 203, 308
As shown in FIGS. 2 and 3, the state before forming the second silicon dioxide layers 201, 306 and the second polycrystalline silicon layers 202, 30
Since only 7 is exposed on the surface, the dimethylaluminum hydride, which grows on polycrystalline silicon but not on silicon dioxide, is thermally decomposed at a temperature of about 270° C. to convert aluminum into polycrystalline silicon layer 202. , 307, there is no need to etch the aluminum, thereby preventing resist exposure due to dust and disconnections and short circuits resulting in poor etching, thereby greatly reducing the number of disconnections.

【0017】データ線をなしているアルミニウム膜20
3は純アルミニウムとなることで、該線の配線抵抗の値
は不純物が混じったスパッタ法によって形成された膜よ
り低くなるために、液晶表示パネルが大面積及び高精細
になっても画面の上下ムラを少なくできる。また、デー
タ線となり得るアルミニウム膜を、通常どうりにターゲ
ットとして珪素と銅を不純物に含んだアルミニウムを用
いてスパッタ法で形成しエッチングすると、珪素がエッ
チングされるべきところに残るために、図1においてデ
ータ線104と画素電極105の短絡を防止すべく、珪
素を除去するために層間絶縁膜やコンタクトホールの不
良を引き起こす化学的乾式エッチング法を用いていたが
、選択的化学気相成長法でアルミニウム層を形成するこ
とで、乾式エッチング法を使用しなくてもよいので前記
不良を解消できる。さらに、データ線となる純アルミニ
ウムとソース領域とのコンタクト抵抗値は、前記ジメチ
ルアルミニウムハイドライドガスによる珪素上へのアル
ミニウムの化学的気相成長はエピタキシャル成長となる
ので、薄膜トランジスタの特性に影響を与える程大きく
はならない。
Aluminum film 20 forming a data line
3 is made of pure aluminum, so the wiring resistance value of the line is lower than that of a film formed by sputtering mixed with impurities, so even if the LCD panel becomes large in area and high definition, the upper and lower parts of the screen It can reduce unevenness. Furthermore, when an aluminum film that can become a data line is formed and etched by a sputtering method using aluminum containing silicon and copper as impurities as a target as usual, silicon remains in the place where it should be etched, so as shown in FIG. In order to prevent a short circuit between the data line 104 and the pixel electrode 105, a chemical dry etching method was used to remove silicon, which causes defects in the interlayer insulating film and contact holes, but selective chemical vapor deposition method By forming the aluminum layer, it is not necessary to use a dry etching method, so the above-mentioned defects can be eliminated. Furthermore, the contact resistance value between pure aluminum, which becomes the data line, and the source region is large enough to affect the characteristics of the thin film transistor, since the chemical vapor deposition of aluminum on silicon using the dimethylaluminum hydride gas is epitaxial growth. Must not be.

【0018】次に、図1でデータ線104と画素電極1
05の間隔lを短くすることは開口率の増加をもたらす
が、実現するためにはデータ線104を形成した後に絶
縁膜を介して画素電極105を形成することが望ましい
。ところが、図3においてITO膜310をエッチング
するさいにITOのエッチング液に含まれる塩酸でデー
タ線を形成するアルミニウム層308がエッチングされ
ないための保護膜およびデータ線にかかる電圧の直流成
分のカット膜としての第三二酸化珪素層309の厚さは
0.5〜1μmあり、そのうえ層間絶縁膜となる第二二
酸化珪素層306とゲート絶縁膜となる第一二酸化珪素
層304の二層の厚さの合計は1μmで、ドレイン領域
303とITO膜310との段差は最大2μmとなり、
ITO膜はエッチングしずらいためにできるだけ膜厚を
2000Å以下の厚さにとどめておきたいことから前記
の段差では、コンタクトホール中でITOの断線が生じ
うる。
Next, in FIG. 1, the data line 104 and the pixel electrode 1
Shortening the interval 05 brings about an increase in the aperture ratio, but in order to achieve this, it is desirable to form the pixel electrode 105 through an insulating film after forming the data line 104. However, when etching the ITO film 310 in FIG. 3, the aluminum layer 308 forming the data line is not etched by the hydrochloric acid contained in the ITO etching solution, and as a protective film and a film for cutting the DC component of the voltage applied to the data line. The thickness of the third silicon dioxide layer 309 is 0.5 to 1 μm, and the thickness of the second silicon dioxide layer 306 which becomes the interlayer insulating film and the first silicon dioxide layer 304 which becomes the gate insulating film is 0.5 to 1 μm. The total thickness of the layers is 1 μm, and the step difference between the drain region 303 and the ITO film 310 is 2 μm at maximum.
Since the ITO film is difficult to etch, it is desirable to keep the film thickness to 2000 Å or less as much as possible, so the above-mentioned step may cause disconnection of the ITO in the contact hole.

【0019】ここで、アルミニウムを選択成長させるた
めに多結晶珪素を基板全面に形成後、エッチングを行う
のであるがドレイン領域303に開口したコンタクトホ
ールに形成された多結晶珪素は下方にも多結晶珪素があ
るのでエッチングできない。したがって、ドレイン領域
303に開口したコンタクトホール内に形成された第二
多結晶珪素は、エッチングを行うさいにレジストで覆っ
てエッチングされないようにすると前記コンタクトホー
ルはアルミニウムで満たされ、ITO膜310は第三二
酸化珪素層に生じる段差1μmをアルミニウム膜308
とコンタクトがとれればよいために、断線防止にもなる
。尚、アルミニウムとITOはオーミックなコンタクト
がとれないために、コンタクト部にかかる電圧が低いと
きにはコンタクト抵抗が大きくなるが、薄膜トランジス
タのオン抵抗ほどは大きくならないので、問題にしなく
てもよい。しかし、前記コンタクト抵抗が大きくて問題
になる場合には、コンタクトホールの径をアルミニウム
膜が残っている程の大きさまで大きく開口して、抵抗値
をさげればよい。
Here, in order to selectively grow aluminum, polycrystalline silicon is formed on the entire surface of the substrate and then etched. It cannot be etched because it contains silicon. Therefore, if the second polycrystalline silicon formed in the contact hole opened in the drain region 303 is covered with a resist during etching to prevent it from being etched, the contact hole is filled with aluminum, and the ITO film 310 is Aluminum film 308 covers the 1 μm step that occurs in the silicon sesquioxide layer.
Since it is only necessary to make contact with the wire, it also prevents disconnection. Note that since ohmic contact cannot be made between aluminum and ITO, the contact resistance increases when the voltage applied to the contact portion is low, but this does not need to be a problem because it is not as large as the on-resistance of a thin film transistor. However, if the contact resistance is large and becomes a problem, the resistance value can be reduced by opening the contact hole so large that the aluminum film remains.

【0020】更に、本発明のプロセスを経て作られた薄
膜トランジスタは画素電極の上に絶縁膜を形成する必要
がないので、前記画素電極にかけられた電圧が降下する
ことなしに表示素子となる液晶などに加えることができ
るため、薄膜トランジスタの駆動電圧の低下も可能にで
きる。
Furthermore, since the thin film transistor manufactured through the process of the present invention does not require the formation of an insulating film on the pixel electrode, the voltage applied to the pixel electrode does not drop and the thin film transistor becomes a display element, such as a liquid crystal. It is also possible to reduce the driving voltage of the thin film transistor.

【0021】[0021]

【発明の効果】以上述べた本発明によれば、データ線を
多結晶珪素と選択的化学気相成長法で形成したアルミニ
ウムの二層構造とすることで、データ線の断線を減少さ
せることで薄膜トランジスタ製造において歩留まりを増
加させることができ、データ線の配線抵抗を半分程度ま
で低くできるので、アクティブマトリックス素子の大面
積化と高精細化に対応できる。前記効果に付随して、デ
ータ線形成後に画素電極を形成すると、ITO膜の断線
が解消し、開口率も増加し素子の平坦化および薄膜トラ
ンジスタの駆動電圧の低下を実現できる。
[Effects of the Invention] According to the present invention described above, the data line has a two-layer structure of polycrystalline silicon and aluminum formed by selective chemical vapor deposition, thereby reducing disconnection of the data line. Yields can be increased in manufacturing thin film transistors, and wiring resistance of data lines can be reduced to about half, making it possible to respond to larger areas and higher definition of active matrix elements. In addition to the above effects, if the pixel electrode is formed after the data line is formed, disconnection of the ITO film is eliminated, the aperture ratio is increased, and the device can be planarized and the driving voltage of the thin film transistor can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の薄膜トランジスタをもちいたアクティ
ブマトリックス素子の上面図
[Figure 1] Top view of an active matrix element using the thin film transistor of the present invention

【図2】図1において一点鎖点Aにおける断面図[Figure 2] Cross-sectional view at chain point A in Figure 1

【図3
】図1において一点鎖点Bにおける断面図
[Figure 3
] Cross-sectional view at chain point B in Figure 1

【図4】従来
の薄膜トランジスタをもちいたアクティブマトリックス
素子のデータ線と画素電極の位置関係図
[Figure 4] Positional relationship diagram of data lines and pixel electrodes of an active matrix element using conventional thin film transistors

【符号の説明】[Explanation of symbols]

101  第一多結晶珪素層 102  ゲート電極及びゲート線 103  コンタクトホール 104  データ線 105  画素電極 201  層間絶縁膜 202  第二多結晶珪素層 203  アルミニウム層 204  第三二酸化珪素層 205  画素電極 301  ソース領域 302  チャネル層 303  ドレイン領域 304  第一二酸化珪素層 305  ゲート電極 306  層間絶縁膜 307  第二多結晶珪素層 308  アルミニウム層 309  第三二酸化珪素層 310  画素電極 101 First polycrystalline silicon layer 102 Gate electrode and gate line 103 Contact hole 104 Data line 105 Pixel electrode 201 Interlayer insulation film 202 Second polycrystalline silicon layer 203 Aluminum layer 204 Silicon dioxide layer 205 Pixel electrode 301 Source area 302 Channel layer 303 Drain region 304 First silicon dioxide layer 305 Gate electrode 306 Interlayer insulation film 307 Second polycrystalline silicon layer 308 Aluminum layer 309 Silicon dioxide layer 310 Pixel electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】ガラス基板上に形成する薄膜トランジスタ
を用いたアクティブマトリックス素子において、a)デ
ータ線の配線材料として膜厚500Åほどの多結晶珪素
層を形成する工程と、 b)前記多結晶珪素層をエッチングする工程と、c)前
記多結晶珪素層の上に化学気相成長法で膜厚8000Å
ほどのアルミニウム膜を選択成長させてデータ線を二層
構造とすることを特徴とする薄膜トランジスタとその製
造方法。
1. An active matrix element using thin film transistors formed on a glass substrate, comprising: a) forming a polycrystalline silicon layer with a thickness of about 500 Å as a data line wiring material; and b) forming the polycrystalline silicon layer. c) forming a film with a thickness of 8000 Å on the polycrystalline silicon layer by chemical vapor deposition;
A thin film transistor and a method for manufacturing the same, characterized in that a data line has a two-layer structure by selectively growing a moderate amount of aluminum film.
【請求項2】請求項1において、データ線に化学気相成
長法により選択成長したアルミニウムを用いることを特
徴とする薄膜トランジスタとその製造方法。
2. The thin film transistor and method for manufacturing the same according to claim 1, wherein aluminum selectively grown by chemical vapor deposition is used for the data line.
【請求項3】請求項1のごとくデータ線を形成した後に
a)データ線の保護膜および直流成分の除去膜としての
絶縁膜を形成する工程と、 b)ドレイン領域へのコンタクトホールを開口する工程
と、 c)液晶へ電圧を印加させる透明伝導膜ITOを形成す
るさいに前記ITO膜のドレイン領域への接触部におい
ても、アルミニウム膜が請求項1(c)の工程で形成さ
れること、及びデータ線と画素電極の平面的間隔を狭く
したことを特徴とする薄膜トランジスタとその製造方法
3. After forming the data line as in claim 1, a) forming an insulating film as a protection film for the data line and a film for removing direct current components, and b) opening a contact hole to the drain region. and c) forming an aluminum film in the step of claim 1(c) also at the contact portion of the ITO film to the drain region when forming the transparent conductive film ITO for applying voltage to the liquid crystal; and a thin film transistor and its manufacturing method, characterized in that the two-dimensional distance between the data line and the pixel electrode is narrowed.
【請求項4】請求項1、3のごとくデータ線を形成後に
画素電極を形成して前記画素電極の上の絶縁膜をなくす
ることを特徴とする薄膜トランジスタとその製造方法。
4. A thin film transistor and method for manufacturing the same, characterized in that a pixel electrode is formed after forming a data line as claimed in claims 1 and 3, and an insulating film on the pixel electrode is eliminated.
JP3076405A 1991-04-09 1991-04-09 Thin film transistor and manufacture thereof Pending JPH04309928A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3076405A JPH04309928A (en) 1991-04-09 1991-04-09 Thin film transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3076405A JPH04309928A (en) 1991-04-09 1991-04-09 Thin film transistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH04309928A true JPH04309928A (en) 1992-11-02

Family

ID=13604351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3076405A Pending JPH04309928A (en) 1991-04-09 1991-04-09 Thin film transistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH04309928A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0683525A1 (en) * 1994-05-20 1995-11-22 Sony Corporation Thin-film transistor array for display
JP2014123139A (en) * 2007-09-26 2014-07-03 Nlt Technologies Ltd Liquid crystal display device
US8988637B2 (en) 2007-09-26 2015-03-24 Nlt Technologies, Ltd. Liquid crystal display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0683525A1 (en) * 1994-05-20 1995-11-22 Sony Corporation Thin-film transistor array for display
US5670795A (en) * 1994-05-20 1997-09-23 Sony Corporation Thin-film transistor array for display
JP2014123139A (en) * 2007-09-26 2014-07-03 Nlt Technologies Ltd Liquid crystal display device
US8988637B2 (en) 2007-09-26 2015-03-24 Nlt Technologies, Ltd. Liquid crystal display device

Similar Documents

Publication Publication Date Title
US7259035B2 (en) Methods of forming thin-film transistor display devices
JP3238020B2 (en) Method for manufacturing active matrix display device
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
US20040126608A1 (en) Electronic device, method of manufacture of the same, and sputtering target
KR100211006B1 (en) Active matrix substrate and switching device on it
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
JPH08236775A (en) Film transistor, and its manufacture
JPH1195256A (en) Active matrix substrate
JP3491904B2 (en) Manufacturing method of liquid crystal display device
JPH1065174A (en) Thin-film transistor and its manufacture
JP3199404B2 (en) Method for manufacturing thin film transistor
JPS6086863A (en) Insulating gate type thin film transistor
JPH04309928A (en) Thin film transistor and manufacture thereof
JPH01259565A (en) Thin film transistor and manufacture of the same
JPH0992840A (en) Liquid crystal display device and its manufacture
US20030186074A1 (en) Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
JP4143144B2 (en) Thin film transistor manufacturing method
JP2862737B2 (en) Thin film transistor and method of manufacturing the same
JP3291069B2 (en) Semiconductor device and manufacturing method thereof
JPH0695155A (en) Semiconductor device and its production
JP2574837B2 (en) Thin film transistor matrix and manufacturing method thereof
JPH08181319A (en) Thin-film transistor and its manufacture
KR100476049B1 (en) A method for manufacturing of storage capacitor of liquid crystal display
JP2006100856A (en) Display device, method of manufacturing the same, and sputtering target
JPH10341022A (en) Production of substrate for tft array