JPH0423048A

JPH0423048A - 誤り検出・訂正用集積回路、誤り検出・訂正回路、および、データ処理装置

Info

Publication number: JPH0423048A
Application number: JP2127535A
Authority: JP
Inventors: Kenji Araaki; 荒明　健二; Junichi Takuri; 田栗　順一
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-05-17
Filing date: 1990-05-17
Publication date: 1992-01-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電子計算機等のデータ処理装置に用いられる
データの誤り検出・訂正（本明細書中ｒＥＣＣＪという
）回路に関するものである。

〔従来の技術〕

従来の、線形符号を用いたＥＣＣ回路の復元器部分は、
たとえば５日経エレクトロニクス１９７９年１１月２６
日号ページ１０６に記載されているように、一般には、
読出しデータからのシンドロラム生成部・誤り検出およ
び誤り位置を指摘するシンドロラムデコード部・誤りビ
ット訂正部等から構成される。

これらの線形符号を用いたＦＣＣとしては、Ｂ　ＣＦ（
等のＣＲＣや、拡大１１ａｎ＋ｍｉｎｇ符号を用いた１
ビツト訂正・２ビツト検出（ＳＥＣ／ＤＥＣ符号）等の
Ｈａｍｍｉｎｇ符号が通信、情報処理の分野等で広く用
いられている。

一般に、線形符号を用いたＦＣＣにおいては、検査行列
を１１とし、符号語をＶその転置行列をＶとしたときに
。

Ｓ　＝　Ｔ４−　Ｖで定義されるシンドロームＳを用いて誤り検出、訂正を
行う。

従って、これらのＥＣＣ回路をＬＳＩ等により集積化す
る場合、１つのＬＳＴで実現しようとすれば、全ての符
号語を１つのＬＳＩに入力しなければならない。

しかし、特にＦＣＣを行なう処理データ幅が大きい場合
、ＬＳＩのピン数／同時切替えピン数等の制約により、
符号語の全てを入力することは困難である。また、ＬＳ
Ｉの同時切替えビン数等の制約もある。

そこで、従来は、符号語の１部分を入力し、シンドロー
ム算出計算の中間結果である部分シンドロームを生成す
る複数のＬＳＩ（ｒデータＬＳ　ｒ」という）と、この
。複数のＬＳＩよりの部分シンドロームよりシンドロー
ムを算出する１つのＬＳＩ　　（ｒＥＣＣ−ＬＳＩＪ　
という）とによりＥＣＣ回路を構成するのが一般的であ
った。

また、この場合、誤りをＦＣＣ−ＬＳ　Ｉがシンドロー
ムをデコードして検出し、誤り訂正信号を各データＬＳ
Ｉに供給し、これに応じて各データＬＳＩが自身に入力
しているデータの誤り訂正を行っていた。

〔発明が解決しようとする課題〕

以上のように、従来のＥＣＣ回路によれば、各データＬ
ＳＩからＦＣＣ−ＬＳＩへ部分シンドロラム信号等のデ
ータ情報を供給し、ＦＣＣ−ＬＳ　Ｉでシンドロラムを
生成し、かつシンドロラムをデコードし、ＦＣＣ−ＬＳ
ＩからデータＬＳＩへ誤り訂正信号を供給することによ
り誤り訂正を実現するため、訂正可能エラー発生時には
。

訂正を行なうまでに信号を２回、ＬＳＩ間でやり取りせ
ねばならず、この後まで、訂正後データが得られなかっ
た。

また、一般にエラーが発生しない場合でも、その判定に
はＬ記と同様の時間を要してデータが確定することにな
る。

しかし、一般に信号のＬＳＩ間でのやり取りは。

ＬＳＩ内部ゲートよりゲート遅れが大きい入出力ゲート
（特に出力ゲートは大）およびＬＳＩ間配間髪線過する
ため、その遅延量が大きい。

したがい、ＬＳＩ間で信号を２回やり取りすることは、
ＬＳＩ内部ゲートによるＥＣＣ回路自身の遅れに対して
、信号のＬＳＩ間でのやり取りによる遅れが顕著化し、
これによりデータの確定が遅れるため、たとえば、電子
計算機における記憶装置への読み出しアクセス速度の増
大等、データ処理の高速化の妨げになるという問題があ
った。

そこで、本発明は、データ確定迄の時間を短縮すること
のできるＥＣＣ回路を提供することを目的とする。

〔課題を解決するための手段〕

前記目的達成のために本発明は、外部より入力する。符
号語の一部分より、符号語のシンドローム算出計算の中
間結果である部分シンドロームを生成する部分シンドロ
ーム生成手段と、生成した部分シンドロームを外部に出
力する手段と５生成した部分シンドロームと、外部より
入力する、前記符号語の一部分以外の符号語部分に対応
する部分シンドロームとより、符号語のシンドロームを
生成するシンドローム生成手段と、生成したシンドロー
ムをデコードし、前記入力する符号語の一部の誤り訂正
登行う手段とを有することを特徴とするＬＳＩ等の誤り
検出・訂正用集積回路を提供する。

なお、本誤り検出・訂正用集積回路において。

前記部分シンドローム生成手段は、外部より入力される
符号語の担当部分の指示に応じた部分シンドロームを生
成し、前記誤り訂正を行う手段は。

前記指示に応じて、生成したシンドロームをデコードし
、入力する、符号語の指示された担当部分の、前記誤り
訂正を行うようにしても良い。

また、本発明は、前記目的達成のために、相互に、生成
した部分シンドロームを交換する１分割した符号語の各
部分を担当する複数の前記誤り検出・訂正用集積回路よ
りなることを特徴とする誤り検出・訂正回路を提供する
。

また、併せて、本発明は、情報を該情報の検査情報と共
に符号語として記憶するメモリと、メモリに記憶された
情報を利用する処理装置と、メモリより読みだした符号
語の誤り検出および訂正を行う前記誤り検出・訂正回路
とを備えたことを特徴とするデータ処理装置をも提供す
る。

〔作　用〕

本発明に係る、誤り検出・°訂正用集積回路は、ピン数
の制限に応じて符号語の一部分のみを外部より入力し、
自身が生成した部分シンドロームと、外部より入力する
部分シンドロームとより、前記入力する符号語の一部の
誤り訂正を行う。

したがい１本発明に係る誤り検出・訂正回路によれば、
分割した符号語の各部分を担当する複数の前記誤り検出
・訂正用集積回路間で、相互に、生成した部分シンドロ
ームを１回交換するのみで、誤り検出および訂正を実現
することができる６また１本誤り検出・訂正用集積回路
において、前記部分シンドローム生成手段は、外部より
入力される符号語の担当部分の指示に応じた部分シンド
ロームを生成し、前記誤り訂正を行う手・段は。

前記指示に応じて、生成したシンドロームをデコードし
、入力する、符号語の指示された担当部分の、前記誤り
訂正を行うようにすれば、１種類の集積回路で誤り検出
・訂正回路を実現することができる。

〔実施例〕

以下、本発明に係るＥＣＣ回路の一実施例について説明
する。

本実施例においては、説明の便宜上、１ビツト訂正・２
ビツト検出をサポートする８Ｂｙｔｅ−ＥＣＣを例に取
り説明する。また、ＥＣＣ回路に用いる集積回路として
ＬＳＩを用いた場合を例にとる。

第１図に本実施例に係るＥＣＣ回路を用いたデータ処理
装置の構成を示す。

図示したＥＣＣ回路は、ＥＣＣ用のチエツクピットを生
成する符号器部分は省略し、誤り検出・訂正を行なう復
元器部分のみを示している。

図中、１はメモリ部、３−１および３−２はメモリ部１
よりのデータの誤り検出および訂正を行うはデータＬＳ
１．２は誤り訂正後のデータを利用する処理装置である
。

データＬＳＩ３−１および３−２はＥＣＣ回路を構成す
るものであり、シンドロラム編集口ｉｊ＆４−１または
４−２、パリティ生成回路５−１または５−２、全体シ
ンドロラム編集回路６−１または６−２．シンドロラム
デコーダ７−１または７−２、誤りビット訂正回路８−
１または８−２を、それぞれ備えている。

以下、その動作を説明する。

データＬＳＩ３−１および３−２よりなるＥＣＣ回路は
、メモリ部１より読出したＥＣＣチエツクピット（８ビ
ツト）を含む８バイトデータ（符号語）をデータＬＳＩ
３に入力し、誤り検出・訂正を行ないバイト毎にパリテ
ィチエツクビットを付加し、処理装置２へ送出するもの
とする。

データＬＳＩ３−１はバイトＯ−３およびＥＣＣチェッ
クビッートＯ−３を担当し、データＬＳＩ３−２はバイ
ト４−７およびＥＣＣチエツクピット４−７を担当する
。

データＬＳＩ３−１は、入力されたデータおよびＥＣＣ
チエツクピットから１部分シンドロラム編集回路４−１
より部分シンドロラムを生成し、当該部分シンドロラム
を自ＬＳＩ内の全体シンドロラム編隻回路６−１と他Ｌ
ＳＩの全体シンドロラム編集回路６−２に出力する。

また、データＬ　Ｓ　Ｉ　３−２においても、同様動作
をおこなう。

これを受け、両者のデータＬＳＩでは集めら七た部分シ
ンドロラムから、全体シンドロラム編１回路６−１およ
び６−２は、同一のシンドロウｌを生成する。

シンドロラムデコーダ７−１および７−２はμ該シンド
ロウムをデコードし、自ＬＳＩが担当するデータビット
に訂正可能なエラーがあった場ぞは、Ｄａｔａを誤りビ
ット訂正回ｔ１８−１またＩＪ８−２で訂正する。

また本実施例では、誤り検出・訂正と並列にヵ正前のデ
ータから、その後の処理のために、パリティ生成回路５
−１または５−２によりバイトパリティを生成する。そ
こで、データ誤りに対する訂正が行なわれた場合には、
誤りビット訂正回路８−１または８−２で、バイトパリ
ティの補正も行なう。

なお、シンドロラムデコーダ７−１または７−２は、必
要に応じて、処理装置２等へ誤り検出を報告する。

以上のように、本実施例によれば、データＬＳＩが担当
する読出しデータの部分シンドロラムを各データＬＳＩ
間で交換することにより、全体シンドロラム編集回路６
−１．６−２およびシンドロラムデコーダ７−１．７〜
２を各データＬＳＩ毎に設置可能とし、かつ、各データ
ＬＳＩが担当データビットを訂正することによりＬＳＩ
間のやり取りを、１回で済ませることができ。

ＥＣＣ回路の高速化が実現できる。

ところで、データを２分割したＢｙｔｅＯ−３側とＢｙ
ｔｅ４−７側では、部分シンドロラムの生成、シントロ
ラムのデコード等の回路が異なるが、データＬＳＩとし
ては、これらの異なる回路を含んで構成し、ＬＳＩの入
力ピンまたはＬＳＩ内のレジスタから供給するデータ分
割識別情報等で用途に応じて回路を切替えて用いるとに
より。

各Ｂｙｔｅを担当するデータＬＳＩを一種類のり、ＳＩ
で構成するようにしても良い。

なお、本実施例に係るＥＣＣ回路は１以上の実施例で示
した以外の、Ｒｅａｄ−Ｄａｔａの幅、訂正ビット数、
検出ビット数のＦＣＣに対しても同様に実現できる。ま
た、本実施例においては、データＬＳＩの数を２つとし
たが、これは、ＦＣＣ対象とするＢｙｔｅ数等に応じて
必要数を設けるようにする。

以−にのように１本実施例によれば、ＬＳＩ間の信号の
、やり取りを１回にでき、ＥＣＣ回路を高速にできる。

さらに前記従来のＥＣＣ回路におけるＦＣＣ−ＬＳ　Ｉ
を削減できる効果もある。

〔発明の効果〕

以１−のように、本発明によれば、データ確定迄の時間
を短縮することのできるＥＣＣ回路を提供することがで
きる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係るＥＣＣ回路の構成を
示すブロック図である。１・・メモリ部、２・・・処理装置、３・・・データＩ
、Ｓ　Ｉ。４・部分シンドロラム編集回路（ＰＳＧ）　、５パリテ
ィ生成回路（ＰＧ）　、６・・・全体シンドロラム編集
回路（ＳＧ）、７・・・シンドロラムデコーダ（ＤＥＣ
）、８・・・誤りビット訂正回路（Ｃｏ）。出願人　株式会社　日　立　製　作　所代理人　弁理士
　　富　１）和　子

Claims

【特許請求の範囲】１、外部より入力する、符号語の一部分より、符号語の
シンドローム算出計算の中間結果である部分シンドロー
ムを生成する部分シンドローム生成手段と、生成した部
分シンドロームを外部に出力する手段と、生成した部分
シンドロームと、外部より入力する、前記符号語の一部
分以外の符号語部分に対応する部分シンドロームとより
、符号語のシンドロームを生成するシンドローム生成手
段と、生成したシンドロームをデコードし、前記入力す
る符号語の一部の誤り訂正を行う手段とを有することを
特徴とする誤り検出・訂正用集積回路。２、相互に、生成した部分シンドロームを交換する、分
割した符号語の各部分を担当する複数の請求項１記載の
誤り検出・訂正用集積回路よりなることを特徴とする誤
り検出・訂正回路。３、情報を該情報の検査情報と共に符号語として記憶す
るメモリと、メモリに記憶された情報を利用する処理装
置と、メモリより読みだした符号語の誤り検出および訂
正を行う請求項２記載の誤り検出・訂正回路とを備えた
ことを特徴とするデータ処理装置。４、外部より入力される符号語の担当部分の指示に応じ
た部分シンドロームを生成する前記部分シンドローム生
成手段と、前記指示に応じて、生成したシンドロームを
デコードし、入力する、符号語の指示された担当部分の
、前記誤り訂正を行う手段とを有することを特徴とする
請求項１記載の誤り検出・訂正用集積回路。