Nothing Special   »   [go: up one dir, main page]

JP7524269B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP7524269B2
JP7524269B2 JP2022166833A JP2022166833A JP7524269B2 JP 7524269 B2 JP7524269 B2 JP 7524269B2 JP 2022166833 A JP2022166833 A JP 2022166833A JP 2022166833 A JP2022166833 A JP 2022166833A JP 7524269 B2 JP7524269 B2 JP 7524269B2
Authority
JP
Japan
Prior art keywords
ceramic
main component
concentration
internal electrode
margin region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022166833A
Other languages
English (en)
Other versions
JP2022188286A (ja
Inventor
紀之 千輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2022166833A priority Critical patent/JP7524269B2/ja
Publication of JP2022188286A publication Critical patent/JP2022188286A/ja
Application granted granted Critical
Publication of JP7524269B2 publication Critical patent/JP7524269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
近年、スマートフォンや携帯電話などの電子機器の小型化に伴い、搭載される電子部品の小型化が急速に進んでいる。例えば、積層セラミックコンデンサにおいては、所定の特性を確保しつつ、チップサイズを小さくするために、誘電体層及び内部電極層の薄層化が進んでいる。
誘電体層の薄層化に伴い、1層の誘電体層に印加される電圧が増大し、誘電体層の寿命時間が短くなる。その結果、積層セラミックコンデンサの信頼性が低下するおそれがある。そこで、誘電体層にMo(モリブデン)やNb(ニオブ)、Ta(タンタル)、W(タングステン)などのドナー元素を添加する技術が開示されている(例えば、特許文献1~4参照)。
特開2016-127120号公報 特開2016-139720号公報 特開2017-028224号公報 特開2017-028225号公報
しかしながら、エンドマージン領域やサイドマージン領域のドナー元素濃度が高いと、焼結遅れやチップ表面の異常粒成長などに起因して構造欠陥が生じ、その結果として積層セラミックコンデンサの信頼性が低下するおそれがある。
本発明は、上記課題に鑑みなされたものであり、信頼性を向上させることができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分としVを含む誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造を備え、前記積層構造において同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージン領域、および前記積層構造において積層された複数の前記内部電極層が前記2端面以外の2側面に延びた端部を覆うように設けられたサイドマージン領域のうち、少なくとも一方であってVを含むマージン領域における主成分セラミックに対するMo酸化物の濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するMo酸化物の濃度よりも低いことを特徴とする。
上記積層セラミックコンデンサにおいて、前記マージン領域の主成分セラミックおよび前記積層構造の前記誘電体層の主成分セラミックは、チタン酸バリウムとしてもよい。
上記積層セラミックコンデンサにおいて、前記誘電体層におけるV濃度と、前記マージン領域におけるV濃度とが同じであってもよい。上記積層セラミックコンデンサにおいて、前記マージン領域は、前記エンドマージン領域であってもよい。
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第1パターンを配置する第1工程と、前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含む第2パターンを配置する第2工程と、前記第2工程によって得られた積層単位を、前記第1パターンの配置位置が交互にずれるように複数積層して得られたセラミック積層体を焼成する第3工程と、を含み、前記第2パターンにおける主成分セラミックに対するドナー元素の濃度を、前記グリーンシートにおける主成分セラミックに対するドナー元素の濃度よりも低くすることを特徴とする。
上記積層セラミックコンデンサの製造方法において、前記ドナー元素は、Moとしてもよい。
上記積層セラミックコンデンサの製造方法において、前記第2パターンにおける主成分セラミックに対するMo濃度を、0.2atm%未満としてもよい。
上記積層セラミックコンデンサの製造方法において、前記グリーンシートおよび前記第2パターンの主成分セラミックを、チタン酸バリウムとしてもよい。
本発明によれば、積層セラミックコンデンサの信頼性を向上させることができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 (a)はサイドマージン領域の断面の拡大図であり、(b)はエンドマージン領域の断面の拡大図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 測定結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン領域15は、容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン領域16と称する。すなわち、サイドマージン領域16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。サイドマージン領域16も、容量を生じない領域である。
図4(a)は、サイドマージン領域16の断面の拡大図である。サイドマージン領域16は、誘電体層11と逆パターン層17とが、容量領域14における誘電体層11と内部電極層12との積層方向において交互に積層された構造を有する。容量領域14の各誘電体層11とサイドマージン領域16の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とサイドマージン領域16との段差が抑制される。
図4(b)は、エンドマージン領域15の断面の拡大図である。サイドマージン領域16との比較において、エンドマージン領域15では、積層される複数の内部電極層12のうち、1つおきにエンドマージン領域15の端面まで内部電極層12が延在する。また、内部電極層12がエンドマージン領域15の端面まで延在する層では、逆パターン層17が積層されていない。容量領域14の各誘電体層11とエンドマージン領域15の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とエンドマージン領域15との段差が抑制される。
誘電体層11は、例えば、ペロブスカイト構造を有する主成分セラミックの原材料粉末を焼成することによって得られる。焼成の際に原材料粉末が還元雰囲気にさらされるため、主成分セラミックに酸素欠陥が生じる。そこで、誘電体層11に、ABOで表されるペロブスカイト構造のBサイトを置換し、ドナーとして機能するMo,Nb,Ta,Wなどを添加することが考えられる。ドナー元素を誘電体層11に添加することで、主成分セラミックの酸素欠陥の生成が抑制される。その結果、誘電体層11の寿命特性が向上して信頼性が向上し、高い誘電率が得られ、良好なバイアス特性が得られる。しかしながら、逆パターン層17においてもドナー元素を多く添加すると、主成分セラミックの粒成長が促進されることによる積層チップ10の表面での異常粒成長や、その影響で緻密化が阻害されることで、焼結遅れに起因した構造欠陥が生じる。または、逆パターン層17においてもドナー元素を多く添加すると、逆パターン層17の粒成長が促進されることにより、逆パターン層17近傍の内部電極層12の球状化に起因した構造欠陥が生じる。その結果、積層セラミックコンデンサ100の信頼性が低下するおそれがある。例えば、上記緻密化の阻害により、耐湿性が不足するようになる。球状化に起因した構造欠陥により、ショート率上昇、寿命低下、耐電圧(BDV)低下などの不具合が生じるようになる。
そこで、本実施形態においては、逆パターン層17における主成分セラミックに対するドナー元素濃度を、誘電体層11における主成分セラミックに対するMo濃度よりも低くする。この構成においては、積層チップ10の表面での異常粒成長や焼結遅れが抑制され、構造欠陥が抑制される。その結果、積層セラミックコンデンサ100の信頼性が向上する。
なお、焼成時のドナー元素の拡散により、エンドマージン領域15およびサイドマージン領域16(以下、マージン領域と総称することがある)の全体における主成分セラミックに対するドナー元素濃度が、容量領域14の誘電体層11における主成分セラミックに対するドナー元素濃度よりも低くなる。
逆パターン層17におけるドナー元素量が多すぎると、積層チップ10の表面での異常粒成長や焼結遅れが十分に抑制されなくなるおそれがある。そこで、逆パターン層17におけるドナー元素濃度に上限を設けることが好ましい。本実施形態においては、一例として、ドナー元素としてMoを用いた場合、逆パターン層17において主成分セラミックに対するMo濃度を0.2atm%未満とすることが好ましく、0.1atm%以下とすることがより好ましい。なお、濃度(atm%)は、一般式ABOで表されるペロブスカイト構造を有する主成分セラミックのBサイトを100atm%とした場合の濃度のことである。以下、同様とする。
なお、本実施形態においては、エンドマージン領域15およびサイドマージン領域16の両方における主成分セラミックに対するドナー元素濃度が、容量領域14の誘電体層11における主成分セラミックに対するドナー元素濃度よりも低くなっているが、それに限られない。例えば、いずれか一方のマージン領域における主成分セラミックに対するドナー元素濃度が、容量領域14の誘電体層11における主成分セラミックに対するドナー元素濃度よりも低くなっていればよい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mo,Nb,Ta,W,Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。本実施形態においては、得られたセラミック粉末に、少なくとも、ドナー元素のうちいずれか1つを添加する。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820~1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層11の薄層化の観点から、好ましくは50~300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
次に、エンドマージン領域15およびサイドマージン領域16を形成するための逆パターン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mn,V,Cr,希土類元素(Y, Sm,Eu,Gd,Tb,Dy,Ho,Er,TmおよびYb)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。本実施形態においては、ドナー元素を添加しないか、誘電体材料と比較してドナー元素の添加量を少なくする。
本実施形態においては、好ましくは、まずエンドマージン領域15およびサイドマージン領域16を構成するセラミックの粒子に添加化合物を含む化合物を混合して820~1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体材料に合わせて、好ましくは50~300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターン(第1パターン)を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が50nm以下のBaTiOを均一に分散させてもよい。
次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターンペーストを得た。誘電体グリーンシート上において、内部電極層パターンが印刷されていない周辺領域に逆パターンペーストを印刷することで逆パターン(第2パターン)を配置し、内部電極層パターンとの段差を埋める。
その後、内部電極層パターンおよび逆パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、所定層数(例えば100~500層)だけ積層する。積層した誘電体グリーンシートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットし、その後に外部電極20a,20bとなる金属導電ペーストを、カットした積層体の両側面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ100の成型体が得られる。
(焼成工程)
このようにして得られた成型体を、250~500℃のN雰囲気中で脱バインダ処理した後に、酸素分圧10-5~10-8atmの還元雰囲気中で1100~1300℃で10分~2時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bに、Cu,Ni,Sn等の金属コーティングを行ってもよい。
本実施形態に係る製造方法によれば、逆パターン材料における主成分セラミックに対するドナー元素濃度が、誘電体材料における主成分セラミックに対するドナー元素濃度よりも低くなる。この場合、焼成工程において、積層チップ10の表面での異常粒成長や焼結遅れが抑制され、構造欠陥が抑制される。その結果、積層セラミックコンデンサ100の信頼性が向上する。
逆パターン材料におけるドナー元素量が多すぎると、積層チップ10の表面での異常粒成長や焼結遅れが十分に抑制されなくなるおそれがある。そこで、逆パターン材料におけるドナー元素濃度に上限を設けることが好ましい。本実施形態においては、一例として、ドナー元素としてMoを用いた場合、逆パターン材料における主成分セラミックに対するMo濃度を0,2atm%未満とすることが好ましく、0.1atm%以下とすることがより好ましく、ゼロとすることがさらに好ましい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1,2)
(誘電体材料の作製)
チタン酸バリウム粉末(平均粒子径0.15μm)100atm%に対して、Ho濃度が0.4atm%、Mn濃度が0.2atm%、V濃度が0.1atm%、Si濃度が0.6atm%、Mo濃度が0.2atm%となるようにHo、MnCO、V、SiO、およびMoOを秤量し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。
(逆パターン材料の作製)
実施例1においては、チタン酸バリウム粉末(平均粒子径0.15μm)100atm%に対し、Ho濃度が0.4atm%、Mn濃度が2atm%、V濃度が0.1atm%、Si濃度が2atm%、B濃度が0.3atm%となるように、Ho、MnCO、V、SiO、およびBを秤量した。実施例2においては、さらにMo濃度が0.1atm%となるようにMoOを秤量した。その後、ボールミルで十分に湿式混合粉砕して逆パターン材料を得た。
(逆パターンペーストの作製)
逆パターン材料に有機バインダとしてエチルセルロース系、溶剤としてターピネオール系を加えてロールミルにて混練して逆パターンペーストを得た。
(積層セラミックコンデンサの作製)
誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて焼結後の誘電体層11の厚みが0.8μmになるようにグリーンシートを作製した。得られたシートに内部電極形成用ペーストをスクリーン印刷して内部電極を形成、逆パターンペーストを内部電極が無い部分にスクリーン印刷して内部電極の段差を埋めた。印刷したシートを250枚重ね、その上下にカバーシートをそれぞれ30μmずつ積層した。その後、熱圧着により積層体を得て、所定の形状に切断した。得られた積層体にNi外部電極をディップ法で形成し、N雰囲気で脱バインダ処理の後、還元雰囲気下(O分圧:10-5~10-8atm)、1250℃で焼成して焼結体を得た。形状寸法は、長さ0.6mm、幅0.3mm、高さ0.3mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、めっき処理して外部電極端子の表面にCu,Ni,Snの金属コーティングを行い、積層セラミックコンデンサを得た。なお焼成後においてNi内部電極の厚みは1.0μmであった。
(比較例1)
比較例1においては、逆パターン材料を作製する工程において、チタン酸バリウム粉末(平均粒子径0.15μm)100atm%に対し、Ho濃度が0.4atm%、Mn濃度が2atm%、V濃度が0.1atm%、Si濃度が2atm%、B濃度が0.3atm%、Mo濃度が0.2atm%となるように、Ho、MnCO、V、SiO、BおよびMoOを秤量した。その他の条件は実施例1と同様とした。
(比較例2)
比較例2においては、誘電体材料を作製する工程において、チタン酸バリウム粉末(平均粒子径0.15μm)100atm%に対して、Ho濃度が0.4atm%、Mn濃度が0.2atm%、V濃度が0.1atm%、Si濃度が0.6atm%となるようにHo、MnCO、VおよびSiOを秤量し、Mo源を添加しなかった。その他の条件は、実施例1と同様とした。
(分析)
実施例1,2および比較例1,2に対してHALT(高温加速寿命試験:Highly Accelerated Limit Test)不良率および容量取得率を測定した。HALT不良率の測定においては、125℃-12Vdc-120min-100個のHALT試験を実施し、ショート不良率5%未満を合格(○)とし、5%以上10%未満を△とし、10%以上を不合格(×)とした。容量取得率の測定においては、容量をLCRメーターにて測定した。この測定値と、誘電体材料の誘電率(予め誘電体材料のみでφ=10mm×T=1mmの円板状焼結体を作製して容量を測定し、誘電率を算出)、内部電極の交差面積、誘電体セラミック層厚み、積層枚数から計算される設計値を比較し、容量取得率(測定値/設計値×100)が95%~105%のものを合格(○)とした。
図6は、測定結果を示す図である。なお、図6において、「マージン」の欄は、マージン領域において誘電体材料と逆パターン材料とが交互に積層されることから、誘電体材料と逆パターン材料との平均値が示されている。比較例1では、HALT不良率が31%と大きくなった。これは、逆パターン材料にもMoを多く添加したことで、積層チップ10の表面での異常粒成長や、焼結遅れに起因して、構造欠陥が生じたからであると考えられる。次に、比較例2でも、HALT不良率が50%と大きくなった。これは、誘電体材料にMoを添加しなかったことで、誘電体層11の寿命時間を長くできなかったからであると考えられる。これらに対して、実施例1,2のいずれにおいても、HALT不良率が10%未満となった。これは、逆パターン材料における主成分セラミックに対するMo濃度を誘電体材料における主成分セラミックに対するMo濃度よりも低くしたことで、誘電体層11の寿命時間が長くなり、積層チップ10の表面での異常粒成長や焼結遅れが抑制され、構造欠陥が抑制されたからであると考えられる。なお、焼成後のマージン領域の全体における主成分セラミックに対するMo濃度は、容量領域14の誘電体層11における主成分セラミックに対するMo濃度よりも低くなっていた。
次に、実施例2に対して実施例1のHALT不良率が低くなった。これは、実施例1において逆パターン材料にMoを添加しなかったことで、マージン領域における主成分セラミックに対するMo濃度がより低くなったからであると考えられる。
なお、比較例1,2では実施例1,2と比較して容量取得率にバラツキが生じた。比較例1では、容量取得率が低くなった。これは、Mo過剰でサイドマージン付近の粒成長が促進され、内部電極端部のNiが球状化(連続性が低下)して容量取得率が低下したものと考えられる。比較例2では、容量取得率が高くなった。これは、比較例2では粒成長を促進するMoが添加されなかったからであり、さらに、添加剤総量が少なくなったことで比誘電率が若干上昇したからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン領域
16 サイドマージン領域
17 逆パターン層
20a,20b 外部電極
100 積層セラミックコンデンサ

Claims (7)

  1. セラミックを主成分としVを含む誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造を備え、
    前記誘電体層の主成分は、チタン酸バリウムであり、
    前記内部電極層は、主成分がニッケルであり、セラミック粒子を含み、ガラスを含まず、
    前記積層構造において同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージン領域、および前記積層構造において積層された複数の前記内部電極層が前記2端面以外の2側面に延びた端部を覆うように設けられたサイドマージン領域のうち、少なくとも一方であってVを含むマージン領域における主成分セラミックに対するMo酸化物の濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するMo酸化物の濃度よりも低く、
    前記誘電体層におけるV濃度と、前記マージン領域におけるV濃度とが同じであることを特徴とする積層セラミックコンデンサ。
  2. 前記マージン領域の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記マージン領域は、前記エンドマージン領域であることを特徴とする請求項1または請求項2に記載の積層セラミックコンデンサ。
  4. 主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第1パターンを配置する第1工程と、
    前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含み、前記主成分セラミック粒子に対するドナー元素を含む第2パターンを配置する第2工程と、
    前記第2工程によって得られた積層単位を、前記第1パターンの配置位置が交互にずれるように複数積層して得られたセラミック積層体を焼成する第3工程と、を含み、
    前記第2パターンにおける主成分セラミックに対するドナー元素の濃度を、前記グリーンシートにおける主成分セラミックに対するドナー元素の濃度よりも低くすることを特徴とする積層セラミックコンデンサの製造方法。
  5. 前記ドナー元素は、Moであることを特徴とする請求項4に記載の積層セラミックコンデンサの製造方法。
  6. 前記第2パターンにおける主成分セラミックに対するMo濃度は、0.2atm%未満であることを特徴とする請求項5に記載の積層セラミックコンデンサの製造方法。
  7. 前記グリーンシートおよび前記第2パターンの主成分セラミックは、チタン酸バリウムであることを特徴とする請求項4~6のいずれか一項に記載の積層セラミックコンデンサの製造方法。
JP2022166833A 2017-07-19 2022-10-18 積層セラミックコンデンサおよびその製造方法 Active JP7524269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022166833A JP7524269B2 (ja) 2017-07-19 2022-10-18 積層セラミックコンデンサおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017140309A JP2019021816A (ja) 2017-07-19 2017-07-19 積層セラミックコンデンサおよびその製造方法
JP2022166833A JP7524269B2 (ja) 2017-07-19 2022-10-18 積層セラミックコンデンサおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017140309A Division JP2019021816A (ja) 2017-07-19 2017-07-19 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2022188286A JP2022188286A (ja) 2022-12-20
JP7524269B2 true JP7524269B2 (ja) 2024-07-29

Family

ID=65353229

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017140309A Pending JP2019021816A (ja) 2017-07-19 2017-07-19 積層セラミックコンデンサおよびその製造方法
JP2022166833A Active JP7524269B2 (ja) 2017-07-19 2022-10-18 積層セラミックコンデンサおよびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017140309A Pending JP2019021816A (ja) 2017-07-19 2017-07-19 積層セラミックコンデンサおよびその製造方法

Country Status (1)

Country Link
JP (2) JP2019021816A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7348890B2 (ja) 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043162A (ja) 2000-07-26 2002-02-08 Tokin Ceramics Corp 非還元性誘電体材料の製造方法
JP2007173714A (ja) 2005-12-26 2007-07-05 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2009016796A (ja) 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
WO2012020694A1 (ja) 2010-08-11 2012-02-16 株式会社日立製作所 電極用ガラス組成物、及びそれを用いた電極用ペースト、並びにそれを適用した電子部品
JP2012069575A (ja) 2010-09-21 2012-04-05 Tdk Corp 積層型電子部品
JP2013016454A (ja) 2011-07-06 2013-01-24 Samsung Electro-Mechanics Co Ltd 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
JP2015156470A (ja) 2014-01-14 2015-08-27 Tdk株式会社 積層型セラミック電子部品
JP2016127120A (ja) 2014-12-26 2016-07-11 太陽誘電株式会社 積層セラミックコンデンサ
JP2017038036A (ja) 2015-08-07 2017-02-16 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその製造方法
JP2017228737A (ja) 2016-06-24 2017-12-28 太陽誘電株式会社 積層セラミックコンデンサ、セラミック粉末、およびそれらの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101509145B1 (ko) * 2011-03-03 2015-04-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043162A (ja) 2000-07-26 2002-02-08 Tokin Ceramics Corp 非還元性誘電体材料の製造方法
JP2007173714A (ja) 2005-12-26 2007-07-05 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2009016796A (ja) 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
WO2012020694A1 (ja) 2010-08-11 2012-02-16 株式会社日立製作所 電極用ガラス組成物、及びそれを用いた電極用ペースト、並びにそれを適用した電子部品
JP2012069575A (ja) 2010-09-21 2012-04-05 Tdk Corp 積層型電子部品
JP2013016454A (ja) 2011-07-06 2013-01-24 Samsung Electro-Mechanics Co Ltd 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
JP2015156470A (ja) 2014-01-14 2015-08-27 Tdk株式会社 積層型セラミック電子部品
JP2016127120A (ja) 2014-12-26 2016-07-11 太陽誘電株式会社 積層セラミックコンデンサ
JP2017038036A (ja) 2015-08-07 2017-02-16 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその製造方法
JP2017228737A (ja) 2016-06-24 2017-12-28 太陽誘電株式会社 積層セラミックコンデンサ、セラミック粉末、およびそれらの製造方法

Also Published As

Publication number Publication date
JP2022188286A (ja) 2022-12-20
JP2019021816A (ja) 2019-02-07

Similar Documents

Publication Publication Date Title
US10672559B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
TWI814730B (zh) 積層陶瓷電容器及其製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11004604B2 (en) Ceramic electronic device with inflected external electrodes and manufacturing method of ceramic electronic device with reverse pattern slurry
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US10242801B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR102442888B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6795422B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2021082779A (ja) セラミック電子部品およびその製造方法
KR20220136140A (ko) 세라믹 전자 부품 및 그 제조 방법
US10943734B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7524269B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2021158276A (ja) セラミック原料粉末、セラミック電子部品の製造方法、およびセラミック原料粉末の製造方法
US11834379B2 (en) Ceramic raw material powder, multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240717

R150 Certificate of patent or registration of utility model

Ref document number: 7524269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150