JP7550948B2 - Metal Oxide Film - Google Patents
Metal Oxide Film Download PDFInfo
- Publication number
- JP7550948B2 JP7550948B2 JP2023183931A JP2023183931A JP7550948B2 JP 7550948 B2 JP7550948 B2 JP 7550948B2 JP 2023183931 A JP2023183931 A JP 2023183931A JP 2023183931 A JP2023183931 A JP 2023183931A JP 7550948 B2 JP7550948 B2 JP 7550948B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- oxide semiconductor
- transistor
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 83
- 150000004706 metal oxides Chemical class 0.000 title claims description 83
- 229910052733 gallium Inorganic materials 0.000 claims description 18
- 229910052725 zinc Inorganic materials 0.000 claims description 18
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 331
- 239000010408 film Substances 0.000 description 225
- 239000004065 semiconductor Substances 0.000 description 207
- 239000001301 oxygen Substances 0.000 description 54
- 229910052760 oxygen Inorganic materials 0.000 description 54
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 53
- 239000011701 zinc Substances 0.000 description 50
- 239000000758 substrate Substances 0.000 description 46
- 239000007789 gas Substances 0.000 description 30
- 125000004429 atom Chemical group 0.000 description 27
- 239000013078 crystal Substances 0.000 description 26
- 230000006870 function Effects 0.000 description 23
- 238000010438 heat treatment Methods 0.000 description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 239000000203 mixture Substances 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 18
- 229910052719 titanium Inorganic materials 0.000 description 16
- 239000010936 titanium Substances 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 13
- 229910052739 hydrogen Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 229910000077 silane Inorganic materials 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000001590 oxidative effect Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 229910052735 hafnium Inorganic materials 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 125000004430 oxygen atom Chemical group O* 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910001868 water Inorganic materials 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 208000005156 Dehydration Diseases 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000018044 dehydration Effects 0.000 description 4
- 238000006297 dehydration reaction Methods 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 4
- 239000001272 nitrous oxide Substances 0.000 description 4
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000003381 stabilizer Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 238000005481 NMR spectroscopy Methods 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000779 annular dark-field scanning transmission electron microscopy Methods 0.000 description 1
- 238000009924 canning Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000000731 high angular annular dark-field scanning transmission electron microscopy Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本発明の一態様は、金属酸化物膜に関する。また、当該金属酸化物膜を用いた半導体装
置に関する。
One embodiment of the present invention relates to a metal oxide film and a semiconductor device including the metal oxide film.
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指し、トランジスタ、半導体回路、記憶装置、撮像装置、電気光学装置、発電
装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置ともいえ
る。
In this specification, a semiconductor device refers to any device that can function by utilizing semiconductor characteristics, and transistors, semiconductor circuits, memory devices, imaging devices, electro-optical devices, power generation devices (including thin-film solar cells, organic thin-film solar cells, etc.), and electronic devices can also be referred to as semiconductor devices.
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも
表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導
体膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体特性
を示す金属酸化物（酸化物半導体）が注目されている。
A technology for constructing a transistor using a semiconductor film formed on a substrate having an insulating surface has been attracting attention. The transistor is widely applied to electronic devices such as integrated circuits (ICs) and image display devices (also simply referred to as display devices). Silicon-based semiconductor materials are widely known as semiconductor films applicable to transistors, but metal oxides (oxide semiconductors) that exhibit semiconductor properties have also been attracting attention as other materials.
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用い
てトランジスタを作製する技術が特許文献１で開示されている。
For example, Patent Document 1 discloses a technique for manufacturing a transistor using an amorphous oxide containing In, Zn, Ga, Sn, or the like as an oxide semiconductor.
本発明の一態様は、新規な構造を有する金属酸化物膜を提供することを課題の一とする
。
An object of one embodiment of the present invention is to provide a metal oxide film having a novel structure.
または、本発明の一態様は、物性の安定性の高い金属酸化物膜を提供することを課題の
一とする。
Another object of one embodiment of the present invention is to provide a metal oxide film having highly stable physical properties.
または、本発明の一態様は、上述の金属酸化物を適用した信頼性の高い半導体装置を提
供することを課題の一とする。
Another object of one embodiment of the present invention is to provide a highly reliable semiconductor device to which the above-described metal oxide is applied.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
Note that the description of these problems does not preclude the existence of other problems. Note that one embodiment of the present invention does not necessarily solve all of these problems. Note that problems other than these will become apparent from the description of the specification, drawings, claims, etc., and will not be described in detail without departing from the spirit and scope of the present invention.
Other issues can be extracted from the drawings, claims, etc.
本発明の一態様は、Ｉｎ、Ｇａ、Ｚｎを含み、断面観察像において、Ｉｎ原子が周期的
に配列する第１の層と、Ｇａ原子またはＺｎ原子が周期的に配列する第２の層と、が複数
観察され、一対の第１の層の間に、第２の層をｎ（ｎは自然数）層有する第１の領域と、
他の一対の第１の層の間に、第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域と
、を有する、金属酸化物膜である。
One embodiment of the present invention is a semiconductor device comprising: a first region including In, Ga, and Zn, in which a first layer in which In atoms are periodically arranged and a second layer in which Ga atoms or Zn atoms are periodically arranged are observed in a cross-sectional observation image, and n (n is a natural number) second layers are provided between the pair of first layers;
and a second region having m (m is a natural number other than n) second layers between another pair of the first layers.
また、上記金属酸化物膜において、第１の領域と第２の領域とが、第１の層に平行な面
に対して垂直方向に隣接し、第１の領域と第２の領域との境界において、１つの前記第１
の層を共有することが好ましい。
In the metal oxide film, the first region and the second region are adjacent to each other in a direction perpendicular to a plane parallel to the first layer, and at the boundary between the first region and the second region, one of the first
It is preferable that the layers are shared.
または、第１の領域と第２の領域とは、第１の層に平行な面に対して平行な方向に隣接
し、第１の領域と第２の領域との境界において、１つの第１の層が連続することが好まし
い。
Alternatively, it is preferable that the first region and the second region are adjacent in a direction parallel to a plane parallel to the first layer, and that one first layer is continuous at the boundary between the first region and the second region.
また、上記金属酸化物膜における第１の領域または第２の領域において、第１の層は被
形成面に対して平行であることが好ましい。
In the first region or the second region of the metal oxide film, the first layer is preferably parallel to the surface on which it is formed.
また、上記金属酸化物膜における第１の領域と、第２の領域との間に粒界が観測されな
いことが好ましい。
It is also preferable that no grain boundary is observed between the first region and the second region in the metal oxide film.
また、本発明の一態様は、上記いずれかの金属酸化物膜と、ゲート電極と、金属酸化物
膜とゲート電極との間にゲート絶縁層と、金属酸化物膜と電気的に接続するソース電極及
びドレイン電極と、を有し、金属酸化物膜中にチャネルが形成される、半導体装置である
。
Another embodiment of the present invention is a semiconductor device including any of the above metal oxide films, a gate electrode, a gate insulating layer between the metal oxide film and the gate electrode, and a source electrode and a drain electrode electrically connected to the metal oxide film, in which a channel is formed in the metal oxide film.
なお、本明細書等において、Ａ面がＢ面に平行とはＡ面の法線とＢ面の法線がなす角度
が－２０°以上２０°以下の状態を指すものとする。また、本明細書等において、Ｃ面が
Ｂ面と垂直とは、Ｃ面の法線とＢ面の法線がなす角度が７０°以上１１０°以下の状態を
指すものとする。また、本明細書等において、Ｃ線がＢ面に概略垂直とはＣ線とＢ面の法
線がなす角度が－２０°以上２０°以下の状態を指すものとする。
In this specification etc., "side A is parallel to side B" refers to a state in which the angle between the normal line to side A and the normal line to side B is -20° or more and 20° or less. In this specification etc., "side C is perpendicular to side B" refers to a state in which the angle between the normal line to side C and the normal line to side B is 70° or more and 110° or less. In this specification etc., "line C is approximately perpendicular to side B" refers to a state in which the angle between line C and the normal line to side B is -20° or more and 20° or less.
本発明によれば、新規な構造を有する金属酸化物膜を提供できる。または、物性の安定
性の高い金属酸化物膜を提供できる。または、上述の金属酸化物を適用した信頼性の高い
半導体装置を提供できる。
According to the present invention, it is possible to provide a metal oxide film having a novel structure, a metal oxide film having highly stable physical properties, or a highly reliable semiconductor device using the above-mentioned metal oxide.
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
The embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that the modes and details of the present invention can be modified in various ways without departing from the spirit and scope of the present invention. Therefore, the present invention should not be interpreted as being limited to the description of the embodiments shown below.
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
In the configuration of the invention described below, the same parts or parts having similar functions are denoted by the same reference numerals in different drawings, and the repeated explanations are omitted. In addition, when referring to similar functions, the same hatch pattern may be used and no particular reference numeral may be used.
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
In each figure described in this specification, the size, layer thickness, or area of each component is indicated by the following formula:
Illustrative figures may be exaggerated for clarity and are not necessarily to scale.
（実施の形態１）
本実施の形態では、本発明の一態様の金属酸化物膜について、図面を参照して説明する
。
(Embodiment 1)
In this embodiment, a metal oxide film of one embodiment of the present invention will be described with reference to drawings.
［金属酸化物膜の結晶構造］
本発明の一態様の金属酸化物膜は、２以上の異なる金属元素を含む金属酸化物を有する
。また、当該金属酸化物として、その結晶構造が層状構造を取りうる酸化物であり、且つ
、異なる周期構造が組成の違いにより発現しうる酸化物を用いることができる。
[Crystal structure of metal oxide film]
The metal oxide film of one embodiment of the present invention includes a metal oxide containing two or more different metal elements. In addition, as the metal oxide, an oxide that can have a layered crystal structure and can exhibit different periodic structures due to differences in composition can be used.
組成の違いにより発現する様々な周期構造はホモロガス相とも呼ばれる。例えばある結
晶構造が金属Ａを含むＡ層と、金属Ｂを含むＢ層とが層状に配列した層状構造を取る場合
において、一対のＡ層の間に挟持されるＢ層の数が、組成によって連続的に変化する。そ
の結果、組成の違いにより異なる周期構造が実現される。本明細書等において、このよう
に組成の違いにより異なる周期構造を取りうる構造をホモロガス構造と呼ぶこととする。
Various periodic structures that appear due to differences in composition are also called homologous phases. For example, when a crystal structure has a layered structure in which an A layer containing metal A and a B layer containing metal B are arranged in layers, the number of B layers sandwiched between a pair of A layers changes continuously depending on the composition. As a result, different periodic structures are realized depending on the composition. In this specification, a structure that can have different periodic structures depending on the composition is called a homologous structure.
例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物は、ＩｎＧａＯ＿３（ＺｎＯ）ｍ（ｍは自然数）で
表記されるホモロガス構造を取りうる。図３にＩｎ－Ｇａ－Ｚｎ系酸化物の結晶構造の例
を示す。図３（Ａ）に示す結晶構造は、ＩｎＧａＯ＿３（ＺｎＯ）ｍ（ｍ＝１）で表記さ
れる結晶構造である。また、図３（Ｂ）に示す結晶構造は、ＩｎＧａＯ＿３（ＺｎＯ）ｍ
（ｍ＝２）で表記される結晶構造である。また、図３（Ｃ）に示す結晶構造は、ＩｎＧａ
Ｏ＿３（ＺｎＯ）ｍ（ｍ＝３）で表記される結晶構造である。
For example, an In-Ga-Zn oxide can have a homologous structure represented by InGaO_ 3 (ZnO) m (m is a natural number). FIG. 3 shows an example of a crystal structure of an In-Ga-Zn oxide. The crystal structure shown in FIG. 3A is a crystal structure represented by InGaO_ 3 (ZnO) m (m=1). The crystal structure shown in FIG. 3B is a crystal structure represented by InGaO_ 3 (ZnO) m
The crystal structure shown in FIG. 3C is an InGa
The crystal structure is represented as O_ 3 (ZnO) m (m=3).
本発明の一態様の金属酸化物膜は、その膜中に異なる結晶構造（周期構造）を有する領
域が混在することを特徴とする。
A metal oxide film according to one embodiment of the present invention is characterized in that regions having different crystal structures (periodic structures) are mixed in the film.
例えば金属酸化物として、Ｉｎ－Ｇａ－Ｚｎ系酸化物を用いた場合では、ＩｎＯ２から
なる層（ＩｎＯ２層とも表記する）と、Ｇａ及びＺｎの酸化物からなる層（（Ｇａ、Ｚｎ
）Ｏ層とも表記する）の２つの層が層状に配列した層状構造をとる。
For example, when an In-Ga-Zn-based oxide is used as the metal oxide, a layer made of InO 2 (also referred to as an InO 2 layer) and a layer made of an oxide of Ga and Zn (Ga, Zn
) and O layer) are arranged in a layered structure.
さらに、一対のＩｎＯ２層の間に挟持される（Ｇａ、Ｚｎ）Ｏ層の数は、様々な値をと
りうる。例えば、図４（Ａ）に示す構造は、一対のＩｎＯ２層の間に１層の（Ｇａ、Ｚｎ
）Ｏ層を有する。また、図４（Ｂ）に示す構造は、一対のＩｎＯ２層の間に２層の（Ｇａ
、Ｚｎ）Ｏ層（（Ｇａ、Ｚｎ）２Ｏ２層ともいう）を有する。また、図４（Ｃ）に示す構
造は、一対のＩｎＯ２層の間に３層の（Ｇａ、Ｚｎ）Ｏ層（（Ｇａ、Ｚｎ）３Ｏ３層とも
いう）を有する。
Furthermore, the number of (Ga,Zn)O layers sandwiched between a pair of InO 2 layers can be various. For example, the structure shown in FIG. 4A has one (Ga,Zn)O layer sandwiched between a pair of InO 2 layers.
4B has a pair of InO 2 layers and two (Ga
4C has a pair of InO 2- layers and a triple (Ga, Zn)O layer (also referred to as a (Ga, Zn) 3 O 3 - layer ) .
このように、本発明の一態様の金属酸化物膜としてＩｎ－Ｇａ－Ｚｎ系酸化物を用いた
場合には、金属酸化物膜中に、一対のＩｎＯ２層の間に存在する（Ｇａ、Ｚｎ）Ｏ層の数
が異なる結晶領域を２以上含む。
In this manner, when an In—Ga—Zn-based oxide is used as the metal oxide film of one embodiment of the present invention, the metal oxide film includes two or more crystal regions in which the number of (Ga, Zn)O layers present between a pair of InO 2 layers is different.
金属酸化物中に含まれる結晶領域は、例えば透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉ
ｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）などにより観察することができ
る。また、ＴＥＭによって観察された結晶領域に対して、さらに電子線回折などの手法を
用いて解析することにより、その結晶構造を特定することもできる。
The crystalline regions contained in the metal oxide can be observed, for example, by a transmission electron microscope (TEM).
The crystal structure can be identified by further analyzing the crystalline region observed by TEM using a technique such as electron beam diffraction.
ここで、金属酸化物膜の断面観察として、例えば走査型透過電子顕微鏡（ＳＴＥＭ：Ｓ
ｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ
）により、高解像度の観察を行った場合には、軽元素である酸素原子を観測することは難
しく、金属原子の配列のみを確認することができる。
Here, the cross-section of the metal oxide film is observed, for example, by a scanning transmission electron microscope (STEM).
canning transmission electron microscopy
When high-resolution observations are performed using the NMR spectroscopy (NMR spectroscopy), it is difficult to observe oxygen atoms, which are a light element, and only the arrangement of metal atoms can be confirmed.
続いて、図１に本発明の一態様の金属酸化物膜の断面観察像を示す。 Next, Figure 1 shows a cross-sectional observation image of a metal oxide film according to one embodiment of the present invention.
ここでは、金属酸化物膜の一例として、Ｉｎ－Ｇａ－Ｚｎ系酸化物膜を石英ガラス基板
上に厚さ約５０ｎｍ成膜した試料を用いた。図１に示す金属酸化物膜の成膜条件は、Ｉｎ
：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲットを用いたスパッタリング
法により、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源電力
０．５ｋＷ、成膜時の基板温度を室温とした。さらに、窒素雰囲気下で温度６５０℃、１
時間の加熱処理を行った。さらに、加熱処理後の金属酸化物膜に対してイオンミリング法
による薄片化を行い、断面観察用の試料を作製した。
Here, as an example of the metal oxide film, a sample was used in which an In-Ga-Zn oxide film was formed to a thickness of about 50 nm on a quartz glass substrate.
The sputtering method was performed using an oxide target having an atomic ratio of Ga:Zn=1:1:1, in an oxygen atmosphere (flow rate 45 sccm), a pressure of 0.4 Pa, a direct current (DC) power supply power of 0.5 kW, and a substrate temperature during film formation at room temperature.
The metal oxide film after the heat treatment was then sliced by ion milling to prepare a sample for cross-sectional observation.
断面観察は、透過電子顕微鏡（日立ハイテクノロジーズ製：ＨＤ－２７００）で加速電
圧２００ｋＶ、倍率１２００万倍として、ＨＡＡＤＦ－ＳＴＥＭ（Ｈｉｇｈ－Ａｎｇｌｅ
Ａｎｎｕｌａｒ Ｄａｒｋ－Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏ
ｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像を観察した。
The cross-section was observed using a transmission electron microscope (Hitachi High-Technologies Corporation: HD-2700) with an acceleration voltage of 200 kV and a magnification of 12 million times, using High-Angle Electron Microscopy (HAADF-STEM).
Annular Dark-Field Scanning Transmission
Electron Microscopy (TEM) images were observed.
図１に示すように、金属酸化物膜中には、輝度が高く観測される原子（具体的には電子
）が周期的に配列した層と、輝度が低く観測される原子が周期的に配列した層が複数観測
される。ここで、輝度が高く観測される原子はＩｎ原子であり、輝度が低く観測される原
子はＧａ原子またはＺｎ原子である。
As shown in Fig. 1, a layer in which atoms (specifically, electrons) observed to have high brightness are periodically arranged and a layer in which atoms observed to have low brightness are periodically arranged are observed in the metal oxide film. Here, the atoms observed to have high brightness are In atoms, and the atoms observed to have low brightness are Ga atoms or Zn atoms.
図１（Ａ）中の破線で囲った領域１を拡大した図を図１（Ｂ）に示す。一対のＩｎ原子
が周期的に配列した層の間に、Ｇａ原子またはＺｎ原子が周期的に配列した層が、２層存
在することが確認できる。
Fig. 1B is an enlarged view of the region 1 enclosed by the dashed line in Fig. 1A. It can be seen that there are two layers in which Ga atoms or Zn atoms are periodically arranged between a layer in which pairs of In atoms are periodically arranged.
ここで、上述のように断面観察像では金属酸化物を構成するＯ原子を直接観測すること
が困難であるため、Ｏ原子の組成や、Ｏ原子と金属原子との結合状態を断面観察像から知
ることが困難である。したがって以下では、断面観察像で得られる、周期的に配列した原
子（具体的には電子）の層を、実際の結晶構造におけるＩｎＯ２層や（Ｇａ、Ｚｎ）Ｏ層
といった層とは区別して表記することとする。
Here, since it is difficult to directly observe the O atoms constituting the metal oxide in the cross-sectional observation image as described above, it is difficult to know the composition of the O atoms and the bonding state between the O atoms and the metal atoms from the cross-sectional observation image. Therefore, in the following, the layer of periodically arranged atoms (specifically, electrons) obtained in the cross-sectional observation image will be expressed as being different from layers such as InO2 layers and (Ga, Zn)O layers in the actual crystal structure.
具体的に以下では、断面観察像において、一対のＩｎ原子が周期的に配列した１つの層
を、Ｉｎ層、または第１の層と表記する。また断面観察像において、Ｇａ原子またはＺｎ
原子が周期的に配列した１つの層を、（Ｇａ、Ｚｎ）層、または第２の層と表記する。
Specifically, in the following cross-sectional observation image, a layer in which pairs of In atoms are periodically arranged will be referred to as an In layer or a first layer.
One layer in which atoms are periodically arranged is referred to as a (Ga, Zn) layer, or a second layer.
また、Ｉｎ－Ｇａ－Ｚｎ系酸化物以外の金属酸化物を用いた場合では、断面観察像にお
いて観測される周期的に配列した複数の層のうち、最も輝度の高い原子（輝度が同等であ
る場合には最も原子番号の大きな原子）を含むものから順に、第１の層、第２の層、第３
の層などと表記するものとする。
In addition, when a metal oxide other than an In-Ga-Zn-based oxide is used, the layers are arranged periodically in a cross-sectional observation image. The layers are classified into the following groups in the order of the atoms with the highest brightness (atoms with the largest atomic number when the brightness is the same): the first layer, the second layer, the third layer, and the fourth layer.
This will be expressed as layer etc.
続いて、図１（Ａ）中の破線で囲った領域２を拡大した図を図１（Ｃ）に示す。一対の
Ｉｎ層の間に、（Ｇａ、Ｚｎ）層が３層存在していることが確認できる。
Next, Fig. 1C shows an enlarged view of the region 2 enclosed by the dashed line in Fig. 1A. It can be seen that three (Ga, Zn) layers are present between a pair of In layers.
このように、本発明の一態様の金属酸化物膜は、その断面観察像において、一対の第１
の層の間に第２の層をｎ（ｎは自然数）層有する第１の領域と、他の一対の第１の層の間
に第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域とが混在していることを特徴
とする。
In this way, in the cross-sectional observation image of the metal oxide film according to one embodiment of the present invention, a pair of first
The present invention is characterized in that a first region having n (n is a natural number) layers of the second layer between a pair of first layers and a second region having m (m is a natural number other than n) layers of the second layer between another pair of first layers are mixed.
なお、金属酸化物膜に含まれる結晶領域内の結晶構造の種類は、２種類に限定されるこ
となく、異なる種類の結晶構造を有する結晶領域が３以上含まれていてもよい。
Note that the number of types of crystal structures in the crystal region included in the metal oxide film is not limited to two, and the metal oxide film may include three or more crystal regions having different types of crystal structures.
また図１（Ａ）では、領域１と領域２がＩｎ層に平行な方向に対して垂直な方向に積層
していることが確認できる。さらに、領域１と領域２との境界に着目すると、１つのＩｎ
層を共有していることが確認できる。
In addition, in FIG. 1A, it can be seen that the regions 1 and 2 are stacked in a direction perpendicular to the direction parallel to the In layer. Furthermore, when one In
You can see that they share layers.
このように異なる結晶構造を有する領域が積層され、且つそのうち１つのＩｎ層を共有
するように２つの領域が設けられることにより、これらの領域間で粒界が生じず、高い構
造安定性が実現されている。さらに粒界の存在に起因する金属酸化物膜中の欠陥を低減す
ることができる。
By stacking regions having different crystal structures in this way and providing two regions so as to share one of the In layers, no grain boundaries are generated between these regions, realizing high structural stability and reducing defects in the metal oxide film due to the presence of grain boundaries.
さらに、図１に示すように、領域１の上層には領域２と同じように、一対のＩｎ層の間
に（Ｇａ、Ｚｎ）層が３層存在している領域が存在し、且つ、これらの間でも１つのＩｎ
層を共有していることが確認できる。
Furthermore, as shown in FIG. 1, in the upper layer of the region 1, there is a region in which three (Ga, Zn) layers exist between a pair of In layers, similar to the region 2, and there is also one In layer between these.
You can see that they share layers.
このように、異なる結晶構造を有する複数の領域が、それぞれＩｎ層を共有しながら積
層されていてもよい。その結果、金属酸化物膜中の広範囲に渡って構造安定性が得られ、
欠陥が低減された金属酸化物膜を実現できる。
In this way, a plurality of regions having different crystal structures may be laminated while sharing the In layer. As a result, structural stability is obtained over a wide range in the metal oxide film,
A metal oxide film with reduced defects can be achieved.
図２は、上記試料の別の部分における断面観察像である。 Figure 2 shows a cross-sectional image of another part of the sample.
図２に示す断面観察像では、一対のＩｎ層の間に（Ｇａ、Ｚｎ）層が２層存在している
領域３と、他の一対のＩｎ層の間に（Ｇａ、Ｚｎ）層が３層存在している領域４とが混在
している。また領域３と領域４はＩｎ層に平行な面に対して平行な方向に隣接して存在し
ている。
2, there are a region 3 in which two (Ga, Zn) layers exist between a pair of In layers, and a region 4 in which three (Ga, Zn) layers exist between another pair of In layers. Regions 3 and 4 exist adjacent to each other in a direction parallel to a plane parallel to the In layers.
さらに図２では、領域３を構成する１つのＩｎ層が領域４にまで延在し、領域４内のＩ
ｎ層の一部を構成している。すなわち、領域３と領域４とで１つのＩｎ層が連続して存在
している。
Furthermore, in FIG. 2, one In layer constituting region 3 extends to region 4, and the In layer in region 4
In other words, one In layer is continuously present in the regions 3 and 4.
このように、異なる結晶構造を有し、且つ隣接した領域間で、Ｉｎ層が連続して存在し
ていることにより、これらの領域間で粒界が生じず、高い構造安定性が実現されている。
さらに粒界の存在に起因する金属酸化物膜中の欠陥を低減することができる。
In this way, since the In layers are continuously present between adjacent regions having different crystal structures, no grain boundaries are generated between these regions, and high structural stability is achieved.
Furthermore, defects in the metal oxide film caused by the presence of grain boundaries can be reduced.
本発明の一態様の金属酸化物膜は、高い構造安定性が実現された金属酸化物膜である。
このような金属酸化物膜を、トランジスタのチャネルが形成される半導体層に適用するこ
とにより、高い信頼性のトランジスタを実現することができる。
A metal oxide film according to one embodiment of the present invention is a metal oxide film in which high structural stability is realized.
By applying such a metal oxide film to a semiconductor layer in which a channel of a transistor is formed, a highly reliable transistor can be realized.
さらに、本発明の一態様の金属酸化物膜は、結晶領域間が連続して存在し、且つその領
域間に粒界が存在しないため、膜中の欠陥が低減された金属酸化物膜である。このような
金属酸化物膜をトランジスタの半導体層に適用することにより、欠陥によるキャリアのト
ラップが抑制され、高い電界効果移動度を実現でき、且つ電気特性の変動が抑制されたト
ランジスタを実現することができる。
Furthermore, in the metal oxide film of one embodiment of the present invention, crystal regions are continuously present and no grain boundaries exist between the regions, so that defects in the film are reduced. By using such a metal oxide film in a semiconductor layer of a transistor, carrier trapping due to defects is suppressed, and a transistor with high field-effect mobility and suppressed fluctuation in electrical characteristics can be realized.
なお、本発明の一態様の金属酸化物膜を適用したトランジスタの構成例については、後
の実施の形態で説明する。
Note that a structural example of a transistor including a metal oxide film of one embodiment of the present invention will be described in a later embodiment.
［金属酸化物膜の形成方法］
本実施の形態の金属酸化物膜の形成方法について以下に説明する。
[Method of forming metal oxide film]
The method for forming a metal oxide film according to this embodiment will be described below.
本実施の形態の金属酸化物膜は、酸素を含む雰囲気下にてスパッタリング法により成膜
し、その後加熱処理を施すことにより形成することができる。成膜雰囲気を酸素を含む雰
囲気とすることで、金属酸化物膜中における酸素欠損を低減し、後の加熱処理により結晶
領域を含む膜とすることができる。
The metal oxide film of this embodiment can be formed by depositing the film by sputtering in an oxygen-containing atmosphere and then performing heat treatment. By forming the film in an oxygen-containing atmosphere, oxygen vacancies in the metal oxide film can be reduced, and the film can be made to include a crystalline region by the subsequent heat treatment.
本実施の形態の金属酸化物膜にいて、酸素欠損を低減することで、物性の安定した膜と
することができる。特に、本実施の形態の金属酸化物膜として、半導体特性を示す金属酸
化物膜（酸化物半導体膜）を適用して半導体装置を作製する場合、酸化物半導体膜におけ
る酸素欠損は、半導体装置の電気的特性の変動要因となる。よって酸素欠損が低減された
酸化物半導体膜を用いて半導体装置を作製することで、信頼性の高い半導体装置とするこ
とができる。
In the metal oxide film of this embodiment, by reducing oxygen vacancies, the film can have stable physical properties. In particular, when a semiconductor device is manufactured by using a metal oxide film (oxide semiconductor film) that exhibits semiconductor characteristics as the metal oxide film of this embodiment, oxygen vacancies in the oxide semiconductor film are a factor of fluctuation in the electrical characteristics of the semiconductor device. Thus, by manufacturing a semiconductor device using an oxide semiconductor film in which oxygen vacancies are reduced, the semiconductor device can have high reliability.
なお、本実施の形態の金属酸化物膜において、成膜雰囲気の酸素分圧を高めると、酸素
欠損がより低減されうるため好ましい。より具体的には、成膜雰囲気における酸素分圧を
３３％以上とすることが好ましい。
In the metal oxide film of this embodiment, it is preferable to increase the oxygen partial pressure in the film formation atmosphere because oxygen vacancies can be further reduced. More specifically, it is preferable to set the oxygen partial pressure in the film formation atmosphere to 33% or more.
スパッタリング法に用いるターゲットとしては、Ｉｎ－Ｇａ－Ｚｎ系酸化物に限られず
、ホモロガス構造を取りうる多元系金属酸化物を用いることができる。例えば、Ｉｎ－Ｍ
－Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ等）を
用いることができる。
The target used in the sputtering method is not limited to In-Ga-Zn oxides, but may be any multi-component metal oxide that can have a homologous structure.
-Zn-based oxides (M is Al, Ti, Ga, Y, Zr, La, Ce, Nd, Hf, or the like) can be used.
また、スパッタリング法に用いるターゲットに含まれる金属酸化物の組成は、ホモロガ
ス構造を取りうる組成であれば特に限定されない。例えばＩｎ－Ｇａ－Ｚｎ系酸化物の場
合、ＺｎよりもＧａの組成が大きいと、層状構造ではなくスピネル構造を取りやすくなる
ため、ＧａよりもＺｎの含有量を多くすることが好ましい。また、Ｚｎはスパッタリング
法による成膜中に昇華し、成膜された金属酸化物膜中のＺｎの組成が低下してしまう場合
があるため、所望の金属酸化物膜の組成よりもＺｎの組成の高いターゲットを用いること
が好ましい。
The composition of the metal oxide contained in the target used in the sputtering method is not particularly limited as long as it is a composition that can have a homologous structure. For example, in the case of an In-Ga-Zn-based oxide, if the Ga composition is larger than the Zn composition, it is easier to have a spinel structure rather than a layered structure, so it is preferable to make the Zn content larger than the Ga content. In addition, Zn may sublimate during film formation by the sputtering method, which may reduce the Zn composition in the formed metal oxide film, so it is preferable to use a target with a Zn composition higher than the composition of the desired metal oxide film.
また、スパッタリング法により金属酸化物膜を成膜する際、被成膜面を加熱することな
く室温で成膜してもよいし、加熱してもよい。加熱する場合は、例えば１５０℃以上、３
００℃以上、または４５０℃以上などとすればよい。
In addition, when forming a metal oxide film by sputtering, the film may be formed at room temperature without heating the surface to be formed, or may be heated.
The temperature may be set to 00° C. or higher, or 450° C. or higher.
金属酸化物膜を成膜後、加熱処理を行う。加熱処理によって膜中の原子が再配列するこ
とで、金属酸化物膜中に結晶領域が形成される。
After the metal oxide film is formed, a heat treatment is performed, which rearranges the atoms in the film, forming a crystalline region in the metal oxide film.
このとき、膜表面近傍では比較的動的自由度が高いため、初期の段階ではまず膜表面近
傍の原子の再配列が起こり、膜表面近傍に膜表面に対して該略平行な層が形成される。そ
の後、膜表面から深さ方向に向かって結晶化が進行する過程で、膜表面に略平行な層が複
数積層された積層構造を有する結晶領域が形成される。すなわち、結晶領域に含まれる第
１の層及び第２の層が、膜表面に対して平行な方向に配列する。
At this time, since the dynamic degree of freedom is relatively high near the film surface, the rearrangement of atoms near the film surface occurs first in the initial stage, and a layer approximately parallel to the film surface is formed near the film surface. Then, as the crystallization progresses from the film surface toward the depth direction, a crystalline region having a layered structure in which multiple layers approximately parallel to the film surface are stacked is formed. That is, the first layer and the second layer included in the crystalline region are aligned in a direction parallel to the film surface.
ここで、加熱処理前の金属酸化物膜では、金属元素濃度に分布が生じている。そして、
加熱処理中の原子の再配列の際に、膜中のＩｎ原子の濃度が比較的高い領域では、一対の
Ｉｎ層間に存在する（Ｇａ、Ｚｎ）層の数が少ない領域が形成されると考えられる。一方
、膜中のＩｎ原子の濃度が比較的低い領域では、一対のＩｎ層間に存在する（Ｇａ、Ｚｎ
）層の数が多い領域が形成される。その結果、膜中に異なる結晶構造を有する領域を有す
る金属酸化物膜を形成することができる。なお、このような形成過程はＩｎ－Ｇａ－Ｚｎ
系酸化物以外のホモロガス構造を取りうる多元系金属酸化物であっても同様である。
Here, in the metal oxide film before the heat treatment, a distribution occurs in the metal element concentration.
It is believed that, during the rearrangement of atoms during the heat treatment, in the region where the concentration of In atoms in the film is relatively high, a region where the number of (Ga, Zn) layers present between a pair of In layers is small is formed. On the other hand, in the region where the concentration of In atoms in the film is relatively low, the number of (Ga, Zn) layers present between a pair of In layers is small.
As a result, a metal oxide film having regions with different crystal structures can be formed.
The same applies to multi-component metal oxides that can have homologous structures other than the above-mentioned oxides.
例えば、成膜時に被形成面を加熱することなく、室温または室温以下の温度で成膜する
ことなどにより、金属元素の濃度の異なる領域を有する金属酸化物膜を成膜することがで
きる。
For example, a metal oxide film having regions with different concentrations of metal elements can be formed by forming the film at room temperature or below room temperature without heating the surface to be formed.
加熱処理は、５５０℃以上、好ましくは６００℃以上、より好ましくは６５０℃以上で
行う。例えば６５０℃、１時間の加熱処理を行えばよい。加熱処理の温度が高いほど、ま
た時間が長いほど、金属酸化物膜中に含まれる結晶領域の割合を大きくすることができる
。
The heat treatment is performed at 550° C. or higher, preferably 600° C. or higher, and more preferably 650° C. or higher. For example, the heat treatment may be performed at 650° C. for 1 hour. The higher the temperature of the heat treatment and the longer the time, the greater the proportion of crystalline regions contained in the metal oxide film can be.
加熱処理は、例えば窒素雰囲気下、又は減圧雰囲気下で行うことができる。このような
雰囲気下で加熱処理を行うことにより、金属酸化物膜中の水素を効果的に脱離させること
ができる。また、上記加熱処理の際に金属酸化物膜中の酸素も脱離することがあるため、
続いて酸素雰囲気下でさらに加熱処理を行い、膜中の酸素欠損を低減させることが好まし
い。
The heat treatment can be performed, for example, in a nitrogen atmosphere or a reduced pressure atmosphere. By performing the heat treatment in such an atmosphere, hydrogen in the metal oxide film can be effectively eliminated. In addition, oxygen in the metal oxide film may also be eliminated during the heat treatment.
Subsequently, it is preferable to further perform a heat treatment in an oxygen atmosphere to reduce oxygen vacancies in the film.
以上のようにして、本発明の一態様の金属酸化物膜を形成することができる。 In this manner, a metal oxide film according to one embodiment of the present invention can be formed.
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
This embodiment mode can be implemented in appropriate combination with other embodiment modes described in this specification.
（実施の形態２）
本実施の形態では、本発明の一態様の金属酸化物膜であって、半導体特性を示す金属酸
化物膜（酸化物半導体膜）を適用した半導体装置について、図面を参照して説明する。こ
こでは、半導体装置の一例として、トランジスタの構成例について説明する。
(Embodiment 2)
In this embodiment, a semiconductor device including a metal oxide film (oxide semiconductor film) having semiconductor characteristics, which is one embodiment of the present invention, will be described with reference to the drawings. Here, a configuration example of a transistor will be described as an example of the semiconductor device.
［トランジスタの構成例］
図５（Ａ）に、以下で例示するトランジスタ１００の断面概略図を示す。本構成例で例
示するトランジスタ１００はボトムゲート型のトランジスタである。
[Example of transistor configuration]
5A is a schematic cross-sectional view of a
トランジスタ１００は、基板１０１上に設けられるゲート電極１０２と、基板１０１及
びゲート電極１０２上に設けられる絶縁層１０３と、絶縁層１０３上にゲート電極１０２
と重なるように設けられる酸化物半導体層１０４と、酸化物半導体層１０４の上面に接す
る一対の電極１０５ａ、１０５ｂとを有する、また、絶縁層１０３、酸化物半導体層１０
４、一対の電極１０５ａ、１０５ｂを覆う絶縁層１０６と、絶縁層１０６上に絶縁層１０
７が設けられている。
The
The insulating
4. An insulating
7 is provided.
トランジスタ１００の酸化物半導体層１０４に、本発明の一態様の酸化物半導体膜を適
用することができる。
The oxide semiconductor film of one embodiment of the present invention can be used as the
〔基板１０１〕
基板１０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板１０１として用いて
もよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シ
リコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である
。
[Substrate 101]
There are no significant limitations on the material of the
また、半導体基板やＳＯＩ基板上に半導体素子が設けられたものを、基板１０１として
用いてもよい。その場合、基板１０１上に層間絶縁層を介してトランジスタ１００を形成
する。このとき、層間絶縁層に埋め込まれた接続電極により、トランジスタ１００のゲー
ト電極１０２、電極１０５ａ及び電極１０５ｂの少なくとも一つが、上記半導体素子と電
気的に接続する構成とすればよい。半導体素子上に層間絶縁層を介してトランジスタ１０
０を設けることにより、トランジスタ１００を付加することによる面積の増大を抑制する
ことができる。
Alternatively, a semiconductor substrate or an SOI substrate on which a semiconductor element is provided may be used as the
By providing 0, an increase in area due to the addition of the
また、基板１０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直
接、トランジスタ１００を形成してもよい。または、基板１０１とトランジスタ１００の
間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形
成した後、基板１０１より分離し、他の基板に転載するのに用いることができる。その結
果、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
Alternatively, a flexible substrate such as plastic may be used as the
〔ゲート電極１０２〕
ゲート電極１０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タ
ングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を
組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのい
ずれか一または複数から選択された金属を用いてもよい。また、ゲート電極１０２は、単
層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜
の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロ
ム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、も
しくはこれらの窒化膜を用いてもよい。
[Gate electrode 102]
The
A three-layer structure may be used in which an aluminum film is laminated on the titanium film, and a titanium film is further formed on the aluminum film.Also, an alloy film combining one or more metals selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium with aluminum, or a nitride film of these metals may be used.
また、ゲート電極１０２は、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添
加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
The
また、ゲート電極１０２と絶縁層１０３との間に、Ｉｎ－Ｇａ－Ｚｎ系酸窒化物半導体
膜、Ｉｎ－Ｓｎ系酸窒化物半導体膜、Ｉｎ－Ｇａ系酸窒化物半導体膜、Ｉｎ－Ｚｎ系酸窒
化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ
、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事
関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用い
たトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特
性のスイッチング素子を実現できる。例えば、Ｉｎ－Ｇａ－Ｚｎ系酸窒化物半導体膜を用
いる場合、少なくとも酸化物半導体層１０４より高い窒素濃度、具体的には７原子％以上
のＩｎ－Ｇａ－Ｚｎ系酸窒化物半導体膜を用いる。
Between the
ZnN, etc.) may be provided. These films have a work function of 5 eV, preferably 5.5 eV or more, which is larger than the electron affinity of an oxide semiconductor. Therefore, the threshold voltage of a transistor using the oxide semiconductor can be shifted to the positive side, and a switching element with so-called normally-off characteristics can be realized. For example, in the case of using an In-Ga-Zn-based oxynitride semiconductor film, an In-Ga-Zn-based oxynitride semiconductor film having a nitrogen concentration at least higher than that of the
〔絶縁層１０３〕
絶縁層１０３は、ゲート絶縁膜として機能する。
[Insulating layer 103]
The insulating
絶縁層１０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シ
リコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属酸化
物、窒化シリコンなどを用いればよく、積層または単層で設ける。
The insulating
また、絶縁層１０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材
料を用いることでトランジスタのゲートリークを低減できる。
Furthermore, by using a high-k material such as hafnium silicate (HfSiO x ), hafnium silicate doped with nitrogen (HfSi x O y N z ), hafnium aluminate doped with nitrogen (HfAl x O y N z ), hafnium oxide, or yttrium oxide for the insulating
〔一対の電極１０５ａ、１０５ｂ〕
一対の電極１０５ａ及び１０５ｂは、トランジスタのソース電極またはドレイン電極と
して機能する。
[Pair of
The pair of
一対の電極１０５ａ、１０５ｂは、導電材料として、アルミニウム、チタン、クロム、
ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタング
ステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造とし
て用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造
、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または
窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜
を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン
膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアル
ミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を
形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導
電材料を用いてもよい。
The pair of
A single metal made of nickel, copper, yttrium, zirconium, molybdenum, silver, tantalum, or tungsten, or an alloy containing it as a main component, can be used as a single layer structure or a laminate structure. For example, there are a single layer structure of an aluminum film containing silicon, a two-layer structure in which a titanium film is laminated on an aluminum film, a two-layer structure in which a titanium film is laminated on a tungsten film, a two-layer structure in which a copper film is laminated on a copper-magnesium-aluminum alloy film, a three-layer structure in which a titanium film or titanium nitride film is laminated on the titanium film or titanium nitride film, and a titanium film or titanium nitride film is further formed thereon, and a three-layer structure in which a molybdenum film or molybdenum nitride film is laminated on the molybdenum film or molybdenum nitride film, and an aluminum film or copper film is further laminated on the molybdenum film or molybdenum nitride film, and a molybdenum film or molybdenum nitride film is further formed thereon. A transparent conductive material containing indium oxide, tin oxide, or zinc oxide may also be used.
〔絶縁層１０６、１０７〕
絶縁層１０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁
膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔ
ｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１
．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ
３以上である酸化物絶縁膜である。
[Insulating
The insulating
The amount of oxygen released, calculated as oxygen atoms, was 1
0×10 18 atoms/cm 3 or more, preferably 3.0×10 20 atoms/cm
The oxide insulating film has a thickness of 3 or more.
例えば、絶縁層１０６としては、酸化シリコン、酸化窒化シリコン等を用いることがで
きる。
For example, the insulating
なお、絶縁層１０６は、後に形成する絶縁層１０７を形成する際の、酸化物半導体層１
０４へのダメージ緩和膜としても機能する。
Note that the insulating
It also functions as a damage mitigating film for 04.
また、絶縁層１０６と酸化物半導体層１０４の間に、酸素を透過する酸化物膜を設けて
もよい。
Further, an oxide film that transmits oxygen may be provided between the insulating
酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることが
できる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よ
りも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素より
も窒素の含有量が多い膜を指す。
As the oxide film that transmits oxygen, silicon oxide, silicon oxynitride, etc. can be used. Note that in this specification, a silicon oxynitride film refers to a film whose composition contains more oxygen than nitrogen, and a silicon nitride oxide film refers to a film whose composition contains more nitrogen than oxygen.
絶縁層１０７は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることが
できる。絶縁層１０６上に絶縁層１０７を設けることで、酸化物半導体層１０４からの酸
素の外部への拡散と、外部から酸化物半導体層１０４への水素、水等の侵入を防ぐことが
できる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、
窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化
ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニ
ウム等がある。
The insulating
Examples of such oxides include silicon nitride oxide, aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, and hafnium oxynitride.
［トランジスタの作製方法例］
続いて、図５（Ａ）に例示するトランジスタ１００の作製方法の一例について説明する
。
[Example of a method for fabricating a transistor]
Next, an example of a method for manufacturing the
まず、図６（Ａ）に示すように、基板１０１上にゲート電極１０２を形成し、ゲート電
極１０２上に絶縁層１０３を形成する。
First, as shown in FIG. 6A, a
ここでは、基板１０１としてガラス基板を用いる。
Here, a glass substrate is used as the
〔ゲート電極の形成〕
ゲート電極１０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、
蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラ
フィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一
部をエッチングして、ゲート電極１０２を形成する。その後、レジストマスクを除去する
。
[Formation of Gate Electrode]
The method for forming the
A conductive film is formed by a deposition method or the like, and a resist mask is formed over the conductive film by a photolithography process using a first photomask. Next, part of the conductive film is etched using the resist mask to form the
なお、ゲート電極１０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インク
ジェット法等で形成してもよい。
The
〔ゲート絶縁層の形成〕
絶縁層１０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
[Formation of Gate Insulating Layer]
The insulating
絶縁層１０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜
を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いる
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素等がある。
When a silicon oxide film, a silicon oxynitride film, or a silicon nitride oxide film is formed as the insulating
また、絶縁層１０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いる
ことが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして
用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、
原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブ
ロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法によ
り、絶縁層１０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン
膜を形成することができる。
In addition, when a silicon nitride film is formed as the insulating
The source gas is switched to a mixed gas of silane and nitrogen to form a second silicon nitride film having a low hydrogen concentration and capable of blocking hydrogen. By using such a formation method, a silicon nitride film having few defects and having a hydrogen blocking property can be formed as the insulating
また、絶縁層１０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形
成することができる。
In addition, when a gallium oxide film is formed as the insulating
The film can be formed by using an organic chemical vapor deposition (OCVD) method.
〔酸化物半導体層の形成〕
次に、図６（Ｂ）に示すように、絶縁層１０３上に酸化物半導体層１０４を形成する。
[Formation of Oxide Semiconductor Layer]
Next, as shown in FIG. 6B , an
酸化物半導体層１０４の形成方法を以下に示す。はじめに、実施の形態１で例示した方
法により、酸化物半導体膜を形成する。続いて、酸化物半導体膜上に第２のフォトマスク
を用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマ
スクを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体層１０４を形成する
。その後、レジストマスクを除去する。
A method for forming the
なお、実施の形態１で例示した加熱処理は、酸化物半導体膜を成膜した直後に行っても
よいし、酸化物半導体膜の一部をエッチングした後に行ってもよい。
Note that the heat treatment described in Embodiment 1 as an example may be performed immediately after the oxide semiconductor film is formed or after part of the oxide semiconductor film is etched.
ここで、酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導
体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が
適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オ
フ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすること
ができる。
Here, the oxide semiconductor has a large energy gap of 3.0 eV or more. In a transistor including an oxide semiconductor film obtained by processing the oxide semiconductor under appropriate conditions and sufficiently reducing the carrier density, leakage current between the source and drain in an off state (off-state current) can be made extremely low as compared with a conventional transistor using silicon.
酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水
素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジス
タのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成
後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を
除去して不純物が極力含まれないように高純度化することが好ましい。
When a large amount of hydrogen is contained in the oxide semiconductor film, some of the hydrogen becomes a donor by bonding with the oxide semiconductor and generates electrons as carriers. This causes the threshold voltage of the transistor to shift in the negative direction. Therefore, after the oxide semiconductor film is formed, it is preferable to purify the oxide semiconductor film by performing dehydration treatment (dehydrogenation treatment) to remove hydrogen or moisture from the oxide semiconductor film so that impurities are not contained as much as possible.
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から
酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水
素化処理）によって同時に減少してしまった酸素を酸化物半導体に加える、または酸素を
供給し酸化物半導体膜の酸素欠損を補填することが好ましい。本明細書等において、酸化
物半導体膜に酸素を供給する場合を、加酸素化処理と記す場合がある。
Note that dehydration treatment (dehydrogenation treatment) of the oxide semiconductor film may simultaneously reduce oxygen from the oxide semiconductor film. Thus, it is preferable to add oxygen that has been reduced simultaneously by the dehydration treatment (dehydrogenation treatment) of the oxide semiconductor film to the oxide semiconductor film or to supply oxygen to fill oxygen vacancies in the oxide semiconductor film. In this specification and the like, the supply of oxygen to the oxide semiconductor film may be referred to as oxygen-adding treatment.
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分
が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化また
はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。
なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく
（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下
、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下で
あることをいう。
In this manner, the oxide semiconductor film can be made into an i-type (intrinsic) oxide semiconductor film or an oxide semiconductor film that is nearly i-type or substantially i-type (intrinsic) by removing hydrogen or moisture through a dehydration treatment (dehydrogenation treatment) and filling oxygen vacancies through an oxygen-adding treatment.
Note that being substantially intrinsic means that the number of carriers derived from donors in the oxide semiconductor film is extremely small (close to zero) and the carrier density is 1×10 17 /cm 3 or less, 1×10 16 /cm 3 or less, 1×10 15 /cm 3 or less, 1×10 14 /cm 3 or less, or 1×10 13 /cm 3 or less.
またこのように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのチャネル幅１μｍあたりのドレイン電流を、室温（２５℃程度）に
て１×１０－１８Ａ以下、好ましくは１×１０－２１Ａ以下、さらに好ましくは１×１０
－２４Ａ以下、または８５℃にて１×１０－１５Ａ以下、好ましくは１×１０－１８Ａ以
下、さらに好ましくは１×１０－２１Ａ以下とすることができる。なお、トランジスタが
オフ状態とは、ｎチャネル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十
分小さい状態をいう。具体的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上
または３Ｖ以上小さければ、トランジスタはオフ状態となる。
In addition, a transistor including an i-type or substantially i-type oxide semiconductor film can have extremely excellent off-state current characteristics. For example, a transistor including an oxide semiconductor film can have a drain current per 1 μm of channel width in an off state at room temperature (about 25° C.) of 1×10 −18 A or less, preferably 1×10 −21 A or less, further preferably 1×10
The current can be −24 A or less, or 1×10 −15 A or less at 85° C., preferably 1×10 −18 A or less, and more preferably 1×10 −21 A or less. Note that the off state of a transistor refers to a state in which the gate voltage is sufficiently lower than the threshold voltage in the case of an n-channel transistor. Specifically, the transistor is in the off state when the gate voltage is lower than the threshold voltage by 1 V or more, 2 V or more, or 3 V or more.
〔一対の電極の形成〕
次に、図６（Ｃ）に示すように、一対の電極１０５ａ、１０５ｂを形成する。
[Formation of a pair of electrodes]
Next, as shown in FIG. 6C, a pair of
一対の電極１０５ａ、１０５ｂの形成方法を以下に示す。はじめに、スパッタリング法
、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用
いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスク
を用いて導電膜の一部をエッチングして、一対の電極１０５ａ、１０５ｂを形成する。そ
の後、レジストマスクを除去する。
A method for forming the pair of
なお、図６（Ｃ）に示すように、導電膜のエッチングの際に酸化物半導体層１０４の上
部の一部がエッチングされ、薄膜化することがある。そのため、酸化物半導体層１０４の
形成時、酸化物半導体膜の厚さを予め厚く設定しておくことが好ましい。
6C , when the conductive film is etched, part of the upper part of the
〔絶縁層の形成〕
次に、図６（Ｄ）に示すように、酸化物半導体層１０４及び一対の電極１０５ａ、１０
５ｂ上に、絶縁層１０６を形成し、続いて絶縁層１０６上に絶縁層１０７を形成する。
[Formation of insulating layer]
Next, as shown in FIG. 6D, the
An insulating
絶縁層１０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガ
スとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコ
ンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等
がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
When a silicon oxide film or a silicon oxynitride film is formed as the insulating
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以
上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガ
スを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは
１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以
上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２
以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形
成する。
For example, a substrate placed in an evacuated processing chamber of a plasma CVD apparatus is maintained at 180° C. to 260° C., more preferably 200° C. to 240° C., a source gas is introduced into the processing chamber to adjust the pressure in the processing chamber to 100 Pa to 250 Pa, more preferably 100 Pa to 200 Pa, and an electrode provided in the processing chamber is supplied with a pressure of 0.17 W/cm 2 to 0.5 W/cm 2 , more preferably 0.25 W/cm 2 to 0.35 W/cm 2.
A silicon oxide film or a silicon oxynitride film is formed under the following conditions for supplying high frequency power.
成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給するこ
とで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸
化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかし
ながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱によ
り酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含
み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
As a film formation condition, by supplying high-frequency power with the above power density in a reaction chamber with the above pressure, the decomposition efficiency of the source gas in the plasma is increased, oxygen radicals are increased, and oxidation of the source gas progresses, so that the oxygen content in the oxide insulating film becomes higher than the stoichiometric ratio. However, when the substrate temperature is at the above temperature, the bonding strength between silicon and oxygen is weak, so that some of the oxygen is desorbed by heating. As a result, it is possible to form an oxide insulating film that contains more oxygen than the oxygen that satisfies the stoichiometric composition and from which some of the oxygen is desorbed by heating.
また、酸化物半導体層１０４と絶縁層１０６の間に酸化物絶縁膜を設ける場合には、絶
縁層１０６の形成工程において、該酸化物絶縁膜が酸化物半導体層１０４の保護膜となる
。この結果、酸化物半導体層１０４へのダメージを低減しつつ、パワー密度の高い高周波
電力を用いて絶縁層１０６を形成することができる。
When an oxide insulating film is provided between the
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以
上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガ
スを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１
００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条
件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成すること
ができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物
絶縁層を成膜する際に、酸化物半導体層１０４へのダメージを低減することが可能である
。
For example, a substrate placed in an evacuated processing chamber of a plasma CVD apparatus is maintained at 180° C. to 400° C., more preferably 200° C. to 370° C., and a source gas is introduced into the processing chamber to maintain the pressure in the processing chamber at 20 Pa to 250 Pa, more preferably 1
A silicon oxide film or a silicon oxynitride film can be formed as the oxide insulating film by setting the pressure in the treatment chamber to 100 Pa or more and 250 Pa or less and supplying high-frequency power to an electrode provided in the treatment chamber. By setting the pressure in the treatment chamber to 100 Pa or more and 250 Pa or less, damage to the
酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いる
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素等がある。
As a source gas for the oxide insulating film, a deposition gas containing silicon and an oxidizing gas are preferably used. Typical examples of the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane. Examples of the oxidizing gas include oxygen, ozone, nitrous oxide, and nitrogen dioxide.
絶縁層１０７は、スパッタリング法、ＣＶＤ法等で形成することができる。
The insulating
絶縁層１０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料
ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
When a silicon nitride film or a silicon nitride oxide film is formed as the insulating
絶縁層１０６及び絶縁層１０７の形成後、加熱処理を行うことが好ましい。加熱処理に
より絶縁層１０６が放出した酸素が酸化物半導体層１０４に供給され、酸化物半導体層１
０４中の酸素欠損を低減することができる。
After the insulating
It is possible to reduce oxygen vacancies in 04.
以上の工程により、トランジスタ１００を形成することができる。
Through the above steps, the
［トランジスタ１００の変形例］
以下では、トランジスタ１００と一部が異なるトランジスタの構成例について説明する
。
[Modifications of Transistor 100]
An example of the structure of a transistor that is partially different from the
〔変形例１〕
図５（Ｂ）に、以下で例示するトランジスタ１１０の断面概略図を示す。トランジスタ
１１０は、酸化物半導体層の構成が異なる点で、トランジスタ１００と相違している。
[Modification 1]
5B is a schematic cross-sectional view of a
トランジスタ１１０の備える酸化物半導体層１１４は、酸化物半導体層１１４ａと酸化
物半導体層１１４ｂとが積層されて構成される。
The
なお、酸化物半導体層１１４ａと酸化物半導体層１１４ｂの境界は不明瞭である場合が
あるため、図５（Ｂ）等の図中には、これらの境界を破線で示している。
Note that the boundary between the
酸化物半導体層１１４ａ及び酸化物半導体層１１４ｂのうち、いずれか一方または両方
に、本発明の一態様の酸化物半導体膜を適用することができる。
The oxide semiconductor film of one embodiment of the present invention can be used for one or both of the
例えば、酸化物半導体層１１４ａは、代表的にはＩｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物
、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、または
Ｈｆ）を用いる。また、酸化物半導体層１１４ａがＩｎ－Ｍ－Ｚｎ酸化物であるとき、Ｉ
ｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍ
ｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ
％以上とする。また例えば、酸化物半導体層１１４ａは、エネルギーギャップが２ｅＶ以
上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。
For example, the
The atomic ratio of n to M is preferably less than 50 atomic % for In and less than 50 atomic % for M.
ic% or more, more preferably, In is less than 25 atomic% and M is 75 atomic%.
% or more. For example, the
例えば、酸化物半導体層１１４ｂはＩｎ若しくはＧａを含み、代表的には、Ｉｎ－Ｇａ
酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、
Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体層１１４ａよりも伝導帯の下端
のエネルギーが真空準位に近く、代表的には、酸化物半導体層１１４ｂの伝導帯の下端の
エネルギーと、酸化物半導体層１１４ａの伝導帯の下端のエネルギーとの差が、０．０５
ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以
下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。
For example, the
Oxide, In-Zn oxide, In-M-Zn oxide (M is Al, Ti, Ga, Y, Zr,
La, Ce, Nd, or Hf) and has a conduction band minimum energy closer to the vacuum level than the
It is preferable that the excitation voltage be 0.07 eV or more, 0.1 eV or more, or 0.15 eV or more, and 2 eV or less, 1 eV or less, 0.5 eV or less, or 0.4 eV or less.
また例えば、酸化物半導体層１１４ｂがＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎとＭの
原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未
満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満と
する。
For example, when the
酸化物半導体層１１４ａとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：
２の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。また、酸化物半導体層１
１４ｂとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４、１：３：６、１：６：８、または
１：６：１０の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。なお、酸化物
半導体層１１４ａ、及び酸化物半導体層１１４ｂの原子数比はそれぞれ、誤差として上記
の原子数比のプラスマイナス２０％の変動を含む。
The
In the oxide semiconductor layer 1, an In—Ga—Zn oxide having an atomic ratio of 1:2 can be used.
For example, an In-Ga-Zn oxide having an atomic ratio of In:Ga:Zn=1:3:4, 1:3:6, 1:6:8, or 1:6:10 can be used as the
上層に設けられる酸化物半導体層１１４ｂに、酸化物半導体層１１４ａに比べてスタビ
ライザとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層１
１４ａ、及び酸化物半導体層１１４ｂからの酸素の放出を抑制することができる。
The
Therefore, release of oxygen from the
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また
、必要とするトランジスタの半導体特性を得るために、酸化物半導体層１１４ａ、酸化物
半導体層１１４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、
原子間距離、密度等を適切なものとすることが好ましい。
Note that the present invention is not limited to these compositions, and an appropriate composition may be used depending on the semiconductor characteristics and electrical characteristics (field-effect mobility, threshold voltage, variation, and the like) of the transistor. In order to obtain the semiconductor characteristics of the transistor, the carrier density, impurity concentration, defect density, atomic ratio of metal elements to oxygen, and the like of the
It is preferable to make the interatomic distance, density, etc. appropriate.
なお、上記では酸化物半導体層１１４として、２つの酸化物半導体層が積層された構成
を例示したが、３つ以上の酸化物半導体層を積層する構成としてもよい。
Note that although the
〔変形例２〕
図５（Ｃ）に、以下で例示するトランジスタ１２０の断面概略図を示す。トランジスタ
１２０は、酸化物半導体層の構成が異なる点で、トランジスタ１００及びトランジスタ１
１０と相違している。
[Modification 2]
5C is a schematic cross-sectional view of a
It is different from 10.
トランジスタ１２０の備える酸化物半導体層１２４は、酸化物半導体層１２４ａ、酸化
物半導体層１２４ｂ、酸化物半導体層１２４ｃが順に積層されて構成される。
The
酸化物半導体層１２４ａ及び酸化物半導体層１２４ｂは、絶縁層１０３上に積層して設
けられる。また酸化物半導体層１２４ｃは、酸化物半導体層１２４ｂの上面、並びに一対
の電極１０５ａ、１０５ｂの上面及び側面に接して設けられる。
The
酸化物半導体層１２４ａ、酸化物半導体層１２４ｂ、酸化物半導体層１２４ｃのうち、
いずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用
することができる。
Among the
The oxide semiconductor film of one embodiment of the present invention can be used for any one, any two, or all of the above.
例えば、酸化物半導体層１２４ｂとして、上記変形例１で例示した酸化物半導体層１１
４ａと同様の構成を用いることができる。また例えば、酸化物半導体層１２４ａ、１２４
ｃとして、上記変形例１で例示した酸化物半導体層１１４ｂと同様の構成を用いることが
できる。
For example, the
For example, the
The oxide semiconductor layer 114c may have a structure similar to that of the
例えば、酸化物半導体層１２４ｂの下層に設けられる酸化物半導体層１２４ａ、及び上
層に設けられる酸化物半導体層１２４ｃに、スタビライザとして機能するＧａの含有量の
多い酸化物を用いることにより、酸化物半導体層１２４ａ、酸化物半導体層１２４ｂ、及
び酸化物半導体層１２４ｃからの酸素の放出を抑制することができる。
For example, by using an oxide with a high Ga content that functions as a stabilizer for the
また、例えば酸化物半導体層１２４ｂに主としてチャネルが形成される場合に、酸化物
半導体層１２４ｂにＩｎの含有量の多い酸化物を用い、酸化物半導体層１２４ｂと接して
一対の電極１０５ａ、１０５ｂを設けることにより、トランジスタ１２０のオン電流を増
大させることができる。
Furthermore, for example, in the case where a channel is mainly formed in the
［トランジスタの他の構成例］
以下では、本発明の一態様の酸化物半導体膜を適用可能な、トップゲート型のトランジ
スタの構成例について説明する。
[Other examples of transistor configurations]
A structure example of a top-gate transistor to which the oxide semiconductor film of one embodiment of the present invention can be applied will be described below.
なお、以下では、上記と同様の構成、または同様の機能を備える構成要素においては、
同一の符号を付し、重複する内容な省略する。
In the following, components having the same configuration or function as those described above will be referred to as follows:
The same symbols are used and duplicate content is omitted.
〔構成例〕
図７（Ａ）に以下で例示するトップゲート型のトランジスタ１５０の断面概略図を示す
。
[Configuration example]
FIG. 7A is a schematic cross-sectional view of a
トランジスタ１５０は、絶縁層１５１が設けられた基板１０１上に酸化物半導体層１０
４と、酸化物半導体層１０４の上面に接する一対の電極１０５ａ、１０５ｂと、酸化物半
導体層１０４、一対の電極１０５ａ、１０５ｂ上に設けられる絶縁層１０３と、絶縁層１
０３上に酸化物半導体層１０４と重なるゲート電極１０２とを有する。また、絶縁層１０
３及びゲート電極１０２を覆って絶縁層１５２が設けられる。
The
a pair of
The
An insulating
酸化物半導体層１０４に、実施の形態１で例示した酸化物半導体膜を適用できる。
The oxide semiconductor film exemplified in embodiment 1 can be used for the
絶縁層１５１は、基板１０１から酸化物半導体層１０４への不純物の拡散を抑制する機
能を有する。また、加熱により酸化物半導体層１０４へ酸素を供給する機能を有していて
もよい。例えば、上記絶縁層１０６または絶縁層１０７と同様の構成、または、これらの
積層構造とすることができる。
The insulating
絶縁層１５２は、加熱により酸素が脱離する絶縁層であり、酸化物半導体層１０４へ酸
素を供給する機能を有する。例えば、上記絶縁層１０６と同様の構成とすることができる
。
The insulating
また絶縁層１５３は、酸素、水素、水等のブロッキング効果を有する絶縁層である。例
えば、上記絶縁層１０７と同様の構成とすることができる。
The insulating
なお、絶縁層１５２として酸素、水素、水等のブロッキング効果を有する絶縁層を用い
てもよい。その場合には、絶縁層１５３を設けない構成としてもよい。
Note that an insulating layer having a blocking effect against oxygen, hydrogen, water, and the like may be used as the insulating
〔変形例３〕
以下では、トランジスタ１５０とは一部が異なるトランジスタの構成例について説明す
る。
[Modification 3]
An example of the structure of a transistor that is partially different from the
図７（Ｂ）に、以下で例示するトランジスタ１６０の断面概略図を示す。トランジスタ
１６０は、酸化物半導体層の構成が異なる点で、トランジスタ１５０と相違している。
7B is a schematic cross-sectional view of a
トランジスタ１６０の備える酸化物半導体層１６４は、酸化物半導体層１６４ａ、酸化
物半導体層１６４ｂ、酸化物半導体層１６４ｃが順に積層されて構成されている。
The
酸化物半導体層１６４ａ、酸化物半導体層１６４ｂ、酸化物半導体層１６４ｃのうち、
いずれか一、またはいずれか二、または全部に、実施の形態１で例示した酸化物半導体膜
を適用できる。
Among the
The oxide semiconductor film described in Embodiment 1 can be used as any one, any two, or all of the above.
例えば、酸化物半導体層１６４ｂとして、上記変形例１で例示した酸化物半導体層１１
４ａと同様の構成を用いることができる。また例えば、酸化物半導体層１６４ａ、酸化物
半導体層１６４ｃとして、上記変形例１で例示した酸化物半導体層１１４ｂと同様の構成
を用いることができる。
For example, the
For example, the
例えば、酸化物半導体層１６４ｂの下層に設けられる酸化物半導体層１６４ａ、及び上
層に設けられる酸化物半導体層１６４ｃに、スタビライザとして機能するＧａの含有量の
多い酸化物を用いることにより、酸化物半導体層１６４ａ、酸化物半導体層１６４ｂ、酸
化物半導体層１６４ｃからの酸素の放出を抑制することができる。
For example, by using an oxide with a high Ga content that functions as a stabilizer for the
〔変形例４〕
以下では、トランジスタ１５０及びトランジスタ１６０とは一部が異なるトランジスタ
の構成例について説明する。
[Modification 4]
Below, examples of the structure of a transistor that is partially different from the
図７（Ｃ）に示すトランジスタ１７０は、酸化物半導体層、ゲート絶縁層などの構成が
異なる点で、トランジスタ１５０、トランジスタ１６０と相違している。
A
トランジスタ１７０の備える酸化物半導体層１６４のうち、酸化物半導体層１６４ｃが
、酸化物半導体層１６４ｂ並びに、電極１０５ａ及び電極１０５ｂの端部を覆って設けら
れている。
In the
また、酸化物半導体層１６４ｃ及び絶縁層１０３の端部が、ゲート電極１０２の端部と
略一致するように、同一のフォトマスクを用いて加工されている。
In addition, the
また、絶縁層１５２は、絶縁層１０３及び酸化物半導体層１６４ｃの側面に接して設け
られている。
The insulating
本実施の形態で例示したトランジスタは、チャネルが形成される半導体層に実施の形態
１で例示した金属酸化物膜が適用されている。したがって、欠陥によるキャリアのトラッ
プが抑制され、高い電界効果移動度を実現でき、且つ電気特性の変動が抑制された信頼性
の高いトランジスタである。
In the transistor described in this embodiment, the metal oxide film described in Embodiment 1 is applied to a semiconductor layer in which a channel is formed. Therefore, the transistor is highly reliable in that carrier trapping due to defects is suppressed, high field-effect mobility can be achieved, and fluctuations in electrical characteristics are suppressed.
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
This embodiment mode can be implemented in appropriate combination with other embodiment modes described in this specification.
（実施の形態３）
本実施の形態では、本発明の一態様の表示パネルの構成例について説明する。
(Embodiment 3)
In this embodiment, a structure example of a display panel according to one embodiment of the present invention will be described.
［構成例］
図８（Ａ）は、本発明の一態様の表示パネルの上面図であり、図８（Ｂ）は、本発明の
一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を説
明するための回路図である。また、図８（Ｃ）は、本発明の一態様の表示パネルの画素に
有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図であ
る。
[Configuration example]
8A is a top view of a display panel of one embodiment of the present invention, and FIG 8B is a circuit diagram illustrating a pixel circuit that can be used when a liquid crystal element is applied to a pixel of the display panel of one embodiment of the present invention. Also, FIG 8C is a circuit diagram illustrating a pixel circuit that can be used when an organic EL element is applied to a pixel of the display panel of one embodiment of the present invention.
画素部に配置するトランジスタは、実施の形態２に従って形成することができる。また
、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネ
ル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一
基板上に形成する。このように、画素部や駆動回路に実施の形態２に示すトランジスタを
用いることにより、信頼性の高い表示装置を提供することができる。
The transistors arranged in the pixel portion can be formed according to the method of Embodiment 2. In addition, since the transistors can be easily made to be n-channel type, a part of the driver circuit, which can be configured with n-channel transistors, is formed over the same substrate as the transistors in the pixel portion. In this manner, by using the transistors shown in Embodiment 2 in the pixel portion or the driver circuit, a highly reliable display device can be provided.
アクティブマトリクス型表示装置のブロック図の一例を図８（Ａ）に示す。表示装置の
基板５００上には、画素部５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路
５０３、信号線駆動回路５０４を有する。画素部５０１には、複数の信号線が信号線駆動
回路５０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５０２、及び第
２の走査線駆動回路５０３から延伸して配置されている。なお走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板５００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続
部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている
。
An example of a block diagram of an active matrix display device is shown in Fig. 8A. A
図８（Ａ）では、第１の走査線駆動回路５０２、第２の走査線駆動回路５０３、信号線
駆動回路５０４は、画素部５０１と同じ基板５００上に形成される。そのため、外部に設
ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５
００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増え
る。同じ基板５００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ
、信頼性の向上、又は歩留まりの向上を図ることができる。
In FIG. 8A, a first scanning
If a driving circuit is provided outside the
〔液晶パネル〕
また、画素の回路構成の一例を図８（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの
画素に適用することができる画素回路を示す。
[Liquid crystal panel]
8B shows an example of a pixel circuit configuration. Here, a pixel circuit that can be applied to a pixel of a VA type liquid crystal display panel is shown.
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれ
の画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆
動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画
素電極層に印加する信号を、独立して制御できる。
This pixel circuit can be applied to a configuration in which one pixel has multiple pixel electrode layers. Each pixel electrode layer is connected to a different transistor, and each transistor is configured to be driven by a different gate signal. This allows the signals applied to each pixel electrode layer of a multi-domain designed pixel to be controlled independently.
トランジスタ５１６のゲート配線５１２と、トランジスタ５１７のゲート配線５１３に
は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし
て機能するソース電極層又はドレイン電極層５１４は、トランジスタ５１６とトランジス
タ５１７で共通に用いられている。トランジスタ５１６とトランジスタ５１７は実施の形
態２で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶
表示パネルを提供することができる。
A
トランジスタ５１６と電気的に接続する第１の画素電極層と、トランジスタ５１７と電
気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画
素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広が
る形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
The shapes of the first pixel electrode layer electrically connected to the
トランジスタ５１６のゲート電極はゲート配線５１２と接続され、トランジスタ５１７
のゲート電極はゲート配線５１３と接続されている。ゲート配線５１２とゲート配線５１
３に異なるゲート信号を与えてトランジスタ５１６とトランジスタ５１７の動作タイミン
グを異ならせ、液晶の配向を制御できる。
The gate electrode of the
The gate electrode of the
By applying different gate signals to the
また、容量配線５１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層ま
たは第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
Alternatively, a storage capacitor may be formed by the
マルチドメイン構造は、一画素に第１の液晶素子５１８と第２の液晶素子５１９を備え
る。第１の液晶素子５１８は第１の画素電極層と対向電極層とその間の液晶層とで構成さ
れ、第２の液晶素子５１９は第２の画素電極層と対向電極層とその間の液晶層とで構成さ
れる。
The multi-domain structure includes a first
なお、図８（Ｂ）に示す画素回路は、これに限定されない。例えば、図８（Ｂ）に示す
画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路など
を追加してもよい。
Note that the pixel circuit shown in Fig. 8B is not limited to this. For example, a switch, a resistor, a capacitor, a transistor, a sensor, a logic circuit, or the like may be newly added to the pixel shown in Fig. 8B.
〔有機ＥＬパネル〕
画素の回路構成の他の一例を図８（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
パネルの画素構造を示す。
[Organic EL Panel]
Another example of the circuit configuration of a pixel is shown in Fig. 8C, which shows a pixel structure of a display panel using an organic EL element.
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が
、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そし
て、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
In the organic EL element, when a voltage is applied to the light-emitting element, electrons are injected from one of a pair of electrodes and holes are injected from the other into a layer containing a light-emitting organic compound, causing a current to flow. Then, the electrons and holes are recombined, causing the light-emitting organic compound to enter an excited state,
When the excited state returns to the ground state, light is emitted. Due to this mechanism, such a light-emitting element is called a current-excited light-emitting element.
図８（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は
、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画
素回路は、デジタル時間階調駆動を適用することができる。
8C is a diagram showing an example of an applicable pixel circuit. Here, an example is shown in which two n-channel transistors are used in one pixel. Note that the metal oxide film of one embodiment of the present invention can be used for a channel formation region of an n-channel transistor. Digital time gray scale driving can be applied to the pixel circuit.
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
The configuration of an applicable pixel circuit and the operation of a pixel when digital time gray scale driving is applied will be described.
画素５２０は、スイッチング用トランジスタ５２１、駆動用トランジスタ５２２、発光
素子５２４及び容量素子５２３を有している。スイッチング用トランジスタ５２１は、ゲ
ート電極層が走査線５２６に接続され、第１電極（ソース電極層及びドレイン電極層の一
方）が信号線５２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が
駆動用トランジスタ５２２のゲート電極層に接続されている。駆動用トランジスタ５２２
は、ゲート電極層が容量素子５２３を介して電源線５２７に接続され、第１電極が電源線
５２７に接続され、第２電極が発光素子５２４の第１電極（画素電極）に接続されている
。発光素子５２４の第２電極は共通電極５２８に相当する。共通電極５２８は、同一基板
上に形成される共通電位線と電気的に接続される。
The
A gate electrode layer of the light-emitting
スイッチング用トランジスタ５２１および駆動用トランジスタ５２２は実施の形態２で
説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表
示パネルを提供することができる。
The switching
発光素子５２４の第２電極（共通電極５２８）の電位は低電源電位に設定する。なお、
低電源電位とは、電源線５２７に設定される高電源電位より低い電位であり、例えばＧＮ
Ｄ、０Ｖなどを低電源電位として設定することができる。発光素子５２４の順方向のしき
い値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５２
４に印加することにより、発光素子５２４に電流を流して発光させる。なお、発光素子５
２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。
The potential of the second electrode (common electrode 528) of the light-emitting
The low power supply potential is a potential lower than the high power supply potential set on the
The high power supply potential and the low power supply potential can be set to be equal to or higher than the forward threshold voltage of the
By applying a voltage to the
The forward voltage of 24 refers to a voltage for achieving a desired brightness, and includes at least the forward threshold voltage.
なお、容量素子５２３は駆動用トランジスタ５２２のゲート容量を代用することにより
省略できる。駆動用トランジスタ５２２のゲート容量については、チャネル形成領域とゲ
ート電極層との間で容量が形成されていてもよい。
Note that the
次に、駆動用トランジスタ５２２に入力する信号について説明する。電圧入力電圧駆動
方式の場合、駆動用トランジスタ５２２が十分にオンするか、オフするかの二つの状態と
なるようなビデオ信号を、駆動用トランジスタ５２２に入力する。なお、駆動用トランジ
スタ５２２を線形領域で動作させるために、電源線５２７の電圧よりも高い電圧を駆動用
トランジスタ５２２のゲート電極層にかける。また、信号線５２５には、電源線電圧に駆
動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
Next, a signal to be input to the driving
アナログ階調駆動を行う場合、駆動用トランジスタ５２２のゲート電極層に発光素子５
２４の順方向電圧に駆動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧を
かける。なお、駆動用トランジスタ５２２が飽和領域で動作するようにビデオ信号を入力
し、発光素子５２４に電流を流す。また、駆動用トランジスタ５２２を飽和領域で動作さ
せるために、電源線５２７の電位を、駆動用トランジスタ５２２のゲート電位より高くす
る。ビデオ信号をアナログとすることで、発光素子５２４にビデオ信号に応じた電流を流
し、アナログ階調駆動を行うことができる。
In the case of performing analog gradation driving, the gate electrode layer of the driving
A voltage equal to or greater than the sum of the forward voltage of input terminal 24 and the threshold voltage Vth of the driving
なお、画素回路の構成は、図８（Ｃ）に示す画素構成に限定されない。例えば、図８（
Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回
路などを追加してもよい。
Note that the configuration of the pixel circuit is not limited to the pixel configuration shown in FIG.
A switch, a resistive element, a capacitive element, a sensor, a transistor, a logic circuit, or the like may be added to the pixel circuit shown in C).
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
This embodiment mode can be implemented in appropriate combination with other embodiment modes described in this specification.
（実施の形態４）
本実施の形態では、本発明の一態様の金属酸化物膜を用いた半導体装置及び電子機器の
構成例について説明する。
(Embodiment 4)
In this embodiment, structural examples of a semiconductor device and an electronic device using a metal oxide film of one embodiment of the present invention will be described.
図９は、本発明の一態様の金属酸化物膜を適用した半導体装置を含む電子機器のブロッ
ク図である。
FIG. 9 is a block diagram of an electronic device including a semiconductor device to which a metal oxide film of one embodiment of the present invention is applied.
図１０は、本発明の一態様の金属酸化物膜を適用した半導体装置を含む電子機器の外観
図である。
FIG. 10 is an external view of an electronic device including a semiconductor device to which a metal oxide film of one embodiment of the present invention is applied.
図９に示す電子機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベ
ースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッ
サ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１
２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８など
より構成されている。
The electronic device shown in FIG. 9 includes an RF circuit 901, an analog baseband circuit 902, a digital baseband circuit 903, a battery 904, a power supply circuit 905, an application processor 906, a flash memory 910, a display controller 911, and a memory circuit 912.
2. It is composed of a display 913, a touch sensor 919, an
アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス
（ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成
することができる。
The application processor 906 includes a CPU 907, a DSP 908, and an interface (IF) 909. The memory circuit 912 can be composed of an SRAM or a DRAM.
実施の形態２で説明するトランジスタを、メモリ回路９１２に適用することにより、情
報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
By applying the transistor described in Embodiment 2 to the memory circuit 912, a highly reliable electronic device which can write and read data can be provided.
また、実施の形態２で説明するトランジスタを、ＣＰＵ９０７またはＤＳＰ９０８に含
まれるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性
の高い電子機器を提供することができる。
Further, by applying the transistor described in Embodiment 2 to a register or the like included in the CPU 907 or the DSP 908, a highly reliable electronic device capable of writing and reading data can be provided.
なお、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、
長期間の記憶保持が可能で長期間の記憶保持が可能で、且つ消費電力が十分に低減された
メモリ回路９１２を提供できる。また、パワーゲーティングされている期間に、パワーゲ
ーティング前の状態をレジスタ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０
８を提供することができる。
Note that when the off-leak current of the transistor described in Embodiment 2 is extremely small,
It is possible to provide a memory circuit 912 capable of long-term storage and with sufficiently reduced power consumption. In addition, it is possible to provide a memory circuit 912 capable of long-term storage and with sufficiently reduced power consumption.
8 can be provided.
また、ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９
１６によって構成されている。
The display 913 includes a display unit 914, a source driver 915, and a gate driver 9
It is composed of 16.
表示部９１４はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え
、画素回路はゲートドライバ９１６と電気的に接続されている。
The display portion 914 has a plurality of pixels arranged in a matrix. Each pixel includes a pixel circuit, and the pixel circuit is electrically connected to a gate driver 916.
実施の形態２で説明するトランジスタを、画素回路またはゲートドライバ９１６に適宜
用いることができる。これにより、信頼性の高いディスプレイを提供することができる。
The transistor described in Embodiment 2 can be appropriately used in the pixel circuit or the gate driver 916. In this way, a highly reliable display can be provided.
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
Examples of electronic devices include television devices (also called televisions or television receivers), computer monitors, cameras such as digital cameras and digital video cameras, digital photo frames, mobile phones (also called mobile phones or mobile phone devices), portable game machines, personal digital assistants, audio playback devices, and large game machines such as pachinko machines.
図１０（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１０
０３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとな
っており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面
操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構
成してもよい。実施の形態２で示したトランジスタをスイッチング素子として液晶パネル
や有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼
性の高い携帯型の情報端末とすることができる。
FIG. 10A shows a portable information terminal, which includes a
The
図１０（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像な
ど）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に
表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子
（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
10A can have a function of displaying various information (still images, videos, text images, etc.), a function of displaying a calendar, date, time, etc. on the display unit, a function of operating or editing the information displayed on the display unit, a function of controlling processing by various software (programs), etc. In addition, the back or side of the housing may be provided with an external connection terminal (earphone terminal, USB terminal, etc.), a recording medium insertion portion, etc.
また、図１０（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成として
もよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロー
ドする構成とすることも可能である。
10A may be configured to transmit and receive information wirelessly. It is also possible to purchase and download desired book data from an electronic book server wirelessly.
図１０（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳
に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロ
ット１０２５等が設けられている。実施の形態２で示したトランジスタをスイッチング素
子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、
より信頼性の高い携帯音楽プレイヤーとすることができる。
10B shows a portable music player, and a
This makes the portable music player more reliable.
さらに、図１０（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を
持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフ
リーでの会話も可能である。
Furthermore, if the portable music player shown in FIG. 10B is provided with an antenna, microphone function, and wireless function and is linked to a mobile phone, it will be possible to have wireless hands-free conversations while driving a passenger car.
図１０（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成
されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフ
ォン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端
子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池
セル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１
０３１内部に内蔵されている。実施の形態２で説明するトランジスタを表示パネル１０３
２に適用することにより、信頼性の高い携帯電話とすることができる。
10C shows a mobile phone, which is composed of two housings, a
The transistor described in Embodiment 2 is built in the
2, a highly reliable mobile phone can be obtained.
また、表示パネル１０３２はタッチパネルを備えており、図１０（Ｃ）には映像表示さ
れている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出
力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
The
例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態２で説
明するトランジスタの金属酸化物膜の膜厚を２μｍ以上５０μｍ以下とすることで形成す
ることができる。
For example, a power transistor used in a power supply circuit such as a booster circuit can also be formed by setting the thickness of the metal oxide film of the transistor described in Embodiment 2 to 2 μm or more and 50 μm or less.
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能で
ある。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、
図１０（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
The display direction of the
As shown in FIG. 10C, the device can be folded from the unfolded state to the overlapped state, making it possible to reduce the size of the device so that it can be easily carried around.
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
The
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
In addition to the above functions, the device may also be equipped with an infrared communication function, a television receiving function, and the like.
図１０（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は
、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表
示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内
蔵されている。実施の形態２で説明するトランジスタを表示部１０５３およびＣＰＵに適
用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
10D illustrates an example of a television set. In the
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリ
モコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機か
ら出力する情報を表示する表示部を設ける構成としてもよい。
The
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
The
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１
０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルな
どの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能
である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に
記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモ
リスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを
表示部１０５３に映し出すことも可能である。
The
The
また、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、
当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分
に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
In addition, when the off-leak current of the transistor described in embodiment 2 is extremely small,
By using such a transistor in the
１００ トランジスタ
１０１ 基板
１０２ ゲート電極
１０３ 絶縁層
１０４ 酸化物半導体層
１０５ａ 電極
１０５ｂ 電極
１０６ 絶縁層
１０７ 絶縁層
１１０ トランジスタ
１１４ 酸化物半導体層
１１４ａ 酸化物半導体層
１１４ｂ 酸化物半導体層
１２０ トランジスタ
１２４ 酸化物半導体層
１２４ａ 酸化物半導体層
１２４ｂ 酸化物半導体層
１２４ｃ 酸化物半導体層
１５０ トランジスタ
１５１ 絶縁層
１５２ 絶縁層
１５３ 絶縁層
１６０ トランジスタ
１６４ 酸化物半導体層
１６４ａ 酸化物半導体層
１６４ｂ 酸化物半導体層
１６４ｃ 酸化物半導体層
１７０ トランジスタ
５００ 基板
５０１ 画素部
５０２ 走査線駆動回路
５０３ 走査線駆動回路
５０４ 信号線駆動回路
５１０ 容量配線
５１２ ゲート配線
５１３ ゲート配線
５１４ ドレイン電極層
５１６ トランジスタ
５１７ トランジスタ
５１８ 液晶素子
５１９ 液晶素子
５２０ 画素
５２１ スイッチング用トランジスタ
５２２ 駆動用トランジスタ
５２３ 容量素子
５２４ 発光素子
５２５ 信号線
５２６ 走査線
５２７ 電源線
５２８ 共通電極
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ用レンズ
１０３８ 外部接続端子
１０４０ 太陽電池セル
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ
100
908 DSP
910 Flash memory 911 Display controller 912 Memory circuit 913 Display 914 Display section 915 Source driver 916
Claims (1)
断面観察像において、Ｉｎ原子が周期的に配列する第１の層と、Ｇａ原子またはＺｎ原子が周期的に配列する第２の層と、が複数観察され、
一対の前記第１の層の間に、前記第２の層をｎ（ｎは自然数）層有する第１の領域と、
他の一対の前記第１の層の間に、前記第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域と、を有する、
金属酸化物膜。 Contains In, Ga, and Zn;
In the cross-sectional observation image, a first layer in which In atoms are periodically arranged and a second layer in which Ga atoms or Zn atoms are periodically arranged are observed,
a first region having n layers of the second layer (n is a natural number) between a pair of the first layers;
a second region having m (m is a natural number other than n) layers of the second layer between another pair of the first layers;
Metal oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023183931A JP7550948B2 (en) | 2020-07-08 | 2023-10-26 | Metal Oxide Film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020117573A JP6999754B2 (en) | 2020-07-08 | 2020-07-08 | Semiconductor device |
| JP2021207768A JP2022046607A (en) | 2020-07-08 | 2021-12-22 | Semiconductor device |
| JP2023183931A JP7550948B2 (en) | 2020-07-08 | 2023-10-26 | Metal Oxide Film |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021207768A Division JP2022046607A (en) | 2020-07-08 | 2021-12-22 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024010113A JP2024010113A (en) | 2024-01-23 |
| JP7550948B2 true JP7550948B2 (en) | 2024-09-13 |
Family
ID=72916404
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020117573A Active JP6999754B2 (en) | 2020-07-08 | 2020-07-08 | Semiconductor device |
| JP2021207768A Withdrawn JP2022046607A (en) | 2020-07-08 | 2021-12-22 | Semiconductor device |
| JP2023183931A Active JP7550948B2 (en) | 2020-07-08 | 2023-10-26 | Metal Oxide Film |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020117573A Active JP6999754B2 (en) | 2020-07-08 | 2020-07-08 | Semiconductor device |
| JP2021207768A Withdrawn JP2022046607A (en) | 2020-07-08 | 2021-12-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (3) | JP6999754B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100979A (en) | 2009-10-08 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | Oxide semiconductor film and semiconductor device |
| JP2012099661A (en) | 2010-11-02 | 2012-05-24 | Idemitsu Kosan Co Ltd | Method of manufacturing oxide semiconductor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153802A (en) | 2008-11-20 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
-
2020
- 2020-07-08 JP JP2020117573A patent/JP6999754B2/en active Active
-
2021
- 2021-12-22 JP JP2021207768A patent/JP2022046607A/en not_active Withdrawn
-
2023
- 2023-10-26 JP JP2023183931A patent/JP7550948B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100979A (en) | 2009-10-08 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | Oxide semiconductor film and semiconductor device |
| JP2012099661A (en) | 2010-11-02 | 2012-05-24 | Idemitsu Kosan Co Ltd | Method of manufacturing oxide semiconductor |
Non-Patent Citations (1)
| Title |
|---|
| Toshio Kamiya et al，Self-Adjusted, Three-Dimensional Lattice-Matched Buffer Layer for Growing ZnO Epitaxial Film: Homologous Series Layered Oxide, InGaO3(ZnO)5，CRYSTAL GROWTH & DESIGN，Vol.6, No.11，米国，American Chemical Society，2006年09月27日，p.2451-2456 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024010113A (en) | 2024-01-23 |
| JP6999754B2 (en) | 2022-01-19 |
| JP2022046607A (en) | 2022-03-23 |
| JP2020178133A (en) | 2020-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7572469B2 (en) | Semiconductor Device | |
| JP6552682B2 (en) | Semiconductor device | |
| JP7364721B2 (en) | semiconductor equipment | |
| TWI745242B (en) | Display device | |
| US9202927B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6199581B2 (en) | Metal oxide film and semiconductor device | |
| JP7189305B2 (en) | semiconductor equipment | |
| US10347769B2 (en) | Thin film transistor with multi-layer source/drain electrodes | |
| JP6733015B2 (en) | Metal oxide film and semiconductor device | |
| JP7550948B2 (en) | Metal Oxide Film | |
| JP6553266B2 (en) | Metal oxide film and semiconductor device | |
| JP6392955B2 (en) | Metal oxide film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240903 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7550948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |