Nothing Special   »   [go: up one dir, main page]

JP7446705B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP7446705B2
JP7446705B2 JP2018112011A JP2018112011A JP7446705B2 JP 7446705 B2 JP7446705 B2 JP 7446705B2 JP 2018112011 A JP2018112011 A JP 2018112011A JP 2018112011 A JP2018112011 A JP 2018112011A JP 7446705 B2 JP7446705 B2 JP 7446705B2
Authority
JP
Japan
Prior art keywords
layer
internal electrode
chip
ceramic capacitor
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018112011A
Other languages
English (en)
Other versions
JP2019216168A (ja
Inventor
大輔 岩井
篤博 柳澤
好規 柴田
真澄 石井
剛 野崎
宏之 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018112011A priority Critical patent/JP7446705B2/ja
Priority to US16/434,003 priority patent/US11011312B2/en
Publication of JP2019216168A publication Critical patent/JP2019216168A/ja
Application granted granted Critical
Publication of JP7446705B2 publication Critical patent/JP7446705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
積層セラミックコンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、積層体の表面に引き出された内部電極と導通するように積層体の表面に形成された一対の外部電極とを備えている。外部電極は、下地層上にめっき処理が施されている。特許文献1では、めっき処理の際に発生する水素が内部電極に吸蔵され、誘電体層を還元することで絶縁抵抗が劣化することが記載されている。また、特許文献1では、貴金属を主成分とする内部電極を用いた場合に水素の吸収を抑制する金属としてNi(ニッケル)を添加することが記載されている。一方、特許文献2では、内部電極にNiが用いられている場合であっても、水素の影響によって絶縁抵抗の劣化が生じることが記載されている。
特開平1-80011号公報 特開2016-66783号公報
水素の影響を抑制するためには、水素の侵入経路である外部電極からの水素の侵入を抑制することが望まれる。
本発明は、上記課題に鑑みなされたものであり、外部電極からの水素の侵入を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備え、前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分としてMoを含む下地層上にめっき層が形成された構造を有し、前記積層チップにおいて積層方向の最下層の前記内部電極層から最上層の前記内部電極層までの高さをEtとし、前記積層チップの側面同士が対向する方向における前記内部電極層の幅をEwとし、前記積層チップおよび前記外部電極の全体において主成分セラミックに対するMoの濃度(atm%)をMとした場合に、M≧0.003185×(Ew×Et)-0.5921が成立することを特徴とする。
上記積層セラミックコンデンサのサイズは、長さ1.0mm、幅0.5mm、高さ0.5mmのサイズ未満としてもよい。
上記積層セラミックコンデンサにおいて、前記めっき層は、Snめっき層を含んでいてもよい。
上記積層セラミックコンデンサにおいて、前記下地層の主成分金属は、Niとしてもよい。
上記積層セラミックコンデンサにおいて、前記内部電極層は、Niを主成分としてもよい。前記積層セラミックコンデンサのサイズは、長さ0.6mm、幅0.3mm、高さ0.3mmのサイズ以下であってもよい。前記下地層は、酸化モリブデンを含んでいてもよい。前記積層チップは、前記最上層の前記内部電極層から前記積層チップの上面との間に形成されセラミック材料を主成分とする第1カバー層と、前記最下層の前記内部電極層から前記積層チップの下面との間に形成されセラミック材料を主成分とする第2カバー層と、を備え、前記第1カバー層および第2カバー層のそれぞれの厚みは、50μm以下であってもよい。前記積層チップにおいて同じ外部電極に接続された前記内部電極層が異なる外部電極に接続された前記内部電極層を介さずに対向する領域である各エンドマージン領域の、前記2端面が対向する方向における厚みは、50μm以下であってもよい。前記積層チップにおいて積層された複数の前記内部電極層が前記積層チップの2側面側に延びた端部を覆うように設けられた各サイドマージン領域の、前記2側面が対向する方向における厚みは、50μm以下であってもよい。
本発明に係る積層セラミックコンデンサの製造方法は、セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記2端面に接するように、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とする金属粉末とMo源とを含む金属ペーストを塗布し、前記金属ペーストの塗布後の前記セラミック積層体を焼成することで、前記セラミック積層体を積層チップとし、前記金属ペーストを下地層とし、前記下地層上にめっき処理を施すことで、前記下地層およびめっき層を含む外部電極を形成し、前記積層チップにおいて積層方向の最下層の内部電極層から最上層の内部電極層までの高さをEtとし、前記積層チップの側面同士が対向する方向における前記内部電極層の幅をEwとし、前記積層チップおよび前記外部電極の全体において主成分セラミックに対するMoの濃度(atm%)をMとした場合に、M≧0.003185×(Ew×Et)-0.5921が成立することを特徴とする。前記積層セラミックコンデンサのサイズは、長さ0.6mm、幅0.3mm、高さ0.3mmのサイズ以下であってもよい。前記Mo源は、酸化モリブデンを含んでいてもよい。前記積層チップは、前記最上層の前記内部電極層から前記積層チップの上面との間に形成されセラミック材料を主成分とする第1カバー層と、前記最下層の前記内部電極層から前記積層チップの下面との間に形成されセラミック材料を主成分とする第2カバー層と、を備え、前記第1カバー層および第2カバー層のそれぞれの厚みは、50μm以下であってもよい。前記積層チップにおいて同じ外部電極に接続された前記内部電極層が異なる外部電極に接続された前記内部電極層を介さずに対向する領域である各エンドマージン領域の、前記2端面が対向する方向における厚みは、50μm以下であってもよい。前記積層チップにおいて積層された複数の前記内部電極層が前記積層チップの2側面側に延びた端部を覆うように設けられた各サイドマージン領域の、前記2側面が対向する方向における厚みは、50μm以下であってもよい。
本発明によれば、外部電極からの水素の侵入を抑制することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 外部電極の断面図であり、図1のA-A線の部分断面図である。 EtおよびEwを示す図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 実施例および比較例の結果を示す図である。 「式判定」をグラフとして表した図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層構造において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。内部電極層12の平均厚みは、例えば、1μm以下である。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。誘電体層11の平均厚みは、例えば、1μm以下である。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された隣接する内部電極層12同士が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン領域15は、電気容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン領域16と称する。すなわち、サイドマージン領域16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。サイドマージン領域16も、容量を生じない領域である。
図4は、外部電極20aの断面図であり、図1のA-A線の部分断面図である。なお、図4では断面を表すハッチを省略している。図4で例示するように、外部電極20aは、下地層21上に、Cuめっき層22、Niめっき層23およびSnめっき層24が形成された構造を有する。下地層21、Cuめっき層22、Niめっき層23およびSnめっき層24は、積層チップ10の両端面から4つの側面に延在している。なお、図4では、外部電極20aについて例示しているが、外部電極20bも同様の構造を有する。
下地層21は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とし、下地層21の緻密化のためのガラス成分を含んでいてもよく、下地層21の焼結性を制御するための共材を含んでいてもよい。ガラス成分は、Ba,Sr,Ca,Zn(亜鉛),Al(アルミニウム),Si(ケイ素),B(ホウ素)等の酸化物である。共材は、セラミック成分であり、例えば、誘電体層11が主成分とするセラミック成分である。
また、下地層21は、Mo(モリブデン)を含んでいる。下地層21がMoを含むことから、Cuめっき層22、Niめっき層23およびSnめっき層24を形成する場合に発生する水素が内部電極層12に侵入することが抑制される。例えば、Moは、水素透過を妨げる働きを有している。水素透過を妨げるMoが下地層21内部に含まれ、外部電極20a,20b近傍のセラミック部17に濃度勾配を伴って拡散することで、下地層21およびセラミック部17における水素の透過性が低下し、水素の侵入経路を遮断している(ブロッキング効果を発揮している)と考えられる。セラミック部17とは、積層チップ10において、異なる外部電極に接続される内部電極層12同士が対向する対向領域よりも各端面側の領域のことである。セラミック部17には、カバー層13の一部、エンドマージン領域15の全体、およびサイドマージン領域16の一部が含まれる。水素の侵入経路が遮断されれば、内部電極層12への水素の吸蔵が抑制され、誘電体層11の還元が抑制される。それにより、積層セラミックコンデンサ100の絶縁抵抗の低下が抑制される。なお、Cuめっき層22およびNiめっき層23のめっき工程では、めっき対象の表面で水素が多く発生する。したがって、水素の侵入経路を遮断することは特に効果的である。
また、下地層21のMoの一部が誘電体層11に拡散すると、当該拡散したMoは、ABOで表されるペロブスカイト構造のBサイトを置換し、ドナーとして機能する。それにより、誘電体層11を構成するセラミックの酸素欠陥の生成が抑制される。その結果、誘電体層11の耐還元性が高まる。なお、本実施形態においては、下地層21に含まれる元素としてMoに着目しているが、それに限られない。水素透過を妨げる効果を有し、Bサイトを置換しドナーとして機能する元素、例えば、Nb(ニオブ),Ta(タンタル),W(タングステン)等をMoの代わりに用いてもよい。
なお、内部電極層12がNiを主成分とすると、内部電極層12の水素吸蔵性が高くなる。したがって、内部電極層12がNiを主成分とする場合には、外部電極20a,20bからの水素侵入を抑制することが特に効果的である。また、Cuめっき層22およびNiめっき層23のめっき工程では、めっき対象の表面で水素が多く発生する。したがって、水素の侵入経路を遮断することは特に効果的である。
また、Snは高い緻密性を有している。これは、Snが最密充填構造を有することに起因する。下地層21上にSnめっき層24が設けられていると、水素がSnめっき層24よりも積層チップ10側に閉じ込められることになる。すなわち、水素の影響が生じやすくなる。したがって、下地層21上にSnめっき層24が設けられている場合には、外部電極20a,20bからの水素侵入を抑制することが特に効果的である。
積層セラミックコンデンサ100には、小型化および大容量化が求められている。そこで、エンドマージン領域15およびサイドマージン領域16が小さく設計されている。1005サイズ(長さ1.0mm、幅0.5mm、高さ0.5mm)未満の小形状品では、大形状品以上の設計を基に開発が進んでいる。そのため、表1に示すように、各サイズにおいて、サイドマージン領域16の寸法(積層チップ10の側面同士が対向する方向における長さ)、エンドマージン領域15の寸法(積層チップ10の端面同士が対向する方向における長さ)、および積層チップ10の寸法に対する内部電極層12の幅(積層チップ10の側面同士が対向する方向における幅)が、略相似の関係を維持している。なお、1005サイズ未満とは、長さ1.0mm以下、幅0.5mm以下、高さ0.5mm以下であって、長さ1.0mm未満、幅0.5mm未満および高さ0.5mm未満の少なくともいずれかの条件が成立することを意味する。
Figure 0007446705000001
本発明者らは、鋭意研究の結果、外部電極20a,20bから積層チップ10内への水素の侵入を抑制するためには、サイズが小さいほど下地層21に添加するMoOの添加量を多くすることが好ましいことを突き止めた。具体的には、本発明者らは、図5に示すように積層方向における容量領域14の高さ(最下層の内部電極層12から最上層の内部電極層12までの高さ)をEtとし、積層チップ10の側面同士が対向する方向における内部電極層12の幅をEwとし、積層セラミックコンデンサ100の全体においてTiに対するMoの濃度(atm%)をMとした場合に、下記式(1)が成立することで外部電極20a,20bから積層チップ10内への水素の侵入を抑制できることを突き止めた。
M≧0.003185×(Ew×Et)-0.5921 (1)
なお、積層セラミックコンデンサ100の全体におけるTiに対するMoの濃度に着目するのは、積層セラミックコンデンサ100の全体でのMo濃度を管理することで、下地層21のMo濃度を確保することができて下地層21を透過する水素を抑制できる、あるいは、積層チップ10でのMo濃度を確保することができて外部電極20a,20bを透過した水素が積層チップ10に侵入することを抑制できるからである。
なお、カバー層13、エンドマージン領域15およびサイドマージン領域16の全ての寸法を考慮することが好ましいが、本発明者らは、Ew×Etを用いて簡易的にMo濃度を算出できることを見出した。したがって、上記式(1)では、Ew×Etが算出されることになる。
なお、小形状品においては、カバー層13、エンドマージン領域15およびサイドマージン領域16の絶対量が小さくなる。したがって、サイズが小さいほど、上記式(1)によって得られる効果が高くなることになる。具体的には、1005サイズ(長さ1.0mm、幅0.5mm、高さ0.5mm)未満の小形状品において、本実施形態の効果がより高くなる。例えば、カバー層13の厚み、積層チップ10において端面同士が対向する方向におけるエンドマージン領域15の幅、および積層チップ10において側面同士が対向する方向におけるサイドマージン領域16の幅が50μm以下となる場合に、本実施形態の効果がより高くなる。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図6は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
(積層工程)
次に、得られたセラミック材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200~500層)だけ積層する。積層したパターン形成シートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。これにより、略直方体形状のセラミック積層体が得られる。
(金属ペースト塗布工程)
次に、積層工程で得られたセラミック積層体を、200℃~500℃のN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、金属フィラー、共材、バインダ、溶剤およびMo源を含む金属ペーストを塗布し、乾燥させる。この金属ペーストは、外部電極形成用金属ペーストである。
Mo源の種類、形状等は特に限定されない。例えば、Mo源として、具体的には、酸化モリブデン(MoO,MoO)、塩化モリブデン(MoCl,MoCl,MoCl)、水酸化モリブデン(Mo(OH),Mo(OH))、モリブデン酸バリウム(BaMoO)、モリブデン酸アンモニウム((NHMo24・4HO)、モリブデン-ニッケル合金等を用いることができる。また、共材にMoを予め固溶させておき、当該共材をMo源として用いてもよい。
(焼成工程)
次に、外部電極形成用金属ペーストが塗布されたセラミック積層体を、還元雰囲気中で1100~1300℃で10分~2時間焼成する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層されてなる積層チップ10と、積層方向上下の最外層として形成されるカバー層13と、下地層21とを有する焼結体が得られる。
(めっき処理工程)
その後、めっき処理工程を実施することによって、Cuめっき層22、Niめっき層23およびSnめっき層24を、下地層21上に順に形成する。以上の工程を経て、積層セラミックコンデンサ100が完成する。
本実施形態に係る製造方法によれば、下地層21がMoを含むようになる。この場合、Cuめっき層22、Niめっき層23およびSnめっき層24を形成する場合に発生する水素が内部電極層12に侵入することが抑制される。それにより、内部電極層12への水素の吸蔵が抑制され、誘電体層11の還元が抑制される。その結果、絶縁抵抗の低下が抑制される。また、下地層21のMoの一部が誘電体層11に拡散すると、当該拡散したMoは、ABOで表されるペロブスカイト構造のBサイトを置換し、ドナーとして機能する。それにより、誘電体層11を構成するセラミックの酸素欠陥の生成が抑制される。その結果、誘電体層11の耐還元性が高まる。
なお、外部電極形成前の金属ペーストにMo源を添加せずに、例えば金属ペースト塗布前または後、またはその両方においてスパッタ等でMo源の膜を形成し、焼成時の拡散により、同様の効果を得る方法も可能である。
本実施形態においては、完成後の積層セラミックコンデンサ100において、積層方向における容量領域14の高さをEtとし、積層チップ10の側面同士が対向する方向における内部電極層12の幅をEwとし、積層セラミックコンデンサ100の全体においてTiに対するMoの濃度(atm%)をMとした場合に、上記式(1)が成立するように、Mo源を添加する。それにより、外部電極20a,20bから積層チップ10内への水素の侵入を抑制することができる。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1~3および比較例1,2)
チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを1.2μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。次に、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。内部電極形成用導電ペーストの有機バインダおよび溶剤には、誘電体グリーンシートとは異なるものを用いた。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを50枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。
得られたセラミック積層体をN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Niを主成分とする金属フィラー、共材、バインダ、溶剤およびMo源を含む金属ペーストを塗布し、乾燥させた。Mo源として、MoOを用いた。実施例1では、全体のTiに対してのMo濃度を0.10atm%とした。実施例2では、全体のTiに対してのMo濃度を0.12atm%とした。実施例3では、全体のTiに対してのMo濃度を0.14atm%とした。比較例1では、全体のTiに対してのMo濃度を0.06atm%とした。比較例2では、全体のTiに対してのMo濃度を0.08atm%とした。その後、還元雰囲気中で1100℃~1300℃で10分~2時間、金属ペーストをセラミック積層体と同時に焼成して焼結体を得た。
得られた焼結体の形状寸法は、長さ=0.25mm、幅=0.125mm、高さ0.125mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、メッキ処理して下地層21の表面にCuめっき層22、Niめっき層23およびSnめっき層24を形成し、積層セラミックコンデンサ100を得た。実施例1~3および比較例1,2に係るサンプルをそれぞれ1000個作成した。
(実施例4~6および比較例3,4)
チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを1.2μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。次に、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。内部電極形成用導電ペーストの有機バインダおよび溶剤には、誘電体グリーンシートとは異なるものを用いた。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを90枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。
得られたセラミック積層体をN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Niを主成分とする金属フィラー、共材、バインダ、溶剤およびMo源を含む金属ペーストを塗布し、乾燥させた。Mo源として、MoOを用いた。実施例4では、全体のTiに対してのMo濃度を0.06atm%とした。実施例5では、全体のTiに対してのMo濃度を0.08atm%とした。実施例6では、全体のTiに対してのMo濃度を0.10atm%とした。比較例3では、全体のTiに対してのMo濃度を0.02atm%とした。比較例4では、全体のTiに対してのMo濃度を0.04atm%とした。その後、還元雰囲気中で1100℃~1300℃で10分~2時間、金属ペーストをセラミック積層体と同時に焼成して焼結体を得た。
得られた焼結体の形状寸法は、長さ=0.4mm、幅=0.2mm、高さ0.2mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、メッキ処理して下地層21の表面にCuめっき層22、Niめっき層23およびSnめっき層24を形成し、積層セラミックコンデンサ100を得た。実施例4~6および比較例3,4に係るサンプルをそれぞれ1000個作成した。
(実施例7~10および比較例5)
チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを1.2μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。次に、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。内部電極形成用導電ペーストの有機バインダおよび溶剤には、誘電体グリーンシートとは異なるものを用いた。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを200枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。
得られたセラミック積層体をN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Niを主成分とする金属フィラー、共材、バインダ、溶剤およびMo源を含む金属ペーストを塗布し、乾燥させた。Mo源として、MoOを用いた。実施例7では、全体のTiに対してのMo濃度を0.02atm%とした。実施例8では、全体のTiに対してのMo濃度を0.04atm%とした。実施例9では、全体のTiに対してのMo濃度を0.06atm%とした。実施例10では、全体のTiに対してのMo濃度を0.08atm%とした。比較例5では、全体のTiに対してのMo濃度を0.01atm%とした。その後、還元雰囲気中で1100℃~1300℃で10分~2時間、金属ペーストをセラミック積層体と同時に焼成して焼結体を得た。
得られた焼結体の形状寸法は、長さ=0.6mm、幅=0.3mm、高さ0.3mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、メッキ処理して下地層21の表面にCuめっき層22、Niめっき層23およびSnめっき層24を形成し、積層セラミックコンデンサ100を得た。実施例7~10および比較例5に係るサンプルをそれぞれ1000個作成した。
実施例1~10および比較例1~5のそれぞれについて、温度=85℃、相対湿度85%、10Vの耐圧試験を100時間行った。この場合に、60秒間100MΩ以下になるサンプルの発生率(IR不良発生率)を調べた。図7は、その結果を示す。なお、図7において、「M値」は、上記式(1)を満たすためのMo濃度の下限値を表す。上記式(1)が成立する場合には「式判定」を「○」とし、上記式(1)が成立しない場合には「式判定」を「×」とした。図8は、この「式判定」をグラフとして表した図である。
図7に示すように、実施例1~10のいずれにおいても、IR不良発生率は0%であった。これは、上記式(1)が成立したことで、外部電極20a,20bから積層チップ10への水素の侵入が抑制されたからであると考えられる。これに対して、比較例1~5のいずれにおいても、IR不良発生率は0%を上回った。これは、上記式(1)が成立しなかったことで、外部電極20a,20bから積層チップ10への水素の侵入が十分に抑制されなかったからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン領域
16 サイドマージン領域
17 セラミック部
20a,20b 外部電極
21 下地層
22 Cuめっき層
23 Niめっき層
24 Snめっき層
100 積層セラミックコンデンサ

Claims (14)

  1. 一般式ABOで表され、BサイトがTiを含むペロブスカイト構造を有するセラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された1対の外部電極と、を備え、
    前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分としてMoを含む下地層上にめっき層が形成された構造を有し、
    前記下地層は、前記Moを酸化モリブデンとして含み、
    前記積層チップにおいて積層方向の最下層の前記内部電極層から最上層の前記内部電極層までの高さをEtとし、前記積層チップの側面同士が対向する方向における前記内部電極層の幅をEwとし、前記積層チップおよび前記外部電極の全体においてTiに対するMoの濃度(atm%)をMとした場合に、M≧0.003185×(Ew×Et)-0.5921が成立することを特徴とする積層セラミックコンデンサ。
  2. 前記積層セラミックコンデンサのサイズは、長さ1.0mm、幅0.5mm、高さ0.5mmのサイズ未満であることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記めっき層は、Snめっき層を含むことを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 前記下地層の主成分金属は、Niであることを特徴とする請求項1~3のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記内部電極層は、Niを主成分とすることを特徴とする請求項1~4のいずれか一項に記載の積層セラミックコンデンサ。
  6. 長さ0.6mm、幅0.3mm、高さ0.3mmのサイズ以下のサイズを有する積層セラミックコンデンサであって、
    一般式ABOで表され、BサイトがTiを含むペロブスカイト構造を有するセラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された1対の外部電極と、を備え、
    前記1対の外部電極は、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分としてMoを含む下地層上にめっき層が形成された構造を有し、
    前記積層チップにおいて積層方向の最下層の前記内部電極層から最上層の前記内部電極層までの高さをEtとし、前記積層チップの側面同士が対向する方向における前記内部電極層の幅をEwとし、前記積層チップおよび前記外部電極の全体においてTiに対するMoの濃度(atm%)をMとした場合に、M≧0.003185×(Ew×Et)-0.5921が成立することを特徴とする積層セラミックコンデンサ。
  7. 前記積層チップは、前記最上層の前記内部電極層から前記積層チップの上面との間に形成されセラミック材料を主成分とする第1カバー層と、前記最下層の前記内部電極層から前記積層チップの下面との間に形成されセラミック材料を主成分とする第2カバー層と、を備え、
    前記第1カバー層および第2カバー層のそれぞれの厚みは、50μm以下であることを特徴とする請求項1~6のいずれか一項に記載の積層セラミックコンデンサ。
  8. 前記積層チップにおいて同じ外部電極に接続された前記内部電極層が異なる外部電極に接続された前記内部電極層を介さずに対向する領域である各エンドマージン領域の、前記2端面が対向する方向における厚みは、50μm以下であることを特徴とする請求項1~7のいずれか一項に記載の積層セラミックコンデンサ。
  9. 前記積層チップにおいて積層された複数の前記内部電極層が前記積層チップの2側面側に延びた端部を覆うように設けられた各サイドマージン領域の、前記2側面が対向する方向における厚みは、50μm以下であることを特徴とする請求項1~8のいずれか一項に記載の積層セラミックコンデンサ。
  10. 長さ0.6mm、幅0.3mm、高さ0.3mmのサイズ以下のサイズを有する積層セラミックコンデンサの製造方法であって、
    セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
    前記2端面に接するように、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とする金属粉末とMo源とを含む金属ペーストを塗布し、
    前記金属ペーストの塗布後の前記セラミック積層体を焼成することで、前記セラミック積層体を積層チップとし、前記金属ペーストを下地層とし、
    前記下地層上にめっき処理を施すことで、前記下地層およびめっき層を含む外部電極を形成し、前記セラミック誘電体層グリーンシートのセラミックは、一般式ABO で表され、BサイトがTiを含むペロブスカイト構造を有するセラミックを主成分とし、
    前記積層チップにおいて積層方向の最下層の内部電極層から最上層の内部電極層までの高さをEtとし、前記積層チップの側面同士が対向する方向における前記内部電極層の幅をEwとし、前記積層チップおよび前記外部電極の全体においてTiに対するMoの濃度(atm%)をMとした場合に、M≧0.003185×(Ew×Et)-0.5921が成立することを特徴とする積層セラミックコンデンサの製造方法。
  11. セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
    前記2端面に接するように、NiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とする金属粉末と、酸化モリブデンを含むMo源とを含む金属ペーストを塗布し、
    前記金属ペーストの塗布後の前記セラミック積層体を焼成することで、前記セラミック積層体を積層チップとし、前記金属ペーストを下地層とし、
    前記下地層上にめっき処理を施すことで、前記下地層およびめっき層を含む外部電極を形成し、前記セラミック誘電体層グリーンシートのセラミックは、一般式ABO で表され、BサイトがTiを含むペロブスカイト構造を有するセラミックを主成分とし、
    前記積層チップにおいて積層方向の最下層の内部電極層から最上層の内部電極層までの高さをEtとし、前記積層チップの側面同士が対向する方向における前記内部電極層の幅をEwとし、前記積層チップおよび前記外部電極の全体においてTiに対するMoの濃度(atm%)をMとした場合に、M≧0.003185×(Ew×Et)-0.5921が成立することを特徴とする積層セラミックコンデンサの製造方法。
  12. 前記積層チップは、前記最上層の前記内部電極層から前記積層チップの上面との間に形成されセラミック材料を主成分とする第1カバー層と、前記最下層の前記内部電極層から前記積層チップの下面との間に形成されセラミック材料を主成分とする第2カバー層と、を備え、
    前記第1カバー層および第2カバー層のそれぞれの厚みは、50μm以下であることを特徴とする請求項10または請求項11に記載の積層セラミックコンデンサの製造方法。
  13. 前記積層チップにおいて同じ外部電極に接続された前記内部電極層が異なる外部電極に接続された前記内部電極層を介さずに対向する領域である各エンドマージン領域の、前記2端面が対向する方向における厚みは、50μm以下であることを特徴とする請求項10~12のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  14. 前記積層チップにおいて積層された複数の前記内部電極層が前記積層チップの2側面側に延びた端部を覆うように設けられた各サイドマージン領域の、前記2側面が対向する方向における厚みは、50μm以下であることを特徴とする請求項10~13のいずれか一項に記載の積層セラミックコンデンサの製造方法。
JP2018112011A 2018-06-12 2018-06-12 積層セラミックコンデンサおよびその製造方法 Active JP7446705B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018112011A JP7446705B2 (ja) 2018-06-12 2018-06-12 積層セラミックコンデンサおよびその製造方法
US16/434,003 US11011312B2 (en) 2018-06-12 2019-06-06 Multilayer ceramic capacitor using molybdenum (Mo) ground layer and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018112011A JP7446705B2 (ja) 2018-06-12 2018-06-12 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2019216168A JP2019216168A (ja) 2019-12-19
JP7446705B2 true JP7446705B2 (ja) 2024-03-11

Family

ID=68764605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018112011A Active JP7446705B2 (ja) 2018-06-12 2018-06-12 積層セラミックコンデンサおよびその製造方法

Country Status (2)

Country Link
US (1) US11011312B2 (ja)
JP (1) JP7446705B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
JP7192961B2 (ja) * 2019-02-28 2022-12-20 株式会社村田製作所 電子部品の製造方法
JP7348890B2 (ja) 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7569131B2 (ja) * 2021-02-03 2024-10-17 太陽誘電株式会社 セラミック電子部品およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228094A (ja) 2003-01-24 2004-08-12 E I Du Pont De Nemours & Co 多層セラミックキャパシタ用端子電極組成物

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511601A (en) 1983-05-13 1985-04-16 North American Philips Corporation Copper metallization for dielectric materials
JPS60118666A (ja) * 1983-11-30 1985-06-26 太陽誘電株式会社 誘電体磁器組成物
JPS61147406A (ja) * 1984-12-18 1986-07-05 太陽誘電株式会社 誘電体磁器組成物
JPH0630318B2 (ja) 1987-09-21 1994-04-20 株式会社村田製作所 積層セラミックコンデンサ
JPH0650701B2 (ja) * 1989-05-18 1994-06-29 松下電器産業株式会社 積層コンデンサ素子とその製造方法
US5204069A (en) 1991-10-07 1993-04-20 Westvaco Corporation Recovery boiler smelt shattering spray
EP0581251A3 (en) * 1992-07-31 1995-02-08 Taiyo Yuden Kk Ceramic materials with a high dielectric constant and capacitors made from them.
JP3180690B2 (ja) * 1996-07-19 2001-06-25 株式会社村田製作所 積層セラミックコンデンサ
JP3147785B2 (ja) 1996-09-02 2001-03-19 株式会社村田製作所 チップ状電子部品
JP3567759B2 (ja) * 1998-09-28 2004-09-22 株式会社村田製作所 誘電体セラミック組成物および積層セラミックコンデンサ
JP3699617B2 (ja) * 1999-06-30 2005-09-28 京セラ株式会社 積層セラミックコンデンサ
TW508600B (en) * 2000-03-30 2002-11-01 Taiyo Yuden Kk Laminated ceramic capacitor and its manufacturing method
JP2002050536A (ja) 2000-07-31 2002-02-15 Murata Mfg Co Ltd 耐還元性誘電体セラミックおよび積層セラミックコンデンサ
US20040126484A1 (en) * 2002-12-30 2004-07-01 Robert Croswell Method for forming ceramic film capacitors
JP4110978B2 (ja) 2003-01-24 2008-07-02 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP4111006B2 (ja) 2003-03-03 2008-07-02 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP2005294314A (ja) * 2004-03-31 2005-10-20 Tdk Corp 積層セラミックコンデンサ
JP2007173714A (ja) * 2005-12-26 2007-07-05 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP4827011B2 (ja) * 2006-03-10 2011-11-30 Tdk株式会社 セラミック粉末及びこれを用いた誘電体ペースト、積層セラミック電子部品、その製造方法
EP2013888A2 (de) * 2006-04-26 2009-01-14 Basf Se Verfahren zur herstellung einer beschichtung eines porösen, elektrisch leitfähigen trägermaterials mit einem dielektrikum und herstellung von kondensatoren hoher kapazitätsdichte unter einsatz dieses verfahrens
JP4936825B2 (ja) * 2006-08-02 2012-05-23 太陽誘電株式会社 積層セラミックコンデンサ
JP4936850B2 (ja) * 2006-09-15 2012-05-23 太陽誘電株式会社 積層セラミックコンデンサ
CN101517672B (zh) * 2006-09-27 2012-05-16 京瓷株式会社 叠层陶瓷电容器及其制造方法
JP5144052B2 (ja) * 2006-10-13 2013-02-13 太陽誘電株式会社 誘電体セラミック組成物、積層セラミックコンデンサ及びその製造方法
KR101229823B1 (ko) * 2007-02-26 2013-02-05 가부시키가이샤 무라타 세이사쿠쇼 유전체 세라믹, 및 적층 세라믹 콘덴서
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2009044017A (ja) * 2007-08-09 2009-02-26 Taiyo Yuden Co Ltd 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5018839B2 (ja) * 2009-07-22 2012-09-05 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
TW201133525A (en) 2010-03-23 2011-10-01 Samsung Electro Mech Y5V characteristic multi-layer ceramic capacitor
JP5234035B2 (ja) * 2010-03-24 2013-07-10 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
WO2011125543A1 (ja) * 2010-04-02 2011-10-13 株式会社村田製作所 誘電体セラミックおよびそれを用いた積層セラミックコンデンサ
JP5267583B2 (ja) * 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
US8908353B2 (en) 2011-03-04 2014-12-09 Taiyo Yuden Co., Ltd. Laminated ceramic capacitor
US8574983B2 (en) * 2011-05-13 2013-11-05 Intermolecular, Inc. Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US20130107419A1 (en) * 2011-10-28 2013-05-02 Kemet Electronics Corporation Multilayered ceramic capacitor with improved lead frame attachment
JP2013201318A (ja) * 2012-03-26 2013-10-03 Taiyo Yuden Co Ltd ポーラスコンデンサ
JP5910533B2 (ja) * 2012-05-08 2016-04-27 株式会社村田製作所 電子部品、電子部品内蔵基板及び電子部品の製造方法
JP5708586B2 (ja) * 2012-07-26 2015-04-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5655039B2 (ja) * 2012-07-31 2015-01-14 太陽誘電株式会社 誘電体セラミックス、積層セラミックコンデンサ及びそれらの製造方法
WO2014097678A1 (ja) * 2012-12-21 2014-06-26 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
JP6106009B2 (ja) * 2013-04-03 2017-03-29 太陽誘電株式会社 セラミック電子部品
JP6513328B2 (ja) * 2013-07-10 2019-05-15 太陽誘電株式会社 積層セラミックコンデンサ
JP6398349B2 (ja) * 2013-08-23 2018-10-03 Tdk株式会社 積層型セラミック電子部品
JP5897661B2 (ja) * 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP6696124B2 (ja) 2014-09-19 2020-05-20 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
US9959973B2 (en) * 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
JP6218725B2 (ja) * 2014-12-26 2017-10-25 太陽誘電株式会社 積層セラミックコンデンサ
JP6502092B2 (ja) * 2014-12-26 2019-04-17 太陽誘電株式会社 積層セラミックコンデンサ
US9922770B2 (en) * 2014-12-26 2018-03-20 Taiyo Yuden Co., Ltd. Through-type multilayer ceramic capacitor
JP6415337B2 (ja) * 2015-01-28 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ
KR102139753B1 (ko) * 2015-02-26 2020-07-31 삼성전기주식회사 세라믹 전자 부품 및 이의 제조방법
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
US10074482B2 (en) * 2015-07-27 2018-09-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component having side face external electrode and method of producing the same
JP6533429B2 (ja) * 2015-07-28 2019-06-19 太陽誘電株式会社 積層セラミックコンデンサ
JP6378651B2 (ja) * 2015-07-28 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6470228B2 (ja) * 2016-05-24 2019-02-13 太陽誘電株式会社 積層セラミックコンデンサ
JP2017216330A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP6570478B2 (ja) * 2016-05-31 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6955845B2 (ja) * 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6945972B2 (ja) * 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP6955849B2 (ja) * 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955846B2 (ja) * 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6571048B2 (ja) * 2016-06-24 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサ、セラミック粉末、およびそれらの製造方法
JP2018032788A (ja) * 2016-08-25 2018-03-01 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6823976B2 (ja) * 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6823975B2 (ja) * 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2018098327A (ja) * 2016-12-13 2018-06-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6933461B2 (ja) * 2016-12-21 2021-09-08 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10734159B2 (en) * 2016-12-22 2020-08-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP6795422B2 (ja) * 2017-02-16 2020-12-02 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6909011B2 (ja) * 2017-02-21 2021-07-28 太陽誘電株式会社 積層セラミックコンデンサ
JP6955363B2 (ja) * 2017-04-17 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
TWI814730B (zh) * 2017-07-19 2023-09-11 日商太陽誘電股份有限公司 積層陶瓷電容器及其製造方法
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7131897B2 (ja) * 2017-09-27 2022-09-06 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2019091813A (ja) * 2017-11-15 2019-06-13 太陽誘電株式会社 電子部品および電子部品実装回路基板
JP7098340B2 (ja) * 2018-01-26 2022-07-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7193918B2 (ja) * 2018-02-08 2022-12-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7347926B2 (ja) * 2018-03-02 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7089404B2 (ja) * 2018-05-22 2022-06-22 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228094A (ja) 2003-01-24 2004-08-12 E I Du Pont De Nemours & Co 多層セラミックキャパシタ用端子電極組成物

Also Published As

Publication number Publication date
US11011312B2 (en) 2021-05-18
US20190378655A1 (en) 2019-12-12
JP2019216168A (ja) 2019-12-19

Similar Documents

Publication Publication Date Title
JP7446705B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6933461B2 (ja) 積層セラミックコンデンサおよびその製造方法
US10971302B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP7348890B2 (ja) セラミック電子部品およびその製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20220140685A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7145652B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP2019062100A (ja) セラミック電子部品およびその製造方法
JP2019102766A (ja) セラミック電子部品およびその製造方法
JP2018137298A (ja) 積層セラミックコンデンサ
US11081282B2 (en) Multilayer ceramic capacitor with copper oxide layer and method of manufacturing the same
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
TWI811380B (zh) 積層陶瓷電容器及其製造方法
JP2021013016A (ja) キャパシタ部品
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
JP7524269B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7374594B2 (ja) セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
JP2018182107A (ja) 積層セラミックコンデンサおよびその製造方法
WO2024202203A1 (ja) 積層セラミック電子部品、回路基板、および包装体
WO2024202204A1 (ja) 積層セラミック電子部品、回路基板、包装体、および積層セラミック電子部品の製造方法
JP7476477B2 (ja) セラミック原料粉末、積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
JP2024062064A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220928

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221005

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230303

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240228

R150 Certificate of patent or registration of utility model

Ref document number: 7446705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150