JP7209447B2 - 高速電流感知およびトランジスタタイミング制御のためのシステムおよび方法 - Google Patents

Description

本発明の実施形態は、一般に電子コンバータに関し、より詳細には、マルチスイッチパワーコンバータにおける高速電流感知およびスイッチングタイミングの最適化のためのシステムに関する。

パワーエレクトロニクス回路では、ハーフブリッジ回路配置を使用して、電力変換と電子回路を流れる電流を制御する。図１は、既知のハーフブリッジ回路トポロジ２を示しており、ハーフブリッジ回路２は、例えば、ＡＣモータなどのＡＣ負荷を制御するための電圧出力（Ｖ_ｏｕｔ）に関して、ＤＣ電圧（Ｖ_ｄｃ）をＡＣ波形に変換するためのパルス幅変調（ｐｕｌｓｅ－ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）スキームに従って制御され得るスイッチ４、６のペアを含む。ハーフブリッジ回路２は、単相または多相のＤＣ－ＤＣまたはＤＣ－ＡＣコンバータの１つの位相に使用されてもよい。一般的には、スイッチ４、６は、一方のスイッチがオン状態で、他方のスイッチがオフ状態である交互の方法で操作される。ＰＷＭスキームを用いてどのスイッチがオン状態になるかを制御すると、電圧出力（Ｖ_ｏｕｔ）のＡＣ波形が所望の周波数に従って生成される。

スイッチ（例えば、スイッチ４）のオン状態からオフ状態（またはオフ状態からオン状態）への遷移は瞬間的なプロセスではないことが認識されている。すなわち、スイッチ４がスイッチ４を通る電流の導通を停止するのには時間がかかる。他のスイッチ（例えば、スイッチ６）がスイッチ４を通る電流が遮断される前に電流の導通を開始すると、ＤＣ電圧（Ｖ_ｄｃ）が短絡する「貫通」状態が発生する場合があり、Ｖ_ｄｃを供給する電圧源を損傷させる可能性がある。したがって、ハーフブリッジ回路２の従来の実装では、デッドタイムが計算されてＰＷＭスキームに追加されることで、両方のスイッチ４、６が同時にオン状態になるのを回避する。さらに、ダイオードソリッドステートスイッチの直列接続では、スイッチ４などのスイッチがオンになると、ダイオード内にはダイオードを短絡回路として動作させる蓄積電荷が存在する場合があること、または放電されるダイオード（および付随するコンデンサ）の両端に残留キャパシタンスが存在する場合があることが認識されている。この電流の放電により、大きな電流スパイクが発生する可能性があり、これにより、パワーエレクトロニクス回路での電磁干渉（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ：ＥＭＩ）、過剰消散、スイッチング損失が発生する可能性がある。

ハーフブリッジ回路またはダイオードソリッドステートスイッチの直列接続でのスイッチングによって引き起こされる貫通状態ならびに／または電流サージ（ならびに関連するＥＭＩおよびスイッチング損失）の発生を回避するために、通常、電流感知を使用して、電子回路内のスイッチのゲーティングを制御および変調する。通常、このような電流感知は、ホールセンサ、低インダクタンスシャント、電流感知変圧器などの電流感知回路を使用して実現される。しかし、このような電流感知回路は高価で不正確であり、場合によってはパワーコンバータのレイアウトに影響を与える可能性があることが認識されている。すなわち、ワイドバンドギャップデバイスでは、感知の速度とタイミングの制御が重要な問題であり、多くの実装ではこれを達成できていない。このようなデバイスでの遷移時間は数ナノ秒のオーダーであり、感知は寄生要素の影響を大きく受け、制御を高速化する必要がある。速度と効果的なタイミング制御の両方を達成するには、設計とレイアウトの実装の両方で、感知回路と制御回路の両方の遅延を最小限に抑える必要がある。電流感知変圧器に具体的に言及すると、そのサイズは変圧器の電磁的性質の必要な結果であり、ワイヤ巻線、フェライトまたは他の磁気コアなどの従属部品が必要であること、およびこれらの物理的制限から、パワーコンバータ、スイッチング電源、およびその他の従属電子システムのソリッドステート部品と同じ速さで、変圧器を小型化することはできないことが認識されている。したがって、車載充電器などのパワーエレクトロニクスコンバータ、ＳｉＣスイッチやＧａＮスイッチなどのワイドバンドギャップデバイスを有するトラクションインバータ（および４８Ｖの車載配電）を実装する電気自動車など、非常に狭いレイアウトを必要とする一部の実装では、従来の電流感知回路（電流感知変圧器を含む）は、充電器／コンバータのレイアウトとその回路インダクタンスに悪影響を与える可能性がある。

したがって、貫通電流、ターンオン損失、およびＥＭＩを最小限に抑えるために、パワーエレクトロニクス回路での正確な制御とスイッチングを提供する電流感知のシステムと方法を提供することが望ましいであろう。このようなシステムおよび方法が、回路インダクタンスおよび回路レイアウトへの影響を最小限に抑え、妥当なコストでこのような電流感知と制御を提供することも望ましいであろう。

本発明の一態様によれば、パワーエレクトロニクス回路は、第２のソリッドステートデバイスと直列に結合された第１のソリッドステートデバイスを備え、少なくとも第１のソリッドステートデバイスは、ゲート端子を有するソリッドステートスイッチを備える、スイッチング回路を含む。パワーエレクトロニクス回路はまた、第１および第２のソリッドステートデバイスの間に配置され、第１および第２のソリッドステートデバイスを接続する導電性トレースを流れる電流を感知するように構成される電流感知変圧器と、スイッチング回路および電流感知変圧器に結合され、それと動作可能に通信するコントローラとを含む。コントローラは、導電性トレースを流れる電流を示す電流感知変圧器からの電流感知信号を受信し、受信した電流感知信号に基づいて、第１のソリッドステートデバイスのゲート端子へのゲート電圧を変調することで、このスイッチングを制御するようにプログラムされている。

本発明の別の態様によれば、パワーエレクトロニクス回路内の電流を感知するための電流感知変圧器は、ＰＣＢの基板上に形成された一次ＰＣＢトレースを含み、一次ＰＣＢトレースは、ＰＣＢ上に配置された一対のソリッドステートデバイスに接続する。電流感知変圧器は、一次ＰＣＢトレースの下方に配置されるように、ＰＣＢの基板の１つ以上の層内に形成された複数の平面導電性トレースと、パッド付き巻線を形成するために、複数の平面導電性トレースのそれぞれの対向端に対応する位置においてＰＣＢの基板表面に形成された導電性パッドとを含み、導電性パッドは、複数の平面導電性トレースへの電気接続を提供する。電流感知変圧器は、隣接する平面導電性トレースを電気的および機械的に結合するために複数の平面導電性トレースに結合された複数の導電性コネクタをさらに含み、複数の導電性コネクタは一次ＰＣＢトレース上に延び、一次ＰＣＢトレースは、電流感知変圧器の一次側を形成し、複数の平面導電性トレース、導電性パッド、および複数の導電性コネクタは、電流感知変圧器の二次側を形成する。

本発明のさらに別の態様によれば、電流感知およびトランジスタタイミング制御を実行する方法が、第１のソリッドステートスイッチングデバイスと、第２のソリッドステートスイッチングデバイスおよびダイオードのうちの一方とを含むパワーコンバージョン回路に提供される。本方法は、電流感知変圧器を介して、第１のソリッドステートスイッチングデバイスと第２のソリッドステートスイッチングデバイスおよびダイオードの一方とを接続するパワーコンバージョン回路の一次導電性トレースを流れる電流を測定することを含む。本方法はまた、一次導電性トレースの電流を示す電流感知信号をコントローラに提供することと、コントローラを介して、受信した電流感知信号に基づいて、第１のソリッドステートスイッチングデバイスのゲート端子へのゲート電圧を変調し、このスイッチングを制御することとを含む。

本発明の様々な他の構成および利点は、以下の詳細な説明および図面から明らかになるであろう。

図面は、本発明を実施するために現在企図されている好ましい実施形態を示している。
パワーコンバータの基本的な構成要素の既知のハーフブリッジ回路トポロジーの回路図である。 本発明の一実施形態による、電流感知変圧器を含むパワーエレクトロニクス回路のプリント回路基板実装の斜視透視図である。 本発明の一実施形態による電流感知変圧器の詳細図である。 本発明の実施形態による、図３の電流感知変圧器を含むパワーエレクトロニクス回路の概略図である。 本発明の実施形態による、図３の電流感知変圧器を含むパワーエレクトロニクス回路の概略図である。 変流器からの測定値を利用してスイッチング制御戦略を実施する場合の、図４Ａおよび図４Ｂのパワーエレクトロニクス回路の動作中に測定された様々なパラメータを示すグラフであり、このようなスイッチング制御戦略が実施されていない場合のこのようなパラメータと比較している。 変流器からの測定値を利用してスイッチング制御戦略を実施する場合の、図４Ａおよび図４Ｂのパワーエレクトロニクス回路の動作中に測定された様々なパラメータを示すグラフであり、このようなスイッチング制御戦略が実施されていない場合のこのようなパラメータと比較している。 変流器からの測定値を利用してスイッチング制御戦略を実施する場合の、図４Ａおよび図４Ｂのパワーエレクトロニクス回路の動作中に測定された様々なパラメータを示すグラフであり、このようなスイッチング制御戦略が実施されていない場合のこのようなパラメータと比較している。 変流器からの測定値を利用してスイッチング制御戦略を実施する場合の、図４Ａおよび図４Ｂのパワーエレクトロニクス回路の動作中に測定された様々なパラメータを示すグラフであり、このようなスイッチング制御戦略が実施されていない場合のこのようなパラメータと比較している。 本発明の一実施形態による、パワーエレクトロニクス回路における高速電流感知およびスイッチング制御の技術を示すフローチャートである。

図２を参照すると、本発明の実施形態による、パワーコンバータもしくは他のパワーエレクトロニクス回路を含むスイッチング電源または回路などの従属電子システムを実装するプリント回路基板（ＰＣＢ）１０が示されている。この例では、ＰＣＢ１０は、従属システムがラックまたはそれ以上大きいシステムとインタフェースする適切なコネクタ（図示せず）とともに、パワー磁気、スイッチングデバイス、制御回路などを含む様々なパッケージ化された個別の電子部品１２を含む。一実施形態による電流感知変圧器１４は、ＰＣＢ１０の上面に実装されているように示されている。以下でさらに詳細に説明するように、変流器１４は、本明細書に開示される実施形態に従って構成され、回路レイアウト（すなわち、ＰＣＢ１０上のパッケージ化されたソリッドステートスイッチング部品１６）への影響を最小限に抑え、回路インダクタンスへの影響を最小限に抑える小さなフットプリントを提供する。

ここで図３を参照すると、電流感知変圧器１４の構成およびソリッドステートデバイス１６の配置に対するその配置がより詳細に示されている。図３は、ハーフブリッジ回路１８に対する変流器１４の配置を示しているが、変流器１４の同一の配置および構成は、ダイオードソリッドステートスイッチ直列接続でも実施できることが認識される。図３に示すように、一対の金属酸化物半導体電界効果トランジスタ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）２０、２２は、ＰＣＢ１０上にハーフブリッジ回路１８を形成するように配置され、厚い銅の一次トレース２４がＭＯＳＦＥＴ２０、２２を（すなわち、ＭＯＳＦＥＴ２２のソースからＭＯＳＦＥＴ２０のドレインまで）接続して、これらの間で電流を流す。ハーフブリッジ回路１８はＭＯＳＦＥＴ２０、２２を含むように示されているが、代わりに、絶縁ゲートバイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）、バイポーラ接合トランジスタ（ｂｉｐｏｌａｒ ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ：ＢＪＴ）、統合ゲート転流サイリスタ（ｉｎｔｅｇｒａｔｅｄ ｇａｔｅ－ｃｏｍｍｕｔａｔｅｄ ｔｈｙｒｉｓｔｏｒ：ＩＧＣＴ）、ゲートターンオフ（ｇａｔｅ ｔｕｒｎ－ｏｆｆ：ＧＴＯ）サイリスタ、シリコン制御整流器（ｓｉｌｉｃｏｎ ｃｏｎｔｒｏｌｌｅｄ ｒｅｃｔｉｆｉｅｒ：ＳＣＲ）、高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）、もしくはその他のデバイスまたはデバイスの組合せを含む他のパワー半導体デバイスを利用できることが認識されている。さらに、任意の数の適切な材料のＭＯＳＦＥＴ２０、２２（または他のパワー半導体デバイス）が、炭化ケイ素（ＳｉＣ）および窒化ガリウム（ＧａＮ）を含む例示的な材料とともに利用できるが、シリコン（Ｓｉ）およびガリウム砒素（ＧａＡｓ）は、適切な材料の追加例である。

変流器１４を構築する際、変圧器の部品の１つは、ＰＣＢ１０内の平面導電性トレース２６（例えば、銅トレース）により実現される。図３の例では、導電性トレース２６は、各トレース２６がＰＣＢ１０の１つ以上の別個の層で個別に実現されるという意味で平面である。トレース２６のそれぞれは、その両端のそれぞれに形成された導電性パッド３０を介してＰＣＢ１０の表面２８に達し、パッド付き巻線を形成する。隣接する導電性トレース２６を電気的および機械的に一緒に結合するために、複数の導電性コネクタ３２が変圧器１４の追加部品として提供される。例示的な実施形態では、コネクタ３２は、隣接する導電性トレース２６を接続するために配置される導電性ステープルの形態である。しかしながら、コネクタ３２は、それらが製造される代替構造または代替手段を有し得ることが認識される。一例として、コネクタ３２は、代替的に、印刷アプリケーションを介して形成される接続トレース（すなわち、電流感知のための回路を完成させるための３Ｄ印刷トレースおよび終端）の形態であり得る。別の例として、コネクタ３２は、代替的に、回路のＡＣ抵抗を最適化するリッツ線の形態であり得る。図３に示すように、複数のトレース２６を一緒に結合するように、導電性コネクタ３２の一端は導電性トレース２６の第１の端部のパッド３０に接続され、導電性コネクタ３２の反対側の端部は隣接する導電性トレース２６の第２の端部のパッド３０に接続され、導電性コネクタ３２は一次トレース２４の両側のパッド３０上に貫通孔により取り付けられるか、またははんだ付けされている。導電性トレース２６および導電性コネクタ（例えば、ステープル、リッツ線など）３２は、 集合的に変流器１４内の二次巻線／二次側３４の複数の巻線を形成し、二次巻線／二次側３４には、その一次巻線／一次側３６、すなわち一次トレース２４を流れる電流に比例する電流が流れる。したがって、変流器１４は、ハーフブリッジ回路１８の電流を正確に感知し、この電流を示す電流感知信号を出力することができる。

有益なことに、変流器１４の構造により、回路レイアウトおよび／または回路インダクタンスに影響を与えることなく、ＭＯＳＦＥＴ２０、２２間の示された位置に変流器１４を配置することができ、その結果、回路１８の一次トレース２４の元の信号は妨害も影響も受けない。変流器１４は、高速スイッチングが必要であることから、ソリッドステートデバイスのレイアウトが狭いワイドバンドギャップデバイスを実装するパワーコンバータにおいて特に有用である。

ここで図４Ａおよび図４Ｂを参照すると、本発明の実施形態による、図３に示され説明された変流器１４を含むパワーエレクトロニクス回路４０の概略回路図が示されている。図４Ａに示すパワーエレクトロニクス回路４０では、電流が変流器１４を介して感知されるダイオードソリッドステートスイッチ直列接続４２が示されており、ダイオードソリッドステートスイッチ直列接続４２はＭＯＳＦＥＴ４４およびダイオード４６を含み、コンデンサおよびインダクタ（図示せず）は、パワーエレクトロニクス回路４０の動作中に電流を選択的に蓄積／放電するために、ダイオード４６と並列に結合される。前に示したように、図４Ｂに示すようなＭＯＳＦＥＴ４４、４８のペアを含むハーフブリッジ回路、または、直列に配置された他の適切なスイッチ（例えば、ＩＧＢＴ、ＢＪＴ、ＳＣＲなど）など、他のソリッドステートデバイス／スイッチングデバイスをパワーエレクトロニクス回路４０で利用できることが認識されている。さらに、パワーエレクトロニクス回路４０は、単相レグおよび関連する変流器１４のみを含むものとして示されているが、本発明の実施形態は、三相回路を含むパワーエレクトロニクス回路を包含すること、および関連する変流器１４は、三相回路の各相レグに含まれることがさらに認識される。

動作中、ＭＯＳＦＥＴ４４がオンになると、ダイオード４６に蓄積電荷が存在し、これによりダイオード４６が短絡回路として動作することが認識される。代替的に、ＭＯＳＦＥＴ４４がオンすると、コンデンサ４８の両端に放電もする残留キャパシタンスが存在する場合がある。この電流は、スイッチングデバイスで損失を引き起こし、パワーエレクトロニクス回路４０でＥＭＩを引き起こす可能性がある。変流器１４は、ＭＯＳＦＥＴ４４のゲート５２の動的変調を提供することによりパワーエレクトロニクス回路４０における貫通電流およびターンオン損失を最小限に抑え、これにより、以下でより詳細に説明する通り、回路内のリンギングとＥＭＩも低減するように、パワーエレクトロニクス回路４０を通る電流を迅速に感知するように動作することができる。

動作中、変流器１４は、二次側３４において、ＭＯＳＦＥＴ４４とダイオード４６とを接続する厚い銅の一次トレース２４を通って流れる電流を示す電流感知信号ｉ_{ｓｅｎｓｅ}を出力する。電流感知信号ｉ_{ｓｅｎｓｅ}は、コントローラ５４への入力としてコントローラ５４に提供され、パワーエレクトロニクス回路４０の（すなわち、ダイオードソリッドステートスイッチ直列接続４２の）動作データを提供し、コントローラ５４は、回路４０においてパルス幅変調（ＰＷＭ）を実行するコントローラ／電子機器とは別個のアナログ回路であり、または代替的に、ＰＷＭコントローラ／電子機器の一部である高速デジタルコントローラである。コントローラ５４は、電流感知信号を受信し、その後、このような動作／スイッチングのための閉ループ制御スキームを利用して、信号に基づいてＭＯＳＦＥＴ４４の動作／スイッチングを制御するようにプログラムされている。具体的には、コントローラ５４は、ＭＯＳＦＥＴ４４のゲート５２に供給されてその動作を変調する制御電圧パルス信号を（コンデンサ５０およびトランジスタ５５を介して）選択的に生成するために、受信した電流感知信号を分析する。コントローラ５４によって生成されたパルス信号は、ゲート波形／ターンオン信号の形状およびそのタイミングを制御するように作動する。パルス信号は、短い期間、印加されて、すなわち「短パルス」は、ＭＯＳＦＥＴ４４のゲート電圧をプルダウンまたは整形して、貫通電流状態が解決されるまで、パワーエレクトロニクス回路４０の貫通電流を制限する。

図４Ａおよび図４Ｂに示される特定の回路４０を参照すると、ＭＯＳＦＥＴ４４とダイオード４６を接続する一次トレース２４の電流を感知することにより貫通電流を最小化するようにハーフブリッジのＭＯＳＦＥＴ４４のゲートが変調される実装が示されているが、図４Ｂに示されるように、代わりに上部部品がＭＯＳＦＥＴ４８であり得ることが認識される。例えば、図４Ｂの回路４０では、ＭＯＳＦＥＴ４４のゲート５２がオンになると、ＭＯＳＦＥＴ４８のゲートが低状態に遷移するのに時間がかかり、この期間中に貫通電流が生じる。この貫通電流は、ＭＯＳＦＥＴ４４、４８で過度の電力消散を引き起こす可能性がある。したがって、変流器１４は、制御電圧パルス信号、すなわち「貫通電流パルス」を生成するように作動するコントローラ５４に電流感知信号ｉ_{ｓｅｎｓｅ}を出力するように作動し、これは、コントローラ５４のコンデンサ５０を介して通信され、トランジスタ５５（例えば、ＰＮＰ、ＭＯＳＦＥＴ、または同様のデバイス）を短時間変調して、ＭＯＳＦＥＴ４４のゲート駆動電圧を低減させる。これにより、貫通電流が減少し、ＭＯＳＦＥＴ４４、４８で消散される総電力が低下し、回路４０の全体的な性能が向上する。

図５Ａ～図５Ｄを参照すると、パワーエレクトロニクス回路４０の様々な動作パラメータの値が示されており、これらのパラメータの値が、変流器１４（図３）による電流の感知、およびＭＯＳＦＥＴ４４に印加されるターンオンゲート電圧を変調するための感知電流の使用を実施するパワーエレクトロニクス回路４０について、およびこのような変流器１４および関連する変調スキームを含まないパワーエレクトロニクス回路４０について示されている。図５Ａに見られるように、ピークスイッチング電力消散／総電力消散６０で示されるように、コントローラ５４がＭＯＳＦＥＴ４４のターンオンゲート電圧を変調するパルス信号を生成するように動作する場合（すなわち、図５Ｃに示すように、スイッチ４４、４８のゲート電圧をプルダウンすること、５６は下部スイッチ４４でプルダウンされ、５７は上部スイッチ４８でプルダウンされ、５８は上部および下部スイッチ４４、４８に対してプルダウンされていないことを示す）、ピークスイッチング電力消散／総電力消散６２によって示される、このような変調が実行されない場合と比較して、パワーエレクトロニクス回路４０のスイッチング接続４２におけるピークスイッチング電力消散／総電力消散は減少する。同様に、図５Ｂから分かるように、貫通電流６４で示されように、コントローラ５４がＭＯＳＦＥＴ４４のターンオンゲート電圧を変調するパルス信号を生成するように動作する場合（すなわち、図５Ｃに示すように、スイッチ４４、４８のゲート電圧をプルダウンする）、貫通電流６６によって示される、このような変調が実行されない場合と比較して、パワーエレクトロニクス回路４０の貫通電流は減少／制限される。図５Ｄは、一次トレース２４を通る感知電流に応答して生成される電流感知変圧器１４の電流レベルを示し、コントローラ５４により電圧プルダウンが実行されない（すなわち、ＭＯＳＦＥＴのターンオンゲート電圧を変調するパルス信号は生成されない）場合の電流レベルは６７で示され、コントローラ５４によって電圧プルダウンパルス信号が生成される場合の電流レベルは６８で示され、電圧プルダウンコントローラ５４を起動する貫通電流により電流感知変圧器１４に負の電流が存在することがわかる。

本発明の実施形態によると、パワーエレクトロニクス回路４０の診断ツールとして、およびパワーエレクトロニクス回路４０の長期制御戦略を開発するための分析として、変流器１４によって提供される電流測定値およびコントローラ５４によって実行されるＭＯＳＦＥＴ４４に提供されるゲート電圧／信号の関連する変調を、さらに分析、利用して、パワーエレクトロニクス回路４０を保護してもよいことがさらに認識される。

第１の例として、パルス信号数が所定の閾値数を超える場合、コントローラ５４がパワーエレクトロニクス回路４０での故障状態を宣言するように、コントローラ５４によって生成されてＭＯＳＦＥＴ４４のゲート５２に提供される電圧パルス信号を追跡するように、コントローラ５４をさらにプログラムすることができるが、これは、閾値を超えることが、パワーエレクトロニクス回路４０に異常／故障が存在し、このようなパルス信号をコントローラ５４によって繰り返し生成する必要があることを示すからである。したがって、コントローラ５４による故障の宣言は、短絡保護として役立つことができるパワーエレクトロニクス回路４０の保護機能として役立つ。

第２の例として、コントローラ５４は、コントローラ５４によって生成され、パワーエレクトロニクス回路４０の健全性モニタリングおよび耐用年数分析機能としてＭＯＳＦＥＴ４４のゲート５２に提供される電圧パルス信号を追跡するように、さらにプログラムすることができる。電圧パルス信号数と周波数を分析して、このようなパルスの生成の傾向を判断し、例えば、所定の測定期間に生成されたパルスの数／周波数が以前に測定された期間と比較して増加したかどうかを確認できる。複数の測定期間にわたってコントローラ５４によって生成されるパルスの傾向を特定しそれを使用して、パワーエレクトロニクス回路４０内の特定の部品の健全性が低下していることを判定することができ、および／またはこれを使用してパワーエレクトロニクス回路４０内の特定の部品の残存耐用年数を推定することができる。

第３の例として、コントローラ５４は、コントローラ５４によって生成され、ＭＯＳＦＥＴ４４（および／またはパワーエレクトロニクス回路４０内の他のソリッドステートスイッチ）のスイッチング制御戦略を実施するためにＭＯＳＦＥＴ４４のゲート５２に提供された電圧パルス信号を追跡するように、さらにプログラムすることができる。すなわち、コントローラ５４は、以前にＭＯＳＦＥＴ４４に提供されたゲート電圧パルス信号の解析分析を実行して、ＭＯＳＦＥＴゲート信号の望ましい長期変調スキームを決定するようにプログラムすることができる。

ここで図６を参照し、図４に戻って参照すると、本発明の一実施形態による、パワーエレクトロニクス回路４０における高速電流感知およびスイッチング制御のための技術７０が示されている。技術７０の第１のステップでは、電流検出信号ｉ_{ｓｅｎｓｅ}は、例えば、図４のダイオード－ソリッドステートスイッチ直列接続４２のＭＯＳＦＥＴ４４およびダイオード４６（または、代替的に、図３のハーフブリッジ回路１８のＭＯＳＦＥＴ２０、２２のペア）などのソリッドステートデバイスを接続する厚い銅の一次トレース２４の電流を示す変流器１４によって測定され、ステップ７２に示すように、ＭＯＳＦＥＴ４４のスイッチオン時に電流が測定される。ステップ７４で、電流感知信号ｉ_{ｓｅｎｓｅ}は、パワーエレクトロニクス回路４０のコントローラ５４によって受信され、コントローラ５４は受信した電流感知信号を分析し、例示的な実施形態では、電流感知信号を所定の電流閾値と比較する。一例として、所定の電流閾値は、望ましくないほど大きな電流スパイク、ＥＭＩ、ならびに消散損失およびスイッチング損失が存在する可能性があると判断される電流値であり得る。次に、ステップ７５で、電流感知信号が所定の電流閾値を上回るか下回るかが判定される。

７６で示されるように、電流感知信号が所定の電流閾値を上回ると判断された場合、技術７０はステップ７８に進み、コントローラ５４はＭＯＳＦＥＴ４４のゲート５２に提供される制御電圧パルス信号を生成し、その動作を調整する。コントローラ５４によって生成されるパルス信号は、ゲート波形／ターンオン信号の形状およびそのタイミングを制御するように作動し、ＭＯＳＦＥＴ４４のゲート電圧をプルダウンまたは整形するために短期間印加され、それにより貫通電流状態が解決されるまで、パワーエレクトロニクス回路４０の貫通電流を制限することができる。

８０で示されるように、ステップ７５で電流感知信号が所定の電流閾値を下回ると判定された場合、技術７０はステップ８２に進み、コントローラ５４はＭＯＳＦＥＴ４４のゲート５２に電圧変調パルスを印加せず、すなわち、電流感知信号に基づいてプルダウンされないＭＯＳＦＥＴ４４のゲート５２にゲート電圧を印加する。したがって、技術７０は、ＭＯＳＦＥＴ４４のゲート電圧のプルダウンまたは整形が不要であると判断されるため、ステップ７８をバイパスする。

一実施形態によれば、およびステップ８４で想像線で示すように、技術７０は、変流器１４によって提供される電流測定値と、ＭＯＳＦＥＴ４４に提供されるゲート電圧／信号の関連する変調のさらなる分析を実行することによって継続することができる。電流測定値およびゲート電圧変調の分析を、パワーエレクトロニクス回路４０の診断ツールとして、およびパワーエレクトロニクス回路４０の長期制御戦略を開発するための分析として、パワーエレクトロニクス回路４０に保護を提供するために実行してもよい。一例として、電圧パルス信号数が所定の閾値数を超える場合、コントローラ５４は、パワーエレクトロニクス回路４０の故障状態を宣言し、パワーエレクトロニクス回路４０内での短絡を防ぐ回路保護機能を実施することができる。別の例として、健全性モニタリングおよび耐用年数分析機能の一部として電圧パルス信号を分析できるが、このようなパルスの生成傾向を特定して、パワーエレクトロニクス回路４０内の特定の部品の健全性が低下していることを判断し、および／またはパワーエレクトロニクス回路４０内の特定の部品の残存耐用年数を推定する。さらに別の例として、ＭＯＳＦＥＴ４４の長期スイッチング制御戦略を実施する目的で、電圧パルス信号を追跡できる。

図６に示されるように、次いで、技術７０は、ステップ７２にループバックすることにより継続し、次の電流感知信号ｉ_{ｓｅｎｓｅ}が測定され（そして、その後コントローラ５４に提供され）、パワーエレクトロニクス回路４０における高速電流感知およびスイッチング制御のための技術を繰り返す。

したがって、有益には、本発明の実施形態は、貫通電流などのパワーエレクトロニクス回路における現象の迅速かつ低損失な感知のためのシステムおよび方法を対象とする。このシステムおよび関連する方法は、パワーエレクトロニクス回路での正確な制御とスイッチングを提供し、貫通電流、ターンオン損失、およびＥＭＩを最小限に抑える。変流器は、車載充電器、ＳｉＣやＧａＮスイッチなどのワイドバンドギャップデバイスを有するトラクションインバータ（および４８Ｖでの車載配電）、ならびに／または狭いレイアウトを持つ他のパワーエレクトロニクス回路など、パワーエレクトロニクスコンバータを実装する電気自動車で特に有用である可能性があるので、回路のインダクタンスと回路レイアウトへの影響を最小限に抑えるように構築される。変流器は、コントローラと組み合わせて使用して、ゲート信号を動的に制御および変調し、ソリッドステートデバイスのスイッチングを制御することにより、貫通電流、ターンオン損失、およびＥＭＩを最小限に抑えることができる高速電流感知の手段を提供する。変流器および関連するコントローラは、チップレベルおよび／またはモジュールレベルで実装できる安価で拡張可能な回路として提供され、デバイスおよび回路設計の柔軟性を提供すると同時に、各実施形態では、迅速かつ正確な電流感知とスイッチング制御を提供する。電流モニタリングを長期にわたって追跡して、回路の健全性とウエルフェアのモニタリングを有効にし、長期的な信頼性を向上させることができる。

したがって、本発明の一実施形態によれば、パワーエレクトロニクス回路は、第２のソリッドステートデバイスと直列に結合された第１のソリッドステートデバイスを備えるスイッチング回路を含み、すくなくとも第１のソリッドステートデバイスは、ゲート端子を有するソリッドステートスイッチを備える。パワーエレクトロニクス回路はまた、第１および第２のソリッドステートデバイスの間に配置され、第１および第２のソリッドステートデバイスを接続する導電性トレースを流れる電流を感知するように構成される電流感知変圧器と、スイッチング回路および電流感知変圧器に結合され、それと動作可能に通信するコントローラとを含む。コントローラは、導電性トレースを流れる電流を示す電流感知変圧器からの電流感知信号を受信し、受信した電流感知信号に基づいて、第１のソリッドステートデバイスのゲート端子へのゲート電圧を変調することで、このスイッチングを制御するようにプログラムされている。

本発明の別の実施形態によれば、パワーエレクトロニクス回路内の電流を感知するための電流感知変圧器は、ＰＣＢ基板上に形成された一次ＰＣＢトレースを含み、一次ＰＣＢトレースは、ＰＣＢ上に配置された一対のソリッドステートデバイスに接続する。電流感知変圧器は、一次ＰＣＢトレースの下方に配置されるように、ＰＣＢ基板の１つ以上の層内に形成された複数の平面導電性トレースと、パッド付き巻線を形成するための複数の平面導電性トレースのそれぞれの対向端に対応する位置においてＰＣＢ基板表面に形成された導電性パッドとを含み、導電性パッドは、複数の平面導電性トレースへの電気接続を提供する。電流感知変圧器は、隣接する平面導電性トレースを電気的および機械的に結合するために複数の平面導電性トレースに結合された複数の導電性コネクタをさらに含み、複数の導電性コネクタは一次ＰＣＢトレース上に延び、一次ＰＣＢトレースは、電流感知変圧器の一次側を形成し、複数の平面導電性トレース、導電性パッド、および複数の導電性コネクタは、電流感知変圧器の二次側を形成する。

本発明のさらに別の実施形態によれば、電流感知およびトランジスタのタイミング制御を実行する方法が、第１のソリッドステートスイッチングデバイスと、第２のソリッドステートスイッチングデバイスおよびダイオードのうちの一方とを含むパワーコンバージョン回路に提供される。本方法は、電流感知変圧器を介して、第１のソリッドステートスイッチングデバイスと第２のソリッドステートスイッチングデバイスおよびダイオードの一方とを接続するパワーコンバージョン回路の一次導電性トレースを流れる電流を測定することを含む。本方法はまた、一次導電性トレースの電流を示す電流感知信号をコントローラに提供することと、コントローラを介して、受信した電流感知信号に基づいて、第１のソリッドステートスイッチングデバイスのゲート端子へのゲート電圧を変調し、このスイッチングを制御することとを含む。

本発明の実施形態を好ましい実施形態に関して説明してきたが、明示的に述べられたものとは別に、同等物、代替物、および修正物が可能であり、添付の特許請求の範囲内であることが認識される。

Claims (17)

1. パワーエレクトロニクス回路であって、
   第２のソリッドステートデバイスと直列に結合された第１のソリッドステートデバイスを備え、少なくとも前記第１のソリッドステートデバイスは、ゲート端子を有するソリッドステートスイッチを備える、スイッチング回路と、
   前記第１および第２のソリッドステートデバイスの間に配置され、前記第１および第２のソリッドステートデバイスを接続する導電性トレースを流れる電流を感知するように構成される電流感知変圧器と、
   前記スイッチング回路および前記電流感知変圧器を搭載したプリント回路基板（ＰＣＢ）であって、前記電流感知変圧器は、
   前記ＰＣＢ内に形成された複数の平面導電性トレースと、
   前記複数の平面導電性トレースへの電気接続を提供するように、前記複数の平面導電性トレースのそれぞれの対向端に対応する位置において前記ＰＣＢの表面に形成された導電性パッドと、
   隣接する平面導電性トレースを電気的および機械的に一緒に結合するために、前記複数の平面導電性トレースに結合された複数の導電性コネクタと
   を備える、プリント回路基板（ＰＣＢ）と、
   前記スイッチング回路および前記電流感知変圧器に結合され、それと動作可能に通信するコントローラであって、
   前記導電性トレースを流れる電流を示す前記電流感知変圧器からの電流感知信号を受信し、
   前記受信した電流感知信号に基づいて、前記第１のソリッドステートデバイスの前記ゲート端子へのゲート電圧を変調し、このスイッチングを制御するようにプログラムされる、コントローラと
   を備える、パワーエレクトロニクス回路。
2. 前記複数の導電性コネクタが、
   前記隣接する平面導電性トレースを接続するために、前記ＰＣＢの前記表面の前記導電性パッドに結合される事前形成された導電性ステープル、または
   前記隣接する平面導電性トレースを接続するために、前記ＰＣＢの前記表面の前記導電性パッドに結合されるリッツ線
   のうちの一方を備え、
   前記導電性ステープルまたはリッツ線は、前記ＰＣＢの前記表面の前記導電性パッドに貫通孔取付け、はんだ付け、または印刷される、請求項１に記載のパワーエレクトロニクス回路。
3. 前記複数の平面導電性トレースおよび前記複数の導電性コネクタが、前記電流感知変圧器において変圧器二次側を集合的に形成し、前記導電性トレースは、変圧器一次側を形成する前記第１および第２のソリッドステートデバイスを接続する、請求項２に記載のパワーエレクトロニクス回路。
4. 前記スイッチング回路が、第１のソリッドステートスイッチと第２のソリッドステートスイッチとを備えるハーフブリッジ回路を備える、請求項１に記載のパワーエレクトロニクス回路。
5. 前記スイッチング回路が、前記第１のソリッドステートスイッチとダイオードとを備えるダイオードソリッドステートスイッチ直列接続を備える、請求項１に記載のパワーエレクトロニクス回路。
6. 前記ソリッドステートスイッチが、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、統合ゲート転流サイリスタ（ＩＧＣＴ）、ゲートターンオフ（ＧＴＯ）サイリスタ、またはシリコン制御整流器（ＳＣＲ）のうちの１つを備える、請求項１に記載のパワーエレクトロニクス回路。
7. 前記ソリッドステートスイッチが、炭化ケイ素（ＳｉＣ）または窒化ガリウム（ＧａＮ）で形成される、請求項１に記載のパワーエレクトロニクス回路。
8. 前記ゲート端子への前記ゲート電圧を変調する際に、前記コントローラが、
   前記電流感知信号を所定の電流閾値と比較し、
   前記ゲート端子への前記ゲート電圧をプルダウンおよび／または整形するように、前記電流感知信号が前記所定の電流閾値を超える場合、電圧パルス信号を生成して前記第１のソリッドステートデバイスの前記ゲート端子に印加し、
   前記電流感知信号が前記所定の電流閾値を下回る場合、電圧パルス信号を生成および印加することなく、前記第１のソリッドステートデバイスの前記ゲート端子への前記ゲート電圧を変調する
   ようにプログラムされる、請求項１に記載のパワーエレクトロニクス回路。
9. 前記コントローラが、
   生成された電圧パルス信号数を所定の閾値パルス数と比較し、
   前記生成された電圧パルス信号数が前記所定の閾値パルス数を超える場合、前記パワーエレクトロニクス回路内で故障状態を宣言し、
   前記パワーエレクトロニクス回路内での短絡を防ぐように、前記故障状態の宣言時に回路保護スキームを実施する
   ように、さらにプログラムされる、請求項８に記載のパワーエレクトロニクス回路。
10. 前記コントローラが、
    生成された多数の電圧パルス信号の傾向を特定し、
    健全性を判断し、および／または前記特定された傾向に基づいて、前記パワーエレクトロニクス回路内の１つ以上の部品の残存耐用年数を推定する
    ように、さらにプログラムされる、請求項８に記載のパワーエレクトロニクス回路。
11. 前記コントローラが、
    前記生成された制御電圧パルス信号数を追跡し、
    前記追跡された生成電圧パルス信号の解析分析を実行して、前記第１のソリッドステートデバイスの長期スイッチング制御戦略を決定する
    ように、さらにプログラムされる、請求項８に記載のパワーエレクトロニクス回路。
12. パワーエレクトロニクス回路内の電流を感知するための電流感知変圧器であって、
    一次プリント回路基板（ＰＣＢ）トレースは、ＰＣＢの基板上に形成され、前記ＰＣＢ上に配置された一対のソリッドステートデバイスを接続し、
    複数の平面導電性トレースは、前記一次ＰＣＢトレースの下方に配置されるように、前記ＰＣＢの前記基板の１つ以上の層内に形成され、
    導電性パッドは、パッド付き巻線を形成するために、前記複数の平面導電性トレースのそれぞれの対向端に対応する位置において前記ＰＣＢの前記基板の表面に形成されて、前記複数の平面導電性トレースへの電気接続を提供し、
    複数の導電性コネクタは、前記複数の平面導電性トレースに結合されて、隣接する平面導電性トレースを電気的および機械的に結合し、前記一次ＰＣＢトレース上に延び、
    前記一次ＰＣＢトレースは、電流感知変圧器の一次側を形成し、前記複数の平面導電性トレース、導電性パッド、および複数の導電性コネクタは、前記電流感知変圧器の二次側を形成する、電流感知変圧器。
13. 前記複数の導電性コネクタが、前記隣接する平面導電性トレースを接続するために、前記ＰＣＢの前記表面の前記導電性パッドに結合される予め形成された導電性ステープルまたはリッツ線を備える、請求項１２に記載の電流感知変圧器。
14. 前記複数の平面導電性トレースおよび複数の導電性コネクタが、前記パワーエレクトロニクス回路に最小のインダクタンスを追加する、請求項１２に記載の電流感知変圧器。
15. 第１のソリッドステートスイッチングデバイスと、第２のソリッドステートスイッチングデバイスおよびダイオードのうちの一方とを含むパワーコンバージョン回路において、電流感知およびトランジスタタイミング制御を実行する方法であって、
    電流感知変圧器を介して、前記第１のソリッドステートスイッチングデバイスと前記第２のソリッドステートスイッチングデバイスおよび前記ダイオードのうちの一方とを接続する前記パワーコンバージョン回路の一次導電性トレースを流れる電流を測定することと、
    前記一次導電性トレースの前記電流を示す電流感知信号をコントローラに提供することと、
    前記コントローラを介して、受信した前記電流感知信号に基づいて、前記第１および第２のソリッドステートスイッチングデバイスの少なくとも一方のゲート端子へのゲート電圧を変調し、このスイッチングを制御することと、
    生成された多数の電圧パルス信号の傾向を特定することと、
    前記特定された傾向に基づいて、前記パワーコンバージョン回路内の１つ以上の部品の健全性を判断し、および／または残存耐用年数を推定することと
    を含み、
    前記第１および第２のソリッドステートスイッチングデバイスの少なくとも一方の前記ゲート端子への前記ゲート電圧を変調するステップが、
    前記電流感知信号を所定の電流閾値と比較するステップと、
    前記電流感知信号が前記所定の電流閾値を超える場合、制御電圧パルス信号を生成し、前記第１のソリッドステートスイッチングデバイスの前記ゲート端子に印加して、前記ゲート端子への前記ゲート電圧をプルダウンおよび／または整形するステップと、
    前記電流感知信号が前記所定の電流閾値を下回る場合、制御電圧パルス信号を生成および印加することなく、前記第１のソリッドステートスイッチングデバイスの前記ゲート端子への前記ゲート電圧を変調するステップと
    を含む、方法。
16. 生成された電圧パルス信号数を所定の閾値パルス数と比較するステップと、
    前記生成された電圧パルス信号数が前記所定の閾値パルス数を超える場合、前記パワーコンバージョン回路での故障状態を宣言するステップと、
    前記故障状態の宣言時に回路保護スキームを実施し、前記パワーコンバージョン回路での短絡を防ぐステップと
    をさらに含む、請求項１５に記載の方法。
17. 前記生成された制御電圧パルス信号数を追跡するステップと、
    前記追跡された生成電圧パルス信号の解析分析を実行して、前記第１のソリッドステートスイッチングデバイスの長期スイッチング制御戦略を決定するステップと
    をさらに含む、請求項１５に記載の方法。
    

Images