Nothing Special   »   [go: up one dir, main page]

JP7119583B2 - プリント配線板およびその製造方法 - Google Patents

プリント配線板およびその製造方法 Download PDF

Info

Publication number
JP7119583B2
JP7119583B2 JP2018102156A JP2018102156A JP7119583B2 JP 7119583 B2 JP7119583 B2 JP 7119583B2 JP 2018102156 A JP2018102156 A JP 2018102156A JP 2018102156 A JP2018102156 A JP 2018102156A JP 7119583 B2 JP7119583 B2 JP 7119583B2
Authority
JP
Japan
Prior art keywords
layer
wiring
main surface
melting point
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018102156A
Other languages
English (en)
Other versions
JP2019207929A (ja
Inventor
高章 森田
盛一 田島
隆 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018102156A priority Critical patent/JP7119583B2/ja
Priority to US16/421,547 priority patent/US11382218B2/en
Publication of JP2019207929A publication Critical patent/JP2019207929A/ja
Application granted granted Critical
Publication of JP7119583B2 publication Critical patent/JP7119583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、プリント配線板およびその製造方法に関する。
従来、複数の配線基体が積層された多層構造のプリント配線板が知られている。たとえば、下記特許文献1、2には、各配線基体の主面上に形成した配線を、基体厚さ方向に延びる導体ポストにより接続する構成が開示されている。
国際公開第2011/155162号 国際公開第2014/109139号 特開2004-111942号公報
上記特許文献1に係るプリント配線板では、配線が形成された領域の厚さが局所的に厚くなっている。そのため、配線基体を随時積層または一括積層のような手法で複数重ね合わせてプリント配線板を構成したときに、プリント配線板の表面に凹凸が生じやすく、高い平坦性を得ることが困難であった。プリント配線板の平坦性を向上させるために、たとえば上記特許文献2では一括積層前に熱可塑性樹脂を主面領域の一部に塗布する技術が提案されているが、その工程の複雑さなどの課題が残っていた。
そこで発明者らは、プリント配線板の平坦化について研究を重ね、配線を配線基体の主面上に形成する代わりに、配線と層間接続用の導体ポストとを配線基体に埋設することで、導体ポストの領域における厚さ増加が抑制され、その結果、配線基体の平坦性を向上することができるとの知見を得た。このような構成によれば、一括積層などの手法で複数枚重ね合わせたプリント配線板の平坦性や層間接続安定性の改善も図られる。
発明者らは、配線基体に配線を埋設する技術についてさらに研究を重ね、配線基体を複数重ね合わせてプリント配線板を構成する際の結合信頼性を高めることができる技術を新たに見出した。
本発明は、結合信頼性の向上が図られたプリント配線板およびその製造方法を提供することを目的とする。
本発明の一形態に係るプリント配線板は、第1の主面および第2の主面を有する絶縁樹脂フィルムと、絶縁樹脂フィルムに埋設され、第1の主面から第2の主面まで貫通する導体ポストと、絶縁樹脂フィルムに埋設され、第2の主面に対して平行に延びるとともに第2の主面から露出する配線とを備える配線基体を少なくとも一層含み、絶縁樹脂フィルムが、複数層構造を有し、第1の主面を構成する第1の層と、第2の主面を構成する第2の層とを含み、第1の層の構成材料の融点が第2の層の構成材料の融点より低い。
上記プリント配線板は、複数の配線基体を重ね合わせて高温下において一括積層することができる。その際、第1の層の構成材料の融点が低く第1の層が溶融しやすくなっているため、配線基体の第1の主面における熱溶着が確実におこなわれ、配線基体同士が高い信頼性で結合され得る。一方、第2の層の構成材料の融点は比較的高く、一括積層の際に、第2の層は溶融しにくくなっているため、第2の層が構成する第2の主面から露出する配線の歪みや剥離などが抑制され得る。
他の形態に係るプリント配線板は、導体ポストが、第2の主面から露出する配線部と、配線部から第1の主面まで延びる本体部とを有する。
他の形態に係るプリント配線板は、導体ポストの配線部および本体部がめっきで構成されている。
本発明の一形態に係るプリント配線板の製造方法は、第1の主面および第2の主面を有する絶縁樹脂フィルムと、絶縁樹脂フィルムに埋設され、第1の主面から第2の主面まで貫通する導体ポストと、絶縁樹脂フィルムに埋設され、第2の主面に対して平行に延びるとともに第2の主面から露出する配線とを備える配線基体を少なくとも一層含むプリント配線板を製造するプリント配線板の製造方法であって、支持板の一方面上に、導体ポストおよび配線を形成する工程と、支持板の一方面に設けられた導体ポストおよび配線を一体的に覆う絶縁樹脂フィルムを形成する工程と、絶縁樹脂フィルムから支持板を除去して、配線基体を得る工程と、複数の配線基体を一括積層して、配線基体同士を熱溶着する工程とを含み、絶縁樹脂フィルムが、複数層構造を有し、第1の主面を構成する第1の層と、第2の主面を構成する第2の層とを含み、第1の層の構成材料の融点が第2の層の構成材料の融点より低い。
上記プリント配線板の製造方法においては、複数の配線基体を一括積層する際、第1の層の構成材料の融点が低く第1の層が溶融しやすくなっているため、配線基体の第1の主面における熱溶着が確実におこなわれ、配線基体同士が高い信頼性で結合される。一方、第2の層の構成材料の融点は比較的高く、一括積層の際に、第2の層は溶融しにくくなっているため、第2の層が構成する第2の主面から露出する配線の歪みや剥離などが抑制され得る。複数の配線基体を一括積層する工程は、第1の層の融点付近から第2の層の融点以下の範囲の積層温度でおこなうことが好ましく、この場合、高い接着信頼性と配線形状の維持の効果が得られる。一例として、第1の層の融点が280℃であり、第2の層の融点が310℃である場合には、積層温度は270~300℃の範囲であることが好ましい。
他の形態に係るプリント配線板は、導体ポストが、第2の主面から露出する配線部と、配線部から第1の主面まで延びる本体部とを有し、導体ポストを形成する工程が、支持板の一方面上に配線部を形成する工程と、配線部上に本体部を形成する工程とを含む。
他の形態に係るプリント配線板は、配線部および本体部をめっきにより形成する。
本発明によれば、結合信頼性の向上が図られたプリント配線板およびその製造方法が提供される。
本発明の一実施形態に係るプリント配線板を示した概略断面図である。 図1に示した配線基体を示した概略断面図である。 図1に示したプリント配線板の製造方法の各工程を示した図である。 図1に示したプリント配線板の製造方法の各工程を示した図である。 異なる態様の配線基体を示した概略断面図である。 異なる態様の配線基体を示した概略断面図である。 異なる態様の配線基体を示した概略断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。
図1に示すように、実施形態に係るプリント配線板1は、複数の配線基体20が積層された構成を有する。本実施形態では、3層の配線基体20を含むプリント配線板1について説明する。
図1および図2に示すように、配線基体20は略均一厚さの薄膜状の外形を有する。配線基体20は、絶縁樹脂フィルム22と、絶縁樹脂フィルム22に埋設された導体ポスト30および配線40とを備えている。
絶縁樹脂フィルム22は、上面20a(第1の主面)および下面20b(第2の主面)を有する薄膜状部材である。絶縁樹脂フィルム22は、図2に示すように複数層構造を有する。本実施形態では、絶縁樹脂フィルム22は2層構造を有し、上面20aを構成する第1の層23と、下面20bを構成する第2の層24とで構成されている。
絶縁樹脂フィルム22の第1の層23および第2の層24はいずれも熱可塑性樹脂で構成されている。本実施形態では、第1の層23および第2の層24は液晶ポリマー(LCP)で構成されている。ただし、第1の層23を構成する液晶ポリマーの組成と、第2の層24を構成する液晶ポリマーの組成とは異なっており、第1の層23の融点が、第2の層24の融点より低くなるように設計されている。
絶縁樹脂フィルム22は、その厚さ方向における略中央の位置において、第1の層23と第2の層24とに分かれている。第1の層23と第2の層24との界面Fは、後述する導体ポスト30の本体部34の高さ位置となっている。
導体ポスト30は、導電材料で構成されており、本実施形態ではCuで構成されている。導体ポスト30は、配線基体20の厚さ方向に沿って延在して配線基体20を貫通しており、配線部32と本体部34とを備えている。導体ポスト30の高さ(配線基体20の厚さ方向に関する長さ)は、30~100μm程度であり、一例として50μmである。本実施形態では、配線部32と本体部34とは別体で構成されているが、配線部32と本体部34とが一体で構成されていてもよい。
配線部32は、絶縁樹脂フィルム22の下面20bに対して平行に延びる平板状の薄片部分である。配線部32はほぼ均一な厚さを有する。配線部32の厚さは、一例として10μmである。配線部32の下面は、導体ポスト30の下面30bを構成しており、導体ポスト30の下面30bは、配線基体20の下面20bに対して平行かつ面一となっている。配線部32の上面は、導体ポスト30の下面30bおよび配線基体20の下面20bに対して平行に延在している。
本体部34は、配線部32から上方に向かって上面20aまで延びる柱状部分である。本実施形態では、本体部34は、その延在方向(すなわち、配線基体20の厚さ方向)に直交する断面の形状が円形である形状を有する。本体部34の直径は、本体部34の延在方向において均一となるように設計されている。本体部34の上面は、導体ポスト30の上面30aを構成している。導体ポスト30の上面30aは、配線基体20の上面20aに対して平行かつ面一となっている。
配線40は、導体ポスト30と同じ導電材料で構成されており、本実施形板ではCuで構成されている。配線40は、略長方形断面を有している。配線40は、配線基体20の下面20b側に形成されており、上面20a側には形成されていない。配線40は、絶縁樹脂フィルム22の下面20bに対して平行に延びており、下面20bに露出している。配線40の下面は、配線基体20の下面20bに対して平行かつ面一となっている。配線40の上面は、配線40の下面および配線基体20の下面20bに対して平行に延在している。配線40はほぼ均一な厚さを有する。配線40の厚さは、導体ポスト30の配線部32の厚さと同一であり、一例として10μmである。配線40は、下面20b側において配線基体20の回路の一部を形成している。
続いて、上述したプリント配線板1の製造方法について、図3、4を参照しつつ説明する。
プリント配線板1を製造するためには、配線基体20を製造する必要がある。配線基体20を製造する際には、まず、図3(a)に示すように、一方の主面50a側に導電膜51が設けられた支持板50を準備する。支持板50は、平板状を有し、たとえば、プリプレグ材やガラス、シリコン等で構成することができる。導電膜51は、めっきシードとして機能する膜であり、たとえばCu等の金属で構成することができる。導電膜51は、スパッタ等で成膜した金属膜であってもよく、Cu箔等の金属箔であってもよい。または、支持板50の一部と導電膜51を兼ねてキャリア付きの極薄銅箔などを用いてもよい。そして、支持板50の主面50a上に、上述した導体ポスト30および配線40を形成する。具体的には、図3(a)~図3(d)に示す工程に沿って、支持板50の主面50a上に導体ポスト30および配線40をめっき形成する。
図3(a)に示す工程では、支持板50の主面50a上にレジスト52をパターニングする。レジスト52は、上述した導体ポスト30の配線部32の領域および配線40の領域に開口を有する。
図3(b)に示す工程では、レジスト52を用い、導電膜51をシードとするCuの電解めっきにより、第1のめっき層53を形成する。その後、図3(c)に示す工程においてレジスト52を除去する。第1のめっき層53が、導体ポスト30の配線部32および配線40となる。
図3(d)に示す工程では、図3(a)~図3(c)に示した工程と同様の工程(すなわち、レジストパターニング、電解めっきおよびレジスト除去)により、Cuの電解めっきにより第2のめっき層54を形成する。本実施形態では、第1のめっき層53を形成した後であって第2のめっき層54を形成する前にレジスト52を除去する手順を示しているが、レジスト52は、第2のめっき層54を形成する際に用いるレジストを除去する際に同時に除去してもよい。第2のめっき層54は、導体ポスト30の配線部32となる第1のめっき層53上にのみ選択的に形成される。第2のめっき層54は、導体ポスト30の本体部34となる。第2のめっき層54を形成した後、第1のめっき層53および第2のめっき層54の表面、特に第2のめっき層54の頂面54aに、Cuの酸化を防止するための層(Cr層、Ti層等)を形成することができる。
続いて、支持板50の主面50a上に設けられた導体ポスト30および配線40を一体的に覆う絶縁樹脂フィルム22を形成する。具体的には、図4(a)~図4(c)に示す工程に沿って絶縁樹脂フィルム22を形成する。
図4(a)に示す工程では、絶縁樹脂フィルム22の形成に先立ち、絶縁樹脂フィルム22が形成される領域を囲む枠55を設ける。たとえば、第1のめっき層53および第2のめっき層54を形成する工程において、枠55の形状に対応する開口を有するレジストをパターニングすることで、めっきで構成された枠55を支持板50の主面50a上に形成することができる。また、別途に準備した部材を支持板50の主面50a上に枠55として配置してもよい。枠55は、絶縁樹脂フィルム22を形成する工程において、絶縁樹脂フィルム22の材料が領域外への流出するのを抑制し、かつ、所望厚さよりも薄くなる事態を招き得る過剰なプレスを防止することができるため、絶縁樹脂フィルム22の厚さ制御に有用である。上述した手順でめっきにより枠55を形成した場合には、第2のめっき層54の上面の高さ位置と枠55の上面の高さ位置とが一致がしやすく、そのため、絶縁樹脂フィルム22の厚さ制御にさらに有用である。
図4(b)に示す工程では、支持板50の主面50a上の枠55内に絶縁樹脂フィルム22となる樹脂粉末60を供給して、枠55に囲まれた領域を樹脂粉末60で覆う。このとき、主面50aに形成されている第1のめっき層53および第2のめっき層54も樹脂粉末60により覆われる。樹脂粉末60には、融点が異なる2種類の樹脂粉末を用いる。そして、支持板50の主面50a上に樹脂粉末60を供給する際には、まず、第2の層24となる融点が高いほうの樹脂粉末を供給し、その後、第1の層23となる融点が低いほうの樹脂粉末を供給する。その結果、支持板50の主面50a上に供給された樹脂粉末60は、下側に融点が高い樹脂粉末が位置し、上側に融点が低いほうの樹脂粉末が位置する2層構造となる。そして、熱プレート62を用いて、支持板50を主面50a側から熱プレスし、その後、冷却する。
その結果、図4(c)に示すように、枠55内において、支持板50の主面50aが絶縁樹脂フィルム22により覆われる。このとき、第2のめっき層54の頂面54aが絶縁樹脂フィルム22から露出する。熱プレス後に、第2のめっき層54の頂面54aに樹脂膜が形成されている場合には、絶縁樹脂フィルム22から第2のめっき層54の頂面54aを露出させるために、CMPや砥石研磨、フライカット等の研磨処理をおこなってもよい。
そして、最後に、導電膜51とともに支持板50を絶縁樹脂フィルム22から除去して、図2に示した配線基体20を得る。導電膜51や支持板50の除去には、公知のエッチング技術や、CMP等の研磨処理を利用することができる。
上述のようにして複数作製された配線基体20は、各配線基体20の上面20aの所定位置に接続部10がそれぞれ配置された後、熱溶着により一括積層されて、上述したプリント配線板1が得られる。
以上において説明したとおり、プリント配線板1の配線基体20においては、配線部32を含む導体ポスト30および配線40が絶縁樹脂フィルム22に埋設されている。そのため、配線部32が形成された領域においても、配線基体20の厚さが増加していない。また、配線40が形成された領域においても、配線基体20の厚さが増加していない。したがって、配線基体20を複数積層してプリント配線板1を構成することで、高い平坦性を有するプリント配線板1を得ることができる。
その上、プリント配線板1は、複数の配線基体20を一括積層した際、絶縁樹脂フィルム22の第1の層23の構成材料の融点が低く第1の層23が溶融しやすくなっている。そのため、配線基体20の上面20aにおける熱溶着が確実におこなわれ、配線基体20同士が高い信頼性で結合される。
また、導体ポスト30および配線40の大部分が、比較的融点が高く高温下における構造強度が高い第2の層24に埋設されているため、一括積層のときの高温下であっても、導体ポスト30および配線40の位置ズレが生じづらい。その結果、導体ポスト30および配線40の脱離や導体ポスト30および配線40における変形や歪みが抑制されている。一括積層の際は、第1の層23の融点付近から第2の層24の融点以下の範囲の積層温度でおこなうことが好ましく、この場合、高い接着信頼性と配線形状の維持の効果が得られる。一例として、第1の層23の融点が280℃であり、第2の層24の融点が310℃である場合には、積層温度は270~300℃の範囲であることが好ましい。
なお、絶縁樹脂フィルム22における第1の層23と第2の層24との界面Fの位置は、適宜変更することができる。たとえば、図5に示した配線基体20Aのように、界面Fの位置が導体ポスト30の配線部32と本体部34とが接合された高さ位置であってもよい。
また、絶縁樹脂フィルム22は、3層以上の層で構成されていてもよい。たとえば、図6に示した配線基体20Bのように、第1の層23と第2の層24との間に第3の層25が介在する構成であってもよい。第3の層25の構成材料は、第1の層23の構成材料の融点と第2の層24の構成材料の融点との間の融点を有するように設計することができる。または、第3の層25の構成材料は、第1の層23の構成材料の融点から第2の層24の構成材料の融点までなだらかに変化(グラデーション)する融点を有するように設計することもできる。このような第3の層25は、支持板50の主面50a上に樹脂粉末60を供給する際に、融点が高いほうの樹脂粉末の供給量を徐々に減らしつつ、融点が低いほうの樹脂粉末の供給量を徐々に増やすことにより、形成することができる。配線基体20Bによれば、界面Fにおける融点の急激な変化が抑制されるため、界面Fにおける横滑りや剥離を抑制することができる。
配線基体20は、上述した形状に限らず、たとえば図7に示した形状にすることができる。図5に示した配線基体20Cは、絶縁樹脂フィルム22の下面20bから露出する導体ポスト30の下面30b(すなわち、配線部32の下端面)が下面20bから後退している点でのみ、上述した配線基体20と異なる。配線基体20Cの構成は、たとえば、図4(c)に示した工程の後に、導電膜51や支持板50をエッチングにより除去する際に、オーバーエッチングをおこなうことで得られる。導体ポスト30の下面30bが絶縁樹脂フィルム22の下面20bから後退している場合には、導体ポスト30の下面30bに形成された接続部10を介して複数の配線基体20を積層するときに、下面20bから後退した配線部32の部分に接続部10が入り込む。その結果、接続部10が形成される領域における厚さ増加が抑制され、プリント配線板1のさらなる平坦性向上が図られる。接続部10は、たとえばはんだや導電ペースト、金属ナノフィラー等で構成することができる。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。たとえば、プリント配線板を構成する配線基体は、3層に限らず、適宜増減することができる。また、導体ポストの配線部の構成材料と本体部の構成材料は、同一の材料であってもよく、異なる材料であってもよい。
1…プリント配線板、10…接続部、20、20A、20B、20C…配線基体、23…第1の層、24…第2の層、25…第3の層、30…導体ポスト、32…配線部、34…本体部、40…配線、F…界面。

Claims (8)

  1. 第1の主面および第2の主面を有する絶縁樹脂フィルムと、
    前記絶縁樹脂フィルムに埋設され、前記第1の主面から前記第2の主面まで貫通する導体ポストと、
    前記絶縁樹脂フィルムに埋設され、前記第2の主面に対して平行に延びるとともに前記第2の主面から露出する配線と
    を備える配線基体を少なくとも一層含み、
    前記絶縁樹脂フィルムが、複数層構造を有し、前記第1の主面を構成する第1の層と、前記第2の主面を構成する第2の層と、前記第1の層と前記第2の層との間に介在する第3の層とを含み、
    前記第1の層の構成材料の融点が前記第2の層の構成材料の融点より低く、前記第3の層の構成材料が前記第1の層の構成材料の融点と前記第2の層の構成材料の融点との間の融点を有する、プリント配線板。
  2. 前記第3の層の構成材料が、前記第1の層の構成材料の融点から前記第2の層の構成材料の融点までなだらかに変化する融点を有する、請求項1に記載のプリント配線板。
  3. 前記導体ポストが、前記第2の主面から露出する配線部と、前記配線部から前記第1の主面まで延びる本体部とを有する、請求項1または2に記載のプリント配線板。
  4. 前記導体ポストの前記配線部および前記本体部がめっきで構成されている、請求項に記載のプリント配線板。
  5. 第1の主面および第2の主面を有する絶縁樹脂フィルムと、前記絶縁樹脂フィルムに埋設され、前記第1の主面から前記第2の主面まで貫通する導体ポストと、前記絶縁樹脂フィルムに埋設され、前記第2の主面に対して平行に延びるとともに前記第2の主面から露出する配線とを備える配線基体を少なくとも一層含むプリント配線板を製造するプリント配線板の製造方法であって、
    支持板の一方面上に、前記導体ポストおよび前記配線を形成する工程と、
    前記支持板の一方面に設けられた前記導体ポストおよび前記配線を一体的に覆う前記絶縁樹脂フィルムを形成する工程と、
    前記絶縁樹脂フィルムから前記支持板を除去して、前記配線基体を得る工程と、
    複数の前記配線基体を一括積層して、前記配線基体同士を熱溶着する工程と
    を含み、
    前記絶縁樹脂フィルムが、複数層構造を有し、前記第1の主面を構成する第1の層と、前記第2の主面を構成する第2の層と、前記第1の層と前記第2の層との間に介在する第3の層とを含み、
    前記第1の層の構成材料の融点が前記第2の層の構成材料の融点より低く、前記第3の層の構成材料が前記第1の層の構成材料の融点と前記第2の層の構成材料の融点との間の融点を有する、プリント配線板の製造方法。
  6. 前記第3の層の構成材料が、前記第1の層の構成材料の融点から前記第2の層の構成材料の融点までなだらかに変化する融点を有する、請求項5に記載のプリント配線板の製造方法。
  7. 前記導体ポストが、前記第2の主面から露出する配線部と、前記配線部から前記第1の主面まで延びる本体部とを有し、
    前記導体ポストを形成する工程が、前記支持板の一方面上に前記配線部を形成する工程と、前記配線部上に前記本体部を形成する工程とを含む、請求項5または6に記載のプリント配線板の製造方法。
  8. 前記配線部および前記本体部をめっきにより形成する、請求項に記載のプリント配線板の製造方法。
JP2018102156A 2018-05-29 2018-05-29 プリント配線板およびその製造方法 Active JP7119583B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018102156A JP7119583B2 (ja) 2018-05-29 2018-05-29 プリント配線板およびその製造方法
US16/421,547 US11382218B2 (en) 2018-05-29 2019-05-24 Printed wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018102156A JP7119583B2 (ja) 2018-05-29 2018-05-29 プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019207929A JP2019207929A (ja) 2019-12-05
JP7119583B2 true JP7119583B2 (ja) 2022-08-17

Family

ID=68693565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018102156A Active JP7119583B2 (ja) 2018-05-29 2018-05-29 プリント配線板およびその製造方法

Country Status (2)

Country Link
US (1) US11382218B2 (ja)
JP (1) JP7119583B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115955791A (zh) * 2023-03-15 2023-04-11 深圳明阳电路科技股份有限公司 一种用于mini-led类PCB的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187667A (ja) 2010-03-08 2011-09-22 Denso Corp 樹脂フィルムおよびそれを用いた多層回路基板とその製造方法
JP2016039302A (ja) 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板とその製造方法および半導体パッケージ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216120A (ja) * 1988-07-05 1990-01-19 Polyplastics Co 溶融時に光学的異方性を示すポリエステル樹脂及び樹脂組成物
DE69230201T2 (de) * 1991-07-26 2000-07-13 Mazda Motor Corp., Hiroshima Wiederaufbereitung eines flüssigkristallinen Verbundharzes
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5719354A (en) * 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
EP0790280B1 (en) * 1994-10-18 2004-03-24 Polyplastics Co. Ltd. Thermoplastic resin composition, injection molding method thereof and injection molded article
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6493465B2 (en) * 1996-02-21 2002-12-10 Canon Kabushiki Kaisha Matching point extracting method and apparatus therefor
DE60030743T2 (de) * 1999-07-12 2007-09-06 Ibiden Co., Ltd., Ogaki Verfahren zum Herstellen einer Leiterplatte
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
US20040040651A1 (en) * 2002-08-28 2004-03-04 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
JP4064897B2 (ja) 2002-08-28 2008-03-19 株式会社クラレ 多層回路基板およびその製造方法
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
WO2006068185A1 (ja) * 2004-12-21 2006-06-29 Nippon Kayaku Kabushki Kaisha エポキシ樹脂、エポキシ樹脂組成物及びその硬化物
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
JP4866853B2 (ja) * 2005-07-27 2012-02-01 株式会社クラレ 熱可塑性液晶ポリマーフィルムで被覆した配線基板の製造方法
EP1986480A1 (en) * 2006-02-13 2008-10-29 Sumitomo Bakelite Company, Ltd. Circuit board manufacturing method and circuit board
JP4970924B2 (ja) * 2006-03-28 2012-07-11 三菱電機株式会社 光素子用パッケージとこれを用いた光半導体装置
JP5077448B2 (ja) * 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP5250582B2 (ja) * 2010-04-22 2013-07-31 有限会社 ナプラ 充填用基材及びそれを用いた充填方法
JP5423621B2 (ja) * 2010-06-04 2014-02-19 株式会社デンソー 回路基板の端子接続構造
US20130062101A1 (en) 2010-06-08 2013-03-14 Panasonic Corporation Multilayer wiring substrate, and manufacturing method for multilayer substrate
JP5541122B2 (ja) * 2010-11-30 2014-07-09 山一電機株式会社 フレキシブル配線板
JP5533914B2 (ja) * 2011-08-31 2014-06-25 株式会社デンソー 多層基板
WO2014065035A1 (ja) * 2012-10-22 2014-05-01 株式会社村田製作所 電子部品内蔵モジュール
CN104919909A (zh) 2013-01-09 2015-09-16 株式会社村田制作所 树脂多层基板及其制造方法
WO2014196348A1 (ja) * 2013-06-05 2014-12-11 株式会社村田製作所 セラミック基板用組成物およびセラミック回路部品
EP2818104B1 (de) * 2013-06-25 2016-01-06 VascoMed GmbH Katheter und Verfahren zur Herstellung desselben
JP6177639B2 (ja) * 2013-09-20 2017-08-09 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
US9374910B2 (en) * 2013-12-31 2016-06-21 International Business Machines Corporation Printed circuit board copper plane repair
CN107039372B (zh) * 2016-02-04 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106847743B (zh) * 2017-02-07 2019-12-24 武汉华星光电技术有限公司 Tft基板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187667A (ja) 2010-03-08 2011-09-22 Denso Corp 樹脂フィルムおよびそれを用いた多層回路基板とその製造方法
JP2016039302A (ja) 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板とその製造方法および半導体パッケージ

Also Published As

Publication number Publication date
US20190373742A1 (en) 2019-12-05
US11382218B2 (en) 2022-07-05
JP2019207929A (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
TWI286359B (en) Method for producing wiring substrate
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
TWI413475B (zh) 電氣結構製程及電氣結構
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
US7839650B2 (en) Circuit board structure having embedded capacitor and fabrication method thereof
TW201424501A (zh) 封裝結構及其製作方法
JP2004140018A (ja) 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
JP7119583B2 (ja) プリント配線板およびその製造方法
JP4398683B2 (ja) 多層配線基板の製造方法
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
JP5949300B2 (ja) 半導体装置の製造方法
JP7187821B2 (ja) プリント配線板およびその製造方法
JPWO2018037871A1 (ja) 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法
JP5593625B2 (ja) 多層配線基板の製造方法
JP2000269642A (ja) 多層配線板とその製造方法
TW202214061A (zh) 電路板及其製造方法
JP2006049536A (ja) 多層回路基板
JP4193479B2 (ja) 素子実装基板の製造方法
JP4514538B2 (ja) 回路装置およびその製造方法
JP2013191678A (ja) 多層配線基板
JP7210905B2 (ja) プリント配線板およびその製造方法
TWI420996B (zh) 印刷電路板及其製造方法
JP5610039B2 (ja) 配線基板の製造方法
JP3867526B2 (ja) 多層基板の製造方法
JP2003209355A (ja) 配線基板の製造方法および配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R150 Certificate of patent or registration of utility model

Ref document number: 7119583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150