Nothing Special   »   [go: up one dir, main page]

JP7185996B2 - 化合物半導体の製造方法 - Google Patents

化合物半導体の製造方法 Download PDF

Info

Publication number
JP7185996B2
JP7185996B2 JP2017032470A JP2017032470A JP7185996B2 JP 7185996 B2 JP7185996 B2 JP 7185996B2 JP 2017032470 A JP2017032470 A JP 2017032470A JP 2017032470 A JP2017032470 A JP 2017032470A JP 7185996 B2 JP7185996 B2 JP 7185996B2
Authority
JP
Japan
Prior art keywords
substrate
amount
temperature
compound semiconductor
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017032470A
Other languages
English (en)
Other versions
JP2018137400A (ja
Inventor
和正 池永
晃 三嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Nippon Sanso Corp
Original Assignee
Taiyo Nippon Sanso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Nippon Sanso Corp filed Critical Taiyo Nippon Sanso Corp
Priority to JP2017032470A priority Critical patent/JP7185996B2/ja
Publication of JP2018137400A publication Critical patent/JP2018137400A/ja
Application granted granted Critical
Publication of JP7185996B2 publication Critical patent/JP7185996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、化合物半導体の製造方法に関する。
窒化ガリウム系LEDなどの半導体デバイスの成膜を行う際、サファイア基板と基板上に成長させる窒化ガリウム系材料との間には、熱膨張率の差や格子乗数の不整合が生じる。これによって、成膜する際、基板の外周が反り返ったりするなどの変形が生じることが知られている。薄膜成長中の基板が反ると、基板面内において薄膜を成長させるための熱源からの距離に変化が生じ、部分的に性質の違いが生じるという課題があった。
特に、LEDなどの発光デバイスの成膜においては、多重量子井戸構造(MQW:multi quantum well)の発光層(以下、単に「MQW発光層」ということもある)をエピタキシャル成長させる際、基板面に対して均一に加熱して均一な成膜を行わなければ、成膜後の基板を分割して製作される発光デバイスの発光性能がバラバラになり、生産効率(歩留り)が著しく低下することが知られている。ここで、特許文献1には、反った基板に対して均一に熱を加えられるように、熱源となる基板載置台の形状をあらかじめ反り形状に合わせることが開示されている。
ところで、結晶成長時の基板の反り量は、基板を加熱する温度にある程度依存することが知られている。また、装置等の環境条件(装置、治具等)や成長条件(ガス濃度、成長温度等)を同じくすると、反り量も繰り返し再現性がある。このため、予め条件を探し出すことで、MQW発光層の成長開始時の基板の反り量を制御して平坦にすることができることも知られている。
特表2005-530335号公報
しかしながら、結晶成長を繰り返す場合、それぞれ成長時に微小な違いが存在するため、同じ環境条件や成長条件を用いても、MQW発光層の成長開始時には、期待した反り量にならない場合(すなわち、平坦にならない場合)がある。これにより、基板面内の温度分布の差によるInの取り込まれる濃度分布に差が生じ、基板面内の半導体素子の発光波長が均一にならず、半導体素子の歩留まりが悪化して、収率が低いエピタキシャルウエハとなってしまうという課題があった。
本発明は、上記事情に鑑みてなされたものであって、基板面内の半導体の発光波長が均一であり、当該基板から取り出せる半導体素子の歩留まりがよく、収率が高いエピタキシャルウエハの製造が可能な化合物半導体の製造方法を提供することを課題とする。
上記課題を解決するため、本発明は以下の構成を備える。
[1] 加熱した基板に原料ガスを供給し、前記基板上で前記原料ガスを熱分解反応させて、当該基板上にIII-V族元素からなる結晶をエピタキシャル成長させた薄膜を形成する化合物半導体の製造方法であって、
基板上にIII-V族元素からなる低温バッファー層を形成する第1工程と、
前記低温バッファー層上にIII-V族元素を主体とするn型半導体層を形成する第2工程と、
前記n型半導体層上にIII-V族元素を主体とする多重量子井戸型構造の発光層を形成する第3工程と、を備え、
少なくとも前記第2工程の完了時から前記第3工程の開始前において、前記基板の温度及び反り量を測定するとともに、
前記第3工程の開始前の前記基板が平らとなる温度を前記第3工程の加熱温度とする、化合物半導体の製造方法。
[2] 前記第3工程において、前記基板の温度及び反り量の測定を継続するとともに、
予め計測した加熱温度の変化量に対する前記基板の反り量の変化量に基づき、前記基板が平らとなるように加熱温度を調整する、[1]に記載の化合物半導体の製造方法。
[3] 予め計測した加熱温度の変化量に対する前記発光層の発光波長の変化量と、予め計測した前記発光層の発光波長の変化量に対する原料ガスの濃度の変化量とに基づき、前記発光層の発光波長が目標値となるように前記原料ガスの濃度を調整する、[1]又は[2]に記載の化合物半導体の製造方法。
本発明の化合物半導体の製造方法は、少なくとも第2工程の完了時から第3工程の開始前において、基板の温度及び反り量を測定し、第3工程の開始前の基板が平らとなる温度を当該第3工程の加熱温度とするため、多重量子井戸型構造の発光層(MQW発光層)の成長開始時の基板を平坦にすることができる。これにより、基板面内の半導体の発光波長を均一にでき、当該基板から取り出せる半導体素子の歩留まりがよく、収率の高いエピタキシャルウエハの製造が可能となる。
本発明を適用した一実施形態である化合物半導体の製造方法の構成を説明するための図である。 図1に示した化合物半導体の製造方法のうち、MQW発光層の成長工程(G工程)の開始部分を拡大した図である。 実施例1における、基板の反り量とTMI(トリメチルインジウム)気相比の補正プロセスとを示す図である。 実施例2における、基板の反り量とTMI(トリメチルインジウム)気相比の補正プロセスとを示す図である。
以下、本発明を適用した一実施形態である化合物半導体の製造方法について、図面を参照しながら詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
<化合物半導体の製造方法>
先ず、本発明を適用した一実施形態である化合物半導体の製造方法について、AlGaInN系化合物半導体の場合を一例として説明する。
本実施形態の化合物半導体の製造方法は、加熱した基板に原料ガスを供給し、上記基板上で原料ガスを熱分解反応させて、当該基板上にIII-V族元素からなる結晶をエピタキシャル成長させた薄膜を形成するものである。本実施形態の化合物半導体の製造方法は、低温バッファー層の成長工程(A工程:第1工程)、基板の昇温工程(B工程)、下地GaN層の成長工程(C工程)、基板の降温工程(D工程)、n型GaN層(n型半導体層)の成長工程(E工程:第2工程)、基板の降温工程(F工程)、及び多重量子井戸型構造の発光層(MQW発光層)の成長工程(G工程:第3工程)を備えて、概略構成されている。
図1は、本実施形態の化合物半導体の製造方法の構成を説明するための図であり、横軸がプロセス開始からの時間を、縦軸が加熱温度(℃)及び基板の反り量(基板の反り量(Bow)は、基板の表面を光学的測定器で測定したものであり、曲率半径(Curvature)に基づいた値である)をそれぞれ示している。また、図1中には、本実施形態の化合物半導体の製造方法を構成する、A~G工程の領域をそれぞれ示している。
(A工程)
図1中に示すように、A工程では、基板上にIII-V族元素からなる低温バッファー層を形成する。具体的には、先ず、有機金属気相成長が可能なMOCVD装置の反応室内に基板(例えば、サファイア基板等)を載置する。次に、基板温度を例えば約600℃に昇温した後、反応室内に原料ガス(例えば、TMG(トリメチルガリウム)及びNH3(アンモニア))を供給して、例えばGaNからなる低温バッファー層を成長させる。次いで、低温バッファー層が所要の膜厚(例えば、30nm)となったときに原料ガスの供給を停止して、A工程を完了する。
(B工程)
次に、B工程は昇温工程である。具体的には、B工程では、上記A工程完了後に反応室内を加熱して、基板温度が約1080℃となるように昇温して、B工程を完了する。
(C工程)
次に、C工程では、上記B工程完了後の基板上に下地GaN層を形成する。具体的には、先ず、基板温度を例えば約1080℃に維持した状態で、反応室内に原料ガス(例えば、TMGやNH)を供給して、GaNからなる下地GaN層を成長させる。次いで、下地GaN層が所要の膜厚(例えば、1000nm)となったときに、基板温度を例えば約1115℃に昇温して、下地GaN層(2段目)を成長させる。次いで、下地GaN層が所要の膜厚(例えば、2000nm)となったときに原料ガスの供給を停止して、C工程を完了する。
(D工程)
次に、D工程は、降温工程である。具体的には、D工程では、上記C工程完了後の反応室を冷却して、基板温度が約1100℃となるように降温して、D工程を完了する。
(E工程)
次に、E工程では、低温バッファー層上にIII-V族元素を主体とするn型半導体層を形成する。具体的には、先ず、基板温度を例えば約1100℃に維持した状態で、反応室内に原料ガス(例えば、TMG及びNH)を供給して、不純物ドープしたn型GaN層を成長させる。次いで、n型GaN層が所要の膜厚(例えば、4000nm)となったときに原料ガスの供給を停止して、E工程を完了する。
(F工程)
次に、F工程は、降温工程である。具体的には、F工程では、上記E工程完了後の反応室を冷却して、基板温度が約800℃となるまで約10分かけて降温する。次いで、約800℃で約5分間保持して、F工程を完了する。
(G工程)
次に、G工程では、上記n型半導体層上にIII-V族元素を主体とする多重量子井戸型構造の発光層(MQW発光層)を形成する。具体的には、先ず、基板温度を例えば約800℃に維持した状態で、反応室内に原料ガス(例えば、TMG、TMI(トリメチルインジウム)及びNH)を供給して、MQW発光層を成長させる。次いで、MQW発光層が所要の膜厚(例えば、井戸層3nm、障壁層6nmで5周期)となったときに原料ガスの供給を停止して、G工程を完了する。
次に、G工程以降、p型GaN層(p型半導体層)を形成して、AlGaInN系化合物半導体の形成を完了する。
完了後、MOCVD装置の反応室から基板を取り出すとともに、新たな基板を載置して、同様のプロセスによってAlGaInN系化合物半導体の形成を開始する。
ところで、従来の化合物半導体の製造方法では、基準プロセスとして、上記G工程の開始時に、基板の反り量が0μm(すなわち、基板が平ら)となるようにプロセス設計がなされている。しかしながら、化合物半導体の製造を繰り返していくと、環境条件の変化により、再プロセスにおいて上記G工程の開始時に反応室内の加熱温度が同一温度に制御した場合であっても、基板の反り量0μmが再現されるとは限らないという課題があった(図1中に示す、再プロセスの反り量を参照)。
これに対して、本実施形態の化合物半導体の製造方法では、少なくとも上記E工程(第2工程)の完了時から上記G工程(第3工程)の開始前において、基板の温度及び反り量を測定するとともに、G工程の開始前の基板の反り量が0μmとなる加熱温度を予測して当該G工程の加熱温度として採用する(すなわち、温度補正を行う)。
具体的には、図2に示すように、上記F工程において、基板温度が約800℃に降温した時点の基板の反り量を測定する。ここで、再プロセスにおいて測定した基板の反り量と、標準プロセスで設定した反り量(0μm)とを比較して差がある場合には、当該F工程における基板保持時(5分保持時)に再プロセスにおける基板の反り量が標準プロセスで設定した反り量(0μm)となるように温度補正を行う。温度補正の方法としては、特に制限されるものではなく、予め計測した加熱温度に対する前記基板の反り量の関係等によって行うことができる(例えば、3.75℃/μm)。G工程の開始前の基板の反り量が0μmになるような温度補正後の加熱温度を用いてG工程に移行する。なお、図2には、温度補正後の加熱温度と、温度補正後の基板の反り量を示す。
なお、本実施形態の化合物半導体の製造方法において、MOCVD装置の反応室内の加熱温度とは、サセプタ下(ヒータ近傍)の部分を熱電対によって測定した際の値をいうものとする。また、基板温度とは、基板の表面を放射温度計(例えば、チノー社製、「IR-FAI」等)によって測定した際の値をいうものとする。
また、本実施形態の化合物半導体の製造方法において、基板の反り量(Bow)とは、基板の表面光学式測定器(例えば、LayTec社製、「EpiCurve」等)による測定方法による測定値をいうものとする。(プラス側:凸、マイナス側:凹)また、基板(面内)の「反り量」が0±3μm(但し、基板の大きさはφ100mm)のとき、基板(の表面)が平坦であるというものとする。
本実施形態の化合物半導体の製造方法では、基板の温度及び反り量は、継続して測定することが好ましく、連続的であっても間欠的であってもよい。
ここで、本実施形態の化合物半導体の製造方法において、上記F工程から上記G工程に移行する際に、基板の保持温度及びG工程の加熱温度の温度補正を行った場合、完成した半導体素子(例えば、LED等)の発光波長が変化してしまう。そこで、変化した発光波長分をTMIの気相比によりインジウム(In)の含有量を補正する。
具体的には、MQW発光層における一定のIn組成を得る上での基板温度とTMIの気相比(TMI/(TEG(トリエチルガリウム)+TMI)の関係)に基づき、MQW発光層の発光波長が所定の目標値となるように原料ガス中のインジウムの気相比(TMI/(TMG+TMI))を調整(例えば、RIn=TMI/(TEG+TMI)、ΔRIn/ΔT=0.013[/℃])する。
なお、上述した発光波長の目標値は、特に限定されるものではなく、要求仕様等に応じて適宜設定することができるものである。具体的な目標値としては、例えば、紫:405nm、青:460nm、緑:530nm等が挙げられる。
このように、本実施形態の化合物半導体の製造方法によれば、少なくとも上記E工程の完了時から上記G工程の開始前において、基板の温度及び反り量を測定し、G工程の開始前の基板の反り量が0μmとなるように加熱温度の補正を行うとともに、温度補正によって生じるMQW発光層の発光波長(nm)、つまりInGaN中のIn組成の変化量に対して原料ガスの濃度の補正を行う構成を採用する。これにより、上記G工程の開始時において、基板が平坦な状態でMQW層を成長させることができる。
また、図2に示すように、上記G工程の開始時において加熱温度の補正及び原料ガス濃度の補正を行った場合であっても、MQW発光層を成長させていくと、基板が少しずつマイナス側に反っていくことが確認される。そこで、本実施形態の化合物半導体の製造方法では、上記G工程の開始後において基板の反り量を継続的に測定するとともに、上記反り量が許容値を超えた場合(例えば、±3μm以上)、上記G工程の開始時と同様に当該G工程中において加熱温度及び原料ガス濃度の補正を行うことが好ましい。これにより、上記G工程の開始後においても、基板が平坦な状態を維持しつつ、MQW層を成長させることができる。したがって、基板面内の半導体素子の発光波長を均一にすることができる。
以上説明したように、本実施形態の化合物半導体の製造方法によれば、少なくとも上記F工程(第2工程)の完了時から上記G工程(第3工程)の開始前において、基板の温度及び反り量を測定し、G工程の開始前の基板の反り量が0μmとなる温度を当該G工程の加熱温度とするため、MQW発光層の成長開始時の基板を平坦にすることができる。
また、本実施形態の化合物半導体の製造方法によれば、G工程の開始前の基板の反り量が0μmとなるように加熱温度を補正した際、温度補正によって生じるMQW発光層の発光波長(nm)の変化量に対して原料ガスの濃度の補正を行う構成を採用する。これにより、基板面内の半導体の発光波長を均一にでき、当該基板から取り出せる半導体素子の歩留まりがよく、収率の高いエピタキシャルウエハの製造が可能となる。
さらに、本実施形態の化合物半導体の製造方法によれば、上記G工程の開始後においても、上記G工程の開始時と同様に当該G工程中において加熱温度及び原料ガス濃度の補正を行うことにより、基板が平坦な状態を維持しつつ、MQW層を成長させることができる。したがって、基板面内の半導体素子の発光波長を均一にすることができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上述した実施形態では、化合物半導体として、サファイア基板上に形成するAlGaInN系化合物半導体の場合を一例として説明したが、他のヘテロエピタキシープロセス(基板と成膜する化合物が異なる)系化合物半導体であってもよい。
以下、本発明の効果を、具体例を用いて詳細に説明する。
(実施例1)
図3は、基板の反り量とTMI(トリメチルインジウム)気相比の補正プロセスとを示す図である。
図3中に示すE工程において、基板温度1100℃でサファイア基板上にn型GaN層を成長している間は、GaNとサファイアとの格子定数および熱膨張係数の差で、反り量(Bow)はプラス値(下凸型の反り形状)になった。
次に、n型GaN層の成長後、ヒータの出力を調節して、MQW層を成長する基板温度をT=750℃に変更すると、n型GaNとサファイアとの熱膨張係数の差などにより、基板の反り量がだんだん小さくなり、さらには逆にマイナス値(上凸型の反り形状)になった。このときの基板の反り量(Bow)は、-12μmであった。
ところで、InGaN/GaNのMQW層を成長する際には、基板が平ら(基板の反り量が0μm)になることが望ましい。本成長プロセスにおいて、基板温度と基板の反り量との関係は、0.6μm/℃であることが予め確認されており、基板を平らにするためには、「ΔT=12(μm)÷0.6(μm/℃)=20℃」上げる必要がある。
ここで、予め設定された温度補正プログラムを、T=750℃からT=770℃へ温度を上げるようにヒータの出力の調節を実行したところ、基板の反り量(Bow)は、0±3μmへ補正され、その値が維持された。
しかしながら、一方で基板温度が高いとInGaNのIn組成が低下するため、投入するTMIと有機金属原料との総量の気相比「RIn=TMI/(TEG+TMI)」を増やして調整する必要がある。ある一定のIn組成を得るうえで、基板温度とRInとの関係は、「ΔRIn/ΔT=0.013(/℃)」であることが予め確認されている。
したがって、これを予め設定したIn補正プログラムが、「ΔRIn=0.013×20℃=0.26」として、気相比を0.26増やすことで、目標のIn組成及び均一な発光波長を得ることができた。
(実施例2)
図4は、基板の反り量とTMI(トリメチルインジウム)気相比の補正プロセスとを示す図である。
図4中に示すE工程において、基板温度1100℃でサファイア基板上にn型GaN層を成長している間は、GaNとサファイアとの格子定数および熱膨張係数の差で、反り量(Bow)はプラス値(下凸型の反り形状)になった。
次に、n型GaN層の成長後、ヒータの出力を調節して、MQW層を成長する基板温度をT=750℃に変更すると、n型GaNとサファイアとの熱膨張係数の差などにより、基板の反り量がだんだん小さくなったが、平らにはならず、下凸型の形状になった。このときの基板の反り量(Bow)は、+12μmであった。
ところで、InGaN/GaNのMQW層を成長する際には、基板が平ら(基板の反り量が0μm)になることが望ましい。本成長プロセスにおいて、基板温度と基板の反り量との関係は、0.6μm/℃であることが予め確認されており、基板を平らにするためには、「ΔT=12(μm)÷0.6(μm/℃)=20℃」下げる必要がある。
ここで、予め設定された温度補正プログラムを、T=750℃からT=730℃へ温度を下げるようにヒータの出力の調節を実行したところ、基板の反り量(Bow)は、0±3μmへ補正され、その値が維持された。
しかしながら、一方で基板温度が低いとInGaNのIn組成が上昇するため、投入するTMIと有機金属原料との総量の気相比「RIn=TMI/(TEG+TMI)」を減らして調整する必要がある。ある一定のIn組成を得るうえで、基板温度とRInとの関係は、「ΔRIn/ΔT=0.013(/℃)」であることが予め確認されている。
したがって、これを予め設定したIn補正プログラムが、「ΔRIn=0.013×20℃=0.26」として、気相比を0.26減らすことで、目標のIn組成及び均一な発光波長を得ることができた。
本発明の化合物半導体の製造方法は、半導体デバイス製造装置、その中でも特に高電子移動度トランジスタ(HEMT)、発光ダイオード(LED)及びレーザーダイオード(LD)等の材料となる化合物半導体薄膜を成長する為の、特に1000℃以上の高温成長を必要とするワイドバンドギャップである高品質な窒化ガリウムをサファイア基板上に成長する窒化ガリウムの成長方法に適用する際、利用可能性が高い。

Claims (3)

  1. 加熱した基板に原料ガスを供給し、前記基板上で前記原料ガスを熱分解反応させて、当該基板上にIII-V族元素からなる結晶をエピタキシャル成長させた薄膜を形成する化合物半導体の製造方法であって、
    基板上にIII-V族元素からなる低温バッファー層を形成する第1工程と、
    前記低温バッファー層上にIII-V族元素を主体とするn型半導体層を形成する第2工程と、
    前記n型半導体層上にIII-V族元素を主体とする多重量子井戸型構造の発光層を形成する第3工程と、を備え、
    少なくとも前記第2工程の完了時から前記第3工程の開始前において、前記基板の温度及び反り量を測定して、前記第3工程の開始前の前記基板が平らとなる温度を前記第3工程の加熱温度とし、
    前記第3工程において、前記基板の温度及び反り量の測定を継続するとともに、
    予め計測した加熱温度の変化量に対する前記基板の反り量の変化量に基づき、前記基板が平らとなるように加熱温度を調整する、化合物半導体の製造方法。
  2. 予め計測した加熱温度の変化量に対する前記発光層の発光波長の変化量と、予め計測した前記発光層の発光波長の変化量に対する原料ガスの濃度の変化量とに基づき、前記発光層の発光波長が目標値となるように前記原料ガスの濃度を調整する、請求項に記載の化合物半導体の製造方法。
  3. 加熱した基板に原料ガスを供給し、前記基板上で前記原料ガスを熱分解反応させて、当該基板上にIII-V族元素からなる結晶をエピタキシャル成長させた薄膜を形成する化合物半導体の製造方法であって、
    基板上にIII-V族元素からなる低温バッファー層を形成する第1工程と、
    前記低温バッファー層上にIII-V族元素を主体とするn型半導体層を形成する第2工程と、
    前記n型半導体層上にIII-V族元素を主体とする多重量子井戸型構造の発光層を形成する第3工程と、を備え、
    少なくとも前記第2工程の完了時から前記第3工程の開始前において、前記基板の温度及び反り量を測定して、前記第3工程の開始前の前記基板が平らとなる温度を前記第3工程の加熱温度とし、
    予め計測した加熱温度の変化量に対する前記発光層の発光波長の変化量と、予め計測した前記発光層の発光波長の変化量に対する原料ガスの濃度の変化量とに基づき、前記発光層の発光波長が目標値となるように前記原料ガスの濃度を調整する、化合物半導体の製造方法。
JP2017032470A 2017-02-23 2017-02-23 化合物半導体の製造方法 Active JP7185996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017032470A JP7185996B2 (ja) 2017-02-23 2017-02-23 化合物半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017032470A JP7185996B2 (ja) 2017-02-23 2017-02-23 化合物半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2018137400A JP2018137400A (ja) 2018-08-30
JP7185996B2 true JP7185996B2 (ja) 2022-12-08

Family

ID=63365664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017032470A Active JP7185996B2 (ja) 2017-02-23 2017-02-23 化合物半導体の製造方法

Country Status (1)

Country Link
JP (1) JP7185996B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156454A (ja) 2004-11-25 2006-06-15 Sony Corp 結晶成長方法及び窒化ガリウム系化合物薄膜の製造方法
JP2009295685A (ja) 2008-06-03 2009-12-17 Sumitomo Electric Ind Ltd 成膜装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575657B2 (ja) * 1997-06-17 2004-10-13 豊田合成株式会社 窒化ガリウム系化合物半導体素子の製造方法
CN102422391B (zh) * 2009-11-12 2013-11-27 松下电器产业株式会社 氮化物半导体元件的制造方法
JP5812850B2 (ja) * 2011-12-21 2015-11-17 シャープ株式会社 結晶成長装置及び結晶成長方法
CN103943731B (zh) * 2013-01-23 2017-03-15 同方光电科技有限公司 一种提高氮化物led外延片发射波长均匀性的生长方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156454A (ja) 2004-11-25 2006-06-15 Sony Corp 結晶成長方法及び窒化ガリウム系化合物薄膜の製造方法
JP2009295685A (ja) 2008-06-03 2009-12-17 Sumitomo Electric Ind Ltd 成膜装置

Also Published As

Publication number Publication date
JP2018137400A (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
JP4462251B2 (ja) Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
US8829489B2 (en) Nitride semiconductor template and light-emitting diode
JP5697246B2 (ja) エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法
US20180158680A1 (en) Method for manufacturing nitride semiconductor template, nitride semiconductor template and nitride semiconductor device
JP6709828B2 (ja) 水素化物気相蒸着法(hvpe)を用いた窒化ガリウム基板の製造方法
JP2002080298A (ja) 半導体層成長方法
JP2007070154A (ja) Iii−v族窒化物系半導体基板及びその製造方法
KR101672213B1 (ko) 반도체장치의 제조방법
US10084113B2 (en) Nitride semiconductor template and light emitting element
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP2009208991A (ja) 窒化物半導体基板の製造方法
EP2312616A1 (en) Film deposition method
TWI534861B (zh) A template for epitaxial growth and a method for producing the same, and a nitride semiconductor device
JP2005536883A (ja) AlGaN単層またはAlGaN多層構造のMBE成長
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP7185996B2 (ja) 化合物半導体の製造方法
KR101117189B1 (ko) GaN 기판 자동분리 방법
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
TW201448272A (zh) 氮化鎵自承式基板的製造方法及製造裝置
KR20180070781A (ko) 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법
JP2009084136A (ja) 半導体デバイスの製造方法
WO2019225112A1 (ja) Iii族窒化物半導体基板及びその製造方法
JP2017130539A (ja) 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置
JP7133786B2 (ja) Iii族窒化物半導体およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20201106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210302

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210521

C116 Written invitation by the chief administrative judge to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C116

Effective date: 20210608

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210608

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211102

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220322

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220518

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20221004

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20221101

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221128

R150 Certificate of patent or registration of utility model

Ref document number: 7185996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350