JP6821825B2 - Ｌｄｐｃ符号の階層的復号の方法及びそのための装置 - Google Patents

Description

本発明は、無線通信システム上におけるチャネル符号の復号方法に関し、特に、ＬＤＰＣ（Ｌｏｗ-Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ-Ｃｈｅｃｋ）符号の階層的復号（ｌａｙｅｒｅｄ ｄｅｃｏｄｉｎｇ）方法及びそのための装置に関する。

無線通信システムが音声やデータなどの多様な種類の通信サービスを提供するために広範囲に展開されている。一般に、無線通信システムは利用可能なシステムリソース（帯域幅、送信パワーなど）を共有して複数ユーザとの通信を支援可能な多元接続（ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）システムである。多元接続システムの例としては、ＣＤＭＡ（ｃｏｄｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）システム、ＦＤＭＡ（ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）システム、ＴＤＭＡ（ｔｉｍｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）システム、ＯＦＤＭＡ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）システム、ＳＣ−ＦＤＭＡ（ｓｉｎｇｌｅ ｃａｒｒｉｅｒ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）システムなどがある。

上述した通信システムだけではなく、放送システムにおいても、チャネル符号（ｃｈａｎｎｅｌ ｃｏｄｅ）が必須として用いられている。チャネル符号の一般的な構成方法の例示として、送信端が符号化器を用いて入力シンボルに対して符号化を行い、符号化されたシンボルを送信することができる。また、例えば、受信端は、符号化されたシンボルを受信して、受信したシンボルに対して復号を行い、入力シンボルを復元することができる。この場合、入力シンボルのサイズと符号化されたシンボルのサイズは、通信システムに応じてその定義が異なってもよい。例えば、３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）のＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）通信システムにおいて用いられるデータ情報用ターボ（ｔｕｒｂｏ）符号において、入力シンボルのサイズは、最大６１４４ビットであり、符号化されたシンボルのサイズは、１８４３２（６１４４*３）ビットである。ＬＴＥ通信システムにおけるターボ符号化は、３ＧＰＰ技術規格３６．２１２を参照することができる。

しかし、ＬＴＥターボ符号は、符号の構造上、ＳＮＲ（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ）が増加しても、所定領域から外れると、性能改善の効果が少ない。これに関連して、より誤り発生率の低い符号を用いることが考えられるが、この場合、複雑度が増加するという問題点がある。

通信システムにおいて、高い誤り率は不要なデータの再送信とチャネル受信の失敗をもたらす可能性がある。また、過度に高い複雑度の符号は、基地局と端末の負荷を増加させるだけではなく、送受信の遅延をもたらす。特に、さらに早いデータの送受信が求められる次世代通信システムにおいては、上述した問題点の解決が要求される。よって、誤り率を低下させると共に、低い複雑度を有する符号化方法が求められる。

特に、現在のＬＴＥターボ符号は、情報のサイズが増加すると、エラーフロア（ｅｒｒｏｒ ｆｌｏｏｒ）が発生するという問題点がある。よって、ＵＲＲ（Ｕｌｔｒａ Ｒｅｌｉａｂｌｅ Ｒａｄｉｏ）及びＬＬＲ（Ｌｏｗ Ｌａｔｅｎｃｙ Ｒａｄｉｏ）を満たすチャネル符号化方法が求められる。

本発明は、上述した問題点を解決するために考案されたものであって、本発明の目的は、電力消費及び遅延が減少されたＬＤＰＣ符号の復号方法を提供することである。

本発明の別の目的は、このような方法を支援する装置を提供することである。

本発明が遂げようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していない他の技術的課題は、以下の本発明の実施例から本発明が属する技術分野における通常の知識を有する者には明確に理解されるであろう。

上述した課題を解決するための本発明のＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）符号の階層的復号（ｌａｙｅｒｅｄ ｄｅｃｏｄｉｎｇ）方法は、入力信号から尤度比（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ）の値を算出するステップと、前記尤度比の値に基づいて複数の変数ノードを初期化するステップと、シンドロームチェック（ｓｙｎｄｒｏｍｅ ｃｈｅｃｋ）に基づいて、前記入力信号に対する復号の成功又は失敗が決定されるまで、パリティチェック行列（Ｐａｒｉｔｙ Ｃｈｅｃｋ Ｍａｔｒｉｘ）及び前記複数の変数ノードの値に基づく複数のチェックノードの更新と前記パリティチェック行列及び前記複数のチェックノードの値に基づく前記複数の変数ノードの更新とを繰り返すステップと、を含み、前記繰り返すステップは、前記複数の変数ノードを順次に更新して、１つの変数ノードが更新される度に、前記複数のチェックノードに対するシンドロームチェックを行うステップを含み、前記複数のチェックノードと前記複数の変数ノードの相関は、前記パリティチェック行列に基づいて決定され、前記複数のチェックノードの全てに対するシンドロームチェック値が０である場合、前記復号の成功は、決定されてもよい。

好ましくは、前記繰り返すステップが予め設定された回数以上に繰り返される場合、前記復号の失敗は、決定されてもよい。

好ましくは、前記シンドロームチェックを行うステップは、現在繰り返しにおいて更新された１つの変数ノードと関連するチェックノードのシンドロームチェック値と、以前の繰り返しにおいて算出されたその他のチェックノードのシンドロームチェック値とを用いて行われてもよい。

好ましくは、前記複数のチェックノードのそれぞれに対して、シンドロームチェック値を示す１ビットのフラグビット（ｆｌａｇ ｂｉｔ）は、設定されてもよい。

好ましくは、前記シンドロームチェックを行うステップは、前記複数のチェックノードのそれぞれに関連する変数ノードの値に対する排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ）演算を行うことによってシンドロームチェックを行うステップを含んでもよい。

好ましくは、前記複数のチェックノードは、第１のチェックノードと、前記第１のチェックノードに後続する第２のチェックノードとを含み、前記第２のチェックノードのシンドロームチェックは、前記第１のチェックノードに関連する変数ノードを前記第２のチェックノードに関連する変数ノードから除いたその他の変数ノードに対する排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ）演算によって行われてもよい。

また、上述した課題を解決するための端末は、信号を送受信するトランシーバーと、メモリと、前記トランシーバー及び前記メモリを制御するプロセッサと、を含み、前記プロセッサは、入力信号から尤度比（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ）の値を算出し、前記尤度比の値に基づいて複数の変数ノードを初期化し、複数のチェックノードに対するシンドロームチェック（ｓｙｎｄｒｏｍｅ ｃｈｅｃｋ）に基づいて、前記入力信号に対する復号の成功又は失敗が決定されるまで、パリティチェック行列（Ｐａｒｉｔｙ Ｃｈｅｃｋ Ｍａｔｒｉｘ）及び前記複数の変数ノードの値に基づく前記複数のチェックノードの更新と、前記パリティチェック行列及び前記複数のチェックノードの値に基づく前記複数の変数ノードの更新とを繰り返すようにさらに構成され、前記複数の変数ノードは順次に更新され、前記複数のチェックノードに対するシンドロームチェックは、１つの変数ノードが更新される度に行われ、前記複数のチェックノードと前記複数の変数ノードの関連は、前記パリティチェック行列に基づいて決定され、前記複数のチェックノードの全てに対するシンドロームチェック値が０である場合、前記復号の成功は、決定されてもよい。

上記の本発明の実施様態は、本発明の好ましい実施例の一部に過ぎず、当該技術の分野における通常の知識を有する者であれば、本願発明の技術的特徴が反映された様々な実施例を以下に説明する本発明の詳細な説明から導出できるであろう。

本発明の実施例によれば、以下のような効果を奏する。

本発明のＬＤＰＣ符号の復号方法は、従来のＬＤＰＣ符号の復号方法に比べて、低いメモリ読み取り（ｒｅａｄ）回数を有する。

また、本発明のＬＤＰＣ符号の復号方法は、低い電力消費及び遅延を有する。

本発明から得られる効果は以上で言及した効果に制限されず、言及していない他の効果は、以下の本発明の実施例の記載から、本発明の属する技術の分野における通常の知識を有する者に明確に理解されるであろう。即ち、本発明を実施することによる意図していない効果も本発明の実施例から当該技術分野の通常の知識を有する者によって導出できるであろう。

本発明に関する理解を助けるために詳細な説明の一部として含まれる添付の図面は、本発明に関する様々な実施例を提供する。また、添付の図面は、詳細な説明と共に本発明の実施形態を説明する。

一実施例による符号化過程を示す。 一実施例によるトランスポートブロックの符号化過程を示す。 一実施例によるＲＳＣ（Ｒｅｃｕｒｓｉｖｅ Ｓｙｓｔｅｍａｔｉｃ Ｃｏｎｖｏｌｕｔｉｏｎａｌ）符号化器を示す。 ＬＴＥターボ符号化器（ｅｎｃｏｄｅｒ）を示す。 ＲＳＣ符号化器によるトレリス（Ｔｒｅｌｌｉｓ）の一例を示す。 トレリス構造の一例を示す。 一実施例による構造化したパリティチェック行列を示す。 一実施例によるモデル行列（ｍｏｄｅｌ ｍａｔｒｉｘ）を示す。 シフト数による行列の切換を説明するための図である。 一実施例によるＬＤＰＣ符号の復号方法のフローチャートである。 一実施例による２部グラフ（ｂｉｐａｒｔｉｔｅ ｇｒａｐｈ）を示す。 一実施例によるシンドロームチェックを用いたＬＤＰＣ符号の復号方法を示す。 一実施例によるシンドロームチェック方法を示す。 一実施例によるシンドロームチェック方法のフローチャートである。 一実施例によるシンドロームチェック方法を説明するための図である。 一実施例によるシンドロームチェック方法を説明するための図である。 一実施例による階層的ＬＤＰＣ符号の復号方法を説明するための図である。 一実施例による階層的ＬＤＰＣ符号の復号方法を説明するための図である。 別の実施例による階層的ＬＤＰＣ符号の復号方法を説明するための図である。 別の実施例による階層的ＬＤＰＣ符号の復号方法を説明するための図である。 本発明の一実施例による基地局及び端末の構成図である。

以下の技術は、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、ＦＤＭＡ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、ＯＦＤＭＡ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、ＳＣ−ＦＤＭＡ（Ｓｉｎｇｌｅ Ｃａｒｒｉｅｒ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）などのような種々の無線アクセスシステムに用いることができる。ＣＤＭＡは、ＵＴＲＡ（Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ）やＣＤＭＡ２０００のような無線技術（ｒａｄｉｏ ｔｅｃｈｎｏｌｏｇｙ）によって具現化することができる。ＴＤＭＡは、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）／ＧＰＲＳ（Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）／ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）のような無線技術によって具現化することができる。ＯＦＤＭＡは、ＩＥＥＥ８０２．１１（Ｗｉ−Ｆｉ）、ＩＥＥＥ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ８０２−２０、Ｅ−ＵＴＲＡ（Ｅｖｏｌｖｅｄ ＵＴＲＡ）などのような無線技術によって具現化することができる。ＵＴＲＡは、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）の一部である。３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）は、Ｅ−ＵＴＲＡを用いるＥ−ＵＭＴＳ（Ｅｖｏｌｖｅｄ ＵＭＴＳ）の一部であり、下りリンクでＯＦＤＭＡを採用し、上りリンクでＳＣ−ＦＤＭＡを採用する。ＬＴＥ-Ａ（Ａｄｖａｎｃｅｄ）は、３ＧＰＰ ＬＴＥの進展である。

説明の明確性のために、以下では、３ＧＰＰ ＬＴＥ／ＬＴＥ−Ａを中心として説明するが、本発明の技術的思想はこれに制限されない。また、以下の説明で使われる特定の用語は、本発明の理解を助けるために提供されたもので、これらの特定の用語の使用は、本発明の技術的思想から逸脱することなく他の形態に変更されてもよい。

図１は、一実施例による符号化過程を示す。

ＬＴＥ通信システムにおいて用いるターボ符号を含む多くのチャネル符号に、図１のような符号化過程を適用することができる。以下、説明の便宜のために、ＬＴＥ通信システムの標準文書による用語に基づいて符号化過程を説明する。

図１の例示において、送信端はトランスポートブロック（Ｔｒａｎｓｐｏｒｔ Ｂｌｏｃｋ，ＴＢ）を生成することができる（Ｓ１０１）。また、送信端は、トランスポートブロックに、トランスポートブロックに対するＣＲＣビットを追加する（Ｓ１０２）。また、送信端は、ＣＲＣビットが追加されたトランスポートブロックからコードブロックを生成することができる（Ｓ１０３）。例えば、送信端は、エンコーダーの入力サイズに基づいてトランスポートブロックをコードブロックに分割（ｓｅｇｍｅｎｔａｔｉｏｎ）することができる。また、送信端は、分割されたそれぞれのコードブロックに対して、ＣＲＣビットを追加することができる（Ｓ１０４）。この場合、例えば、コードブロック及びコードブロックＣＲＣビットのサイズは、６１４４ビットで構成されてもよい。送信端は、コードブロックとＣＲＣビットで構成されたブロックのそれぞれに対して、符号化及び変調を行うことができる（Ｓ１０５）。例えば、上述のように、ターボ符号化が適用されてもよい。

復号過程は、図１の符号化過程の逆順に行われてもよい。例えば、受信端は、各符号化器に対応する復号器（ｄｅｃｏｄｅｒ）を用いて、各コードブロック単位に復号を行い、最終的に、１つのトランスポートブロックを構成して、トランスポートブロックのＣＲＣ通過可否を確認することができる。

例えば、入力シンボルのサイズは、ＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）層からのトランスポートブロック（ｔｒａｎｓｐｏｒｔ ｂｌｏｃｋ，ＴＢ）のサイズとは異なってもよい。トランスポートブロックのサイズがターボ符号の最大の入力シンボルサイズよりも大きい場合には、トランスポートブロックは、複数のコードブロック（ｃｏｄｅ ｂｌｏｃｋ，ＣＢ）に分割されることができる。ＬＴＥ通信システムの標準に従う場合、コードブロックのサイズは、６１４４ビットからＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）ビットを減算したものと同一であり得る。ターボ符号の入力シンボルは、コードブロックとＣＲＣを含むデータ又はトランスポートブロック（例えば、トランスポートブロックは６１４４ビット未満）とＣＲＣを含むデータで定義されてもよい。ＣＲＣビットは、６１４４ビットに比べて非常に小さい値（例えば、最大２４ビット）である。よって、以下の説明においては、特に定義されない限り、コードブロックはコードブロックそのもの又はコードブロックと対応するＣＲＣビットを称してもよく、トランスポートブロックはトランスポートブロックそのもの又はトランスポートブロックと対応するＣＲＣビットを称してもよい。

図２は、一実施例によるトランスポートブロックの符号化過程を示す。

図２は、図１に関連して上述した符号化過程に対応するトランスポートブロック２０１の符号化過程を示す。先ず、トランスポートブロック２０１にトランスポートブロックＣＲＣ２０２が追加される。トランスポートブロックＣＲＣ２０２は、復号過程においてトランスポートブロック２０１の確認のために用いられてもよい。その後、トランスポートブロック２０１及びトランスポートブロックＣＲＣ２０２は、３つのコードブロック２０３に分割される。本実施例では、３つのコードブロック２０３に分割されるが、トランスポートブロック２０１は符号化器２０５の入力サイズに基づいて複数のコードブロックに分割されてもよい。

コードブロック２０３の各々には、コードブロックＣＲＣ２０４が追加される。コードブロックＣＲＣ２０４は、受信端においてコードブロック２０３の確認のために用いられてもよい。コードブロック２０３とコードブロックＣＲＣ２０４は、符号化器２０５及び変調器２０６を経て符号化できる。

図３は、一実施例によるＲＳＣ（Ｒｅｃｕｒｓｉｖｅ Ｓｙｓｔｅｍａｔｉｃ Ｃｏｎｖｏｌｕｔｉｏｎａｌ）符号化器を示す。

図３のＲＳＣ符号化器３００は、ターボ符号化に用いられてもよい。図３において、ｍは入力データを示し、Ｃ１は組織的（ｓｙｓｔｅｍａｔｉｃ）ビット列、Ｃ２は符号化された（ｃｏｄｅｄ）ビット列を示す。ここで、ＲＳＣ符号化器３００は、１／２符号化率（ｃｏｄｅ ｒａｔｅ）を有する。

ＲＳＣ符号化器３００は、非再帰的（ｎｏｎｒｅｃｕｒｓｉｖｅ）−非組織的（ｎｏｎ−ｓｙｓｔｅｍａｔｉｃ）畳み込み（ｃｏｎｖｏｌｕａｔｉｏｎａｌ）符号化器の入力に符号化された出力をフィードバックすることで構成できる。図３の実施例において、符号化器３００は、２つの遅延器３０１，３０２を含む。遅延器３０１，３０２の値Ｄは、符号化方式（ｃｏｄｉｎｇ ｓｃｈｅｍｅ）に従って決定できる。遅延器３０１，３０２は、メモリ又はシフトレジスター（ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）で構成できる。

図４は、ＬＴＥターボ符号化器（ｅｎｃｏｄｅｒ）を示す。

ＬＴＥターボ符号化器４００の符号化方式（ｓｃｈｅｍｅ）は、２つの８状態要素符号化器４１０，４２０（ｃｏｎｓｔｉｔｕｅｎｔ ｅｎｃｏｄｅｒｓ）と、１つのターボ符号内部インターリーバー（ｉｎｔｅｒｎａｌ ｉｎｔｅｒｌｅａｖｅｒ）４３０を有する並列連接畳み込み符号（Ｐａｒａｌｌｅｌ Ｃｏｎｃａｔｅｎａｔｅｄ Ｃｏｎｖｏｌｕｔｉｏｎａｌ Ｃｏｄｅ，ＰＣＣＣ）である。

図４において、ターボ符号化器４００は、第１の要素符号化器（ｃｏｎｓｔｉｔｕｅｎｔ ｅｎｃｏｄｅｒ）４１０、第２の要素符号化器４２０、及びターボ符号内部インターリーバー（ｉｎｔｅｒｎａｌ ｉｎｔｅｒｌｅａｖｅｒ）４３０からなる。第１の要素符号化器４１０及び第２の要素符号化器４２０は、８状態（ｓｔａｔｅ）要素符号化器である。第１の要素符号化器４１０及び第２の要素符号化器４２０のそれぞれは、図３のＲＳＣ符号化器と類似する構造となる。第１の要素符号化器４１０及び第２の要素符号化器４２０のそれぞれは、３つの遅延器４１１，４１２，４１３，４２１，４２２，４２３を含む。

図４において、Ｄは符号化方式（ｃｏｄｉｎｇ ｓｃｈｅｍｅ）に従って決定される値である。ｃ_ｋはターボ符号化器４００への入力である。第１の要素符号化器４１０及び第２の要素符号化器４２０からの出力はそれぞれ、ｚ_ｋとｚ’_ｋとで表示される（ｄｅｎｏｔｅｄ）。ターボ符号内部インターリーバー４３０から出力される値はｃ’_ｋで表示される。一般に、遅延器４１１，４１２，４１３，４２１，４２２，４２３は、入力された値を１クロックずつ遅延させることができる。しかし、遅延器４１１，４１２，４１３，４２１，４２２，４２３は、内部設定に応じて１クロック以上の間に入力された値を遅延させるように構成されてもよい。遅延器４１１，４１２，４１３，４２１，４２２，４２３は、シフトレジスター（ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）で構成されてもよく、予め設定されたクロックだけ入力されたビットを遅延させた後、入力されたビットを次の遅延器４１１，４１２，４１３，４２１，４２２，４２３に出力するように構成されてもよい。

ターボ符号内部インターリーバー４３０は、無線チャネルへの信号送信時に発生可能なバースト誤り（ｂｕｒｓｔ ｅｒｒｏｒ）の影響を減少させることができる。例えば、ターボ符号内部インターリーバー４３０は、ＱＰＰ（Ｑｕａｄｒａｔｉｃ Ｐｏｌｙｎｏｍｉａｌ Ｐｅｒｍｕｔａｔｉｏｎ）インターリーバーであってもよい。

ターボ符号は、高性能の前方誤り訂正（ｆｏｒｗａｒｄ ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｏｎ，ＦＥＣ）符号であって、ＬＴＥ通信システムにおいて用いられている。例えば、ターボ符号によって符号されたデータブロックは、３つのサブブロックで構成されてもよい。１つのサブブロックは、ｍビットのペイロード（ｐａｙｌｏａｄ）データに対応してもよい。他のサブブロックは、ＲＳＣ（ｒｅｃｕｒｓｉｖｅ ｓｙｓｔｅｍａｔｉｃ ｃｏｎｖｏｌｕｔｉｏｎ）符号を用いて算出された、ペイロードに対するｎ／２ビットのパリティ（ｐａｒｉｔｙ）ビットで構成されてもよい。また、その他のサブブロックは、ＲＳＣ符号を用いて算出された、ペイロードデータの置換（ｐｅｒｍｕｔａｔｉｏｎ）に対するｎ／２ビットのパリティビットで構成されてもよい。例えば、上述した置換インターリーバー（ｉｎｔｅｒｌｅａｖｅｒ）によって行われてもよい。よって、ペイロードと共に互いに異なるパリティビットの２つのサブブロックが１つのブロックとして構成されてもよい。例えば、ｍがｎ／２と同一の場合、１つのブロックは１／３の符号化率（ｃｏｄｅ ｒａｔｅ）を有する。

第１の要素符号化器４１０において、入力ｃ_ｋが符号化されたビットｚ_ｋに到達する過程は、２つの経路に区分できる。２つの経路は、入力端から出力端へ出力フィードバックなく連結された第１の経路と、入力端から再び入力端にフィードバックされる第２の経路である。

第１の経路において、入力ｃ_ｋ、遅延器４１１を経た入力ｃ_ｋ、及び遅延器４１１，４１２，４１３を経た入力ｃ_ｋが出力端に印加される。第１の経路に対する入力端と出力端の関係は、多項式によって表現できる。第１の経路に対する多項式は、順方向生成多項式（ｆｏｒｗａｒｄ ｇｅｎｅｒａｔｏｒ ｐｏｌｙｎｏｍｉａｌ）と呼ばれ、下記式のｇ１のように表現できる。

一方、第２の経路において、入力ｃ_ｋ、遅延器４１１，４１２を経た入力ｃ_ｋ、及び遅延器４１１，４１２，４１３を経た入力ｃ_ｋが入力端にフィードバックされる。第２の経路に対する多項式は、再帰的生成多項式（ｒｅｃｕｒｓｉｖｅ ｇｅｎｅｒａｔｏｒ ｐｏｌｙｎｏｍｉａｌ）と呼ばれ、下記式のｇ０のように表現できる。

数式１及び２において、「＋」は排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ，ＸＯＲ）を意味し、１は入力が０回の遅延を経たことを意味する。また、Ｄ^ｎは入力がｎ回の遅延を経たことを意味する。

図５は、ＲＳＣ符号化器によるトレリス（Ｔｒｅｌｌｉｓ）の一例を示す。

図５は、図３に示されたＲＳＣ符号化器のトレリスの構成を示す。図５において、Ｓ_ｉはｉ番目の入力データの状態（ｓｔａｔｅ）を示す。図５において、各丸は、各ノードを示す。さらに、各ノード同士を連結する線は、ブランチ（ｂｒａｎｃｈ）を意味する。実線のブランチは入力値１に対するブランチを、点線のブランチは入力値０に対するブランチを意味する。ブランチ上の値は、ｍ／Ｃ１Ｃ２（入力値／組織的ビット、符号化されたビット）で表示される。また、エンコーダーのメモリ数に指数的に比例する状態を有してもよい。例えば、エンコーダーがａ個のメモリを含む場合、２^ａ個の状態がトレリスに含まれ得る。

トレリスは２つの状態の間において可能な符号器の状態転移を示す状態機械（ｓｔａｔｅ ｍａｃｈｉｎｅ）である。ＲＳＣ符号化器のような畳み込み符号化器は、トレリスダイヤグラム（ｄｉａｇｒａｍ）に従って符号化を行うことができる。ＲＳＣ符号化器によって符号化されたコードワードは、トレリス構造に基づくアルゴリズムに従って復号することができる。例えば、ビタビ（Ｖｉｔｅｒｂｉ）又はＢＣＪＲ（Ｂａｈｌ，Ｃｏｃｋｅ，Ｊｅｌｉｎｅｋ ａｎｄ Ｒａｖｉｖ）アルゴリズムを用いてもよい。

図６は、トレリス構造の一例を示す。

図６において、ｎはコードワード（ｃｏｄｅｗｏｒｄ）の長さを示す。通常、追加ビットを入力シーケンスの後ろに追加することで、トレリスを終了（ｔｅｒｍｉｎａｔｅｄ）することができる。一般に、０のシーケンスで構成されるシーケンスは、テールビット（ｔａｉｌ ｂｉｔ）と呼ばれる。テールビットは、トレリスの一状態のノードが０の値を有するようにして、トレリスを終了する。

図６において、コードワードの長さは、入力データの長さｋ及びテールビットの長さｔを考慮して決定できる。例えば、符号化率がＲである場合、コードワードの長さｎは、（ｋ＋ｔ）／Ｒの値を有することができる。一般に、テールビットの長さｔは、符号化器の全ての遅延器（例えば、メモリ）をリセット可能な長さに決定できる。例えば、図３のＲＳＣ符号化器は、合計２ビットのテールビットを用いることができる。また、図４のようなＬＴＥ通信のターボ符号化器は、３ビットのテールビットを用いることができる。

テールビットは、入力データの長さに比べて相対的に短い長さを有する。上述のように、コードワードの長さはテールビットの長さに関連するため、コードワードの長さが限定された場合、テールビットによる符号化率の損失が発生する可能性がある。しかし、テールビットによる符号化率の損失にも関わらず、テールビットを用いたトレリス終了が広く利用されている。演算の複雑度が低く、誤り訂正の性能に優れるからである。

パンクチャリング（ｐｕｎｃｔｕｒｉｎｇ）符号は、コードワードの一部をパンクチャする方式である。パンクチャリング符号において、コードワードの一部がパンクチャされることで、一部のコードワードが送信されない。例えば、テールビットの追加による符号化率の損失を減少させるために、パンクチャリング符号が用いられる。この場合、受信端は、入力データの長さｋとテールビットの長さｔとの和に対応するトレリスを用いて復号を行うことができる。即ち、受信端は、パンクチャされていないコードワードを受信したと仮定して、復号を行うことができる。この場合、受信端はパンクチャされたビット（即ち、送信端において送信されていないビット）に対応するノードからのブランチに対しては入力値がないとみなしてもよい。即ち、該当ノードのブランチに対して、入力データは同一の確率で０又は１と仮定される。

図１に関連して上述したように、コードブロックに対するＣＲＣがコードブロックに追加される。ＣＲＣは送信しようとするデータを予め設定されたチェック値を除数として除した後、算出される余りで決定できる。ＣＲＣは、一般に、送信データの後ろに追加することができる。受信端は、受信データを予め設定されたチェック値で除した余りをＣＲＣと比較したり、ＣＲＣを含む全体の受信データに対してチェック値で除した余りが０であるかを判断したりすることができる。

トランスポートブロックのサイズが６１４４ビットである場合、ＣＲＣのサイズは、最大２４ビットで構成できる。よって、ＣＲＣビットを除いたその他のビットがコードブロックのサイズとして決定される。

受信端は、復号を各々のコードブロック単位に行うことができる。その後、受信端はコードブロックからトランスポートブロックを構成して、トランスポートブロックに対するＣＲＣを確認することで、復号が成功したか否かを判断することができる。現在のＬＴＥシステムにおいて、コードブロックＣＲＣは、早い復号終了（ｅａｒｌｙ ｄｅｃｏｄｉｎｇ ｔｅｒｍｉｎａｔｉｏｎ）のために用いられている。例えば、１つのコードブロックに対するＣＲＣチェックに失敗する場合、受信端はその他のコードブロックを復号せず、ＮＡＣＫ（Ｎｅｇａｔｉｖｅ ＡＣＫｎｏｗｌｅｄｇｅｍｅｎｔ）を送信端に送信してもよい。

ＮＡＣＫが受信される場合、送信端は送信データの少なくとも一部を再送信することができる。例えば、送信端はトランスポートブロック又は１つ以上のコードブロックを再送信することもできる。例えば、トランスポートブロックの全体を再送信する場合、再送信のために無線リソースを過度に消費する可能性がある。また、例えば、受信端においてコードブロックのＣＲＣ失敗によるＮＡＣＫが発生する場合、受信端はＣＲＣ失敗が発生したコードブロックの情報（例えば、コードブロックのインデックス）を送信端に送信することができる。また、送信端はコードブロックの情報を利用してＣＲＣ失敗が発生したコードブロックのみを送信して、無線リソースの効率を増加させることもできる。しかし、コードブロックの数が増加する場合、コードブロックの情報（例えば、コードブロックのインデックス）をフィードバックするためのデータ量が増加することになる。

ＬＴＥ通信システムにおいて、受信端はＡＣＫ／ＮＡＣＫ信号を用いてデータ受信が成功したか否かを送信端に知らせることができる。ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）の場合、ｉ番目のサブフレームにおいて受信されたデータに対するＡＣＫ／ＮＡＣＫがｉ＋４番目のサブフレームで送信される。ｉ＋４番目のサブフレームにおいてＮＡＣＫが受信される場合、再送信はｉ＋８番目のサブフレームで行われてもよい。これは、トランスポートブロックを処理するための時間及びＡＣＫ／ＮＡＣＫ生成のための時間を考慮したものである。トランスポートブロックの処理のためのチャネル符号の処理に多い時間がかかるからである。ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）の場合、トランスポートブロックの処理及びＡＣＫ／ＮＡＣＫ生成のための時間と上りリンクサブフレーム割り当て（例えば、ＴＤＤ上りリンク／下りリンク設定）に基づいて、ＡＣＫ／ＮＡＣＫ及び再送信サブフレームが決定されてもよい。また、ＡＣＫ／ＮＡＣＫバンドリング（ｂｕｎｄｌｉｎｇ）及びマルチプレクシングが用いられてもよい。

上述のように、ターボ符号は、所定のＳＮＲを超えると、誤り率改善の効果が少ない。ターボ符号の代案として、ＬＤＰＣ（Ｌｏｗ−Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ−Ｃｈｅｃｋ）符号が提案されている。ＬＤＰＣ符号は、線形ブロック符号（ｌｉｎｅａｒ ｂｌｏｃｋ ｃｏｄｅ）であって、ＩＥＥＥ ８０２．１１ｎ、８０２．１１ａｃ及びデジタルビデオブロードキャスト（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔｉｎｇ，ＤＶＢ）において用いられる。ＬＤＰＣ符号は、生成行列（ｇｅｎｅｒａｔｉｏｎ ｍａｔｒｉｘ）とパリティ検査行列（ｐａｒｉｔｙ ｃｈｅｃｋ ｍａｔｒｉｘ）で構成できる。ＬＤＰＣ符号において、データは、メッセージビット（ｍｅｓｓａｇｅ ｂｉｔｓ）と生成行列に対する積演算によって符号化できる。一般に、ＬＤＰＣ符号を用いる通信標準では、生成行列の代わりに、パリティ検査行列が用いられてもよい。例えば、パリティ検査行列を用いてデータの符号化が行われてもよい。

線形ブロック符号は、生成行列Ｇ又はパリティチェック行列Ｈに基づいて生成できる。線形ブロック符号は、全てのコードワードｃに対して、Ｈｃ^ｔが０の値を有するように符号を構成する。ＬＤＰＣ符号もまた、他の線形ブロック符号と同様に、パリティ検査行列Ｈとコードワードｃの積が「０」になるか否かを確認することで行うことができる。例えば、コードワードｃの転置行列とパリティ検査行列に対する積（即ち、Ｈｃ^ｔ）が０であるか否かを判断することで、ＬＤＰＣ符号の復号を行うことができる。

ＬＤＰＣ符号において、パリティチェック行列の要素は殆ど０となり、０ではない要素の数は、符号の長さに比べて少ない。よって、ＬＤＰＣ符号は確率に基づいた繰り返し復号が可能である。初期に提案されたＬＤＰＣ符号において、パリティチェック行列を非組織的（ｎｏｎ−ｓｙｓｔｅｍａｔｉｃ）形態に定義して、パリティチェック行列の行（ｒｏｗ）と列（ｃｏｌｕｍｎ）に均一に少ない重み（ｗｅｉｇｈｔ）を適用した。重みは、行又は列に含まれた１の数を意味してもよい。

上述のように、ＬＤＰＣ符号のパリティチェック行列Ｈ上に０ではない要素の密度が低い。よって、ＬＤＰＣ符号は、低い復号複雑度を有しながらも、シャノン（Ｓｈａｎｎｏｎ）の理論的な限界に近づく性能を有する。このＬＤＰＣ符号の高い誤り訂正性能及び低い復号複雑度によって、ＬＤＰＣ符号は高速無線通信に適する特性を有する。

以下、構造化した（ｓｔｒｕｃｔｕｒｅｄ）ＬＤＰＣ符号を説明する。

上述のように、ＬＤＰＣ符号の生成のために、パリティチェック行列Ｈが用いられてもよい。Ｈ行列は多い０と少ない１を含む。Ｈ行列のサイズは１０^５ビット以上のサイズを有してもよく、Ｈ行列を表現するために、多いメモリを消費する。構造化したＬＤＰＣ符号において、Ｈ行列の要素は、図７に示されたように、所定サイズのサブブロック（ｓｕｂ−ｂｌｏｃｋ）で表現できる。図７において、行列Ｈの各々の要素は１つのサブブロックを示す。

ＩＥＥＥ ８０２．１６ｅ標準文書では、サブブロックを１つの整数インデックス（ｉｎｄｅｘ）で表示することで、Ｈ行列を表現するためのメモリのサイズを減少させることができる。各々のサブブロックは、例えば、所定サイズの置換行列（ｐｅｒｍｕｔａｔｉｏｎ ｍａｔｒｉｘ）であってもよい。

図８は、一実施例によるモデル行列（ｍｏｄｅｌ ｍａｔｒｉｘ）を示す。

例えば、ＩＥＥＥ ８０２．１６ｅ標準文書を参照すると、コードワードのサイズが２３０４であり、符号化率（ｃｏｄｅ ｒａｔｅ）が２／３である場合、ＬＤＰＣ符号の符号化／復号のために用いられるモデル行列は、図８のようである。モデル行列は、以下に説明する少なくとも１つのサブブロックからなるパリティ検査行列を意味してもよい。また、サブブロックは、以下の説明において、シフト数（ｓｈｉｆｔ ｎｕｍｂｅｒ）と呼ばれてもよい。モデル行列は、後述する方法に基づいてパリティ検査行列に拡張できる。よって、特定のモデル行列に基づいた符号化及び復号は、該当モデル行列の拡張から生成されたパリティ検査行列に基づいた符号化及び復号を意味する。

図８において、インデックス「−１」は、予め設定されたサイズの零行列（ｚｅｒｏ ｍａｔｒｉｘ）を示す。また、インデックス「０」は、予め設定されたサイズの単位行列（ｉｄｅｎｔｉｔｙ ｍａｔｒｉｘ）を示す。「−１」及び「０」を除く正の整数のインデックスはシフト数を示す。例えば、「１」のインデックスで表現されるサブブロックは、単位行列から特定方向に１回シフトされた行列を意味してもよい。

図９は、シフト数による行列の切換を説明するための図である。

例えば、図９は、サブブロックのサイズが４行及び４列を有する場合を示す。図９において、サブブロックは単位行列から右側に３回シフトされる。この場合、構造化したＬＤＰＣ符号のパリティチェック行列は「３」の整数インデックスを用いてサブブロックを表示することができる。

一般に、ＬＤＰＣ符号の符号化は、パリティチェック行列Ｈから生成行列（Ｇｅｎｅｒａｔｉｏｎ Ｍａｔｒｉｘ）Ｇを生成して、生成行列を用いて情報ビットを符号化することで行うことができる。生成行列Ｇの生成のために、パリティチェック行列Ｈに対してガウス消去（Ｇａｕｓｓｉａｎ Ｒｅｄｕｃｔｉｏｎ）を行い、［Ｐ^Ｔ：Ｉ］の形態の行列を構成する。情報ビットの数がｋであり、符号化されたコードワードのサイズがｎである場合、行列Ｐは行の数がｋであり、列の数がｎ−ｋである行列であり、Ｉはサイズがｋの単位行列である。

パリティチェック行列Ｈが［Ｐ^Ｔ：Ｉ］の形態を有する場合、生成行列Ｇは［Ｉ：Ｐ^Ｔ］の形態を有する。サイズｋビットの情報ビットが符号化される場合、符号化された情報ビットは１行ｋ列の行列ｘで表現できる。この場合、コードワードｃはｘＧであり、ｘＧは［ｘ：ｘＰ］の形態を有する。ここで、ｘは情報部分（又は、組織的部分（ｓｙｓｔｅｍａｔｉｃ ｐａｒｔ））を示し、ｘＰはパリティ部分（ｐａｒｉｔｙ ｐａｒｔ）を示す。

また、ガウス消去を用いず、Ｈ行列を特殊な構造として設計することで、行列Ｇを誘導せずに、Ｈ行列から情報ビットを直接に符号化することもできる。上述したＨ行列とＧ行列の構造から、行列Ｇと行列Ｈの転置行列の積は０の値を有する。かかる特徴と、上述した情報ビットとコードワードとの関係を利用すれば、情報ビットの後ろにパリティビットを追加することで、コードワードを得ることができる。

図１０は、一実施例によるＬＤＰＣ符号の復号方法のフローチャートである。

通信システムにおいて、符号化されたデータは、無線チャネルを通過する過程において雑音を含むことになる。よって、コードワードｃは、受信端において雑音を含むコードワードｃ’と表現する。受信端は、受信信号に対して逆多重化及び復調（ｄｅｍｕｌｔｉｐｌｅｘｉｎｇ ａｎｄ ｄｅｍｏｄｕｌａｔｉｏｎ）を行い（Ｓ１０００）、復号パラメータを初期化する（Ｓ１００５）。受信端は、チェックノード（ｃｈｅｃｋ ｎｏｄｅ）と変数ノード（ｖａｒｉａｂｌｅ）を更新（Ｓ１０１０，Ｓ１０１５）して、シンドロームチェックを行う（Ｓ１０２０）。即ち、ｃ’Ｈ^Ｔが０であるか否かを確認することで、復号過程を終了することができる。ｃ’Ｈ^Ｔが０である場合、ｃ’において最初のｋ個のビットを情報ビットｘとして決定することができる。仮に、ｃ’Ｈ^Ｔが０ではない場合、積和（ｓｕｍ−ｐｒｏｄｕｃｔ）アルゴリズムなどの復号方法に基づいて、ｃ’Ｈ^Ｔが０を満たすｃ’を探すことで、情報ビットｘをリカバリーすることができる。

図１１は、一実施例による２部グラフ（ｂｉｐａｒｔｉｔｅ ｇｒａｐｈ）を示す。

図１１において、左側のノード（ｖ_０，ｖ_１，…，ｖ_１１）は、変数ノード（ｖａｒｉａｂｌｅ ｎｏｄｅ）を示し、右側のノード（ｃ_１，ｃ_２，…，ｃ_６）は、チェックノードを示す。図１１の例示において、説明のために、変数ノードｖ_０とチェックノードｃ_１を中心として２部グラフを示す。図１１の２部グラフの接続線はエッジ（ｅｄｇｅ）とも呼ばれる。図１１の２部グラフは、Ｈｃ^ｔから生成されてもよい。図１１において、変数ノードｖ_０からのエッジは、パリティチェック行列Ｈの１列に対応し、チェックノードｃ_１からのエッジは、行列Ｈの１行に対応する。

上述のように、復号に成功するためには、パリティチェック行列Ｈとコードワード行列ｃの転置行列の積が「０」の値を有する必要がある。よって、１つのチェックノードに連結された変数ノードの値が０ではなければならない。よって、図１１の場合、チェックノードｃ_１に連結された変数ノード（ｖ_０，ｖ_１，ｖ_４，ｖ_６，ｖ_９，ｖ_１１）の値の排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ，ＸＯＲ）の値が「０」である必要がある。シンドロームチェック（ｓｙｎｄｒｏｍｅ ｃｈｅｃｋ）は、各々のチェックノードに連結された変数ノードの値の排他的論理和の値が０であるかを確認することを意味する。

ｅＭＢＢ（ｅｎｈａｎｃｅｄ Ｍｏｂｉｌｅ ＢｒｏａｄＢａｎｄ）通信環境において、ＬＤＰＣ符号が用いられてもよい。例えば、ＬＤＰＣ符号は、データチャネルに用いられてもよい。これに関連して、ＣＲＣの代わりにシンドロームチェックを用いるＬＤＰＣ符号の復号方法が提案されたことがある。しかし、繰り返し復号の度にシンドロームチェックが行われる場合、シンドロームチェックのために変数ノードに対する対数尤度比（ｌｏｇ ｌｉｋｅｌｉｈｏｏｄ ｒａｔｉｏ）が記憶されたメモリを毎回読み取る（ｒｅａｄ）必要がある。よって、メモリ読み取りによる電力消費及び遅延が増加するという問題が発生し得る。

積和（ｓｕｍ−ｐｒｏｄｕｃｔ）アルゴリズムは、容量−接近符号（ｃａｐａｃｉｔｙ−ａｐｐｒｏａｃｈｉｎｇ ｃｏｄｅ）（例えば、ターボ符号又はＬＤＰＣ符号）に対する標準的復号アルゴリズム（ｓｔａｎｄａｒｄ ｄｅｏｃｏｄｉｎｇ ａｌｇｏｒｉｔｈｍ）として用いられる。積和アルゴリズムを用いる復号方法としては、確率伝搬（ｂｅｌｉｅｆ ｐｒｏｐａｇａｔｉｏｎ）アルゴリズムが用いられる。階層的確率伝搬アルゴリズム（ｌａｙｅｒｅｄ ｂｅｌｉｅｆ ｐｒｏｐａｇａｔｉｏｎ ａｌｇｏｒｉｔｈｍ）において、ＬＤＰＣ符号の復号のために、積和（ｓｕｍ−ｐｒｏｄｕｃｔ）アルゴリズムのチェックノードと変数ノードに対する演算が順次にプロセスされる。よって、階層的確率伝搬アルゴリズムにおいて、最初の変数ノードの確率値が最初の変数ノードと連結されたチェックノードに伝達され、各チェックノードに伝達された確率値に基づいて算出された付加情報値が各チェックノードに連結された変数ノードに伝達される。伝達された付加情報値に基づいて、その他の変数ノードに対する更新が順次行われる。よって、全体の変数ノードの確率値を更新することができる。

階層的確率伝搬アルゴリズムの順次の変数ノードの更新により、特定の変数ノードの更新に既に更新された他の変数ノードの確率値を用いることができる。しかし、階層的確率伝搬アルゴリズムを用いる復号は、復号のための時間がフラッディング確率伝搬（ｆｌｏｏｄｉｎｇ ｂｅｌｉｅｆ ｐｒｏｐａｇａｔｉｏｎ）アルゴリズムに比べて、コードワードの長さだけ増加するというデメリットがある。例えば、復号時間は、コードワードの長さＮ倍だけ増加する。

図１２は、一実施例によるシンドロームチェックを用いたＬＤＰＣ符号の復号方法のフローチャートである。

受信端は、チャネルからＬＬＲ（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ Ｒａｔｉｏ）値を算出する（Ｓ１２０１）。例えば、受信端は受信した入力信号又はコードワードのＬＬＲ値を算出することができる。また、図１２には図示を省略するが、受信端はＬＬＲ値を用いて変数ノードを初期化することができる。また、受信端は、パラメータＩｔｒの値を０に初期化する（Ｓ１２０２）。パラメータＩｔｒは、繰り返し回数を示すパラメータである。受信端は、変数ノードの値に基づいて各々のチェックノードを更新する（Ｓ１２０３）。例えば、パリティチェック行列によって、各々のチェックノードに関連する変数ノードの値に基づいて、各々のチェックノードを更新することができる。また、受信端は、各々の変数ノードを更新することができる（Ｓ１２０４）。例えば、受信端は、パリティチェック行列によって、各々の変数ノードに関連するチェックノードの値（例えば、チェックノードのＬＬＲ値）に基づいて、各々の変数ノードを更新することができる。

受信端は、Ｉｔｒの値が予め設定された最大値未満であるか否かを決定する（Ｓ１２０５）。受信端は、Ｉｔｒの値が最大値未満である場合、シンドロームチェックが成功したか否かを決定することができる（Ｓ１２０６）。例えば、受信端は、パリティチェック行列を用いて、チェックノードに対するシンドロームチェックを行うことができる。例えば、シンドロームチェックは、図９〜図１１に関連して上述した方法に従って行われてもよい。シンドロームチェックに成功した場合、復号に成功したとみなすことができる。よって、復号を終了することができる。しかし、シンドロームチェックに失敗した場合、受信端は、Ｉｔｒの値を１増加させて、ステップＳ１２０３〜ステップＳ１２０５を繰り返してもよい。しかし、繰り返し回数が予め設定された最大値に到達する場合、受信端は復号に失敗したとみなしてもよい。例えば、復号に失敗した場合、受信端は復号を終了し、ＮＡＣＫ（Ｎｅｇａｔｉｖｅ ＡＣＫｎｏｗｌｅｄｇｅｍｅｎｔ）及び／又は再送信の要求を送信端に送信してもよい。

図１３は、一実施例によるシンドロームチェック方法のフローチャートである。

図１３を参照して、シンドロームチェック方法をより具体的に説明する。図１３のシンドロームチェック方法は、図１２のステップＳ１２０６に対応する。

先ず、受信端は、パラメータＮの値を１に初期化することができる（Ｓ１３０１）。その後、受信端は、パリティチェック行列のＮ番目の列に連結されたチェックノードを更新することができる（Ｓ１３０２）。即ち、受信端は、パリティチェック行列のＮ番目の列において１の値を有する要素に対応するチェックノードの値を更新することができる。また、受信端は更新されたチェックノードに連結された変数ノードを更新することができる（Ｓ１３０３）。

その後、受信端は、Ｎの値とパリティチェック行列の列数とが同一であるか否かを決定することができる（Ｓ１３０４）。Ｎの値がパリティチェック行列の列数よりも小さい場合、受信端はＮの値を１増加させて（Ｓ１３０５）、ステップＳ１３０２〜ステップＳ１３０４を繰り返すことができる。よって、パリティチェック行列の全ての列に対応するチェックノードと変数ノードを順次更新することができる。

Ｎの値がパリティチェック行列の列数と同一の場合、受信端はパリティチェック行列に対するシンドロームチェックを行うことで、復号が成功したか否かを決定することができる（Ｓ１３０６）。例えば、受信端はチェックノードに対して硬判定（ｈａｒｄ ｄｅｃｉｓｉｏｎ）されたＬＬＲ値を用いてシンドロームチェックを行うことができる。

よって、図１２及び図１３に関連して上述したように、繰り返す度に、全体ノードの更新及びシンドロームチェックが行われる。よって、メモリ読み取り及び処理のための電力消費及び時間が増加する可能性がある。

以下、電力消費及び復号時間が減少できる復号方法を説明する。

図１４は、一実施例によるシンドロームチェック方法のフローチャートである。

図１４のシンドロームチェック方法は、図１２のステップＳ１２０６に対応する。

先ず、受信端は、パラメータＮの値を１に初期化することができる（Ｓ１４０１）。その後、受信端は、パリティチェック行列のＮ番目の列に連結されたチェックノードを更新することができる（Ｓ１４０２）。即ち、受信端は、パリティチェック行列のＮ番目の列において１の値を有する要素に対応するチェックノードの値を更新することができる。また、受信端は、更新されたチェックノードに連結された変数ノードを更新することができる（Ｓ１４０３）。

図１３の例示とは異なり、本実施例では、変数ノードの更新（Ｓ１４０３）の後、受信端がパリティチェック行列へのシンドロームチェックが成功したか否かを決定する（Ｓ１４０４）。図１３の例示とは異なり、パリティチェック行列の全体に対するチェックノード及び変数ノードが更新される前に、シンドロームチェックが行われる。よって、パリティチェック行列の全ての列に対するチェックノード及び変数ノードが更新される前でも、受信端はシンドロームチェックに成功すると、復号に成功したと判断して、復号を終了してもよい。よって、復号のための時間及び電力消費を減少させることができる。

ステップＳ１４０４において、シンドロームチェックに失敗する場合、受信端はＮの値とパリティチェック行列の列数が同一であるか否かを決定することができる（Ｓ１４０５）。Ｎの値がパリティチェック行列の列数よりも小さい場合、受信端はＮの値を１増加させて（Ｓ１４０６）、ステップＳ１４０２〜ステップＳ１４０５を繰り返してもよい。よって、パリティチェック行列の全ての列に対応するチェックノードと変数ノードを順次更新することができる。

Ｎの値がパリティチェック行列の列数と同一の場合、受信端はパリティチェック行列に対するシンドロームチェックを行うことで、復号が成功したか否かを決定することができる（Ｓ１４０７）。例えば、受信端はチェックノードに対して硬判定（ｈａｒｄ ｄｅｃｉｓｉｏｎ）されたＬＬＲ値を用いてシンドロームチェックを行うことができる。

図１４において、ステップＳ１４０７を省略してもよい。ステップＳ１４０４において既にシンドロームチェックが行われたからである。この場合、復号が成功したか否かは、ステップＳ１４０４にて決定されてもよい。

図１５ａ及び１５ｂは、一実施例によるシンドロームチェック方法を説明するための図である。

図１５ａ及び１５ｂは、一実施例による２部（ｂｉｐａｒｔｉｔｅ）グラフを示す。図１５ａ及び１５ｂにおいて、左側のノードは変数ノード（ｖ_１，ｖ_２，ｖ_３，ｖ_４，ｖ_５）を示し、右側のノードはチェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）を示す。また、変数ノード（ｖ_１，ｖ_２，ｖ_３，ｖ_４，ｖ_５）内の数字は、現在の変数ノードの値を示す。また、チェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）において、チェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）に連結された変数ノード（ｖ_１，ｖ_２，ｖ_３，ｖ_４，ｖ_５）の値がＸＯＲ演算されることで、シンドロームチェックが行われてもよい。図１５ａ及び１５ｂにおける「＋」は、ＸＯＲ演算を意味してもよい。

シンドロームチェックのために、図１３及び１４に関連して上述したように、各々の変数ノードとチェックノードが順次に更新される。例えば、以前の復号においてシンドロームチェックに失敗して復号が再び行われることがある。この場合、変数ノードｖ_１から順次に更新されてもよい。図１５ａは、変数ノードｖ_１が更新される前の２部グラフを示す。図１５ａにおいて、チェックノードｃ１で変数ノードｖ_１、ｖ_２、ｖ_３の値がＸＯＲ演算される。図１５ａにおいて、チェックノードｃ_１の値は１である。

図１５ｂは、最初の変数ノードｖ_１及びこれに連結されたチェックノードｃ_１が更新された状態の２部グラフを示す。順次変数ノードの更新により、図１５ｂにおいて、変数ノードｖ_１の値が０に更新される。また、更新された変数ノードに連結されたチェックノードが更新される。図１５ｂにおいて、変数ノードｖ_１はチェックノードｃ_１にのみ連結される。よって、チェックノードｃ_１の値のみが更新される。図１５ｂに示したように、更新後、全てのチェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）は０の値を有する。

上述のように、以前の復号において全てのチェックノードに対するシンドロームチェックが行われたため、受信端は更新されたチェックノードを除くその他のチェックノードに対するシンドローム値を知ることができる。よって、受信端は全てのチェックノードのシンドローム値が０であることを確認し、復号を終了することができる。

例えば、各々のチェックノードに対するフラグビット（ｆｌａｇ ｂｉｔ）が設定されてもよい。例えば、以前の復号ステップにおいて、シンドロームの値が０ではないチェックノード（即ち、シンドロームチェックに失敗したチェックノード）に対してフラグが設定されてもよい。また、変数ノードの更新により、該当チェックノードのシンドローム値が０となった場合、対応するフラグが解除されてもよい。よって、受信端はフラグが設定されたチェックノードに対するシンドローム値のみを確認することで、全てのチェックノードに対するシンドローム値を確認しなくても、シンドロームチェックを行うことができる。

一方、図１３に関連して上述した従来のシンドロームチェック方法においては、その他の変数ノードとチェックノードを更新し続ける。よって、従来のシンドロームチェック方法において、受信端は、全ての変数ノードとチェックノードが更新された後にシンドロームチェックを行うため、復号のための時間及び電力消費が増加する。

図１６ａ及び１６ｂは、一実施例による階層的ＬＤＰＣ符号の復号方法を説明するための図である。

図１６ａ及び１６ｂは、一実施例による２部（ｂｉｐａｒｔｉｔｅ）グラフを示す。図１６ａ及び１６ｂにおいて、左側のノードは変数ノード（ｖ_１，ｖ_２，ｖ_３，ｖ_４，ｖ_５）を示し、右側のノードはチェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）を示す。また、チェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）において、チェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）に連結された変数ノード（ｖ_１，ｖ_２，ｖ_３，ｖ_４，ｖ_５）の値がＸＯＲ演算されることで、シンドロームチェックが行われてもよい。図１６ａ及び１６ｂにおける「＋」は、ＸＯＲ演算を意味してもよい。

図１６ａにおいて、チェックノードをアップデートするためには、該当チェックノードに連結された全ての変数ノードに対応するメモリを読み取る必要がある。図１６ａを参照すると、変数ノードｖ_４が更新される場合、連結されたチェックノードｃ_２，ｃ_３，ｃ_４が更新される。例えば、更新されたチェックノードｃ_４のシンドローム値を算出するために、変数ノードｖ_２，ｖ_３，ｖ_４，ｖ_５に対応するメモリを読み取る必要がある。

チェックノードの更新のためのメモリ読み取り回数を減少させるために、図１６ａとは異なるシンドローム値を決定する関係式を用いてもよい。図１６ｂを参照すると、チェックノードのシンドローム値を決定するための関係式は、該当チェックノード以前のチェックノードに連結された変数ノードを含まないように修正されてもよい。

図１６ｂにおいて、ｃ_２’のシンドローム値は、ｃ_１とは重ならない変数ノードに対するＸＯＲ演算によって決定される。例えば、以前のチェックノードに連結された変数ノードの集合は、第１の集合と呼ばれてもよい。また、以前のチェックノードに後続するチェックノードに連結された変数ノードの集合は、第２の集合と呼ばれてもよい。この場合、修正された後続するチェックノードのシンドローム値は、第２の集合に対する第１の集合の差集合に含まれた変数ノードによって決定されてもよい。

図１６ｂにおいて、チェックノードｃ_１は、最初のノードであるため、図１６ａと同一の関係式を有する。しかし、チェックノードｃ_２’は、図１６ａの関係式から変数ノードｖ_２が除去された関係式を有する。

図１６ｂを参照して、例えば、ノード変数ｖ_４が更新される。この場合、ノード変数ｖ_４に連結されたチェックノードｃ_２’，ｃ_３’，ｃ_４’が更新される。図１６ｂの修正された関係式によれば、チェックノードｃ_２’，ｃ_３’，ｃ_４’に連結された変数ノードはそれぞれ、ｖ_４，ｖ_５，ｖ_２，ｖ_３である。

図１７ａ及び１７ｂは、別の実施例による階層的ＬＤＰＣ符号の復号方法を説明するための図である。

図１７ａ及び１７ｂは、一実施例による２部（ｂｉｐａｒｔｉｔｅ）グラフを示す。図１７ａ及び１７ｂにおいて、左側のノードは変数ノード（ｖ_１，ｖ_２，ｖ_３，ｖ_４，ｖ_５）を示し、右側のノードはチェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）を示す。また、チェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）において、チェックノード（ｃ_１，ｃ_２，ｃ_３，ｃ_４）に連結された変数ノード（ｖ_１，ｖ_２，ｖ_３，ｖ_４，ｖ_５）の値がＸＯＲ演算されることで、シンドロームチェックが行われてもよい。図１７ａ及び１７ｂにおける「＋」は、ＸＯＲ演算を意味してもよい。

図１７ａは、図１６ａよりチェックノードの手順が変更される。これは、チェックノードのシンドローム値を算出するための変数ノードの数を最小化するためである。図１７ａの手順が変更されたチェックノードに対して、図１６ｂに関連して上述した関係式の修正方法を同様に適用することができる。即ち、修正されたチェックノードは、その前に位置したチェックノードと重なる変数ノードを自身の関係式から除去することができる。

図１７ｂは、図１７ａに関連して上述した方法に従って修正された関係式を示す。修正された関係式ｃ_３’の場合、何ら変数ノードと連結されない。よって、図１７ｂのように、チェックノードに連結された変数ノードの数を減らすことで、以下のような効果を得ることができる。上述のように、各々のチェックノードのシンドロームチェックのために、各々のシンドロームチェックに連結された各々の変数ノードの値がメモリから読み取られる。よって、各々のチェックノードに連結された変数ノードの数を減らすことで、メモリ読み取り回数を減少できる。復号器でのメモリ読み取りによる電力消費が相対的に高い比重を占めることを考慮すれば、これはメモリの電力消費を大幅に減少できることである。さらに、メモリ読み取り回数を減らすことで、復号時間及び遅延を減少させることができる。また、例えば、復号遅延を減少させるために、パイプライン（ｐｉｐｅｌｉｎｅ）が用いられてもよい。パイプラインが用いられる場合、チェックノードに連結された変数ノードの更新が全て終った後、更新された値が復号に用いられる。この場合、復号時間及び遅延はさらに減少できる。

例えば、図１７ａの場合、変数ノードｖ１が更新される場合、変数ノードｖ_１に連結されたチェックノードｃ_１に対するシンドローム値を確認することができる。よって、チェックノードｃ_１に連結された変数ノードｖ_１、ｖ_２、ｖ_３に対する値が読み取られる。このように、１つの変数ノードの更新は、該当変数ノードに連結されたチェックノードと関連する全ての変数ノードの値に対する読み取りを要する。図１７ａの場合、各々の変数ノードのアップデートにより、読み取りが求められる変数ノードのリストを以下の表１に示す。

図１７ｂの場合、各々の変数ノードのアップデートにより、読み取りが求められる変数ノードのリストを以下の表２に示す。

よって、図１７ａの場合、全ての変数ノードがアップデートされる場合、シンドロームチェックのための変数ノードのメモリ読み取りは３３回求められる。一方、図１７ｂの場合、メモリ読み取りは２４回求められる。よって、メモリ読み取り回数が大幅に減少できる。

上述した実施例において、変数ノードの値は、尤度比に基づいて決定されてもよい。よって、最小和（ｍｉｎ−ｓｕｍ）アルゴリズム（例えば、ビタビアルゴリズム）だけではなく、積和（ｓｕｍ−ｐｒｏｄｕｃｔ）アルゴリズムに対しても、上述した実施例を適用することができる。

図１８は、本発明の実施例であって、図１〜図１７ｂにおいて説明した本発明の実施例を適用可能な機器の構成を概略に説明するための図である。

図１８を参照すると、本発明による基地局装置１０は、受信モジュール１１、送信モジュール１２、プロセッサ１３、メモリ１４及び複数のアンテナ１５を含むことができる。送信モジュール１２は、外部装置（例えば、端末）への各種の信号、データ及び情報を送信することができる。受信モジュール１１は、外部装置（例えば、端末）からの各種の信号、データ及び情報を受信することができる。受信モジュール１１及び送信モジュール１２は、トランシーバー（ｔｒａｎｓｃｅｉｖｅｒ）とも呼ばれる。プロセッサ１３は、基地局装置１０の動作全般を制御することができる。複数のアンテナ１５は、例えば、２次元アンテナ配置に従って構成されてもよい。

本発明の一例による基地局装置１０のプロセッサ１３は、本発明で提案する例示に基づいて、チャネル状態情報を受信するように構成されてもよい。基地局装置１０のプロセッサ１３は、その他にも基地局装置１０が受信した情報、外部へ送信する情報などを演算処理する機能を果たし、メモリ１４は、演算処理された情報などを所定時間の間に記憶することができ、バッファー（未図示）などの構成要素に取り替えられてもよい。

図１８を参照すると、本発明による端末装置２０は、受信モジュール２１、送信モジュール２２、プロセッサ２３、メモリ２４及び複数のアンテナ２５を含むことができる。複数のアンテナ２５は、ＭＩＭＯ送受信を支援する端末装置を意味する。送信モジュール２２は、外部装置（例えば、基地局）への各種の信号、データ及び情報を送信することができる。受信モジュール２１は、外部装置（例えば、基地局）からの各種の信号、データ及び情報を受信することができる。受信モジュール２１及び送信モジュール２２は、トランシーバー（ｔｒａｎｓｃｅｉｖｅｒ）とも呼ばれる。プロセッサ２３は、端末装置２０の動作全般を制御することができる。

本発明の一例による端末装置２０のプロセッサ２３は、本発明で提案する例示に基づいて、チャネル状態情報を送信するように構成されてもよい。端末装置２０のプロセッサ２３は、その他にも端末装置２０が受信した情報、外部へ送信する情報などを演算処理する機能を果たし、メモリ２４は、演算処理された情報などを所定時間の間に記憶することができ、バッファー（未図示）などの構成要素に取り替えられてもよい。

上述のような端末装置１０の具体的な構成は、上述した本発明の様々な実施例で説明した事項を独立して適用するか、又は２以上の実施例を同時に適用するように具現化されてもよく、重なる内容は、明確性のために説明を省略する。

また、本発明の様々な実施例を説明するとき、主に、下りリンク送信主体（ｅｎｔｉｔｙ）又は上りリンク受信主体は基地局を例として説明して、下りリンク受信主体又は上りリンク送信主体は端末を例として説明したが、本発明の範囲はこれに制限されない。例えば、基地局に関する説明は、セル、アンテナポート、アンテナポートグループ、ＲＲＨ、送信ポイント、受信ポイント、アクセスポイント、中継器などが、端末への下りリンク送信主体となっても端末からの上りリンク受信主体となっても同様に適用できる。また、中継器が端末への下りリンク送信主体となるか端末からの上りリンク受信主体となる場合、又は中継器が基地局への上りリンク送信主体となるか基地局からの下りリンク受信主体となる場合にも、本発明の様々な実施例に基づいて説明した本発明の原理を同様に適用することができる。

上述した本発明の実施例は、様々な手段によって具現化することができる。例えば、本発明の実施例は、ハードウェア、ファームウェア（ｆｉｒｍｗａｒｅ）、ソフトウェア又はそれらの結合などによって具現化されてもよい。

ハードウェアによる具現化の場合、本発明の実施例に係る方法は、１つ又はそれ以上のＡＳＩＣｓ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）、ＤＳＰｓ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒｓ）、ＤＳＰＤｓ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｄｅｖｉｃｅｓ）、ＰＬＤｓ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅｓ）、ＦＰＧＡｓ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙｓ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサなどによって具現化されてもよい。

ファームウェアやソフトウェアによる具現化の場合、本発明の実施例に係る方法は、以上で説明した機能又は動作を実行するモジュール、手順又は関数などの形態で具現化することができる。ソフトウェアコードはメモリユニットに格納され、プロセッサによって駆動されてもよい。前記メモリユニットは、前記プロセッサの内部又は外部に設けられ、公知の様々な手段によって前記プロセッサとデータを交換することができる。

以上説明してきた実施例は、本発明の構成要素及び特徴を所定の形態に結合したものである。各構成要素又は特徴は、別の明示的な言及がない限り、選択的なものとして考慮しなければならない。各構成要素又は特徴は、他の構成要素や特徴と結合しない形態で実施することもでき、一部の構成要素及び／又は特徴を結合して本発明の実施例を構成することもできる。本発明の実施例で説明される動作の順序は変更されてもよい。ある実施例の一部構成や特徴は、他の実施例に含まれてもよく、他の実施例の対応する構成又は特徴に取り替わってもよい。特許請求の範囲において明示的な引用関係にない請求項を結合して実施例を構成したり、出願後の補正により新しい請求項として含めたりできるということは明らかである。

本発明は、本発明の精神及び必須の特徴から逸脱しない範囲で、他の特定の形態に具体化することができることは通常の技術者にとって自明であろう。よって、上記の詳細な説明はいずれの面においても制限的に解釈してはならず、例示的なものとして考慮しなければならない。本発明の範囲は、添付の請求項の合理的解釈によって定められなければならず、本発明の等価的範囲内における変更はいずれも本発明の範囲に含まれる。

本発明の実施例は、様々な無線アクセスシステム及び放送通信システムに適用することができる。様々な無線アクセスシステムの一例として、３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）、３ＧＰＰ２及び／又はＩＥＥＥ ８０２.ｘｘ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｓ ８０２）システムなどがある。本発明の実施例は、上述した様々な無線アクセスシステムだけではなく、様々な無線アクセスシステムを応用した全ての技術分野に適用することができる。

Claims (12)

1. 端末のＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）符号の階層的復号（ｌａｙｅｒｅｄ ｄｅｃｏｄｉｎｇ）方法であって、
   入力信号から尤度比（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ）の値を算出するステップと、
   前記尤度比の値に基づいて複数の変数ノードを初期化するステップと、
   複数のチェックノードに対するシンドロームチェック（ｓｙｎｄｒｏｍｅ ｃｈｅｃｋ）に基づいて、前記入力信号に対する復号の成功又は失敗が決定されるまで、パリティチェック行列（Ｐａｒｉｔｙ Ｃｈｅｃｋ Ｍａｔｒｉｘ）及び前記複数の変数ノードの値に基づく複数のチェックノードの更新と、前記パリティチェック行列及び前記複数のチェックノードの値に基づく前記複数の変数ノードの更新とを繰り返すステップと、を含み、
   前記繰り返すステップは、前記複数の変数ノードを順次に更新して、１つの変数ノードが更新される度に、前記複数のチェックノードに対するシンドロームチェックを行うステップを含み、
   前記複数のチェックノードと前記複数の変数ノードの相関は、前記パリティチェック行列に基づいて決定され、
   前記複数のチェックノードの全てに対するシンドロームチェック値が０である場合、前記復号の成功は、決定される、ＬＤＰＣ符号の階層的復号方法。
2. 前記繰り返すステップが予め設定された回数以上に繰り返される場合、前記復号の失敗は、決定される、請求項１に記載のＬＤＰＣ符号の階層的復号方法。
3. 前記シンドロームチェックを行うステップは、現在繰り返しにおいて更新された１つの変数ノードと関連するチェックノードのシンドロームチェック値と、以前の繰り返しにおいて算出されたその他のチェックノードのシンドロームチェック値とを用いて行われる、請求項１に記載のＬＤＰＣ符号の階層的復号方法。
4. 前記複数のチェックノードのそれぞれに対して、シンドロームチェック値を示す１ビットのフラグビット（ｆｌａｇ ｂｉｔ）は、設定される、請求項３に記載のＬＤＰＣ符号の階層的復号方法。
5. 前記シンドロームチェックを行うステップは、前記複数のチェックノードのそれぞれに関連する変数ノードの値に対する排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ）演算を行うことによってシンドロームチェックを行うステップを含む、請求項１に記載のＬＤＰＣ符号の階層的復号方法。
6. 前記複数のチェックノードは、第１のチェックノードと、前記第１のチェックノードに後続する第２のチェックノードとを含み、
   前記第２のチェックノードのシンドロームチェックは、前記第１のチェックノードに関連する変数ノードを前記第２のチェックノードに関連する変数ノードから除いたその他の変数ノードに対する排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ）演算によって行われる、請求項１に記載のＬＤＰＣ符号の階層的復号方法。
7. 無線通信システムの端末であって、
   信号を送受信するトランシーバーと、
   メモリと、
   前記トランシーバー及び前記メモリを制御するプロセッサと、を含み、
   前記プロセッサは、
   入力信号から尤度比（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ）の値を算出し、
   前記尤度比の値に基づいて複数の変数ノードを初期化し、
   複数のチェックノードに対するシンドロームチェック（ｓｙｎｄｒｏｍｅ ｃｈｅｃｋ）に基づいて、前記入力信号に対する復号の成功又は失敗が決定されるまで、パリティチェック行列（Ｐａｒｉｔｙ Ｃｈｅｃｋ Ｍａｔｒｉｘ）及び前記複数の変数ノードの値に基づく前記複数のチェックノードの更新と、前記パリティチェック行列及び前記複数のチェックノードの値に基づく前記複数の変数ノードの更新とを繰り返すようにさらに構成され、
   前記複数の変数ノードは、順次に更新され、
   前記複数のチェックノードに対するシンドロームチェックは、１つの変数ノードが更新される度に行われ、
   前記複数のチェックノードと前記複数の変数ノードの関連は、前記パリティチェック行列に基づいて決定され、
   前記複数のチェックノードの全てに対するシンドロームチェック値が０である場合、前記復号の成功は、決定される、端末。
8. 前記複数の変数ノードの更新及び前記複数のチェックノードに対するシンドロームチェックの繰り返しが予め設定された回数以上に繰り返される場合、前記復号の失敗は、決定される、請求項７に記載の端末。
9. 前記プロセッサは、現在繰り返しにおいて更新された１つの変数ノードと関連するチェックノードのシンドロームチェック値と、以前の繰り返しにおいて算出されたその他のチェックノードのシンドロームチェック値とを用いてシンドロームチェックを行うようにさらに構成された、請求項７に記載の端末。
10. 前記複数のチェックノードのそれぞれに対して、シンドロームチェック値を示す１ビットのフラグビット（ｆｌａｇ ｂｉｔ）は、設定される、請求項９に記載の端末。
11. 前記シンドロームチェックは、前記複数のチェックノードのそれぞれに関連する変数ノードの値に対する排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ）演算を行うことによって行われる、請求項７に記載の端末。
12. 前記複数のチェックノードは、第１のチェックノードと、前記第１のチェックノードに後続する第２のチェックノードとを含み、
    前記第２のチェックノードのシンドロームチェックは、前記第１のチェックノードに関連する変数ノードを前記第２のチェックノードに関連する変数ノードから除いたその他の変数ノードに対する排他的論理和（ｅｘｃｌｕｓｉｖｅ ＯＲ）演算によって行われる、請求項７に記載の端末。