JP6402813B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6402813B2 JP6402813B2 JP2017180051A JP2017180051A JP6402813B2 JP 6402813 B2 JP6402813 B2 JP 6402813B2 JP 2017180051 A JP2017180051 A JP 2017180051A JP 2017180051 A JP2017180051 A JP 2017180051A JP 6402813 B2 JP6402813 B2 JP 6402813B2
- Authority
- JP
- Japan
- Prior art keywords
- main electrode
- metal pattern
- base plate
- unit structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 229910052751 metal Inorganic materials 0.000 claims description 104
- 239000002184 metal Substances 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 230000000052 comparative effect Effects 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
この発明は、例えば、電鉄又は風力発電などに用いられる半導体装置に関する。 The present invention relates to a semiconductor device used for, for example, electric railway or wind power generation.
IGBT(Insulated Gate Bipolar Transistor)モジュールなどの半導体装置は、例えばモータの電力制御などに用いられている。特許文献1には、IGBTなどの半導体素子を備えた半導体装置が開示されている。この半導体装置は、半導体素子と電気的に接続された金属パターンに対し主電極を接続するものである。 A semiconductor device such as an IGBT (Insulated Gate Bipolar Transistor) module is used, for example, for power control of a motor. Patent Document 1 discloses a semiconductor device including a semiconductor element such as an IGBT. In this semiconductor device, a main electrode is connected to a metal pattern electrically connected to a semiconductor element.
例えばはんだを用いて金属パターンと主電極を接続する場合がある。半導体装置の主電流を流し始めるターンオン時、定常的に主電流が流れる導通時、及び主電流を遮断するターンオフ時には、半導体素子のエネルギー損失が熱エネルギーとなり半導体装置の温度が高くなる。他方、半導体装置に長時間通電しない場合は半導体装置の温度は外部環境温度(低温)まで低下する。高温状態と低温状態が繰り返されることにより、半導体装置内の部品は熱膨張と熱収縮を繰り返す。これにより、金属パターンと主電極の接続部が劣化する問題があった。この劣化が進行すると主電極が金属パターンから離れてしまう問題があった。 For example, the metal pattern and the main electrode may be connected using solder. When the semiconductor device is turned on when the main current starts to flow, when the main current constantly flows, and when the main current is turned off, the energy loss of the semiconductor element becomes thermal energy, and the temperature of the semiconductor device increases. On the other hand, when the semiconductor device is not energized for a long time, the temperature of the semiconductor device decreases to the external environment temperature (low temperature). By repeating the high temperature state and the low temperature state, the components in the semiconductor device repeat thermal expansion and thermal contraction. Thereby, there existed a problem which the connection part of a metal pattern and a main electrode deteriorated. When this deterioration proceeds, there is a problem that the main electrode is separated from the metal pattern.
本発明は上述の問題を解決するためになされたものであり、金属パターンと主電極の接続部の劣化を抑制できる半導体装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a semiconductor device capable of suppressing deterioration of a connection portion between a metal pattern and a main electrode.
本願の発明に係る半導体装置は、平面視で四角形に形成されたベース板と、該ベース板の第1辺側に形成された第1単位構造と、該ベース板の該第1辺に対向する第2辺側に形成された第2単位構造と、上端部が外部に露出した高電位側主電極及び低電位側主電極と、を備え、該第1単位構造及び該第2単位構造は、該ベース板に固定された絶縁基板と、該絶縁基板の上に形成され、かつ、該第1単位構造のうち該第1辺に最も近い外周部又は該第2単位構造のうち該第2辺に最も近い外周部に延在した金属パターンと、該金属パターンと電気的に接続された半導体素子と、を備え、該高電位側主電極及び該低電位側主電極は、各下端部が該金属パターンのうち該ベース板の外縁に最も近い部分である外周部に接続されたことを特徴とする。 The semiconductor device according to the invention of the present application is opposed to the first side of the base plate, the base plate formed in a square shape in a plan view, the first unit structure formed on the first side of the base plate. A second unit structure formed on the second side, and a high-potential side main electrode and a low-potential side main electrode with an upper end exposed to the outside, the first unit structure and the second unit structure are: An insulating substrate fixed to the base plate ; and an outer peripheral portion formed on the insulating substrate and closest to the first side of the first unit structure or the second side of the second unit structure And a semiconductor element electrically connected to the metal pattern, and each lower end of the high potential side main electrode and the low potential side main electrode It is connected to the outer peripheral part which is a part nearest to the outer edge of this base plate among metal patterns.
本願の発明に係る他の半導体装置は、平面視で四角形に形成されており、第1辺と該第1辺に対向する第2辺を有するベース板と、該ベース板の該第1辺側に形成された第1単位構造と、該ベース板の該第2辺側に形成された第2単位構造と、上端部が外部に露出した高電位側主電極及び低電位側主電極と、を備え、該第1単位構造及び該第2単位構造は、該ベース板に固定された絶縁基板と、該絶縁基板の上に形成され、かつ、該第1単位構造のうち該第1辺に最も近い外周部又は該第2単位構造のうち該第2辺に最も近い外周部に延在した金属パターンと、該金属パターンと電気的に接続された半導体素子と、を備え、該高電位側主電極及び該低電位側主電極は、各下端部が該金属パターンに接続され、該高電位側主電極及び該低電位側主電極の該各下端部は、該第1辺から該第2辺に向かって該第1辺から該第2辺までの距離の1/4だけ進んだ場所よりも該第1辺側、又は、該第2辺から該第1辺に向かって該第2辺から該第1辺までの距離の1/4だけ進んだ場所よりも該第2辺側の部分にあることを特徴とする。
Another semiconductor device according to the invention of the present application is formed in a quadrangular shape in plan view, and includes a base plate having a first side and a second side facing the first side, and the first side of the base plate A first unit structure formed on the second plate, a second unit structure formed on the second side of the base plate, and a high-potential side main electrode and a low-potential side main electrode with an upper end exposed to the outside. The first unit structure and the second unit structure are formed on the insulating substrate, fixed to the base plate , and are formed on the first side of the first unit structure. A metal pattern extending to the outer periphery that is closest to the second side of the second unit structure , and a semiconductor element that is electrically connected to the metal pattern. electrode and the low-potential-side main electrode, each lower end connected to the metal pattern, the high-potential-side main electrode and the low potential side The respective lower ends of the electrodes, the first window side than the advanced location by 1/4 of the distance from the first side toward the second side from the first side to the second side, or, It is characterized in that it is in a portion on the second side with respect to a place advanced by ¼ of the distance from the second side to the first side from the second side to the first side.
本発明のその他の特徴は以下に明らかにする。 Other features of the present invention will become apparent below.
この発明によれば、金属パターンと主電極の接続部の劣化を抑制できる。 According to this invention, it is possible to suppress the deterioration of the connection portion between the metal pattern and the main electrode.
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置の内部構造の平面図である。この半導体装置はベース板10を備えている。ベース板10は例えば平面視で四角形に形成されている。ベース板10にはベース板10の第1辺10aに沿う複数の第1貫通孔12が形成されている。また、ベース板10の第1辺10aに対向する第2辺10bに沿って、複数の第2貫通孔14が形成されている。
Embodiment 1 FIG.
FIG. 1 is a plan view of the internal structure of the semiconductor device according to the first embodiment of the present invention. This semiconductor device includes a
ベース板10の上には複数の単位構造が形成されている。複数の単位構造は、3つの第1単位構造16、60、70と、3つの第2単位構造18、80、90を備えている。3つの第1単位構造16、60、70はベース板10の第1辺10a側に形成されている。3つの第2単位構造18、80、90はベース板10の第2辺10b側に形成されている。3つの第1単位構造16、60、70と3つの第2単位構造18、80、90は、第1辺10aと第2辺10bの間にこれらと平行に伸びる想像線を対称軸とする線対称となっている。
A plurality of unit structures are formed on the
まず第1単位構造について説明する。3つの第1単位構造16、60、70は同じ構成を有しているのでここでは第1単位構造16について説明する。第1単位構造16はベース板10に固定された絶縁基板20を有している。絶縁基板20の上には第1金属パターン22、及び第1金属パターン22と絶縁された第2金属パターン24が形成されている。第1金属パターン22、及び第2金属パターン24は例えば銅又はアルミニウムなどで形成されている。第2金属パターン24の主電流が流れる方向の長さは、第2金属パターン24の幅を2倍した値より大きくなっている。
First, the first unit structure will be described. Since the three
第1単位構造16は4つのIGBT26と4つのダイオード28を備えている。IGBT26は表面にエミッタを有し裏面にコレクタを有している。ダイオード28は表面にアノードを有し裏面にカソードを有している。第1金属パターン22には、IGBT26のコレクタ、及びダイオード28のカソードが接続されている。この接続は例えばはんだによる。第2金属パターン24には、例えばアルミで形成されたワイヤ30を介してIGBT26のエミッタとダイオード28のアノードが電気的に接続されている。
The
第1金属パターン22には第1主電極の第1下端部32が接続されている。第2金属パターン24には第2主電極の第1下端部34が接続されている。なお、説明の便宜上、図1では第1主電極と第2主電極の下端の部分以外は省略している。
A first
次いで、第2単位構造について説明する。3つの第2単位構造18、80、90は同じ構成を有しているのでここでは第2単位構造18について説明する。第2単位構造18はベース板10に固定された絶縁基板40を有している。絶縁基板40の上には第1金属パターン42、及び第1金属パターン42と絶縁された第2金属パターン44が形成されている。第1金属パターン42、及び第2金属パターン44は例えば銅又はアルミニウムなどで形成されている。
Next, the second unit structure will be described. Since the three
第2単位構造18は4つのIGBT46と4つのダイオード48を備えている。IGBT46、及びダイオード48は、それぞれ前述のIGBT26、及びダイオード28と同じものである。第1金属パターン42には、IGBT46のコレクタ、及びダイオード48のカソードが接続されている。この接続は例えばはんだによる。第2金属パターン44には、例えばアルミで形成されたワイヤ50を介してIGBT46のエミッタとダイオード48のアノードが電気的に接続されている。
The
第1金属パターン42には第1主電極の第2下端部52が接続されている。第2金属パターン44には第2主電極の第2下端部54が接続されている。第2単位構造18は上述の構成を有している。なお、図1及びそれ以降の図では、実際の半導体装置が備えるIGBT26、46のゲートに電圧供給する配線、エミッタセンス補助電極、ゲート補助電極、及びコレクタセンス補助電極等は省略している。
A second
図1から明らかなように、第1単位構造60は第1下端部62、64を備えている。第1単位構造70は第1下端部72、74を備えている。第2単位構造80は第2下端部82、84を備えている。第2単位構造90は第2下端部92、94を備えている。第1下端部32、34、62、64、72、74は複数の第1貫通孔12に沿って並んでいる。第2下端部52、54、82、84、92、94は複数の第2貫通孔14に沿って並んでいる。
As is clear from FIG. 1, the
第1下端部32、34、62、64、72、74は、第1辺10aから第2辺10bに向かって第1辺10aから第2辺10bまでの距離の1/4だけ進んだ場所よりも第1辺10a側に位置している。この位置を第1辺側位置と称する。他方、第2下端部52、54、82、84、92、94は、第2辺10bから第1辺10aに向かって第2辺10bから第1辺10aまでの距離の1/4だけ進んだ場所よりも第2辺10b側に位置している。この位置を第2辺側位置と称する。従って、すべての下端部(第1下端部32、34、62、64、72、74と第2下端部52、54、82、84、92、94のうちのいずれか1つを指す)は、第1辺側位置、又は第2辺側位置にある。
The first
図2は、主電極等の斜視図である。図2には第1主電極100と第2主電極110が示されている。第1主電極100の上端部102は外部に露出する部分である。第1主電極100は第1下端部32と第2下端部52を備えている。第1下端部32と第1金属パターン22、及び第2下端部52と第1金属パターン42は、例えばはんだにより接続されている。第1主電極100はコレクタ主電極として機能する。
FIG. 2 is a perspective view of the main electrode and the like. FIG. 2 shows the first
第2主電極110の上端部112は外部に露出する部分である。第2主電極110は第1下端部34と第2下端部54を備えている。第1下端部34と第2金属パターン24、及び第2下端部54と第2金属パターン44は、例えばはんだにより接続されている。第2主電極110はエミッタ主電極として機能する。
The
このように、第1単位構造16と第2単位構造18で1つの第1主電極100を共有している。また、第1単位構造16と第2単位構造18で1つの第2主電極110を共有している。同様に、第1単位構造60と第2単位構造80で1つの第1主電極と1つの第2主電極を共有している。また、第1単位構造70と第2単位構造90で1つの第1主電極と1つの第2主電極を共有している。
As described above, the
図3は、主電極等の平面図である。本発明の実施の形態1に係る半導体装置は、主電極として、第1主電極100、120、140、及び第2主電極110、130、150を備えている。すべての下端部は、金属パターン(第1金属パターン又は第2金属パターンを指す)のうちベース板10の外縁に最も近い部分である外周部(以後単に外周部ということがある)に接続されている。
FIG. 3 is a plan view of the main electrode and the like. The semiconductor device according to the first embodiment of the present invention includes first
図4は、本発明の実施の形態1に係る半導体装置の側面図である。複数の第1貫通孔12と複数の第2貫通孔14をねじ160が貫通している。このねじ160によって、ベース板10の裏面にヒートシンク162が熱接触(接続)している。ベース板10とヒートシンク162の間にグリースを塗布してもよい。複数の単位構造はベース板10上のケース164に覆われている。ケース164の上面から主電極の上端部102、112が露出している。
FIG. 4 is a side view of the semiconductor device according to the first embodiment of the present invention. A
ここで、本発明の実施の形態1に係る半導体装置の意義の説明に先立ち、比較例について説明する。図5は、比較例の半導体装置の内部構造の平面図である。ベース板10の第1辺10a側には3つの上部単位構造200、220、230が形成されている。ベース板10の第2辺10b側には3つの下部単位構造240、260、270が形成されている。ベース板10の上の上部単位構造200、220、230と下部単位構造240、260、270の間には中部単位構造280、290、300が形成されている。
Here, prior to the description of the significance of the semiconductor device according to the first embodiment of the present invention, a comparative example will be described. FIG. 5 is a plan view of the internal structure of the semiconductor device of the comparative example. Three
3つの上部単位構造200、220、230は同じ構成を有しているのでここでは上部単位構造200について説明する。上部単位構造200は絶縁基板202を備えている。絶縁基板202の上には金属パターン204が形成されている。金属パターン204にはIGBT206のコレクタとダイオード208のカソードが例えばはんだにより接続されている。金属パターン204には第1主電極の第1下端部210が例えばはんだにより接続されている。
Since the three
3つの下部単位構造240、260、270は同じ構成を有しているのでここでは下部単位構造240について説明する。下部単位構造240は絶縁基板242を備えている。絶縁基板242の上には金属パターン244が形成されている。金属パターン244にはIGBT246のコレクタとダイオード248のカソードが例えばはんだにより接続されている。金属パターン244には第1主電極の第2下端部250が例えばはんだにより接続されている。
Since the three
3つの中部単位構造280、290、300は同じ構成を有しているのでここでは中部単位構造280について説明する。中部単位構造280は絶縁基板282を備えている。絶縁基板282の上には金属パターン284が形成されている。金属パターン284にはワイヤを介してIGBT206、246のエミッタとダイオード208、248のアノードが電気的に接続されている。金属パターン284には第2主電極の下端部286が例えばはんだにより接続されている。
Since the three
図5から明らかなように、第1下端部210は金属パターン204のうちベース板10の外縁に最も近い部分である外周部に接続されていない。第2下端部250は金属パターン244のうちベース板10の外縁に最も近い部分である外周部に接続されていない。下端部286は、第1辺10aと第2辺10bの中間に形成されているので、下端部286は第1辺側位置又は第2辺側位置にない。
As is clear from FIG. 5, the first
図6は、比較例の主電極等の斜視図である。図6には第1主電極310と第2主電極320が示されている。第1辺10aから第2辺10bに向かう方向の長さ(横方向長さと称する)に着目すると、第1主電極310は、前述の第1主電極100より短い。また、第2主電極320の横方向長さは、前述の第2主電極110の横方向長さより短い。図7は、比較例の主電極等の平面図である。比較例の半導体装置は上述の構成を有する。
FIG. 6 is a perspective view of a main electrode and the like of a comparative example. FIG. 6 shows a first
ところで、ベース板10の外縁に近い位置の放熱量は、ベース板10の中央位置の放熱量より大きい。本発明の実施の形態1に係る半導体装置によれば、主電極の下端部はすべて、金属パターンのうちベース板10の外縁に最も近い部分である外周部に接続される。従って、金属パターンと主電極の接続部(以後単に接続部という)における放熱量を大きくして、当該接続部の劣化を抑制できる。
By the way, the heat radiation amount at a position near the outer edge of the
比較例の場合、上部単位構造と下部単位構造の間に中部単位構造があるので、中部単位構造の接続部をベース板の外縁近くに配置できない場合があった。しかし、本発明の実施の形態1に係る半導体装置では、第1単位構造16に第2金属パターン24を設け、かつ第2単位構造18に第2金属パターン44を設けたことで、比較例の中部単位構造が不要となる。よって、すべての接続部をベース板の外縁近くに配置できる。
In the case of the comparative example, since there is a middle unit structure between the upper unit structure and the lower unit structure, the connection part of the middle unit structure may not be disposed near the outer edge of the base plate. However, in the semiconductor device according to the first embodiment of the present invention, the
ベース板10とヒートシンク162は複数の第1貫通孔12と複数の第2貫通孔14に挿入されたねじ160によって接続されるので、ベース板10のうち複数の第1貫通孔12又は複数の第2貫通孔14に沿った部分はヒートシンク162に強く押し付けられる。よって、ベース板10のうち複数の第1貫通孔12又は複数の第2貫通孔14に沿った部分では、ベース板10の中央部よりも放熱量が大きい。
Since the
本発明の実施の形態1に係る半導体装置では、主電極の下端部(接続部)はすべて、複数の第1貫通孔12又は複数の第2貫通孔14に沿って並んでいる。従って、接続部におけるヒートシンク162による放熱量を大きくして接続部の劣化を抑制できる。なお、接続部におけるヒートシンク162による放熱量を十分大きくするためには、すべての接続部(すべての下端部)が第1辺側位置又は第2辺側位置にあることが好ましい。
In the semiconductor device according to Embodiment 1 of the present invention, all the lower end portions (connection portions) of the main electrode are arranged along the plurality of first through
このように接続部をベース板10の外縁に近づけつつ、接続部を複数の第1貫通孔12又は複数の第2貫通孔14に沿って並べることで、接続部の最高温度を低くすることができる。よって、半導体装置の熱サイクル寿命(半導体装置の使用を開始してから主電極が金属パターンから離れるまでの期間)を長くすることができる。
Thus, the maximum temperature of the connection portion can be lowered by arranging the connection portions along the plurality of first through
本発明の実施の形態1に係るすべての主電極は、第1単位構造の第1辺10a側の外周部と接続された第1下端部と、第2単位構造の第2辺10b側の外周部と接続された第2下端部を備えている。従って、本発明の実施の形態1に係るすべての主電極の横方向長さは、比較例の主電極の横方向長さよりも長い。横方向長さが長い主電極は、半導体装置の部品が熱膨張又は熱収縮したときにばね効果を発揮し、接続部の応力を低下させることができる。よって接続部の劣化を抑制できる。
All the main electrodes according to Embodiment 1 of the present invention include a first lower end portion connected to the outer peripheral portion on the
本発明の実施の形態1では複数の単位構造は、3つの第1単位構造16、60、70と3つの第2単位構造18、80、90を有するが、本発明はこれに限定されない。主電極の下端部が外周部に接続された単位構造を複数備える限り、単位構造の内部構成及び単位構造の数は限定されない。
In the first embodiment of the present invention, the plurality of unit structures include three
ところで、ある接続部と他の接続部の信頼性を統一するために、すべての単位構造において、主電極の下端部が外周部に接続され、かつすべての接続部についてベース板10の外縁から接続部までの距離が等しいことが好ましい。
By the way, in order to unify the reliability of one connection part and another connection part, the lower end part of the main electrode is connected to the outer peripheral part in all unit structures, and all the connection parts are connected from the outer edge of the
本発明の重要な特徴は、上述のとおり、主電極の下端部が外周部に接続された単位構造を複数備えることである。この特徴により接続部の放熱量を十分大きくできる場合は、接続部を複数の第1貫通孔12又は複数の第2貫通孔14に沿って並べること、接続部を第1辺側位置又は第2辺側位置に配置すること、及び主電極の横方向長さを長くすることは必須ではない。
As described above, an important feature of the present invention is that a plurality of unit structures in which the lower end portion of the main electrode is connected to the outer peripheral portion are provided. When the heat radiation amount of the connection portion can be sufficiently increased due to this feature, the connection portions are arranged along the plurality of first through
ベース板10の形状は特に限定されない。例えばほぼ正方形のベース板の上に4つの単位構造を形成しても良い。正方形のベース板の四隅に貫通孔を形成する場合はベース板の外縁に沿った場所でヒートシンクによる放熱効果が高くなるので、接続部をベース板の外縁に沿って並べればよい。また、ヒートシンク162以外の冷却器を用いてもよい。例えば水冷冷却器をベース板10の裏面に取り付けてもよい。
The shape of the
金属パターンに接続する半導体素子は、IGBTとダイオードに限定されない。半導体素子は、第1部分と第2部分の間で主電流を流し、第1部分が第1金属パターンと電気的に接続され、第2部分が第2金属パターンと電気的に接続されれば、具体的な構成は特に限定されない。第1部分の例はコレクタ又はカソードである。第2部分の例はエミッタ又はアノードである。半導体素子の一例としては、スイッチング素子又はダイオードがある。スイッチング素子としては、IGBT以外に、例えばMOSFET、SJMOS、又はJFETがある。 Semiconductor elements connected to the metal pattern are not limited to IGBTs and diodes. If the semiconductor element passes a main current between the first part and the second part, the first part is electrically connected to the first metal pattern, and the second part is electrically connected to the second metal pattern. The specific configuration is not particularly limited. An example of the first part is a collector or a cathode. An example of the second part is an emitter or an anode. An example of the semiconductor element is a switching element or a diode. As the switching element, there is, for example, a MOSFET, an SJMOS, or a JFET other than the IGBT.
また、半導体素子は珪素で形成してもよいし、珪素よりもバンドギャップが大きいワイドバンドギャップ半導体で形成してもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。ワイドバンドギャップ半導体によって形成された半導体素子は、耐電圧及び許容電流密度が高いので大電流を流すことが多い。そのため、半導体素子の高温時と低温時の温度差が大きくなり、接続部が劣化しやすい。この場合、本発明の実施の形態1に係る構成を採用して接続部の放熱性を高めることが特に重要である。 The semiconductor element may be formed of silicon or a wide band gap semiconductor having a band gap larger than that of silicon. The wide band gap semiconductor is, for example, silicon carbide, a gallium nitride-based material, or diamond. A semiconductor element formed of a wide band gap semiconductor has a high withstand voltage and a high allowable current density, and thus a large current flows in many cases. For this reason, the temperature difference between the high temperature and the low temperature of the semiconductor element becomes large, and the connection portion is likely to deteriorate. In this case, it is particularly important to employ the configuration according to the first embodiment of the present invention to improve the heat dissipation of the connection portion.
なお、ワイドバンドギャップ半導体によって形成された半導体素子を採用することで、半導体装置の小型化が可能となる。上記の各変形は以下の実施の形態に係る半導体装置にも応用できる。 Note that the semiconductor device can be miniaturized by employing a semiconductor element formed of a wide band gap semiconductor. Each of the above modifications can also be applied to semiconductor devices according to the following embodiments.
実施の形態2.
本発明の実施の形態2に係る半導体装置は、実施の形態1の半導体装置と一致点が多いので、実施の形態1の半導体装置との相違点を中心に説明する。図8は、本発明の実施の形態2に係る半導体装置の内部構造の平面図である。
Embodiment 2. FIG.
Since the semiconductor device according to the second embodiment of the present invention has many points of coincidence with the semiconductor device according to the first embodiment, the differences from the semiconductor device according to the first embodiment will be mainly described. FIG. 8 is a plan view of the internal structure of the semiconductor device according to the second embodiment of the present invention.
ベース板10の上には複数の単位構造が形成されている。複数の単位構造は、3つの第1単位構造400、420、430と、3つの第2単位構造440、460、470を備えている。3つの第1単位構造400、420、430はベース板10の第1辺10a側に形成されている。3つの第2単位構造440、460、470はベース板10の第2辺10b側に形成されている。3つの第1単位構造400、420、430と3つの第2単位構造440、460、470は、第1辺10aと第2辺10bの間にこれらと平行に伸びる想像線を対称軸とする線対称となっている。
A plurality of unit structures are formed on the
まず第1単位構造について説明する。3つの第1単位構造400、420、430は同じ構成を有しているのでここでは第1単位構造400について説明する。絶縁基板20の上には相互に絶縁された第1金属パターン402、第2金属パターン404、及び第3金属パターン406が形成されている。第2金属パターン404の主電流が流れる方向の長さは、第2金属パターン404の幅を2倍した値より大きくなっている。
First, the first unit structure will be described. Since the three
3つのIGBT408のコレクタと3つのダイオード410のカソードが第1金属パターン402に接続されている。同様に、3つのIGBTのコレクタと3つのダイオードのカソードが第3金属パターン406に接続されている。第2金属パターン404には、例えばアルミで形成されたワイヤを介してIGBTのエミッタとダイオードのアノードが電気的に接続されている。
The collectors of the three
第1主電極は第1下端部412a、412bを有している。第1下端部412aは第1金属パターン402に接続されている。第1下端部412bは第3金属パターン406に接続されている。第2金属パターン404には第2主電極の第1下端部414が接続されている。
The first main electrode has first
次いで、第2単位構造について説明する。3つの第2単位構造440、460、470は同じ構成を有しているのでここでは第2単位構造440について説明する。絶縁基板40の上には相互に絶縁された第1金属パターン442、第2金属パターン444、及び第3金属パターン446が形成されている。
Next, the second unit structure will be described. Since the three
3つのIGBT448のコレクタと3つのダイオード450のカソードが第1金属パターン442に接続されている。同様に、3つのIGBTのコレクタと3つのダイオードのカソードが第3金属パターン446に接続されている。第2金属パターン444には、ワイヤを介してIGBTのエミッタとダイオードのアノードが電気的に接続されている。
The collectors of the three
第1主電極は第2下端部452a、452bを有している。第1下端部452aは第1金属パターン442に接続されている。第1下端部452bは第3金属パターン446に接続されている。第2金属パターン444には第2主電極の第2下端部454が接続されている。
The first main electrode has second
図9は、本発明の実施の形態2に係る主電極等の斜視図である。第1主電極500と第2主電極510が示されている。本発明の実施の形態2に係る半導体装置の特徴は、第1主電極500が、4つの下端部(第1下端部412a、412b、及び第2下端部452a、452b)を備えたことである。この特徴によれば第1主電極500の接続部の数は4つとなるので、実施の形態1に係る半導体装置のように第1主電極100の接続部の数が2つの場合と比較して、個々の接続部の電流密度を下げることが可能となる。従って、接続部の劣化を抑制できる。
FIG. 9 is a perspective view of the main electrode and the like according to Embodiment 2 of the present invention. A first
実施の形態3.
本発明の実施の形態3に係る半導体装置は、実施の形態2の半導体装置と一致点が多いので、実施の形態2の半導体装置との相違点を中心に説明する。図10は、本発明の実施の形態3に係る半導体装置の内部構造の平面図である。
Embodiment 3 FIG.
Since the semiconductor device according to the third embodiment of the present invention has many points of coincidence with those of the semiconductor device of the second embodiment, differences from the semiconductor device of the second embodiment will be mainly described. FIG. 10 is a plan view of the internal structure of the semiconductor device according to the third embodiment of the present invention.
第2主電極は第1下端部414a、414bを有している。第1下端部414a、414bは第2金属パターン404に接続されている。また、第2主電極は第2下端部454a、454bを有している。第2下端部454a、454bは第2金属パターン444に接続されている。図11は、本発明の実施の形態3に係る第2主電極等の斜視図である。第2主電極600が示されている。また、図11では第1主電極は省略している。
The second main electrode has first
第2主電極600は、4つの下端部(第1下端部414a、414b、及び第2下端部454a、454b)を備えている。この特徴によれば第2主電極600の接続部の数は4つとなるので、実施の形態1に係る半導体装置のように第2主電極110の接続部の数が2つの場合と比較して、個々の接続部の電流密度を下げることが可能となる。従って、接続部の劣化を抑制できる。
The second
実施の形態4.
本発明の実施の形態4に係る半導体装置は、実施の形態3の半導体装置と一致点が多いので、実施の形態3の半導体装置との相違点を中心に説明する。図12は、本発明の実施の形態4に係る半導体装置の内部構造の平面図である。
Embodiment 4 FIG.
Since the semiconductor device according to the fourth embodiment of the present invention has many points of coincidence with the semiconductor device of the third embodiment, the description will focus on differences from the semiconductor device of the third embodiment. FIG. 12 is a plan view of the internal structure of the semiconductor device according to the fourth embodiment of the present invention.
第2主電極の第1下端部414aは、第1下端部414bよりもベース板10の外縁から遠い場所にある。第2主電極の第2下端部454aは、第2下端部454bよりもベース板10の外縁から遠い場所にある。図13は、本発明の実施の形態4に係る第2主電極700等の斜視図である。第2主電極700の上端部702は外部に露出する部分である。
The first
接続部のレイアウトの都合上、ある接続部が他の接続部よりもベース板の外縁から離れる場合がある。実施の形態4の半導体装置では、第1下端部414aと第2下端部454aが他の下端部よりもベース板10の外縁から離れている。しかしながら、第1下端部414aと第2下端部454aを含むすべての下端部は、第1辺側位置又は第2辺側位置にある。よって、すべての接続部の劣化を抑制できる。
Due to the layout of the connecting portion, a certain connecting portion may be farther from the outer edge of the base plate than the other connecting portions. In the semiconductor device of the fourth embodiment, the first
ところで、本発明の実施の形態2−4の半導体装置は、主電極が4つの下端部を有することが特徴である。より具体的には、主電極は第1下端部を2つ有し、かつ第2下端部を2つ有する。これにより個々の接続部の電流密度を低減できる。なお、第1下端部と第2下端部の数は2つに限定されず、主電極は第1下端部を2つ以上有し、かつ第2下端部を2つ以上有することで個々の接続部の電流密度を低減できる。 By the way, the semiconductor device according to the embodiment 2-4 of the present invention is characterized in that the main electrode has four lower end portions. More specifically, the main electrode has two first lower end portions and two second lower end portions. Thereby, the current density of each connection part can be reduced. Note that the number of the first lower end and the second lower end is not limited to two, and the main electrode has two or more first lower ends and two or more second lower ends, so that individual connections can be made. The current density of the part can be reduced.
上記の各実施の形態に係る半導体装置の特徴を適宜に組み合わせて、本発明の効果を高めても良い。 The effects of the present invention may be enhanced by appropriately combining the features of the semiconductor devices according to the above embodiments.
10 ベース板、 10a 第1辺、 10b 第2辺、 12 複数の第1貫通孔、 14 複数の第2貫通孔、 16,60,70 第1単位構造、 18,80,90 第2単位構造、 20,40 絶縁基板、 22,42 第1金属パターン、 24,44 第2金属パターン、 26,46 IGBT、 28,48 ダイオード、 30,50 ワイヤ、 32,34,62,64,72,74 第1下端部、 52,54,82,84,92,94 第2下端部、 100 第1主電極、 110 第2主電極、 102,112 上端部、 160 ねじ、 162 ヒートシンク、 164 ケース、 400,420,430 第1単位構造、 440,460,470 第2単位構造、 412a,412b,414a,414b 第1下端部、 452a,452b,454a,454b 第2下端部、500 第1主電極、 510,600,700 第2主電極 10 base plate, 10a first side, 10b second side, 12 plural first through holes, 14 plural second through holes, 16, 60, 70 first unit structure, 18, 80, 90 second unit structure, 20, 40 Insulating substrate, 22, 42 First metal pattern, 24, 44 Second metal pattern, 26, 46 IGBT, 28, 48 Diode, 30, 50 Wire, 32, 34, 62, 64, 72, 74 First Lower end, 52, 54, 82, 84, 92, 94 second lower end, 100 first main electrode, 110 second main electrode, 102, 112 upper end, 160 screw, 162 heat sink, 164 case, 400, 420, 430 First unit structure, 440, 460, 470 Second unit structure, 412a, 412b, 414a, 414b First lower end, 452a, 452b, 454a, 454b Second End, 500 a first main electrode, 510,600,700 second main electrode
Claims (14)
前記ベース板の第1辺側に形成された第1単位構造と、
前記ベース板の前記第1辺に対向する第2辺側に形成された第2単位構造と、
上端部が外部に露出した高電位側主電極及び低電位側主電極と、を備え、
前記第1単位構造及び前記第2単位構造は、
前記ベース板に固定された絶縁基板と、
前記絶縁基板の上に形成され、かつ、前記第1単位構造のうち前記第1辺に最も近い外周部又は前記第2単位構造のうち前記第2辺に最も近い外周部に延在した金属パターンと、
前記金属パターンと電気的に接続された半導体素子と、を備え、
前記高電位側主電極及び前記低電位側主電極は、各下端部が前記金属パターンのうち前記ベース板の外縁に最も近い部分である外周部に接続されたことを特徴とする半導体装置。 A base plate formed in a square shape in plan view;
A first unit structure formed on the first side of the base plate;
A second unit structure formed on the second side facing the first side of the base plate;
A high-potential side main electrode and a low-potential side main electrode with the upper end exposed to the outside,
The first unit structure and the second unit structure are:
An insulating substrate fixed to the base plate;
A metal pattern formed on the insulating substrate and extending to an outer peripheral portion closest to the first side of the first unit structure or an outer peripheral portion closest to the second side of the second unit structure. When,
A semiconductor element electrically connected to the metal pattern,
The high-potential side main electrode and the low-potential side main electrode each have a lower end connected to an outer peripheral portion that is a portion closest to the outer edge of the base plate in the metal pattern.
前記下端部はすべて、前記複数の第1貫通孔又は前記複数の第2貫通孔に沿って並んだことを特徴とする請求項1に記載の半導体装置。 A plurality of first through holes along the first side of the base plate and a plurality of second through holes along the second side opposite to the first side are formed in the base plate,
2. The semiconductor device according to claim 1, wherein all of the lower end portions are arranged along the plurality of first through holes or the plurality of second through holes.
前記ねじにより前記ベース板の裏面に接続された冷却器と、を備えたことを特徴とする請求項3に記載の半導体装置。 Screws passing through the plurality of first through holes and the plurality of second through holes;
The semiconductor device according to claim 3, further comprising a cooler connected to the back surface of the base plate by the screw.
前記半導体素子は、第1部分と第2部分の間で主電流を流し、前記第1部分が前記第1金属パターンと電気的に接続され、前記第2部分が前記第2金属パターンと電気的に接続され、
前記高電位側主電極又は前記低電位側主電極は、前記第1金属パターンに接続された第1主電極と、前記第2金属パターンに接続された第2主電極と、を備えたことを特徴とする請求項1に記載の半導体装置。 The metal pattern includes a first metal pattern and a second metal pattern insulated from the first metal pattern,
The semiconductor element passes a main current between a first portion and a second portion, the first portion is electrically connected to the first metal pattern, and the second portion is electrically connected to the second metal pattern. Connected to
The high potential side main electrode or the low potential side main electrode includes a first main electrode connected to the first metal pattern, and a second main electrode connected to the second metal pattern. The semiconductor device according to claim 1.
前記ベース板の前記第1辺側に形成された第1単位構造と、
前記ベース板の前記第2辺側に形成された第2単位構造と、
上端部が外部に露出した高電位側主電極及び低電位側主電極と、を備え、
前記第1単位構造及び前記第2単位構造は、
前記ベース板に固定された絶縁基板と、
前記絶縁基板の上に形成され、かつ、前記第1単位構造のうち前記第1辺に最も近い外周部又は前記第2単位構造のうち前記第2辺に最も近い外周部に延在した金属パターンと、
前記金属パターンと電気的に接続された半導体素子と、を備え、
前記高電位側主電極及び前記低電位側主電極は、各下端部が前記金属パターンに接続され、
前記高電位側主電極及び前記低電位側主電極の前記各下端部は、前記第1辺から前記第2辺に向かって前記第1辺から前記第2辺までの距離の1/4だけ進んだ場所よりも前記第1辺側、又は、前記第2辺から前記第1辺に向かって前記第2辺から前記第1辺までの距離の1/4だけ進んだ場所よりも前記第2辺側の部分にあることを特徴とする半導体装置。 A base plate that is formed in a quadrangle in a plan view and has a first side and a second side opposite to the first side;
A first unit structure formed on the first side of the base plate;
A second unit structure formed on the second side of the base plate;
A high-potential side main electrode and a low-potential side main electrode with the upper end exposed to the outside,
The first unit structure and the second unit structure are:
An insulating substrate fixed to the base plate;
A metal pattern formed on the insulating substrate and extending to an outer peripheral portion closest to the first side of the first unit structure or an outer peripheral portion closest to the second side of the second unit structure. When,
A semiconductor element electrically connected to the metal pattern,
Each of the high potential side main electrode and the low potential side main electrode is connected to the metal pattern at each lower end,
Each lower end of the high-potential-side main electrode and the low-potential-side main electrode, only 1/4 of the distance towards from the first side to the second side from the first side to the second side progressed The second side from the first side or the second side from the second side toward the first side by a quarter of the distance from the second side to the first side. A semiconductor device characterized by being in a side portion.
前記貫通孔を貫通するねじと、
前記ねじによって、前記ベース板の裏面に接続された冷却器と、を備えたことを特徴とする請求項11に記載の半導体装置。 A through hole is formed on the first side or the second side of the base plate,
A screw passing through the through hole;
The semiconductor device according to claim 11, further comprising: a cooler connected to the back surface of the base plate by the screw.
前記高電位側主電極又は前記低電位側主電極は、前記第1金属パターンと前記第3金属パターンに接続された第1主電極と、前記第2金属パターンに接続された第2主電極と、を備えたことを特徴とする請求項1又は2に記載の半導体装置。 The metal pattern includes a first metal pattern, a second metal pattern, and a third metal pattern that are insulated from each other.
The high potential side main electrode or the low potential side main electrode includes a first main electrode connected to the first metal pattern and the third metal pattern, and a second main electrode connected to the second metal pattern, The semiconductor device according to claim 1, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180051A JP6402813B2 (en) | 2017-09-20 | 2017-09-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180051A JP6402813B2 (en) | 2017-09-20 | 2017-09-20 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015519537A Division JP6213562B2 (en) | 2013-05-29 | 2013-05-29 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018014522A JP2018014522A (en) | 2018-01-25 |
JP6402813B2 true JP6402813B2 (en) | 2018-10-10 |
Family
ID=61020302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180051A Active JP6402813B2 (en) | 2017-09-20 | 2017-09-20 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6402813B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019175950A1 (en) * | 2018-03-13 | 2019-09-19 | 新電元工業株式会社 | Electronic module and power supply device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3269745B2 (en) * | 1995-01-17 | 2002-04-02 | 株式会社日立製作所 | Modular semiconductor device |
JP6253409B2 (en) * | 2011-07-11 | 2017-12-27 | 三菱電機株式会社 | Power semiconductor module |
-
2017
- 2017-09-20 JP JP2017180051A patent/JP6402813B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018014522A (en) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10522517B2 (en) | Half-bridge power semiconductor module and manufacturing method therefor | |
JP6253409B2 (en) | Power semiconductor module | |
CN106252320B (en) | Semiconductor device with a plurality of semiconductor chips | |
US11515292B2 (en) | Semiconductor device | |
JP5357315B1 (en) | Semiconductor device | |
WO2017056176A1 (en) | Semiconductor device and semiconductor module provided with same | |
JP2013033812A (en) | Power semiconductor module | |
JP6213562B2 (en) | Semiconductor device | |
JP2007243018A (en) | Cell arrangement method of semiconductor device | |
JP2007110002A (en) | Semiconductor device | |
JP2019079839A (en) | Semiconductor power module | |
JP6480856B2 (en) | Semiconductor module | |
JP6402813B2 (en) | Semiconductor device | |
JP2015006017A (en) | Power conversion device | |
JP7106981B2 (en) | Reverse conducting semiconductor device | |
JP6790432B2 (en) | Heat dissipation structure of semiconductor devices | |
JP6642719B2 (en) | Semiconductor device | |
JP2017022209A (en) | Semiconductor module | |
US20230170292A1 (en) | Semiconductor device | |
JP3226512U (en) | Power controller with heat dissipation function | |
JP2003007969A (en) | Semiconductor module and power converter | |
JP4943373B2 (en) | Device mounting method | |
JP2013232445A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6402813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |