Nothing Special   »   [go: up one dir, main page]

JP6372898B2 - 磁気遮蔽集積回路パッケージ - Google Patents

磁気遮蔽集積回路パッケージ Download PDF

Info

Publication number
JP6372898B2
JP6372898B2 JP2016540865A JP2016540865A JP6372898B2 JP 6372898 B2 JP6372898 B2 JP 6372898B2 JP 2016540865 A JP2016540865 A JP 2016540865A JP 2016540865 A JP2016540865 A JP 2016540865A JP 6372898 B2 JP6372898 B2 JP 6372898B2
Authority
JP
Japan
Prior art keywords
die
magnetic field
particles
mold compound
absorb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016540865A
Other languages
English (en)
Other versions
JP2016532309A (ja
Inventor
エル． サンクマン、ロバート
エル． サンクマン、ロバート
イー． ニコノフ、ディミトリ
イー． ニコノフ、ディミトリ
パン、ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016532309A publication Critical patent/JP2016532309A/ja
Application granted granted Critical
Publication of JP6372898B2 publication Critical patent/JP6372898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Hall/Mr Elements (AREA)

Description

本開示の複数の実施形態は、概して、集積回路の分野に関し、より詳細には、磁気遮蔽集積回路パッケージアセンブリ、及び磁気遮蔽パッケージアセンブリを製造する方法ならびに材料に関する。
新たなメモリ及びロジック技術は、データを格納及び操作するためにナノ磁気素子を用いる。これらの磁気ベースのシステムにおいて、論理値は、電子電荷または電流の流れと対照的に、磁気双極子または他の磁気特性に関連付けられることがある。このような磁気システムは、従来のメモリ及びロジックシステムに比して、電力消費及び性能上の利点を提供することがある。しかしながら、磁気ベースのシステムは、新たな課題をもたらしている。具体的には、ナノ磁気素子は、外部磁場に露出された場合に、破損またはエラーを生じやすいことがある。
複数の実施形態は、以下の詳細な説明を複数の添付図面と併せて参照することによって、容易に理解されよう。この説明を容易にすべく、同様の参照番号は、同様の構造的要素を示す。複数の実施形態は、複数の添付図面の複数の図において、限定としてではなく、例として示されるものである。
いくつかの実施形態に係るフリップチップボールグリッドアレイ（ＢＧＡ）構成によるパッケージアセンブリの側断面図を模式的に示す。 いくつかの実施形態に係るフリップチップＢＧＡ構成における複数のダイを含むパッケージアセンブリの側断面図を模式的に示す。 いくつかの実施形態に係るファンアウト型ウェハレベルパッケージ（ＦＯＷＬＰ）または組み込み型ウェハレベルボールグリッドアレイ（ｅＷＬＢ）構成によるパッケージアセンブリの側断面図を模式的に示す。 いくつかの実施形態に係るワイヤボンドボールグリッドアレイ（ＷＢ−ＢＧＡ）構成によるパッケージアセンブリの側断面図を模式的に示す。 いくつかの実施形態に係るリードフレームベースのパッケージ構成によるパッケージアセンブリの側断面図を模式的に示す。 いくつかの実施形態に係るバンプレスビルドアップ層（ＢＢＵＬ）構成によるパッケージアセンブリの側断面図を模式的に示す。 いくつかの実施形態に係る３次元ダイのバンプレスビルドアップ層（ＢＢＵＬ）構成によるパッケージアセンブリの側断面図を模式的に示す。 いくつかの実施形態に係るヒートスプレッダを含む３次元（３Ｄ）積層ダイのバンプレスビルドアップ層（ＢＢＵＬ）構成によるパッケージアセンブリの側断面図を模式的に示す。 いくつかの実施形態に係る、本明細書において説明されるＩＣパッケージアセンブリを含むコンピューティングデバイスを模式的に示す。 いくつかの実施形態に係るＩＣパッケージアセンブリの製造方法のフロー図を模式的に示す。
本開示の複数の実施形態は、磁気遮蔽集積回路パッケージアセンブリ、集積回路パッケージアセンブリの磁気遮蔽材料、磁気遮蔽パッケージングアセンブリの製造方法を説明する。これらの実施形態は、磁気ベースのデバイスをよりロバストにし、これらがさらなる環境において実行可能となるように、磁気ベースの集積回路を外部磁場から防護または保護するように設計される。以下の説明において、例示的な実装の様々な態様が説明されるが、ここで、これらの機能の本質を他の当業者に伝えるべく、当業者によって一般に用いられる用語を用いる。しかしながら、本開示の複数の実施形態は、説明される態様のいくつかのみによって実施可能であることが、当業者には明らかであろう。説明目的のために、具体的な数、材料及び構成は、例示的な実装の十分な理解を与えるべく、説明される。しかしながら、本開示の複数の実施形態は、具体的な詳細がなくとも実施可能であることは、当業者には明らかであろう。他の複数の例において、周知の特徴は、例示的な実装を不明瞭にしないよう、省略または簡略化される。
以下の詳細な説明において、その一部を形成する複数の添付図面が参照されるが、ここで、全体を通して同様の番号は同様の部分を示し、本開示の主題が実施可能である複数の実施形態が例示として示される。複数の他の実施形態が利用可能であり、構造的または論理的変更が本開示の範囲から逸脱することなくなされ得ることを理解されたい。従って、以下の詳細な説明は、限定的な意味でとられるべきではなく、複数の実施形態の範囲は、添付された特許請求の範囲及びこれらの均等物によって定義される。
本開示の目的のために、「Ａ及び／またはＢ」という語句は、（Ａ）、（Ｂ）、または（Ａ及びＢ）を意味する。本開示の目的のために、「Ａ、Ｂ、及び／またはＣ」という語句は、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、または（Ａ、Ｂ及びＣ）を意味する。
本説明は、頂／底、中／外、上／下等のような全体像ベースの記載を用いることがある。このような記載は、単に、説明を容易にするために用いられるものであって、本明細書において説明される複数の実施形態の適用をいずれかの具体的な方向に限定することが意図されるものではない。
本説明は、「実施形態において」、「複数の実施形態において」、または「いくつかの実施形態において」という語句を用いることがあるが、これらの各々は、同じまたは異なる実施形態のうち１つまたは複数を指してもよい。さらに、本開示の複数の実施形態に関して用いられる「備える」、「含む」、「有する」等の用語は、同義語である。
「に結合される」という用語が、その派生語と共に、本明細書において用いられることがある。「結合される」は、以下のうち１つまたは複数を意味してもよい。「結合される」は、２つまたはそれより多くの要素が、直接物理的または電気的に接触することを意味してもよい。しかしながら、「結合される」は、２つまたはそれより多くの要素が、互いに間接的に接触するが、互いにさらに協働または相互作用することをさらに意味してもよく、１つまたは複数の他の要素が、互いに結合されると言われている複数の要素間で結合または接続されることを意味してもよい。「直接結合される」という用語は、２つまたはそれより多くの要素が直接接触することを意味してもよい。
様々な実施形態において、「第２の特徴部上に、形成、堆積（ｄｅｐｏｓｉｔｅｄ）、または配置される第１の特徴部」という語句は、第１の特徴部が第２の特徴部の上に形成、堆積、または配置され、第１の特徴部の少なくとも一部が第２の特徴部の少なくとも一部と直接接触（例えば、直接物理的及び／または電気的に接触）すること、または、間接的に接触（例えば、第１の特徴部及び第２の特徴部の間の１つまたは複数の他の特徴部を有する）することを意味してもよい。
本明細書において用いられるように、「モジュール」という用語は、特定用途向け集積回路（ＡＳＩＣ）、電子回路、システムオンチップ（ＳｏＣ）、１つまたは複数のソフトウェアまたはファームウェアプログラムを実行するプロセッサ（共有、専用、またはグループ）及び／またはメモリ（共有、専用、またはグループ）、組み合わせロジック回路、及び／または説明される機能性を提供する他の適切なコンポーネントの一部であるか、またはこれらを含むことを指してもよい。
図１は、複数の特定の実施形態に係るパッケージアセンブリ１００を示す。図１に示されるパッケージアセンブリ１００は、フリップチップＢＧＡ構成による。パッケージアセンブリ１００は、ここでボールグリッドアレイ（ＢＧＡ）１０２として示されるパッケージレベルの相互接続を含んでもよい。任意の適切なパッケージレベルの相互接続が、用いられてもよい。パッケージアセンブリ１００は、ダイ１０８が結合可能なパッケージ基板１０４をさらに含んでもよい。ダイ１０８は、能動的及び／または受動的デバイスを含んでもよく、磁気ベースのメモリまたはロジックを含んでもよい。いくつかの実施形態において、ダイ１０８は、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサのようなプロセッサを含んでもよい。磁気ベースのメモリまたはロジックは、限定されるものではないが、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、スピントルク注入磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）、熱アシストスイッチ磁気抵抗ランダムアクセスメモリ（ＴＡＳ−ＭＲＡＭ）、及びスピントロニクスロジックを含んでもよい。ダイ１０８は、ＢＧＡ１１０のようなダイレベルの相互接続を介してパッケージ基板１０４に接続されてもよい。複数の図は、代表的なものであり、実際、パッケージアセンブリ１００は、明確性のために本明細書において具体的には説明されない複数の付加的な特徴を含んでもよい。例えば、ＢＧＡ１１０をパッケージレベルの相互接続（ＢＧＡ）１０２に電気的に結合させるための付加的な構造が、存在してもよい。
パッケージアセンブリ１００は、パッケージ基板１０４及びダイ１０８の上に堆積されるモールド化合物（１０６及び１１２の組み合わせ）を含んでもよい。モールド化合物は、マトリックスコンポーネント１０６及び複数の磁場吸収粒子１１２を含んでもよい。複数の磁場吸収粒子１１２は、外部磁場を減衰させ、このような外部磁場からダイ１０８を遮蔽するように機能する。マトリックスコンポーネント１０６は、エポキシ、複数の他のポリマ材料、または任意の他の適切なマトリックス材料を含んでもよい。複数の磁場吸収粒子１１２は、例えば、酸化鉄、ニッケル鉄合金、またはコバルト鉄合金のような強磁性材料を含んでもよい。複数の磁場吸収粒子１１２は、磁気特性を高めるべく、少量の他の要素をさらに含んでもよい。例えば、複数の磁場吸収粒子１１２は、典型的にはＮｉ、Ｉｎ、Ｃｕ及びＣｒから構成される「ミューメタル」を含んでもよい。「ミューメタル」は、１００，０００近い相対透磁率を有することがある。複数の磁場吸収粒子１１２は、外部磁場を減衰させ、そこからダイ１０８を遮蔽するために十分な透磁率特性を有する複数の他の適切な材料を含んでもよい。
材料及びマトリックスコンポーネント１０６と磁場吸収粒子１１２との間の比率の具体的な選択は、最終的な化合物における所望の特性、及びパッケージアセンブリが用いられる用途ならびに環境に依存する。概して、磁場吸収粒子１１２の濃度が高いほど、遮蔽効果はより大きくなり、外部磁場のより大きい減衰が可能となる。例えば、磁場吸収粒子１１２の濃度は、体積百分率で７０％のオーダであってもよい。磁場吸収粒子１１２の濃度を体積百分率で８０％−９０％またはそれより高くして用いることは、いくつかの用途にとって有益なことがある。
磁気遮蔽に加えて、熱特性が、マトリックスコンポーネント１０６及び複数の磁場吸収粒子１１２の両方を選択する場合に考慮されなければならない。例えば、組み合わせられたモールド化合物（１０６及び１１２の組み合わせ）の熱膨張係数は、熱サイクルの間に適切な接着を確実にし、剥離を防止すべく、ダイ１０８及びパッケージ基板１０４のものと十分に近い値でなければならない。さらに、複数の磁場吸収粒子１１２は、マトリックスコンポーネント１０６と比較して、より高い熱伝導性を示してもよい。この結果、組み合わせられたモールド化合物（１０６及び１１２の組み合わせ）の熱伝導性が増すことがあり、これは、ダイ１０８またはパッケージ基板１０４から望ましくない熱を逃がす上で有益なことがある。
ナノ磁石をスイッチするために必要とされる磁場は、ナノ磁石の構造に応じて異なるが、３０エルステッド（Ｏｅ）までのオーダである。例えば、いくつかのナノ磁石は、スイッチのために３０Ｏｅから５００Ｏｅの間の磁場を必要とすることで知られる。いくつかの環境（外部）磁場は、ナノ磁石をスイッチするために必要とされる範囲とオーバラップし、従って、磁気メモリに格納されるデータを破損し、磁気ロジックにおいてエラーをもたらす可能性を生じさせる。ソレノイドは、１００Ｏｅ−３００Ｏｅの場を生成し得るが、例えば、標準的な冷却磁石は、５０Ｏｅの磁場を生成する。これらの場の数値を前提とすると、このような一般的な環境磁場が、磁気メモリまたは磁気ロジックに悪影響を与える可能性がある。複数の磁場吸収粒子１１２をモールド化合物に含めることによって、これらの環境磁場は、ダイ１０８に含まれる磁気メモリまたはロジックに対するあらゆる悪影響を排除及び／または軽減すべく、吸収及び／または減衰され得る。モールド化合物の詳細が図１を参照して説明されるが、これらは、本明細書において説明される複数の実施形態の各々に適用される。
図２は、複数の特定の実施形態に係るパッケージアセンブリ２００を示す。図２に示されるパッケージアセンブリ２００は、フリップチップＢＧＡマルチチップパッケージ（ＦＣＢＧＡ−ＭＣＰ）構成による。パッケージアセンブリ２００は、ここでボールグリッドアレイ（ＢＧＡ）２０２として示されるパッケージレベルの相互接続を含んでもよい。任意の適切なパッケージレベルの相互接続が、用いられてもよい。パッケージアセンブリ２００は、２つのダイ２０８、２１４が結合可能なパッケージ基板２０４をさらに含んでもよい。ダイ２０８、２１４は、図１においてダイ１０８に関連して上述されたように、能動的及び／または受動的デバイスを含んでもよく、磁気ベースのメモリまたはロジックを含んでもよい。いくつかの実施形態において、ダイ２０８、２１４は、例えば、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサのようなプロセッサを含んでもよい。ダイ２０８、２１４は、ＢＧＡ２１０、２１６のようなダイレベルの相互接続を介してパッケージ基板２０４に接続されてもよい。パッケージアセンブリ２００は、パッケージ基板２０４及びダイ２０８、２１４の上に堆積されるモールド化合物（２０６及び２１２の組み合わせ）をさらに含んでもよい。モールド化合物は、マトリックスコンポーネント２０６及び複数の磁場吸収粒子２１２を含んでもよい。モールド化合物の材料及び比率は、図１に関して説明される原理に従って選択されてもよい。
図３は、複数の特定の実施形態に係るパッケージアセンブリ３００を示す。図３に示されるパッケージアセンブリ３００は、ファンアウトウェハレベルパッケージ（ＦＯＷＬＰ）によるものであり、これは、場合により、組み込み型ウェハレベルボールグリッドアレイ（ｅＷＬＢ）構成とも称される。パッケージアセンブリ３００は、ここでボールグリッドアレイ（ＢＧＡ）３０２として示されるパッケージレベルの相互接続を含んでもよい。任意の適切なパッケージレベルの相互接続が、用いられてもよい。パッケージアセンブリ３００は、ダイ３０８が結合可能なパッケージ基板３０４をさらに含んでもよい。図３に示される構成において、パッケージ基板３０４は、ＦＯＷＬＰ／ｅＷＬＢパッケージアセンブリにおいて一般的であるように、１つまたは複数の再配線層（不図示）を含んでもよい。ダイ３０８は、図１においてダイ１０８に関連して上述されたように、能動的及び／または受動的デバイスを含んでもよく、磁気ベースのメモリまたはロジックを含んでもよい。いくつかの実施形態において、ダイ３０８は、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサのようなプロセッサを含んでもよい。ダイ３０８は、任意の適切な技術を介してパッケージ基板３０４に接続されてもよい。パッケージアセンブリ３００は、パッケージ基板３０４及びダイ３０８の上に堆積されるモールド化合物（３０６及び３１２の組み合わせ）をさらに含んでもよい。モールド化合物は、マトリックスコンポーネント３０６及び複数の磁場吸収粒子３１２を含んでもよい。モールド化合物の材料及び比率は、図１に関して説明される原理に従って選択されてもよい。
図４は、複数の特定の実施形態に係るパッケージアセンブリ４００を示す。図４に示されるパッケージアセンブリ４００は、ワイヤボンドＢＧＡ（ＷＢ−ＢＧＡ）構成による。パッケージアセンブリ４００は、ここでボールグリッドアレイ（ＢＧＡ）４０２として示されるパッケージレベルの相互接続を含んでもよい。任意の適切なパッケージレベルの相互接続が、用いられてもよい。パッケージアセンブリ４００は、ダイ４０８が結合可能なパッケージ基板４０４をさらに含んでもよい。ダイ４０８は、パッケージレベルの相互接続（ＢＧＡ）４０２に、複数のワイヤ４１０を介して電気的に結合されてもよい。複数のワイヤ４１０は、ダイ４０８上の接触部を、パッケージ基板４０４を通りＢＧＡ４０２にまで形成された導電経路（具体的には示されていない）に電気的に結合してもよい。ダイ４０８は、図１においてダイ１０８に関連して上述されたように、能動的及び／または受動的デバイスを含んでもよく、磁気ベースのメモリまたはロジックを含んでもよい。いくつかの実施形態において、ダイ４０８は、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサのようなプロセッサを含んでもよい。ダイ４０８は、任意の適切な技術を介してパッケージ基板４０４に接続されてもよい。パッケージアセンブリ４００は、パッケージ基板４０４及びダイ４０８の上に堆積されるモールド化合物（４０６及び４１２の組み合わせ）をさらに含んでもよい。モールド化合物は、マトリックスコンポーネント４０６及び複数の磁場吸収粒子４１２を含んでもよい。モールド化合物の材料及び比率は、図１に関して説明される原理に従って選択されてもよい。
図５は、複数の特定の実施形態に係るパッケージアセンブリ５００を示す。図５に示されるパッケージアセンブリ５００は、リードフレームベースのパッケージ構成による。パッケージアセンブリ５００は、ここでリードフレーム５０２として示されるパッケージレベルの相互接続を含んでもよい。任意の適切なパッケージレベルの相互接続が、用いられてもよい。パッケージアセンブリ５００は、リードフレーム５０２に結合されるダイ５０８をさらに含んでもよい。ダイ５０８は、図１においてダイ１０８に関連して上述されたように、能動的及び／または受動的デバイスを含んでもよく、磁気ベースのメモリまたはロジックを含んでもよい。いくつかの実施形態において、ダイ５０８は、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサのようなプロセッサを含んでもよい。ダイ５０８は、任意の適切な技術を介してリードフレーム５０２に接続されてもよい。ダイ５０８は、複数のワイヤ５１０を介してリードフレーム５０２に電気的に結合されてもよい。パッケージアセンブリ５００は、リードフレーム５０２及びダイ５０８の上に堆積されるモールド化合物（５０６及び５１２の組み合わせ）をさらに含んでもよい。モールド化合物は、マトリックスコンポーネント５０６及び複数の磁場吸収粒子５１２を含んでもよい。モールド化合物の材料及び比率は、図１に関連して上述される説明に従って選択されてもよい。
図６は、複数の特定の実施形態に係るパッケージアセンブリ６００を示す。図６に示されるパッケージアセンブリ６００は、バンプレスビルドアップ層（ＢＢＵＬ）構成による。パッケージアセンブリ６００は、ここでボールグリッドアレイ（ＢＧＡ）６０２として示されるパッケージレベルの相互接続を含んでもよい。任意の適切なパッケージレベルの相互接続が、用いられてもよい。パッケージアセンブリ６００は、ダイ６０８が図示されるように結合または組み込み可能なパッケージ基板６０４をさらに含んでもよい。ダイ６０８は、図１においてダイ１０８に関連して上述されたように、能動的及び／または受動的デバイスを含んでもよく、磁気ベースのメモリまたはロジックを含んでもよい。いくつかの実施形態において、ダイ６０８は、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサのようなプロセッサを含んでもよい。ダイ６０８は、任意の適切な技術を介してパッケージ基板６０４に接続されてもよい。パッケージアセンブリ６００は、パッケージ基板６０４及びダイ６０８の上に堆積されるモールド化合物（６０６及び６１２の組み合わせ）をさらに含んでもよい。モールド化合物は、マトリックスコンポーネント６０６及び複数の磁場吸収粒子６１２を含んでもよい。モールド化合物の材料及び比率は、図１に関して説明される原理に従って選択されてもよい。
図７は、複数の特定の実施形態に係るパッケージアセンブリ７００を示す。図７に示されるパッケージアセンブリ７００は、３次元（３Ｄ）積層ダイバンプレスビルドアップ層（ＢＢＵＬ）構成による。パッケージアセンブリ７００は、ここでボールグリッドアレイ（ＢＧＡ）７０２として示されるパッケージレベルの相互接続を含んでもよい。任意の適切なパッケージレベルの相互接続が、用いられてもよい。パッケージアセンブリ７００は、ダイ７０８が図示されるように結合または組み込み可能なパッケージ基板７０４をさらに含んでもよい。ダイ７０８は、図１においてダイ１０８に関連して上述されたように、能動的及び／または受動的デバイスを含んでもよく、磁気ベースのメモリまたはロジックを含んでもよい。いくつかの実施形態において、ダイ７０８は、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサのようなプロセッサを含んでもよい。ダイ７０８は、任意の適切な技術を介してパッケージ基板７０４に接続されてもよい。パッケージアセンブリ７００は、第１のダイ７０８上に取り付けられる第２のダイ７１４をさらに含んでもよい。第２のダイ７１４は、１つまたは複数のピラー７１０または複数の他の適切な接続技術によって、第１のダイ７０８に電気的に結合されてもよい。第２のダイ７１４は、第１のダイ７０８同様の能動的及び／または受動的デバイスを含んでもよい。いくつかの実施形態において、第１のダイ７０８は、プロセッサを含んでもよく、第２のダイ７１４は、主にメモリを含んでもよい。パッケージアセンブリ７００は、パッケージ基板７０４及びダイ７０８、７１４の上に堆積されるモールド化合物（７０６及び７１２の組み合わせ）をさらに含んでもよい。モールド化合物は、マトリックスコンポーネント７０６及び複数の磁場吸収粒子７１２を含んでもよい。モールド化合物の材料及び比率は、図１に関して説明される原理に従って選択されてもよい。
図８は、複数の特定の実施形態に係るパッケージアセンブリ８００を示す。図８に示されるパッケージアセンブリ８００は、ヒートスプレッダを含む３次元ダイのバンプレスビルドアップ層（ＢＢＵＬ）構成による。パッケージアセンブリ８００は、ここでボールグリッドアレイ（ＢＧＡ）８０２として示されるパッケージレベルの相互接続を含んでもよい。任意の適切なパッケージレベルの相互接続が、用いられてもよい。パッケージアセンブリ８００は、ダイ８０８が図示されるように結合または組み込み可能なパッケージ基板８０４をさらに含んでもよい。ダイ８０８は、図１においてダイ１０８に関連して上述されたように、能動的及び／または受動的デバイスを含んでもよく、磁気ベースのメモリまたはロジックを含んでもよい。いくつかの実施形態において、ダイ８０８は、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサのようなプロセッサを含んでもよい。ダイ８０８は、任意の適切な技術を介してパッケージ基板８０４に接続されてもよい。パッケージアセンブリ８００は、第１のダイ８０８上に取り付けられる第２のダイ８１４をさらに含んでもよい。第２のダイ８１４は、１つまたは複数のピラー８１０または複数の他の適切な接続技術によって、第１のダイ８０８に電気的に結合されてもよい。第２のダイ８１４は、ダイ８０８同様の能動的及び／または受動的デバイスを含んでもよい。いくつかの実施形態において、第１のダイ８０８は、プロセッサを含んでもよく、第２のダイ８１４は、主にメモリを含んでもよい。
パッケージアセンブリ８００は、ヒートスプレッダ８１６をさらに含んでもよい。ヒートスプレッダ８１６は、第２のダイ８１４から熱を逃すように第２のダイ８１４に取り付けられてもよい。パッケージアセンブリ８００は、パッケージ基板８０４及びダイ８０８、８１４の上に堆積されるモールド化合物（８０６及び８１２の組み合わせ）をさらに含んでもよい。モールド化合物は、マトリックスコンポーネント８０６及び複数の磁場吸収粒子８１２を含んでもよい。モールド化合物の材料及び比率は、図１に関して説明される原理に従って選択されてもよい。上述されたように、複数の磁場吸収粒子８１２は、これらの磁気遮蔽能力に加えて、有益な熱伝導特性を有してもよい。複数の磁場吸収粒子８１２は、パッケージ基板８０４及びダイ８０８、８１４から熱を逃がしやすくしてもよい。複数の磁場吸収粒子８１２は、熱をヒートスプレッダ８１６または対流冷却がより容易に適用可能な環境に逃がすことを補助してもよい。例えば、複数の磁場吸収粒子８１２は、パッケージ基板８０４及びダイ８０８、８１４から熱を除去するための複数の熱的経路を与えてもよい。複数の磁場吸収粒子８１２は、概して、パッケージ基板８０４及びダイ８０８からヒートスプレッダ８１６に熱を逃がす複数の鉛直な熱的経路を形成してもよい。複数の磁場吸収粒子８１２は、概して、パッケージ基板８０４及びダイ８０８、８１４から周辺環境に（例えば、図８における８０６の左右の端部において）熱を逃がすための複数の水平な熱的経路をさらに形成してもよい。複数のダイ（例えば、複数のプロセッサ）が縮小し続けて、より小さい寸法になるにつれて、（例えば、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサ）、オペレーション中より小さいダイの局所的ホットスポットは、例えば、ダイのエリア（例えば、アクティブ面）の全てまたは実質的に全てを含むダイのより大きいエリアを含んでもよい。複数の磁場吸収粒子８１２は、複数のより小さいダイのホットスポットから熱を逃がしやすくすべく、ダイのエリアの実質的に全てまたは全ての周りのモールド化合物に、拡散されてもよい。ヒートスプレッダは他の複数の図においては具体的に示されていないが、１つまたは複数のヒートスプレッダが、任意の実施形態に含まれてもよい。
本開示の複数の実施形態は、任意の適切なハードウェア及び／またはソフトウェアを用いて、所望の構成となるようにシステムに実装されてもよい。図９は、いくつかの実施形態に係る、本明細書において説明されるＩＣパッケージアセンブリ（例えば、図１―８のパッケージアセンブリ１００―８００の１つまたは複数）を含むコンピューティングデバイス９００を模式的に示す。コンピューティングデバイス９００は、マザーボード９０２のようなボードを収容するハウジングを含んでもよい。マザーボード９０２は、限定されるものではないが、プロセッサ９０４と少なくとも１つの通信チップ９０６とを含む多数のコンポーネントを含んでもよい。プロセッサ９０４は、マザーボード９０２に物理的かつ電気的に結合されてもよい。いくつかの実装において、少なくとも１つの通信チップ９０６は、マザーボード９０２に物理的かつ電気的にさらに結合されてもよい。複数のさらなる実装において、通信チップ９０６は、プロセッサ９０４の一部であってもよい。
その用途に応じて、コンピューティングデバイス９００は、複数の他のコンポーネントを含んでもよく、これらは、マザーボード９０２に物理的かつ電気的に結合されてもよく、されなくてもよい。これらの他のコンポーネントは、限定されるものではないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、パワーアンプ、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等のような）大容量ストレージデバイスを含んでもよい。
通信チップ９０６は、コンピューティングデバイス９００へ、及びこれからデータ転送をするために複数の無線通信を可能としてもよい。「無線」という用語及びその派生語は、非固体媒体を通る変調電磁放射の利用によるデータ通信を可能とする、回路、デバイス、システム、方法、技術、通信、チャネル等を説明するために用いられてもよい。用語は、関連する複数のデバイスが、いくつかの実施形態においてはそうではない場合もあり得るが、いずれの有線も含まないことを暗示するものではない。通信チップ９０６は、限定されるものではないが、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、ロングタームエボリューション（ＬＴＥ）プロジェクト及びあらゆる修正、更新、及び／または改訂（例えば、次世代ＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称される）等を含む電気電子技術者協会（ＩＥＥＥ）規格を含む多数の無線規格またはプロトコルのいずれかを実装してもよい。ＩＥＥＥ８０２．１６互換ＢＷＡネットワークは、概して、ＩＥＥＥ８０２．１６規格の適合性及び相互運用性テストに合格した製品に付される認証マークであるＷｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを表す頭字語で、ＷｉＭＡＸネットワークと称される。通信チップ９０６は、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ（ＧＳＭ（登録商標））、Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ（ＧＰＲＳ）、Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、進化型ＨＳＰＡ（Ｅ−ＨＳＰＡ）、またはＬＴＥネットワークに従って動作してもよい。通信チップ９０６は、進化型ＧＳＭ（登録商標）高速データ（ＥＤＧＥ）、ＧＳＭ（登録商標）ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ（ＵＴＲＡＮ）、または進化型ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作してもよい。通信チップ９０６は、コード分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタル高速コードレス電気通信（ＤＥＣＴ）、Ｅｖｏｌｕｔｉｏｎ−Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、それらの派生、及び３Ｇ、４Ｇ、５Ｇ及びそれ以降の世代として指定される他の無線プロトコルに従って動作してもよい。通信チップ９０６は、複数の他の実施形態において、他の複数の無線プロトコルに従って動作してもよい。
コンピューティングデバイス９００は、複数の通信チップ９０６を含んでもよい。例えば、第１の通信チップ９０６は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）のような短距離無線通信専用であってもよく、第２の通信チップ９０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ等のような長距離無線通信専用であってもよい。
コンピューティングデバイス９００のプロセッサ９０４は、本明細書において説明されるように、ＩＣアセンブリ（例えば、図１―８のパッケージアセンブリ１００―８００）にパッケージングされてもよい。例えば、プロセッサ９０４は、ダイ１０８―８０８の１つに対応してもよい。いくつかの実施形態において、プロセッサ９０４は、Ｉｎｔｅｌ（登録商標）製のＡｔｏｍ（登録商標）プロセッサまたはＱｕａｒｋ（登録商標）プロセッサを含んでもよい。パッケージアセンブリ（例えば、図１―８のパッケージアセンブリ１００―８００）及びマザーボード９０２は、複数のＢＧＡボール（例えば、図２の１０２）またはリードフレーム５０２のような複数のパッケージレベルの相互接続を用いて、共に結合されてもよい。「プロセッサ」という用語は、レジスタ及び／またはメモリからの電子データを処理することにより、当該電子データをレジスタ及び／またはメモリに格納可能な他の電子データに変換する、任意のデバイスまたはデバイスの一部を指してもよい。
通信チップ９０６は、本明細書において説明されるように、ＩＣアセンブリ（例えば、図１―８のパッケージアセンブリ１００―８００）にパッケージングされ得るダイ（例えば、図１―８のダイ１０８―８０８）をさらに含んでもよい。複数のさらなる実装において、コンピューティングデバイス９００内に収容される他のコンポーネント（例えば、メモリデバイスまたは他の集積回路デバイス）は、本明細書において説明されるように、ＩＣアセンブリ（例えば、図１―８のパッケージアセンブリ１００―８００）にパッケージングされ得るダイ（例えば、図１―８のダイ１０８―８０８）を含んでもよい。
コンピューティングデバイス９００は、磁場を生成するモジュールを含んでもよく、磁場は、当該モジュールまたはコンピューティングデバイス９００の複数の他のモジュールに含まれる磁気メモリまたは磁気ロジックの機能を妨害する可能性がある。例えば、コンピューティングデバイス９００は、磁場を生成するハードドライブを含んでもよい。本明細書において説明される、図１―８のパッケージアセンブリ１００―８００に含まれるモールド化合物は、コンピューティングデバイス９００の複数の他のモジュールによって生成されるもののような複数の外部磁場を吸収するように設計され、従って、モールド化合物を用いるパッケージアセンブリに含まれる複数のダイを、複数のこのような外部磁場の悪影響から遮蔽する。
様々な実装において、コンピューティングデバイス９００は、ラップトップ、ネットブック、ノートブック、ウルトラブック（商標）、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、モバイルフォン、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテインメント制御ユニット、デジタルカメラ、ポータブル音楽プレイヤ、デジタルビデオレコーダであってもよい。複数のさらなる実装において、コンピューティングデバイス９００は、データを処理する任意の他の電子デバイスであってもよい。
図１０は、いくつかの実施形態に係るＩＣパッケージアセンブリ（例えば、図１―８のパッケージアセンブリ１００―８００）を製造する方法１０００のフロー図を模式的に示す。
１００２において、方法１０００は、第１のダイ（例えば、図１―８のダイ１０８―８０８）をパッケージ基板に結合する段階を含んでもよい。任意の適切な技術が、図１―８に関連して上述された複数のパッケージアセンブリによるパッケージ基板にダイを取り付けるために、本明細書において具体的に説明されないさらなる複数のパッケージアセンブリのための他の適切な複数の技術と同様に、用いられてもよい。
１００４において、方法１０００は、第２のダイ（例えば、図７―８のダイ７１４および８１４）を第１のダイ上に配置する段階と、第２のダイを第１のダイに電気的に結合する段階とを含んでもよい。第２のダイは、第２のダイを配置する段階の一部として、または他の個別のオペレーションによって、第１のダイに電気的に結合されてもよい。任意の適切な技術が、第２のダイを取り付け、第２のダイを第１のダイに電気的に結合させるために用いられてもよい。この動作は、いくつかの実施形態において、任意であり、図７および８に示されるもののような複数の３次元積層ダイ構成をもたらす。
１００６において、方法１０００は、モールド化合物（例えば、図１―８のマトリックスコンポーネント１０６―８０６及び磁場吸収粒子１１２―８１２の組み合わせ）を１つまたは複数のダイの上に堆積させる段階を含んでもよい。前述されたように、モールド化合物は、マトリックスコンポーネント及び複数の磁場吸収粒子（例えば、図１―８の磁場吸収粒子１１２―８１２）を含んでもよい。マトリックスコンポーネントは、エポキシ、複数の他のポリマ材料、または任意の他の適切なマトリックス材料を含んでもよい。複数の磁場吸収粒子は、酸化鉄、ニッケル鉄合金、またはコバルト鉄合金のような強磁性材料を含んでもよい。複数の磁場吸収粒子は、外部磁場を減衰させ、そこからダイを遮蔽するために十分な透磁率特性を有する複数の他の適切な材料を含んでもよい。
１００８において、方法１０００は、モールド化合物に圧力を付加する段階を含んでもよい。圧力の付加は、ダイのような下にあるコンポーネントへの十分な接触及び接着を確実にすべく、モールド化合物の堆積後に存在する複数の空隙にモールド化合物を注入してもよい。圧力の付加は、モールド化合物を密にし、モールド化合物の密度、最終的な厚さ及び他の複数の特性を変化させてもよい。圧力は、複数の上昇した温度を含む温度範囲にわたって付加されてもよい。上昇した温度において圧力を付加することにより、モールド化合物はより良い処理特性と共に、所望の最終的な複数の特性を得てもよい。圧力及び温度は、具体的な材料及びそれらの用いられる比率と共に、最終的な用途または構築中のパッケージアセンブリの環境に応じて、変化させてもよい。
様々なオペレーションが、複数の別個のオペレーションとして順に、特許請求の範囲に記載された主題を理解する上で最も有用な態様で説明される。しかしながら、記載の順序は、これらのオペレーションが必ず順序に従うことを暗示するものと解釈されてはならない。
様々な実施形態に従って、本開示は、磁気遮蔽集積回路を含む装置（例えば、パッケージアセンブリ）を説明する。装置の例１は、パッケージ基板に結合されるダイと、ダイ上に配置されるモールド化合物と、を含み、モールド化合物は、マトリックスコンポーネントと磁場を吸収する複数の粒子とを含む。例２は、例１に記載の装置を含み、モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも７０％含む。例３は、例２に記載の装置を含み、モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも８０％含む。例４は、例１―３のいずれかに記載の装置を含み、マトリックスコンポーネントは、エポキシ材料を含む。例５は、例１―３のいずれかに記載の装置を含み、磁場を吸収する複数の粒子は、強磁性材料を含む。例６は、例１―３のいずれかに記載の装置を含み、磁場を吸収する複数の粒子は、熱をダイから逃がすべく、モールド化合物を通る熱的経路を与える。例７は、例１―３のいずれかに記載の装置を含み、パッケージ基板に結合されるダイは、パッケージ基板に少なくとも部分的に組み込まれる第１のダイであり、パッケージアセンブリは、第１のダイ上に配置され、これに電気的に結合される第２のダイをさらに含む。例８は、例１―３のいずれかに記載の装置を含み、ダイは、磁気メモリまたは磁気ロジックの少なくとも１つを含む。例９は、例１―３のいずれかに記載の装置を含み、磁場を吸収する複数の粒子は、酸化鉄、複数のニッケル鉄合金、複数のコバルト鉄合金、及びＮｉ、Ｉｎ、ＣｕならびにＣｒの組み合わせからなる群から選択される材料を含む。例１０は、例１―３のいずれかに記載の装置を含み、磁場を吸収する複数の粒子は、酸化鉄、複数のニッケル鉄合金、複数のコバルト鉄合金及びＮｉ、Ｉｎ、ＣｕならびにＣｒの組み合わせの少なくとも１つを含む。
様々な実施形態に従って、本開示は、パッケージアセンブリの製造方法を説明する。例１０は、少なくとも１つのダイをパッケージ基板に結合させる段階と、少なくとも１つのダイ上にモールド化合物を堆積させる段階とを備え、モールド化合物は、マトリックスコンポーネントと磁場を吸収する複数の粒子とを含む、方法を含む。例１１は、例１０に記載の方法を含み、モールド化合物は、磁場を吸収する複数の粒子を体積百分率で少なくとも７０％含む。例１２は、例１１に記載の方法を含み、モールド化合物は、磁場を吸収する複数の粒子を体積百分率で少なくとも８０％含む。例１３は、例１０―１２のいずれかに記載の方法を含み、マトリックスコンポーネントは、エポキシ材料を含む。例１４は、例１０―１２のいずれかに記載の方法を含み、磁場を吸収する複数の粒子は、強磁性材料を含む。例１５は、例１０―１２のいずれかに記載の方法を含み、少なくとも１つのダイをパッケージ基板に結合させる段階は、第１のダイをパッケージ基板に少なくとも部分的に組み込む段階を含み、方法は、モールド化合物を堆積させる段階の前に、第２のダイを第１のダイ上に配置する段階をさらに備える。
様々な実施形態に従って、本開示は、複数の集積回路アセンブリを磁気的に遮蔽する材料（例えば、モールド化合物）を説明する。例１６は、マトリックスコンポーネントと、磁場を吸収する体積百分率で少なくとも７０％の複数の粒子と、を備える。複数の集積回路アセンブリを磁気的に遮蔽するモールド化合物を含む。例１７は、例１６に記載の材料を含み、磁場を吸収する体積百分率で少なくとも７０％の複数の粒子は、体積百分率で少なくとも８０％である。例１８は、例１６または１７に記載の材料を含み、磁場を吸収する複数の粒子は、強磁性材料を含む。例１８は、例１６または１７に記載の材料を含み、マトリックスコンポーネントは、エポキシ材料を含む。
様々な実施形態に従って、本開示は、磁気遮蔽集積回路を含むシステム（例えば、コンピューティングデバイス）を説明する。例２０は、回路基板と、第１の面及び第１の面の反対側に配置される第２の面を有するパッケージアセンブリと、を備え、第１の面は、第１の面に配置される１つまたは複数のパッケージレベル相互接続を用いて回路基板に結合され、パッケージアセンブリは、パッケージ基板に結合されるダイと、ダイ上に配置されるモールド化合物と、を含み、モールド化合物は、マトリックスコンポーネントと磁場を吸収する複数の粒子とを含む、コンピューティングデバイスを含む。例２１は、例２０に記載のコンピューティングデバイスを含み、モールド化合物は、磁場を吸収する複数の粒子を体積百分率で少なくとも７０％含む。例２２は、例２０に記載のコンピューティングデバイスを含み、モールド化合物は、磁場を吸収する複数の粒子を体積百分率で少なくとも８０％含む。例２３は、例２０―２２のいずれかに記載のコンピューティングデバイスを含み、パッケージ基板に結合されるダイは、パッケージ基板に少なくとも部分的に組み込まれる第１のダイであり、パッケージアセンブリは、第１のダイ上に配置され、第１のダイに電気的に結合される第２のダイをさらに含む。例２４は、例２０―２２のいずれかに記載のコンピューティングデバイスを含み、コンピューティングデバイスは、磁場を生成するモジュールをさらに備え、磁場を吸収する複数の粒子は、ダイを磁場から遮蔽するように構成される。例２５は、例２０―２２のいずれかに記載のコンピューティングデバイスを含み、コンピューティングデバイスは、回路基板に結合されるアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、パワーアンプ、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、またはカメラの１つまたは複数を含むモバイルコンピューティングデバイスである。
様々な実施形態は、上述の結合的な形（及び）で説明される複数の実施形態のうち、代替的な（または）複数の実施形態を含む（例えば、「及び」は、「及び／または」であってもよい）、複数の上述された実施形態の任意の適切な組み合わせを含んでもよい。さらに、いくつかの実施形態は、格納された複数の命令を有し、これらが実行されると複数の上述された実施形態のいずれかの動作を生じさせる、１つまたは複数の製造物品（例えば、非一時的コンピュータ可読媒体）を含んでもよい。さらに、いくつかの実施形態は、複数の上述された実施形態の様々なオペレーションを実行するための任意の適切な手段を有する複数の装置または複数のシステムを含んでもよい。
例示された複数の実装の上述された説明は、要約に説明される内容を含むが、包括的であること、または、本開示の複数の実施形態を開示された正確な形に限定することが意図されるものではない。本明細書において、複数の具体的な実装及び例が例示目的のために説明されるが、当業者であれば認識するように、様々な等価な修正が本開示の範囲内で可能である。
これらの修正は、上述された詳細な説明に照らせば、本開示の複数の実施形態になされ得るものである。以下の特許請求の範囲において用いられる用語は、様々な本開示の複数の実施形態を、明細書及び特許請求の範囲に開示される複数の具体的な実装に限定するものと解釈されてはならない。むしろ、その範囲は、クレーム解釈の確立された原理に従って解釈されるべき以下の特許請求の範囲によって、全て決定されるべきものである。なお、本明細書によれば、以下の各項目もまた実施形態として開示される。
［項目１］
パッケージ基板に結合されるダイと、
前記ダイ及び前記パッケージ基板の上に配置されるモールド化合物と、
を備え、
前記モールド化合物は、マトリックスコンポーネントと磁場を吸収する複数の粒子とを含む、パッケージアセンブリ。
［項目２］
前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも７０％含む、項目１に記載のパッケージアセンブリ。
［項目３］
前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも８０％含む、項目１に記載のパッケージアセンブリ。
［項目４］
前記マトリックスコンポーネントは、エポキシ材料を含む、項目１から３のいずれか１項に記載のパッケージアセンブリ。
［項目５］
磁場を吸収する前記複数の粒子は、強磁性材料を含む、項目１から３のいずれか１項に記載のパッケージアセンブリ。
［項目６］
磁場を吸収する前記複数の粒子は、前記ダイから熱を逃がすべく、前記モールド化合物を通る熱的経路を与える、項目１から３のいずれか１項に記載のパッケージアセンブリ。
［項目７］
前記パッケージ基板に結合される前記ダイは、前記パッケージ基板に少なくとも部分的に組み込まれる第１のダイであり、前記パッケージアセンブリは、前記第１のダイの上に配置され、前記第１のダイに電気的に結合される第２のダイをさらに含む、項目１から３のいずれか１項に記載のパッケージアセンブリ。
［項目８］
前記ダイは、磁気メモリまたは磁気ロジックの少なくとも１つを含む、項目１から３のいずれか１項に記載のパッケージアセンブリ。
［項目９］
磁場を吸収する前記複数の粒子は、酸化鉄、複数のニッケル鉄合金、複数のコバルト鉄合金及びＮｉ、Ｉｎ、ＣｕならびにＣｒの組み合わせの少なくとも１つを含む、項目１から３のいずれか１項に記載のパッケージアセンブリ。
［項目１０］
パッケージアセンブリを製造する方法であって、
少なくとも１つのダイをパッケージ基板に結合させる段階と、
前記少なくとも１つのダイ上にモールド化合物を堆積させる段階と、
を備え、
前記モールド化合物は、マトリックスコンポーネントと磁場を吸収する複数の粒子とを含む、方法。
［項目１１］
前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも７０％含む、項目１０に記載の方法。
［項目１２］
前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも８０％含む、項目１１に記載の方法。
［項目１３］
前記マトリックスコンポーネントは、エポキシ材料を含む、項目１０から１２のいずれか１項に記載の方法。
［項目１４］
磁場を吸収する複数の粒子は、強磁性材料を含む、項目１０から１２のいずれか１項に記載の方法。
［項目１５］
前記少なくとも１つのダイを前記パッケージ基板に結合する段階は、第１のダイをパッケージ基板に少なくとも部分的に組み込むことを含み、前記方法は、前記モールド化合物を堆積させる段階の前に、第２のダイを前記第１のダイ上に配置する段階をさらに備える、項目１０から１２のいずれか１項に記載の方法。
［項目１６］
マトリックスコンポーネントと、
磁場を吸収する体積百分率で少なくとも７０％の複数の粒子と、
を備える、複数の集積回路アセンブリを磁気的に遮蔽するモールド化合物。
［項目１７］
磁場を吸収する体積百分率で前記少なくとも７０％の複数の粒子は、体積百分率で少なくとも８０％である、項目１６に記載のモールド化合物。
［項目１８］
磁場を吸収する前記複数の粒子は、強磁性材料を含む、項目１６または１７に記載のモールド化合物。
［項目１９］
前記マトリックスコンポーネントは、エポキシ材料を含む、項目１６または１７に記載のモールド化合物。
［項目２０］
回路基板と、
第１の面及び前記第１の面の反対側に配置される第２の面を有するパッケージアセンブリと、
を備え、
前記第１の面は、前記第１の面の上に配置される１つまたは複数のパッケージレベルの相互接続を用いて前記回路基板に結合され、
前記パッケージアセンブリは、
パッケージ基板に結合されるダイと、
前記ダイの上に配置されるモールド化合物と、
を含み、
前記モールド化合物は、マトリックスコンポーネントと磁場を吸収する複数の粒子とを含む、コンピューティングデバイス。
［項目２１］
前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも７０％含む、項目２０に記載のコンピューティングデバイス。
［項目２２］
前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも８０％含む、項目２０に記載のコンピューティングデバイス。
［項目２３］
前記パッケージ基板に結合される前記ダイは、前記パッケージ基板に少なくとも部分的に組み込まれる第１のダイであり、前記パッケージアセンブリは前記第１のダイの上に配置され、これと電気的に結合される第２のダイをさらに含む、項目２０から２２のいずれか１項に記載のコンピューティングデバイス。
［項目２４］
磁場を生成するモジュールをさらに備え、
磁場を吸収する前記複数の粒子は、前記ダイを前記磁場から遮蔽する、項目２０から２２のいずれか１項に記載のコンピューティングデバイス。
［項目２５］
前記コンピューティングデバイスは、前記回路基板に結合されるアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、パワーアンプ、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、またはカメラの１つまたは複数を含むモバイルコンピューティングデバイスである、項目２０から２２のいずれか１項に記載のコンピューティングデバイス。

Claims (20)

  1. パッケージアセンブリであって、
    パッケージ基板に結合される第１のダイと、
    前記第１のダイの上に配置され、前記第１のダイに電気的に結合される第２のダイと、
    前記第１と第２のダイが結合された前記パッケージ基板の上に配置されるモールド化合物と、
    前記第２のダイに取り付けられたヒートスプレッダと、
    を備え、
    前記モールド化合物は、マトリックスコンポーネントと磁場を吸収する複数の粒子とを含み、
    磁場を吸収する前記複数の粒子の熱伝導性は、前記マトリックスコンポーネントの熱伝導性よりも高く、
    磁場を吸収する前記複数の粒子は、前記第１と第２のダイから熱を逃がすべく、前記モールド化合物を通って前記ヒートスプレッダに至る鉛直な熱的経路と前記モールド化合物を通って前記パッケージアセンブリの左右の端部に至る水平な熱的経路を与える、
    パッケージアセンブリ。
  2. 前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも７０％含む、請求項１に記載のパッケージアセンブリ。
  3. 前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも８０％含む、請求項１に記載のパッケージアセンブリ。
  4. 前記マトリックスコンポーネントは、エポキシ材料を含む、請求項１から３のいずれか１項に記載のパッケージアセンブリ。
  5. 磁場を吸収する前記複数の粒子は、強磁性材料を含む、請求項１から３のいずれか１項に記載のパッケージアセンブリ。
  6. 前記パッケージ基板に結合される前記第１のダイは、前記パッケージ基板に少なくとも部分的に組み込まれる、請求項１から３のいずれか１項に記載のパッケージアセンブリ。
  7. 前記第１と第２のダイは、磁気メモリまたは磁気ロジックの少なくとも１つを含む、請求項１から３のいずれか１項に記載のパッケージアセンブリ。
  8. 磁場を吸収する前記複数の粒子は、酸化鉄、複数のニッケル鉄合金、複数のコバルト鉄合金及びＮｉ、Ｉｎ、ＣｕならびにＣｒの組み合わせの少なくとも１つを含む、請求項１から３のいずれか１項に記載のパッケージアセンブリ。
  9. パッケージアセンブリを製造する方法であって、
    少なくとも１つの第１のダイをパッケージ基板に結合させる段階と、
    前記第１のダイの上に第２のダイを配置し、前記第２のダイを前記第１のダイと電気的に結合させる段階と、
    前記第１と第２のダイが結合された前記パッケージ基板の上にモールド化合物を堆積させる段階と、
    ヒートスプレッダを前記第２のダイに取り付ける段階と、
    を備え、
    前記モールド化合物は、マトリックスコンポーネントと磁場を吸収する複数の粒子とを含み、
    磁場を吸収する前記複数の粒子の熱伝導性は、前記マトリックスコンポーネントの熱伝導性よりも高く、
    磁場を吸収する前記複数の粒子は、前記第１と第２のダイから熱を逃がすべく、前記モールド化合物を通って前記ヒートスプレッダに至る鉛直な熱的経路と前記モールド化合物を通って前記パッケージアセンブリの左右の端部に至る水平な熱的経路を与える、
    方法。
  10. 前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも７０％含む、請求項９に記載の方法。
  11. 前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも８０％含む、請求項１０に記載の方法。
  12. 前記マトリックスコンポーネントは、エポキシ材料を含む、請求項９から１１のいずれか１項に記載の方法。
  13. 磁場を吸収する複数の粒子は、強磁性材料を含む、請求項９から１１のいずれか１項に記載の方法。
  14. 少なくとも１つの前記第１のダイを前記パッケージ基板に結合する段階は、前記第１のダイをパッケージ基板に少なくとも部分的に組み込むことを含む、請求項９から１１のいずれか１項に記載の方法。
  15. 回路基板と、
    第１の面及び前記第１の面の反対側に配置される第２の面を有するパッケージアセンブリと、
    を備え、
    前記第１の面は、前記第１の面の上に配置される１つまたは複数のパッケージレベルの相互接続を用いて前記回路基板に結合され、
    前記パッケージアセンブリは、
    パッケージ基板に結合される第１のダイと、
    前記第１のダイの上に配置され、前記第１のダイに電気的に結合される第２のダイと、
    前記第１と第２のダイが結合された前記パッケージ基板の上に配置されるモールド化合物と、
    前記第２のダイに取り付けられたヒートスプレッダと、
    を含み、
    前記モールド化合物は、マトリックスコンポーネントと磁場を吸収する複数の粒子とを含み、
    磁場を吸収する前記複数の粒子の熱伝導性は、前記マトリックスコンポーネントの熱伝導性よりも高く、
    磁場を吸収する前記複数の粒子は、前記第１と第２のダイから熱を逃がすべく、前記モールド化合物を通って前記ヒートスプレッダに至る鉛直な熱的経路と前記モールド化合物を通って前記パッケージアセンブリの左右の端部に至る水平な熱的経路を与える、
    コンピューティングデバイス。
  16. 前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも７０％含む、請求項１５に記載のコンピューティングデバイス。
  17. 前記モールド化合物は、磁場を吸収する複数の粒子を、体積百分率で少なくとも８０％含む、請求項１５に記載のコンピューティングデバイス。
  18. 前記パッケージ基板に結合される前記第１のダイは、前記パッケージ基板に少なくとも部分的に組み込まれる第１のダイである、請求項１５から１７のいずれか１項に記載のコンピューティングデバイス。
  19. 磁場を生成するモジュールをさらに備え、
    磁場を吸収する前記複数の粒子は、前記第１と第２のダイを前記磁場から遮蔽する、請求項１５から１７のいずれか１項に記載のコンピューティングデバイス。
  20. 前記コンピューティングデバイスは、前記回路基板に結合されるアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、パワーアンプ、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、またはカメラの１つまたは複数を含むモバイルコンピューティングデバイスである、請求項１５から１７のいずれか１項に記載のコンピューティングデバイス。
JP2016540865A 2013-10-15 2013-10-15 磁気遮蔽集積回路パッケージ Active JP6372898B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/065106 WO2015057209A1 (en) 2013-10-15 2013-10-15 Magnetic shielded integrated circuit package

Publications (2)

Publication Number Publication Date
JP2016532309A JP2016532309A (ja) 2016-10-13
JP6372898B2 true JP6372898B2 (ja) 2018-08-15

Family

ID=52828496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016540865A Active JP6372898B2 (ja) 2013-10-15 2013-10-15 磁気遮蔽集積回路パッケージ

Country Status (6)

Country Link
US (1) US20150243881A1 (ja)
EP (1) EP3058588A4 (ja)
JP (1) JP6372898B2 (ja)
KR (1) KR101934945B1 (ja)
CN (1) CN105556659A (ja)
WO (1) WO2015057209A1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11064610B2 (en) 2012-09-11 2021-07-13 Ferric Inc. Laminated magnetic core inductor with insulating and interface layers
US11058001B2 (en) 2012-09-11 2021-07-06 Ferric Inc. Integrated circuit with laminated magnetic core inductor and magnetic flux closure layer
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
JP2015220235A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US11302469B2 (en) 2014-06-23 2022-04-12 Ferric Inc. Method for fabricating inductors with deposition-induced magnetically-anisotropic cores
US10629357B2 (en) 2014-06-23 2020-04-21 Ferric Inc. Apparatus and methods for magnetic core inductors with biased permeability
EP2996143B1 (en) 2014-09-12 2018-12-26 Qorvo US, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US9786838B2 (en) * 2015-10-13 2017-10-10 Everspin Technologies, Inc. Packages for integrated circuits and methods of packaging integrated circuits
US10461007B2 (en) * 2015-12-22 2019-10-29 Intel Corporation Semiconductor package with electromagnetic interference shielding
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10354950B2 (en) * 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
WO2017166284A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Mold compound with coated beads
GB2549762A (en) * 2016-04-28 2017-11-01 The Magstim Company Ltd Magnetic stimulation coil arrangement
US10090262B2 (en) * 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
JP7035014B2 (ja) 2016-08-12 2022-03-14 コーボ ユーエス，インコーポレイティド 性能が強化されたウェハレベルパッケージ
US10109550B2 (en) 2016-08-12 2018-10-23 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US9836095B1 (en) * 2016-09-30 2017-12-05 Intel Corporation Microelectronic device package electromagnetic shield
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
JP6790956B2 (ja) * 2017-03-27 2020-11-25 Tdk株式会社 磁気センサ装置
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10787014B2 (en) * 2017-09-11 2020-09-29 Apple Inc. Thermally conductive structure for dissipating heat in a portable electronic device
US10361162B1 (en) * 2018-01-23 2019-07-23 Globalfoundries Singapore Pte. Ltd. Magnetic shielding of STT-MRAM in multichip packaging and method of manufacturing the same
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
US20210327825A1 (en) * 2018-07-27 2021-10-21 Chunrong LU Integrated circuit package comprising an enhanced electromagnetic shield
US10892230B2 (en) 2018-07-30 2021-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding material with insulator-coated ferromagnetic particles
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
JP7099949B2 (ja) * 2018-12-25 2022-07-12 トヨタ自動車株式会社 車両下部構造
US10998489B2 (en) * 2019-01-14 2021-05-04 Nxp B.V. Magnetic shielding structure for MRAM array
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
WO2022186857A1 (en) 2021-03-05 2022-09-09 Qorvo Us, Inc. Selective etching process for si-ge and doped epitaxial silicon
KR102604273B1 (ko) * 2021-11-24 2023-11-20 넷솔 주식회사 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
US12125713B2 (en) 2022-03-22 2024-10-22 Ferric Inc. Method for manufacturing ferromagnetic-dielectric composite material

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173341A (ja) * 1984-09-19 1986-04-15 Hitachi Ltd 半導体装置
JPH0672243U (ja) * 1993-03-20 1994-10-07 凸版印刷株式会社 半導体装置
JPH10150290A (ja) * 1996-11-19 1998-06-02 Hitachi Ltd 樹脂封止材およびそれを使用した半導体装置並びにその製造方法
JP2000077831A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd 保護回路装置およびこれを使用した二次電池
US6815829B2 (en) * 2000-03-29 2004-11-09 Rohm Co., Ltd. Semiconductor device with compact package
JP4398056B2 (ja) * 2000-04-04 2010-01-13 Ｎｅｃトーキン株式会社 樹脂モールド体
US6534707B1 (en) * 2000-10-11 2003-03-18 Visteon Global Technologies, Inc. Method for absorbing active, external and dynamic magnetic fields using a ferrite encapsulated coating
US6940153B2 (en) * 2003-02-05 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic shielding for magnetic random access memory card
DE102005045767B4 (de) * 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
US7531893B2 (en) * 2006-07-19 2009-05-12 Texas Instruments Incorporated Power semiconductor devices having integrated inductor
US8269319B2 (en) 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
US7829980B2 (en) * 2007-04-24 2010-11-09 Everspin Technologies, Inc. Magnetoresistive device and method of packaging same
JP4571679B2 (ja) * 2008-01-18 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体装置
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
CN102623482A (zh) * 2011-02-01 2012-08-01 飞思卡尔半导体公司 Mram器件及其装配方法
TW201320263A (zh) * 2011-11-11 2013-05-16 Chipmos Technologies Inc 加強散熱的封裝結構
IN2014MN01816A (ja) * 2012-01-12 2015-06-12 Jds Uniphase Corp

Also Published As

Publication number Publication date
KR20160044514A (ko) 2016-04-25
CN105556659A (zh) 2016-05-04
JP2016532309A (ja) 2016-10-13
KR101934945B1 (ko) 2019-01-04
US20150243881A1 (en) 2015-08-27
WO2015057209A1 (en) 2015-04-23
EP3058588A1 (en) 2016-08-24
EP3058588A4 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
JP6372898B2 (ja) 磁気遮蔽集積回路パッケージ
US20230023328A1 (en) Integrated circuit package having wirebonded multi-die stack
US10217631B2 (en) Fan-out semiconductor package
US10607914B2 (en) Semiconductor package
US10177100B2 (en) Fan-out semiconductor package
KR101656330B1 (ko) 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
US20190333837A1 (en) Fan-out semiconductor package
US10580758B2 (en) Scalable package architecture and associated techniques and configurations
US20180102322A1 (en) Fan-out semiconductor package
US20190043835A1 (en) Connection system of semiconductor packages
US20190326223A1 (en) Fan-out semiconductor package
US10541221B2 (en) Fan-out semiconductor package
US10128205B2 (en) Embedded die flip-chip package assembly
WO2017083010A1 (en) Magnetic alignment for flip chip microelectronic devices
US20150054612A1 (en) Semiconductor package with air core inductor (aci) having a metal-density layer unit of fractal geometry
US11043446B2 (en) Semiconductor package
KR20230077601A (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180712

R150 Certificate of patent or registration of utility model

Ref document number: 6372898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250