Nothing Special   »   [go: up one dir, main page]

JP6262411B2 - 電力変換装置、および、半導体装置 - Google Patents

電力変換装置、および、半導体装置 Download PDF

Info

Publication number
JP6262411B2
JP6262411B2 JP2017537050A JP2017537050A JP6262411B2 JP 6262411 B2 JP6262411 B2 JP 6262411B2 JP 2017537050 A JP2017537050 A JP 2017537050A JP 2017537050 A JP2017537050 A JP 2017537050A JP 6262411 B2 JP6262411 B2 JP 6262411B2
Authority
JP
Japan
Prior art keywords
potential
node
temperature
thermistor element
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017537050A
Other languages
English (en)
Other versions
JPWO2017037780A1 (ja
Inventor
小林　義則
義則 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2017037780A1 publication Critical patent/JPWO2017037780A1/ja
Application granted granted Critical
Publication of JP6262411B2 publication Critical patent/JP6262411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電力変換装置、および、半導体装置に関する発明である。
電力変換装置として、基板上にＭＯＳＦＥＴ等のパワーモジュールが設けられたものが知られている（例えば、特開２０１３−２６０１０、特開２００８−１１３５０９参照）。
このような電力変換装置１００Ａは、トランジスタＱ１〜Ｑ４と、基板Ｘの温度を測定するためのサーミスタ素子ＴＨと、サーミスタ素子の温度を検出する温度検出部ＴＤＣと、抵抗ＲＩの電圧を検出する電圧検出部ＶＣと、トランジスタＱ１〜Ｑ４を制御する制御部ＣＯＮと、を備える（図６）。
サーミスタ素子ＴＨは、トランジスタＱ１〜Ｑ４とともに基板Ｘ上に設けられ、サーミスタ素子ＴＨの一端が該基板ＸのノードＮＤ１を介して温度検出部ＴＤＣに接続され、サーミスタ素子ＴＨの他端が該基板ＸのノードＮＤ２を介して接地されている（図６）。
そして、温度検出部ＴＤＣが検出した電圧に基づいて、サーミスタ素子ＴＨの抵抗値に対応した温度が検出される。
上述の従来の電力変換装置１００Ａでは、基板Ｘに設けられたサーミスタ素子ＴＨの電圧の検出のために、基板Ｘに独立した２つのノードＮＤ１、ＮＤ２が必要になる。
したがって、この電力変換装置１００Ａでは、基板Ｘに設けられたサーミスタ素子ＴＨの電圧の検出のために、基板Ｘのノード数が増加し（図６では２個のノードＮＤ１、ＮＤ２）、製造コストが増加する問題がある。
本発明では、基板のノード数を削減して、その製造コストを低減することが可能な電力変換装置を提供することを目的とする。
本発明の一態様に係る実施例に従った電力変換装置は、
基板上に設けられた半導体素子であって、前記基板の出力ノードに接続された出力部と、前記基板の第１の制御ノードに接続された第１の入力部と、前記基板の第２の制御ノードに接続された第２の入力部と、前記基板の電源側ノードに接続された第１の駆動電流ノードと、前記基板の接地側ノードに接続された第２の駆動電流ノードと、を有する半導体素子と、
前記基板上に設けられ、一端が前記接地側ノードに接続され、他端が前記基板の検出ノードに接続され、前記基板の温度を検出するためのサーミスタ素子と、
一端が前記接地側ノードに接続され、他端が接地に接続された電流検出用抵抗と、
前記電流検出用抵抗の他端の第１の電位及び前記接地側ノードの第２の電位を検出し、前記第１の電位と前記第２の電位の第１の電位差に応じた第１の検出信号を出力する第１の電圧検出部と、
前記第１の検出信号に基づいて、第１の制御信号を前記第１の制御ノードを介して前記第１の入力部に出力し、且つ、第２の制御信号を前記第２の制御ノードを介して前記第２の入力部に出力して、前記半導体素子を制御する制御部と、
一端が基準電位に接続され、他端が前記検出ノードに接続された温度検出用抵抗と、
前記検出ノードの第３の電位に基づいて温度を検出し、検出した温度の情報を含む温度情報信号を出力する温度検出部と、を備える
ことを特徴とする。
前記電力変換装置において、
前記半導体素子は、
前記第１の駆動電流ノードである一端と、前記出力部に接続された他端と、前記第１の入力部であるゲートと、を有する第１のトランジスタと、
前記出力部に接続された一端と、前記第２の駆動電流ノードである他端と、前記第２の入力部であるゲートと、を有する第２のトランジスタと、を備え、
前記制御部は、
前記第１の検出信号に基づいて、第１の制御信号を前記第１の制御ノードを介して前記第１のトランジスタのゲートに出力して、前記第１のトランジスタを制御し、且つ、第２の制御信号を前記第２の制御ノードを介して前記第２のトランジスタのゲートに出力して、前記第２のトランジスタを制御する
ことを特徴とする。
前記電力変換装置において、
前記温度検出部は、
前記検出ノードの前記第３の電位が入力され且つ前記第１の検出信号が入力され、
前記第３の電位と前記第１の電位差に基づいて前記サーミスタ素子の抵抗値を取得し、前記サーミスタ素子の抵抗値に対応する温度を検出することを特徴とする。
前記電力変換装置において、
前記温度検出部は、
前記第３の電位と接地電位との電位差から前記第１の電位差を減算した第２の電位差を取得し、
前記基準電位と前記第３の電位との電位差を前記温度検出用抵抗の抵抗値で除算して前記サーミスタ素子に流れる電流の電流値を取得し、
前記第２の電位差を前記電流値で除算した値を前記サーミスタ素子の抵抗値として取得する
ことを特徴とする。
前記電力変換装置において、
前記接地側ノードの前記第２の電位及び前記検出ノードの前記第３の電位を検出する第２の電圧検出部をさらに備え、
前記温度検出部は、
前記第２の電圧検出部から前記第２及び第３の電位の情報を含む信号が入力され、
前記第３の電位と前記第２の電位とに基づいて前記サーミスタ素子の抵抗値を取得し、
前記サーミスタ素子の抵抗値に対応する温度を検出することを特徴とする。
前記電力変換装置において、
前記温度検出部は、
前記第３の電位と前記第２の電位との第２の電位差を取得し、
前記基準電位と前記第３の電位との電位差を前記温度検出用抵抗の抵抗値で除算して前記サーミスタ素子に流れる電流の電流値を取得し、
前記第２の電位差を前記サーミスタ素子に流れる電流の前記電流値で除算した値を前記サーミスタ素子の抵抗値として取得する
ことを特徴とする。
前記電力変換装置において、
前記電流検出用抵抗の他端の前記第１の電位及び前記検出ノードの前記第３の電位を検出する第２の電圧検出部をさらに備え、
前記温度検出部は、
前記第２の電圧検出部から前記第１及び第３の電位の情報を含む信号が入力され、
前記第１の電位と前記第３の電位に基づいて前記サーミスタ素子の抵抗値を取得し、前記サーミスタ素子の抵抗値に対応する温度を検出する
ことを特徴とする。
前記電力変換装置において、
前記温度検出部は、
前記第３の電位と前記第１の電位との電位差を取得し、
前記基準電位と前記第３の電位との電位差を前記温度検出用抵抗の抵抗値で除算して前記サーミスタ素子に流れる電流の電流値を取得し、
前記第３の電位と前記第１の電位との前記電位差を前記電流値で除算した値を前記サーミスタ素子の抵抗値として取得することを特徴とする。
前記電力変換装置において、
前記電流検出用抵抗の他端の前記第１の電位及び前記検出ノードの前記第３の電位を検出する第２の電圧検出部をさらに備え、
前記温度検出部は、
前記第２の電圧検出部から前記第１及び第３の電位の情報を含む信号が入力され且つ前記第１の検出信号が入力され、
前記第１の電位、前記第３の電位、及び前記第１の電位差に基づいて前記サーミスタ素子の抵抗値を取得し、
前記サーミスタ素子の抵抗値に対応する温度を検出することを特徴とする。
前記電力変換装置において、
前記温度検出部は、
前記第３の電位と前記第１の電位との電位差から前記第１の電位差を減算した第２の電位差を取得し、
前記基準電位と前記第３の電位との電位差を前記温度検出用抵抗の抵抗値で除算して前記サーミスタ素子に流れる電流の電流値を取得し、
前記第２の電位差を前記電流値で除算した値を前記サーミスタ素子の抵抗値として取得することを特徴とする。
前記電力変換装置において、
前記温度検出用抵抗の抵抗値は、前記電流検出用抵抗の抵抗値よりも、大きく、常温における前記サーミスタ素子の抵抗値は、前記温度検出用抵抗の抵抗値よりも、大きいことを特徴とする。
前記電力変換装置において、
前記制御部は、
前記第１の検出信号に基づいて前記電流検出用抵抗に流れる第１の電流を取得し、この第１の電流の値に基づいて、前記第１の制御信号を前記第１の制御ノードを介して前記第１のトランジスタのゲートに出力して、前記第１のトランジスタを制御し、且つ、前記第２の制御信号を前記第２の制御ノードを介して前記第２のトランジスタのゲートに出力して、前記第２のトランジスタを制御する
ことを特徴とする。
前記電力変換装置において、
前記第１のトランジスタは、前記第１のトランジスタの一端であるドレインが前記電源側ノードに接続され、前記第１のトランジスタの他端であるソースが前記出力ノードに接続された第１のｎＭＯＳトランジスタであり、
前記第２のトランジスタは、前記第２のトランジスタの一端であるドレインが前記出力ノードに接続され、前記第２のトランジスタの他端であるソースが前記接地側ノードに接続された第２のｎＭＯＳトランジスタである
ことを特徴とする。
前記電力変換装置において、
前記電源ノードは、電源電位に接続されていることを特徴とする。
本発明の一態様に係る実施例に従った半導体装置は、
基板上に設けられた半導体素子であって、前記基板の出力ノードに接続された出力部と、前記基板の第１の制御ノードに接続された第１の入力部と、前記基板の第２の制御ノードに接続された第２の入力部と、前記基板の電源側ノードに接続された第１の駆動電流ノードと、前記基板の接地側ノードに接続された第２の駆動電流ノードと、を有する半導体素子と、
前記基板上に設けられ、一端が前記接地側ノードに接続され、他端が前記基板の検出ノードに接続され、前記基板の温度を検出するためのサーミスタ素子と、を備えることを特徴とする。
本発明の一態様に係る電力変換装置は、基板上に設けられた半導体素子であって、基板の出力ノードに接続された出力部と、基板の第１の制御ノードに接続された第１の入力部と、基板の第２の制御ノードに接続された第２の入力部と、基板の電源側ノードに接続された第１の駆動電流ノードと、基板の接地側ノードに接続された第２の駆動電流ノードと、を有する半導体素子と、基板上に設けられ、一端が接地側ノードに接続され、他端が基板の検出ノードに接続され、基板の温度を検出するためのサーミスタ素子と、一端が接地側ノードに接続され、他端が接地に接続された電流検出用抵抗と、電流検出用抵抗の他端の第１の電位及び接地側ノードの第２の電位を検出し、第１の電位と第２の電位の第１の電位差に応じた第１の検出信号を出力する第１の電圧検出部と、第１の検出信号に基づいて、第１の制御信号を第１の制御ノードを介して第１の入力部に出力し、且つ、第２の制御信号を第２の制御ノードを介して第２の入力部に出力して、半導体素子を制御する制御部と、一端が基準電位に接続され、他端が検出ノードに接続された温度検出用抵抗と、検出ノードの第３の電位に基づいて温度を検出し、検出した温度の情報を含む温度情報信号を出力する温度検出部と、を備える。
すなわち、電力変換装置は、サーミスタ素子の他端を接地側ノードに接続して、サーミスタ素子の電圧検出のために接地する基板のノードを、半導体素子（第１、第２のトランジスタ）に流れる電流を検出するための電流検出用抵抗が接続される接地側ノードと併用する。
これにより、サーミスタ素子の電圧の検出に用いられる基板のノード数を削減することができる。
したがって、本発明に係る電力変換装置は、基板のノード数を削減して、その製造コストを低減することができる。
図１は、第１の実施形態に係る電力変換装置１００の構成の一例を示す回路図である。 図２は、第２の実施形態に係る電力変換装置２００の構成の一例を示す回路図である。 図３は、第３の実施形態に係る電力変換装置３００の構成の一例を示す回路図である。 図４は、第４の実施形態に係る電力変換装置４００の構成の一例を示す回路図である。 図５は、第５の実施形態に係る電力変換装置５００の構成の一例を示す回路図である。 図６は、従来の電力変換装置１００Ａの構成の一例を示す回路図である。
以下、本発明に係る実施形態について図面に基づいて説明する。
 第１の実施形態
第１の実施形態に係る電力変換装置１００（図１）は、半導体素子Ｚと、サーミスタ素子ＴＨと、電流検出用抵抗ＲＩと、温度検出用抵抗ＲＴと、第１の電圧検出部ＶＣ１と、温度検出部ＴＤＣと、制御部ＣＯＮと、基板Ｘと、を備える。なお、半導体素子Ｚと、サーミスタ素子ＴＨと、基板Ｘとは、半導体装置Ｙを構成する。
基板Ｘは、出力ノードＮＯ、第１の制御ノードＮ１、第２の制御ノードＮ２、電源側ノードＮＳ、及び接地側ノードＮＧを有する。なお、出力ノードＮＯは、出力端子ＴＯＵＴに接続されている。また、電源ノードＮＳは、電源電位ＶＳに接続されている。例えば、この電源側ノードＮＳは、電源電位ＶＳを出力するバッテリ（図示せず）の正極に接続され、このバッテリの負極が接地に接続されている。
半導体素子Ｚは、基板Ｘ上に設けられている。この半導体素子Ｚは、基板Ｘの出力ノードＮＯに接続された出力部Ａと、基板Ｘの第１の制御ノードＮ１に接続された第１の入力部Ｇ１と、基板Ｘの第２の制御ノードＮ２に接続された第２の入力部Ｇ２と、基板Ｘの電源側ノードＮＳに接続された第１の駆動電流ノードＤ１と、基板Ｘの接地側ノードＮＧに接続された第２の駆動電流ノードＤ２と、を有する。半導体素子Ｚの第１、第２の駆動電流ノードＤ１、Ｄ２間には、半導体素子Ｚの駆動電流が流れる。
この半導体素子Ｚは、例えば、図１に示すように、第１のトランジスタＱ１と、第２のトランジスタＱ２と、を備える。
第１のトランジスタＱ１は、第１の駆動電流ノードＤ１である一端（ドレイン）と、出力部Ａに接続された他端（ソース）と、第１の入力部Ｇ１であるゲートと、を有する。
この第１のトランジスタＱ１は、第１のトランジスタＱ１の一端であるドレインが電源側ノードＮＳに接続され、第１のトランジスタＱ１の他端であるソースが出力ノードＮＯに接続された第１のｎＭＯＳトランジスタである。
また、第２のトランジスタＱ２は、出力部Ａに接続された一端（ドレイン）と、第２の駆動電流ノードＤ２である他端（ソース）と、第２の入力部Ｇ２であるゲートと、を有する。
この第２のトランジスタＱ２は、第２のトランジスタＱ２の一端であるドレインが出力ノードＮＯに接続され、第２のトランジスタＱ２の他端であるソースが接地側ノードＮＧに接続された第２のｎＭＯＳトランジスタである。
例えば、これらの第１及び第２のトランジスタＱ１、Ｑ２は、モータ（図示せず）の出力電圧を整流する三相ブリッジ回路を構成する。
また、サーミスタ素子ＴＨは、基板Ｘ上に設けられ、一端が接地側ノードＮＧに接続され、他端が基板Ｘの検出ノードＮＤに接続されている。このサーミスタ素子ＴＨは、基板Ｘの温度を検出するための素子である。
また、電流検出用抵抗ＲＩは、一端が接地側ノードＮＧに接続され、他端が接地に接続されている。この電流検出用抵抗ＲＩは、半導体素子Ｚの駆動電流を検出するための抵抗である。
また、第１の電圧検出部ＶＣ１は、電流検出用抵抗ＲＩの他端の第１の電位Ｖ１及び接地側ノードＮＧの第２の電位Ｖ２を検出し、第１の電位Ｖ１と第２の電位Ｖ２の第１の電位差に応じた第１の検出信号を出力する。
また、温度検出用抵抗ＲＴは、一端が基準電位Ｖｃｃに接続され、他端が検出ノードＮＤに接続されている。この温度検出用抵抗ＲＴは、基板Ｘの温度を検出するための抵抗である。
なお、この温度検出用抵抗ＲＴの抵抗値は、電流検出用抵抗ＲＩの抵抗値よりも、大きくなるように設定されている。さらに、常温におけるサーミスタ素子ＴＨの抵抗値は、この温度検出用抵抗ＲＴの抵抗値よりも、大きくなるように設定されている。
温度検出部ＴＤＣは、検出ノードＮＤの第３の電位Ｖ３に基づいて温度を検出し、検出した温度の情報を含む温度情報信号を出力するようになっている。
制御部ＣＯＮは、第１の検出信号に基づいて、第１の制御信号を第１の制御ノードＮ１を介して第１の入力部Ｇ１に出力し、且つ、第２の制御信号を第２の制御ノードＮ２を介して第２の入力部Ｇ２に出力して、半導体素子Ｚを制御するようになっている。
特に、図１に示す例では、制御部ＣＯＮは、第１の検出信号に基づいて、第１の制御信号を第１の制御ノードＮ１を介して第１のトランジスタＱ１のゲートに出力して、第１のトランジスタＱ１を制御し、且つ、第２の制御信号を第２の制御ノードＮ２を介して第２のトランジスタＱ２のゲートに出力して、第２のトランジスタＱ２を制御する。
より具体的には、制御部ＣＯＮは、第１の検出信号に基づいて電流検出用抵抗ＲＩに流れる第１の電流を取得する。そして、制御部ＣＯＮは、この第１の電流の値に基づいて、第１の制御信号を第１の制御ノードＮ１を介して第１のトランジスタＱ１のゲートに出力して、第１のトランジスタＱ１を制御し、且つ、第２の制御信号を第２の制御ノードＮ２を介して第２のトランジスタＱ２のゲートに出力して、第２のトランジスタＱ２を制御する。
この場合、制御部ＣＯＮは、例えば、第１のトランジスタＱ１と第２のトランジスタＱ２とが相補的にオンとオフが切り替わるように、第１及び第２のトランジスタＱ１、Ｑ２を制御する。
このようにして、制御部ＣＯＮは、第１の検出信号に基づいて、第１、第２の制御信号により、第１、第２のトランジスタＱ１、Ｑ２を相補的にオンとオフが切り替わるように制御する。
次に、以上のような構成を有する電力変換装置１００の動作の一例について、説明する。
例えば、既述のように、第１の電圧検出部ＶＣ１は、電流検出用抵抗ＲＩの他端の第１の電位Ｖ１及び接地側ノードＮＧの第２の電位Ｖ２を検出し、第１の電位Ｖ１と第２の電位Ｖ２の第１の電位差（電流検出用抵抗ＲＩの電位差）に応じた第１の検出信号を出力する。
そして、制御部ＣＯＮは、例えば、第１の検出信号に基づいて電流検出用抵抗ＲＩに流れる第１の電流を取得する。
なお、電流検出用抵抗ＲＩの抵抗値は、既知の値であるので、第１の電位差（電流検出用抵抗ＲＩの電位差）が第１の検出信号に基づいて取得されれば、この第１の電位差を、電流検出用抵抗ＲＩの抵抗値で除算することにより、電流検出用抵抗ＲＩに流れる第１の電流を取得することができる。
そして、制御部ＣＯＮは、この第１の電流の値に基づいて、第１の制御信号を第１の制御ノードＮ１を介して第１のトランジスタＱ１のゲートに出力して、第１のトランジスタＱ１を制御し、且つ、第２の制御信号を第２の制御ノードＮ２を介して第２のトランジスタＱ２のゲートに出力して、第２のトランジスタＱ２を制御する。
この場合、制御部ＣＯＮは、例えば、第１の電流値と規定値とを比較した結果に基づいて、第１のトランジスタＱ１と第２のトランジスタＱ２とが相補的にオンとオフが切り替わるように、第１及び第２のトランジスタＱ１、Ｑ２を制御する。
このようにして、制御部ＣＯＮは、第１の検出信号に基づいて、第１、第２の制御信号により、第１、第２のトランジスタＱ１、Ｑ２を相補的にオンとオフが切り替わるように制御する。
一方、既述のように、温度検出部ＴＤＣは、検出ノードＮＤの第３の電位Ｖ３に基づいて温度を検出し、検出した温度の情報を含む温度情報信号を出力する。
具体的には、例えば、温度検出部ＴＤＣは、第３の電位Ｖ３と接地電位との電位差を取得する。なお、この電位差には、サーミスタ素子ＴＨにおける電位差と、電流検出用抵抗ＲＩにおける電位差と、が含まれる。なお、既述のように、電流検出用抵抗ＲＩの抵抗値は、サーミスタ素子ＴＨの抵抗値よりも、十分小さい値である。
さらに、温度検出部ＴＤＣは、基準電位Ｖｃｃと第３の電位Ｖ３との電位差（温度検出用抵抗ＲＴにおける電位差）を温度検出用抵抗ＲＴの抵抗値で除算してサーミスタ素子ＴＨに流れる電流の電流値を取得する。そして、温度検出部ＴＤＣは、第３の電位Ｖ３と接地電位との電位差を、取得した電流値で除算した値を、サーミスタ素子ＴＨの抵抗値として取得する。この場合、電流検出用抵抗ＲＩの抵抗値は、無視している。
このようにして、温度検出部ＴＤＣは、取得したサーミスタ素子ＴＨの抵抗値に対応する温度を検出して、検出した温度の情報を含む温度情報信号を出力する。
以上のように、本発明の一態様に係る電力変換装置１００は、基板Ｘ上に設けられた半導体素子Ｚであって、基板Ｘの出力ノードＮＯに接続された出力部Ａと、基板Ｘの第１の制御ノードＮ１に接続された第１の入力部Ｇ１と、基板Ｘの第２の制御ノードＮ２に接続された第２の入力部Ｇ２と、基板Ｘの電源側ノードＮＳに接続された第１の駆動電流ノードＤ１と、基板Ｘの接地側ノードＮＧに接続された第２の駆動電流ノードＤ２と、を有する半導体素子Ｚと、基板Ｘ上に設けられ、一端が接地側ノードＮＧに接続され、他端が基板Ｘの検出ノードＮＤに接続され、基板Ｘの温度を検出するためのサーミスタ素子ＴＨと、一端が接地側ノードＮＧに接続され、他端が接地に接続された電流検出用抵抗ＲＩと、電流検出用抵抗ＲＩの他端の第１の電位Ｖ１及び接地側ノードＮＧの第２の電位Ｖ２を検出し、第１の電位Ｖ１と第２の電位Ｖ２の第１の電位差に応じた第１の検出信号を出力する第１の電圧検出部ＶＣ１と、第１の検出信号に基づいて、第１の制御信号を第１の制御ノードＮ１を介して第１の入力部Ｇ１に出力し、且つ、第２の制御信号を第２の制御ノードＮ２を介して第２の入力部Ｇ２に出力して、半導体素子Ｚを制御する制御部ＣＯＮと、一端が基準電位Ｖｃｃに接続され、他端が検出ノードＮＤに接続された温度検出用抵抗ＲＴと、検出ノードＮＤの第３の電位Ｖ３に基づいて温度を検出し、検出した温度の情報を含む温度情報信号を出力する温度検出部ＴＤＣと、を備える。
すなわち、電力変換装置１００は、サーミスタ素子ＴＨの他端を接地側ノードＮＧに接続して、サーミスタ素子ＴＨの電圧検出のために接地する基板Ｘのノードを、半導体素子Ｚ（第１、第２のトランジスタＱ１、Ｑ２）に流れる電流を検出するための電流検出用抵抗ＲＩが接続される接地側ノードＮＧと併用する。
これにより、サーミスタ素子ＴＨの電圧の検出に用いられる基板Ｘのノード数を削減することができる（サーミスタ素子ＴＨ用が１個（検出ノードＮＤ）になる）。
したがって、本発明に係る電力変換装置は、基板のノード数を削減して、その製造コストを低減することができる。
第２の実施形態
本第２の実施形態では、電力変換装置の構成の他の例について説明する。図２は、第２の実施形態に係る電力変換装置２００の構成の一例を示す回路図である。なお、この図２において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
第２の実施形態に係る電力変換装置２００（図２）は、第１の実施形態と同様に、半導体素子Ｚと、サーミスタ素子ＴＨと、電流検出用抵抗ＲＩと、温度検出用抵抗ＲＴと、第１の電圧検出部ＶＣ１と、温度検出部ＴＤＣと、制御部ＣＯＮと、基板Ｘと、を備える。
ここで、温度検出部ＴＤＣは、検出ノードＮＤの第３の電位Ｖ３が入力され且つ第１の検出信号が入力されるようになっている。この第２の実施形態では、温度検出部ＴＤＣに第１の検出信号が入力される点が第１の実施形態とは異なる。
そして、温度検出部ＴＤＣは、第３の電位Ｖ３と既述の第１の電位差（第１の電位Ｖ１と第２の電位Ｖの電位差、すなわち電流検出用抵抗ＲＩにおける電位差）に基づいてサーミスタ素子ＴＨの抵抗値を取得する。そして、温度検出部ＴＤＣは、サーミスタ素子ＴＨの抵抗値に対応する温度を検出する。
より、具体的には、例えば、温度検出部ＴＤＣは、第３の電位Ｖ３と接地電位との電位差（サーミスタ素子ＴＨと電流検出用抵抗ＲＩにおける電位差）から第１の電位差（電流検出用抵抗ＲＩにおける電位差）を減算した第２の電位差（サーミスタ素子ＴＨにおける電位差）を取得する。
そして、温度検出部ＴＤＣは、基準電位Ｖｃｃと第３の電位Ｖ３との電位差（温度検出用抵抗ＲＴにおける電位差）を温度検出用抵抗ＲＴの抵抗値で除算してサーミスタ素子ＴＨに流れる電流の電流値を取得する。そして、温度検出部ＴＤＣは、第２の電位差（サーミスタ素子ＴＨにおける電位差）を、取得した電流値で除算した値を、サーミスタ素子ＴＨの抵抗値として取得する。
この電力変換装置２００のその他の構成は、図１に示す電力変換装置１００と同様である。
そして、以上のような構成を有する電力変換装置２００のその他の動作特性は、第１の実施形態と同様である。
すなわち、本第２の実施形態に係る電力変換装置によれば、第１の実施形態と同様に、サーミスタ素子の電圧の検出に用いられる基板のノード数を削減することができる。
したがって、本発明に係る電力変換装置は、基板のノード数を削減して、その製造コストを低減することができる。
特に、既述のように、温度検出部は、検出ノードの第３の電位が入力され且つ第１の検出信号が入力され、第３の電位と第１の電位差（電流検出用抵抗における電位差）に基づいてサーミスタ素子の抵抗値を取得し、サーミスタ素子の抵抗値に対応する温度を検出する。
このように、半導体素子に流れる電流を検出するための電流検出用抵抗の第１の電位差を用いてサーミスタ素子の検出電圧を補正して、サーミスタ素子の抵抗値を正確に取得することにより、基板のノード数を削減しつつ、温度検出の精度を向上させることができる。
第３の実施形態
本第３の実施形態では、電力変換装置の構成の他の例について説明する。図３は、第３の実施形態に係る電力変換装置３００の構成の一例を示す回路図である。なお、この図３において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
この第３の実施形態に係る電力変換装置３００（図３）は、第１の実施形態の電力変換装置１００と比較して、第２の電圧検出部ＶＣ２をさらに備える。
この第２の電圧検出部ＶＣ２は、接地側ノードＮＧの第２の電位Ｖ２及び検出ノードＮＤの第３の電位Ｖ３を検出するようになっている。
ここで、温度検出部ＴＤＣは、第２の電圧検出部ＶＣ２から第２及び第３の電位Ｖ２、Ｖ３の情報を含む信号が入力される。そして、温度検出部ＴＤＣは、第３の電位Ｖ３と第２の電位Ｖ２とに基づいてサーミスタ素子ＴＨの抵抗値を取得する。さらに、温度検出部ＴＤＣは、取得したサーミスタ素子ＴＨの抵抗値に対応する温度を検出する。
より具体的には、例えば、温度検出部ＴＤＣは、第２及び第３の電位Ｖ２、Ｖ３の情報を含む信号に基づいて、第３の電位Ｖ３と第２の電位Ｖ２との第２の電位差（サーミスタ素子ＴＨにおける電位差）を取得する。
そして、温度検出部ＴＤＣは、基準電位Ｖｃｃと第３の電位Ｖ３との電位差（温度検出用抵抗ＲＴにおける電位差）を温度検出用抵抗ＲＴの抵抗値で除算してサーミスタ素子ＴＨに流れる電流の電流値を取得する。そして、温度検出部ＴＤＣは、第２の電位差をサーミスタ素子ＴＨに流れる電流の電流値で除算した値を、サーミスタ素子ＴＨの抵抗値として取得する。
この電力変換装置３００のその他の構成は、図１に示す電力変換装置１００と同様である。
そして、以上のような構成を有する電力変換装置３００のその他の動作特性は、第１の実施形態と同様である。
すなわち、本第３の実施形態に係る電力変換装置によれば、第１の実施形態と同様に、サーミスタ素子の電圧の検出に用いられる基板のノード数を削減することができる。
したがって、本発明に係る電力変換装置は、基板のノード数を削減して、その製造コストを低減することができる。
第４の実施形態
本第４の実施形態では、電力変換装置の構成の他の例について説明する。図４は、第４の実施形態に係る電力変換装置４００の構成の一例を示す回路図である。なお、この図４において、図３と同じ符号は、第３の実施形態と同様の構成を示し、説明を省略する。
この第４の実施形態に係る電力変換装置４００（図４）は、第３の実施形態と同様に、半導体素子Ｚと、サーミスタ素子ＴＨと、電流検出用抵抗ＲＩと、温度検出用抵抗ＲＴと、第１の電圧検出部ＶＣ１と、第２の電圧検出部ＶＣ２と、温度検出部ＴＤＣと、制御部ＣＯＮと、基板Ｘと、を備える。
本実施形態においては、第２の電圧検出部ＶＣ２は、電流検出用抵抗ＲＩの他端の第１の電位Ｖ１及び検出ノードＮＤの第３の電位Ｖ３を検出するようになっている。この第４の実施形態では、第２の電圧検出部ＶＣ２が電流検出用抵抗ＲＩの他端の第１の電位Ｖ１を検出する点が第３の実施形態とは異なる。
ここで、温度検出部ＴＤＣは、第２の電圧検出部ＶＣ２から第１及び第３の電位Ｖ１、Ｖ３の情報を含む信号が入力されるようになっている。
さらに、温度検出部ＴＤＣは、第１及び第３の電位Ｖ１、Ｖ３の情報を含む信号に基づいて、第１の電位Ｖ１と第３の電位Ｖ３に基づいてサーミスタ素子ＴＨの抵抗値を取得し、サーミスタ素子ＴＨの抵抗値に対応する温度を検出するようになっている。
具体的には、例えば、温度検出部ＴＤＣは、第１及び第３の電位Ｖ１、Ｖ３の情報を含む信号に基づいて、第３の電位Ｖ３と第１の電位Ｖ１との電位差（サーミスタ素子ＴＨと電流検出用抵抗ＲＩにおける電位差）を取得する。
そして、温度検出部ＴＤＣは、基準電位Ｖｃｃと第３の電位Ｖ３との電位差を温度検出用抵抗ＲＴの抵抗値で除算してサーミスタ素子ＴＨに流れる電流の電流値を取得する。
そして、温度検出部ＴＤＣは、第３の電位Ｖ３と第１の電位Ｖ１との電位差を、取得した電流値で除算した値を、サーミスタ素子ＴＨの抵抗値として取得する。
この電力変換装置４００のその他の構成は、図３に示す電力変換装置３００と同様である。
そして、以上のような構成を有する電力変換装置４００のその他の動作特性は、第３の実施形態と同様である。
すなわち、本第４の実施形態に係る電力変換装置によれば、第３の実施形態と同様に、サーミスタ素子の電圧の検出に用いられる基板のノード数を削減することができる。
したがって、本発明に係る電力変換装置は、基板のノード数を削減して、その製造コストを低減することができる。
第５の実施形態
本第５の実施形態では、電力変換装置の構成の他の例について説明する。図５は、第５の実施形態に係る電力変換装置５００の構成の一例を示す回路図である。なお、この図５において、図４と同じ符号は、第４の実施形態と同様の構成を示し、説明を省略する。
この第５の実施形態に係る電力変換装置５００（図５）は、第４の実施形態と同様に、半導体素子Ｚと、サーミスタ素子ＴＨと、電流検出用抵抗ＲＩと、温度検出用抵抗ＲＴと、第１の電圧検出部ＶＣ１と、第２の電圧検出部ＶＣ２と、温度検出部ＴＤＣと、制御部ＣＯＮと、基板Ｘと、を備える。
本実施形態においては、第４の実施形態と同様に、第２の電圧検出部ＶＣ２は、電流検出用抵抗ＲＩの他端の第１の電位Ｖ１及び検出ノードＮＤの第３の電位Ｖ３を検出するようになっている。
ここで、温度検出部ＴＤＣは、第２の電圧検出部ＶＣ２から第１及び第３の電位Ｖ１、Ｖ３の情報を含む信号が入力され、且つ、第１の電圧検出部ＶＣ１から第１の検出信号が入力されるようになっている。この第５の実施形態では、温度検出部ＴＤＣに第１の検出信号が入力される点が第４の実施形態とは異なる。
そして、温度検出部ＴＤＣは、第１の電位Ｖ１、第３の電位Ｖ３、及び第１の電位差に基づいて、サーミスタ素子ＴＨの抵抗値を取得する。さらに、温度検出部ＴＤＣは、サーミスタ素子ＴＨの抵抗値に対応する温度を検出する。
より、具体的には、例えば、温度検出部ＴＤＣは、第３の電位Ｖ３と第１の電位Ｖ１との電位差（サーミスタ素子ＴＨと電流検出用抵抗ＲＩにおける電位差）から第１の電位差（電流検出用抵抗ＲＩにおける電位差）を減算した第２の電位差（サーミスタ素子ＴＨにおける電位差）を取得する。
そして、温度検出部ＴＤＣは、基準電位Ｖｃｃと第３の電位Ｖ３との電位差（温度検出用抵抗ＲＴにおける電位差）を温度検出用抵抗ＲＴの抵抗値で除算してサーミスタ素子ＴＨに流れる電流の電流値を取得する。
そして、温度検出部ＴＤＣは、第２の電位差を、取得した電流値で除算した値を、サーミスタ素子ＴＨの抵抗値として取得する。
この電力変換装置５００のその他の構成は、図４に示す電力変換装置４００と同様である。
そして、以上のような構成を有する電力変換装置５００のその他の動作特性は、第４の実施形態と同様である。
すなわち、本第５の実施形態に係る電力変換装置によれば、第４の実施形態と同様に、サーミスタ素子の電圧の検出に用いられる基板のノード数を削減することができる。
したがって、本発明に係る電力変換装置は、基板のノード数を削減して、その製造コストを低減することができる。
特に、本実施形態では、既述のように、温度検出部は、検出ノードの第３の電位が入力され且つ第１の検出信号が入力され、第３の電位と第１の電位差（電流検出用抵抗における電位差）に基づいてサーミスタ素子の抵抗値を取得し、サーミスタ素子の抵抗値に対応する温度を検出する。
このように、半導体素子に流れる電流を検出するための電流検出用抵抗の第１の電位差を用いてサーミスタ素子の検出電圧を補正して、サーミスタ素子の抵抗値を正確に取得することにより、基板のノード数を削減しつつ、温度検出の精度を向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

Claims (12)

  1. 基板上に設けられた半導体素子であって、前記基板の出力ノードに接続された出力部と、前記基板の第１の制御ノードに接続された第１の入力部と、前記基板の第２の制御ノードに接続された第２の入力部と、前記基板の電源側ノードに接続された第１の駆動電流ノードと、前記基板の接地側ノードに接続された第２の駆動電流ノードと、を有する半導体素子と、
    前記基板上に設けられ、一端が前記接地側ノードに接続され、他端が前記基板の検出ノードに接続され、前記基板の温度を検出するためのサーミスタ素子と、
    一端が前記接地側ノードに接続され、他端が接地に接続された電流検出用抵抗と、
    前記電流検出用抵抗の他端の第１の電位及び前記接地側ノードの第２の電位を検出し、前記第１の電位と前記第２の電位の第１の電位差に応じた第１の検出信号を出力する第１の電圧検出部と、
    前記第１の検出信号に基づいて、第１の制御信号を前記第１の制御ノードを介して前記第１の入力部に出力し、且つ、第２の制御信号を前記第２の制御ノードを介して前記第２の入力部に出力して、前記半導体素子を制御する制御部と、
    一端が基準電位に接続され、他端が前記検出ノードに接続された温度検出用抵抗と、
    前記検出ノードの第３の電位に基づいて温度を検出し、検出した温度の情報を含む温度情報信号を出力する温度検出部と、を備え、
    前記半導体素子は、
    前記第１の駆動電流ノードである一端と、前記出力部に接続された他端と、前記第１の入力部であるゲートと、を有する第１のトランジスタと、
    前記出力部に接続された一端と、前記第２の駆動電流ノードである他端と、前記第２の入力部であるゲートと、を有する第２のトランジスタと、を備え、
    前記制御部は、
    前記第１の検出信号に基づいて、第１の制御信号を前記第１の制御ノードを介して前記第１のトランジスタのゲートに出力して、前記第１のトランジスタを制御し、且つ、第２の制御信号を前記第２の制御ノードを介して前記第２のトランジスタのゲートに出力して、前記第２のトランジスタを制御し、
    前記温度検出用抵抗の抵抗値は、前記電流検出用抵抗の抵抗値よりも、大きく、常温における前記サーミスタ素子の抵抗値は、前記温度検出用抵抗の抵抗値よりも、大きいことを特徴とする電力変換装置。
  2. 前記温度検出部は、
    前記検出ノードの前記第３の電位が入力され且つ前記第１の検出信号が入力され、
    前記第３の電位と前記第１の電位差に基づいて前記サーミスタ素子の抵抗値を取得し、前記サーミスタ素子の抵抗値に対応する温度を検出する
    ことを特徴とする請求項１に記載の電力変換装置。
  3. 前記温度検出部は、
    前記第３の電位と接地電位との電位差から前記第１の電位差を減算した第２の電位差を取得し、
    前記基準電位と前記第３の電位との電位差を前記温度検出用抵抗の抵抗値で除算して前記サーミスタ素子に流れる電流の電流値を取得し、
    前記第２の電位差を前記電流値で除算した値を前記サーミスタ素子の抵抗値として取得する
    ことを特徴とする請求項２に記載の電力変換装置。
  4. 前記接地側ノードの前記第２の電位及び前記検出ノードの前記第３の電位を検出する第２の電圧検出部をさらに備え、
    前記温度検出部は、
    前記第２の電圧検出部から前記第２及び第３の電位の情報を含む信号が入力され、
    前記第３の電位と前記第２の電位とに基づいて前記サーミスタ素子の抵抗値を取得し、 前記サーミスタ素子の抵抗値に対応する温度を検出することを特徴とする請求項１に記載の電力変換装置。
  5. 前記温度検出部は、
    前記第３の電位と前記第２の電位との第２の電位差を取得し、
    前記基準電位と前記第３の電位との電位差を前記温度検出用抵抗の抵抗値で除算して前記サーミスタ素子に流れる電流の電流値を取得し、
    前記第２の電位差を前記サーミスタ素子に流れる電流の前記電流値で除算した値を前記サーミスタ素子の抵抗値として取得する
    ことを特徴とする請求項４に記載の電力変換装置。
  6. 前記電流検出用抵抗の他端の前記第１の電位及び前記検出ノードの前記第３の電位を検出する第２の電圧検出部をさらに備え、
    前記温度検出部は、
    前記第２の電圧検出部から前記第１及び第３の電位の情報を含む信号が入力され、
    前記第１の電位と前記第３の電位に基づいて前記サーミスタ素子の抵抗値を取得し、前記サーミスタ素子の抵抗値に対応する温度を検出する
    ことを特徴とする請求項１に記載の電力変換装置。
  7. 前記温度検出部は、
    前記第３の電位と前記第１の電位との電位差を取得し、
    前記基準電位と前記第３の電位との電位差を前記温度検出用抵抗の抵抗値で除算して前記サーミスタ素子に流れる電流の電流値を取得し、
    前記第３の電位と前記第１の電位との前記電位差を前記電流値で除算した値を前記サーミスタ素子の抵抗値として取得することを特徴とする請求項６に記載の電力変換装置。
  8. 前記電流検出用抵抗の他端の前記第１の電位及び前記検出ノードの前記第３の電位を検出する第２の電圧検出部をさらに備え、
    前記温度検出部は、
    前記第２の電圧検出部から前記第１及び第３の電位の情報を含む信号が入力され且つ前記第１の検出信号が入力され、
    前記第１の電位、前記第３の電位、及び前記第１の電位差に基づいて前記サーミスタ素子の抵抗値を取得し、
    前記サーミスタ素子の抵抗値に対応する温度を検出することを特徴とする請求項１に記載の電力変換装置。
  9. 前記温度検出部は、
    前記第３の電位と前記第１の電位との電位差から前記第１の電位差を減算した第２の電位差を取得し、
    前記基準電位と前記第３の電位との電位差を前記温度検出用抵抗の抵抗値で除算して前記サーミスタ素子に流れる電流の電流値を取得し、
    前記第２の電位差を前記電流値で除算した値を前記サーミスタ素子の抵抗値として取得することを特徴とする請求項８に記載の電力変換装置。
  10. 前記制御部は、
    前記第１の検出信号に基づいて前記電流検出用抵抗に流れる第１の電流を取得し、この第１の電流の値に基づいて、前記第１の制御信号を前記第１の制御ノードを介して前記第１のトランジスタのゲートに出力して、前記第１のトランジスタを制御し、且つ、前記第２の制御信号を前記第２の制御ノードを介して前記第２のトランジスタのゲートに出力して、前記第２のトランジスタを制御する
    ことを特徴とする請求項１に記載の電力変換装置。
  11. 前記第１のトランジスタは、前記第１のトランジスタの一端であるドレインが前記電源側ノードに接続され、前記第１のトランジスタの他端であるソースが前記出力ノードに接続された第１のｎＭＯＳトランジスタであり、
    前記第２のトランジスタは、前記第２のトランジスタの一端であるドレインが前記出力ノードに接続され、前記第２のトランジスタの他端であるソースが前記接地側ノードに接続された第２のｎＭＯＳトランジスタである
    ことを特徴とする請求項１に記載の電力変換装置。
  12. 前記電源側ノードは、電源電位に接続されていることを特徴とする請求項１に記載の電力変換装置。
JP2017537050A 2015-08-28 2015-08-28 電力変換装置、および、半導体装置 Active JP6262411B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/074418 WO2017037780A1 (ja) 2015-08-28 2015-08-28 電力変換装置、および、半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017037780A1 JPWO2017037780A1 (ja) 2017-10-12
JP6262411B2 true JP6262411B2 (ja) 2018-01-17

Family

ID=58187097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017537050A Active JP6262411B2 (ja) 2015-08-28 2015-08-28 電力変換装置、および、半導体装置

Country Status (5)

Country Link
US (1) US10050031B2 (ja)
EP (1) EP3343741A4 (ja)
JP (1) JP6262411B2 (ja)
CN (1) CN107041166B (ja)
WO (1) WO2017037780A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101372B2 (en) 2013-02-07 2021-08-24 John Wood Double-sided vertical power transistor structure
US10700216B2 (en) * 2013-02-07 2020-06-30 John Wood Bidirectional bipolar-mode JFET driver circuitry
CN109923667B (zh) * 2017-10-10 2022-11-25 新电元工业株式会社 半导体装置、以及电力转换装置
JP7343333B2 (ja) * 2019-08-27 2023-09-12 日立Astemo株式会社 電力変換装置
JP7391720B2 (ja) * 2020-03-05 2023-12-05 株式会社東芝 半導体集積回路装置および電流検出回路
CN115298943A (zh) * 2020-03-24 2022-11-04 三菱电机株式会社 半导体驱动装置、半导体装置以及电力变换装置
WO2021210402A1 (ja) 2020-04-17 2021-10-21 ローム株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432579B2 (ja) * 2004-03-31 2010-03-17 Ｔｄｋ株式会社 電力変換装置
WO2016097730A1 (en) * 2014-12-16 2016-06-23 John Wood A power coupler
JP4369392B2 (ja) * 2005-04-27 2009-11-18 東芝シュネデール・インバータ株式会社 充放電制御装置
JP4969204B2 (ja) 2006-10-31 2012-07-04 Ｔｄｋラムダ株式会社 過電流保護回路
JP5622658B2 (ja) * 2011-05-31 2014-11-12 日立オートモティブシステムズ株式会社 電力変換装置
JP2013026010A (ja) * 2011-07-20 2013-02-04 Sony Computer Entertainment Inc 電気機器
JP2015015348A (ja) * 2013-07-04 2015-01-22 株式会社ジェイテクト 半導体装置および電気回路
KR101504429B1 (ko) * 2013-09-02 2015-03-19 엘에스산전 주식회사 네거티브 온도 계수 서미스터를 이용한 온도 측정 장치
JP6279898B2 (ja) * 2013-12-26 2018-02-14 株式会社東芝 スイッチング制御装置
JP6508214B2 (ja) * 2014-11-11 2019-05-08 住友電気工業株式会社 温度検出装置
CN107466424B (zh) * 2016-04-06 2020-07-17 新电元工业株式会社 功率模块

Also Published As

Publication number Publication date
WO2017037780A1 (ja) 2017-03-09
US20180006018A1 (en) 2018-01-04
JPWO2017037780A1 (ja) 2017-10-12
US10050031B2 (en) 2018-08-14
EP3343741A4 (en) 2018-08-29
CN107041166A (zh) 2017-08-11
CN107041166B (zh) 2019-03-12
EP3343741A1 (en) 2018-07-04

Similar Documents

Publication Publication Date Title
JP6262411B2 (ja) 電力変換装置、および、半導体装置
JP6396730B2 (ja) 半導体装置
JP5862434B2 (ja) パワートランジスタの駆動回路
US8232781B2 (en) Device for measuring the current flowing through a power transistor of a voltage regulator
JP6020223B2 (ja) 過電流検出回路
JP5283078B2 (ja) 検出回路及びセンサ装置
IT201800001660A1 (it) Circuito di pilotaggio, sistema e procedimento corrispondenti
JP2016114496A (ja) 異常監視回路
US20160169963A1 (en) Detection Circuit For Relative Error Voltage
JP2018129627A (ja) コンパレータ
US10837843B2 (en) Voltage measuring system
JP6658269B2 (ja) 過電流検出回路
TWI648951B (zh) 電源電壓監視電路、及具備該電源電壓監視電路的電子電路
JP6202208B2 (ja) パワー半導体素子の電流検出装置
JP6795388B2 (ja) 電圧異常検出回路及び半導体装置
JP2017005609A (ja) 過電圧検出回路
JP6688648B2 (ja) 電流検出回路
JP6302639B2 (ja) 電流監視回路
JP6642074B2 (ja) スイッチング素子の駆動装置
JP2018031705A (ja) 半導体装置
JP2006329655A (ja) 電流検出回路および定電圧供給回路
JP4908889B2 (ja) 低電圧検出回路
JP5370915B2 (ja) 電圧制限回路
JP6603457B2 (ja) 差動回路
JP2010010193A (ja) 半導体装置及び半導体装置の入力回路の閾値の測定方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171213

R150 Certificate of patent or registration of utility model

Ref document number: 6262411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150